CN106997866A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN106997866A
CN106997866A CN201710033605.4A CN201710033605A CN106997866A CN 106997866 A CN106997866 A CN 106997866A CN 201710033605 A CN201710033605 A CN 201710033605A CN 106997866 A CN106997866 A CN 106997866A
Authority
CN
China
Prior art keywords
chip
wafer
die film
bonding die
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710033605.4A
Other languages
English (en)
Other versions
CN106997866B (zh
Inventor
吉田真司
伊藤优作
矢野紘英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN106997866A publication Critical patent/CN106997866A/zh
Application granted granted Critical
Publication of CN106997866B publication Critical patent/CN106997866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供晶片的加工方法，根据粘片膜的粘接不良部位的位置而仅对粘片膜的粘接为良好的芯片进行拾取。一种晶片的加工方法，包含：将在基材带(11)上隔着糊层(12)层叠粘片膜(13)而成的划片带(10)粘贴在晶片(W)的背面上的工序；根据来自划片带侧的晶片的拍摄图像对粘片膜的粘接不良部位的位置进行存储的工序；将晶片分割成带有粘片膜的芯片的工序；通过紫外线来使划片带的糊层硬化的工序；以及根据粘接不良部位的位置而使粘片膜粘接良好的芯片在糊层与粘片膜的边界处分离而对带有粘片膜的芯片进行拾取的工序。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，将晶片分割成各个芯片并形成在芯片的背面上粘贴DAF(Die Attach Film：粘片膜)的带有DAF的芯片。
背景技术
在芯片接合中，借助一种被称为DAF的粘接带将各个芯片粘接在基板等上(例如，参照专利文献1)。近年来，开发出借助经紫外线硬化的粘合层而使划片带与DAF一体化的带。该带的DAF侧的一个面粘贴在晶片的背面上而作为晶片的分割时的划片带来使用。并且在通过划片将晶片分割成各个芯片之后，通过紫外线照射来使粘合层硬化从而使DAF从划片带分离，并在各个芯片的背面仅粘接有DAF的状态下进行拾取。
专利文献1：日本特开2014-007332号公报
但是，当在芯片的背面存在损伤或碎屑时，在芯片的背面与DAF之间残留有气泡而产生DAF的粘接不良。因此，在通常的芯片接合中，在对粘接有DAF的芯片进行拾取而安装在基板等上之后，对芯片是否正常粘接进行确认。但是，由于在将芯片安装在基板等上之后确认芯片的粘接状态，所以当确认出DAF的粘接不良时，存在芯片相对于基板等的安装作业和芯片被浪费的问题。
发明内容
本发明是鉴于该点而完成的，其目的在于提供晶片的加工方法，能够消除存在粘片膜的粘接不良的芯片的安装作业而提高作业效率。
根据本发明，提供晶片的加工方法，该晶片在由交叉的多条分割预定线划分出的各区域内分别形成有器件，其中，该晶片的加工方法具有如下的工序：带粘贴工序，将划片带粘贴在晶片的背面上，该划片带具有粘片膜和因紫外线的照射而硬化的糊层；存储工序，在实施了该带粘贴工序之后，根据从划片带侧对晶片进行拍摄而得的拍摄图像，对粘片膜与晶片之间处于未粘接状态的粘接不良部位的位置进行存储；分割工序，在实施了该存储工序之后，将晶片沿着该分割预定线分割成各个芯片并且对粘片膜进行分割；紫外线照射工序，在实施了该分割工序之后，对划片带照射紫外线而使该糊层硬化，使粘合力降低；以及拾取工序，在该紫外线照射工序之后，根据在该存储工序中存储的位置，使粘片膜粘接良好的芯片在该糊层与粘片膜的边界处分离而对该粘片膜粘接良好的芯片与粘片膜一起进行拾取。
根据该结构，将具有粘片膜和糊层的划片带粘贴在晶片的背面上，并根据划片带侧的晶片的拍摄图像对粘片膜与晶片之间为未粘接的粘接不良部位的位置进行存储。然后，在晶片的分割后仅使粘片膜的粘接为良好的芯片在粘片膜与糊层的边界处分离而对粘接有粘片膜的芯片进行拾取。由于存在粘片膜的粘接不良的芯片不会安装在基板等上，所以能够不使芯片的安装作业和芯片浪费而提高作业效率。
本发明的晶片的其他的加工方法中，该晶片在由交叉的多条分割预定线划分出的各区域内分别形成有器件，其中，该晶片的加工方法具有如下的工序：晶片分割工序，将晶片沿着该分割预定线分割成各个芯片；带粘贴工序，在实施了该晶片分割工序之后，将扩展带粘贴在被分割的晶片的背面上，该扩展带具有粘片膜和因紫外线的照射而硬化的糊层；存储工序，在实施了该带粘贴工序之后，根据从扩展带侧对分割后的晶片进行拍摄而得的拍摄图像，将芯片之间的分割线去除，并且对粘片膜与晶片之间处于未粘接状态的粘接不良部位的位置进行存储；粘片膜分割工序，在实施了该存储工序之后，按照各个芯片对粘片膜进行分割；紫外线照射工序，在实施了该粘片膜分割工序之后，对扩展带照射紫外线而使该糊层硬化，使粘合力降低；以及拾取工序，在该紫外线照射工序之后，根据在该存储工序中存储的位置，使粘片膜粘接良好的芯片在该糊层与粘片膜的边界处分离而对该粘片膜粘接良好的芯片与粘片膜一起进行拾取。
根据该结构，将具有粘片膜和糊层的扩展带粘贴在分割后的晶片的背面上，并根据扩展带侧的晶片的拍摄图像将芯片之间的分割线去除，并且对粘片膜与晶片之间为未粘接的粘接不良部位的位置进行存储。因此，不会将分割线误认为粘接不良部位，能够仅对粘接不良部位的位置进行存储。并且，在粘片膜被分割之后仅使粘片膜的粘接为良好的芯片在粘片膜与糊层的边界处分离而对粘接有粘片膜的芯片进行拾取。由于存在粘片膜的粘接不良的芯片不会安装在基板等上，所以能够不使芯片的安装作业和芯片浪费而提高作业效率。
通过本发明，根据粘片膜的粘接不良部位的位置而仅对粘片膜的粘接为良好的芯片进行拾取，由此，能够消除存在粘片膜的粘接不良的芯片的安装而提高作业效率。
附图说明
图1的(A)是第1实施方式的粘贴有划片带的晶片的立体图，图1的(B)是其剖视图。
图2是示出第1实施方式的磨削工序的一例的局部侧视剖视图。
图3是示出第1实施方式的带粘贴工序的一例的剖视图。
图4是示出第1实施方式的存储工序的一例的剖视图。
图5的(A)、(B)、(C)是示出第1实施方式的粘接不良部位的检测方法的一例的图。
图6是示出第1实施方式的保护带剥离工序的一例的剖视图。
图7是示出第1实施方式的分割工序的一例的剖视图。
图8是示出第1实施方式的紫外线照射工序的一例的剖视图。
图9是示出第1实施方式的拾取工序的一例的剖视图。
图10是示出第2实施方式的分割起点形成工序的一例的剖视图。
图11是示出第2实施方式的晶片分割工序的一例的局部剖视侧视图。
图12是示出第2实施方式的带粘贴工序的一例的剖视图。
图13是示出第2实施方式的存储工序的一例的剖视图。
图14是示出第2实施方式的保护带剥离工序的一例的剖视图。
图15是示出第2实施方式的DAF分割工序的一例的剖视图。
图16是示出第2实施方式的紫外线照射工序的一例的剖视图。
图17是示出第2实施方式的拾取工序的一例的剖视图。
标号说明
10：划片带；11：基材带；12：糊层；13：DAF；15：器件；17：保护带；38：存储部；70：扩展带；71：基材带；72：糊层；73：DAF；75：分割线；C：芯片；W：晶片。
具体实施方式
参照附图对第1实施方式的带有DAF的划片带进行说明。图1的(A)是示出粘贴有划片带的晶片的立体图，图1的(B)是示出粘贴有划片带的晶片的剖视示意图。
如图1的(A)和图1的(B)所示，晶片W形成为大致圆板状，以借助划片带10被环状框架14支承的状态进行搬送。在晶片W的正面呈格子状地形成有分割预定线，在被分割预定线划分的各区域内形成有器件15。并且，在晶片W的外周缘形成有表示结晶方位的槽口16。另外，晶片W例如可以是在半导体基板上形成有半导体器件的半导体晶片，也可以是在无机材料基板上形成有光器件的光器件晶片。
划片带10具有划片用的带和芯片接合用的粘接剂的功能，其构成为在基材带11上隔着糊层12层叠DAF 13。糊层12是因紫外线的照射而硬化的紫外线硬化树脂，通过树脂的硬化来使DAF 13容易地从基材带11分离。DAF 13以粘贴在晶片W的分割后的芯片C(参照图8)上的状态从糊层12分离，并作为芯片C的芯片接合(安装)时的粘接剂而发挥功能。这样，由于划片带与DAF一体形成，所以省略了DAF相对于晶片W的粘贴作业。
当划片带10的DAF 13侧粘贴在晶片W的背面时，由于晶片W的背面的损伤或碎屑等而在DAF 13的粘贴面与晶片W的背面之间残留有不少气泡B。因此，在对晶片W的分割后的芯片C(参照图8)进行胶接时，存在因芯片C与DAF 13之间的气泡B而产生粘接不良的问题。因此，在本实施方式中，在芯片C的胶接前对晶片W与DAF 13的未粘接部位进行检查(参照图4)。由此，不会使用产生了粘接不良的芯片C，消除了胶接不良而提高了作业效率。
以下，对第1实施方式的晶片的加工方法进行说明。图2是示出磨削工序的一例的剖视图，图3是示出带粘贴工序的一例的剖视图，图4是示出存储工序的一例的剖视图，图5是示出粘接不良部位的检测方法的一例的剖视图，图6是示出保护带剥离工序的一例的剖视图，图7是示出分割工序的一例的剖视图，图8是示出紫外线照射工序的一例的剖视图，图9是示出拾取工序的一例的剖视图。
如图2所示，首先实施磨削工序。在磨削工序中，在晶片W的正面上粘贴有器件保护的保护带17，晶片W的保护带17侧保持在磨削装置的卡盘工作台21上。磨削单元22一边旋转一边接近卡盘工作台21，通过使磨削磨轮23与晶片W的背面旋转接触而对晶片W的背面进行磨削。在磨削加工中通过高度计(未图示)对晶片W的厚度进行实时测量，并对磨削量进行调整以使高度计的测量结果接近目标的完工厚度。
另外，保护带17通过紫外线硬化树脂而粘贴在晶片W的正面上，当晶片W被磨削至完工厚度而完成磨削加工时，对保护带17照射紫外线。这样，在将划片带10粘贴在晶片W上之前，使保护带17的糊层硬化而使保护带17容易从晶片W剥离。并且，在本实施方式中，仅对磨削工序进行了说明，但也可以在磨削工序之后实施研磨工序。并且，关于磨削工序，也可以对晶片W实施粗磨削和精磨削。
如图3所示，在磨削工序之后实施带粘贴工序。在带粘贴工序中，将晶片W的保护带17侧载置在带粘贴装置的中央工作台31上，并将环状框架14载置在围绕中央工作台31的外周工作台32上。然后，通过带辊33将划片带10粘贴在晶片W的背面和环状框架14的背面上。另外，关于带粘贴工序，如果划片带10能够粘贴在晶片W上，则粘贴方法并没有限定。例如，也可以通过操作人员来手动实施带粘贴工序。
如图4所示，在带粘贴工序之后实施存储工序。在存储工序中，使图像传感器36接近带粘贴装置的中央工作台31上的晶片W并通过图像传感器36从划片带10侧对晶片W进行拍摄。从图像传感器36向检测部37输出晶片W的拍摄图像，并通过检测部37对DAF 13与晶片W之间的未粘接的粘接不良部位(气泡B)的位置进行检测。然后，从检测部37向存储部38输出粘接不良部位的位置，并将DAF 13的粘接不良部位的位置存储在存储部38中。由此，判断出在晶片W的分割后的芯片C(参照图8)上是否存在粘接不良部位。
如图5的(A)所示，关于DAF 13(参照图4)的粘接不良部位，因气泡B进入DAF 13与晶片W之间而在晶片W的拍摄图像上较白地显示。此时，在以晶片W的槽口16为原点位置的坐标系中，对规定的辉度以上的像素进行查找而检测出变白的粘接不良部位的像素的坐标位置。并且，将示出坐标系的各像素属于晶片W的分割后的哪个芯片C(参照图8)的对应关系预先存储在存储部38(参照图4)中。因此，将表示DAF 13的粘接不良部位的各像素与晶片W的分割后的芯片C相关联地存储在存储部38中。
另外，如图5的(B)所示，在存储工序中，也可以根据气泡B的大小来判断是否为粘接不良部位。例如，当在1个芯片内规定的像素数以上的像素为白色的情况下判断为粘接不良部位，当在1个芯片内低于规定的像素数的像素为白色的情况下视为不存在粘接不良的影响。并且，如图5的(C)所示，也可以在存储工序中根据气泡B的产生位置来判断是否为粘接不良部位。例如，在1个芯片内的中央区域A1的像素为白色的情况下判断为粘接不良部位，在1个芯片内的外周区域A2的像素为白色的情况下视为在芯片C的安装时气泡B被挤压到外侧而不存在粘接不良的影响。
另外，在晶片W的拍摄中，作为图像传感器36，也可以使用将拍摄元件纵横排列的区域传感器而从晶片W的上方对晶片W整个面进行拍摄。并且，作为图像传感器36，也可以使用将拍摄元件排列成1列且长度为晶片的直径以上的线传感器，使线传感器与晶片W相对地扫描而对晶片W整个面进行拍摄。并且，晶片W的拍摄并不仅限于使用图像传感器36的结构，只要使用能够对晶片W的整个面进行拍摄的拍摄装置即可。
例如，在晶片W的拍摄中，也可以使用具有投光部和受光部的光传感器(光反射器)。在该情况下，从投光部向晶片W的正面投射测量光，并利用受光部接受来自晶片W的正面的反射光。受光部所接受的经晶片W和气泡B反射的反射光的受光量不同。例如与晶片W相比，受光部所接受的经气泡B反射的反射光的受光量变大，因此使光传感器对晶片W进行扫描而将产生了反射光的差的受光位置存储在存储部38中。在使用了光传感器的方法中，虽然还另外需要扫描构件，但能够通过将光传感器的受光部所接受的受光量数据化成电压值，而与使用拍摄图像相比更快速地进行处理。
如图6所示，在存储工序之后实施保护带剥离工序。在保护带剥离工序中，将划片带10侧保持在带剥离装置的卡盘工作台41上，使保护带17朝向上方。然后，在保护带17的外缘侧的一部分上粘贴剥离带42而借助剥离带42将保护带17从晶片W剥离。此时，如上述那样由于仅保护带17的糊层(未图示)事先因硬化而粘合力降低，所以晶片W不会从划片带10剥离，仅保护带17从晶片W剥离。
如图7所示，在存储工序之后实施分割工序。在分割工序中，隔着划片带10将晶片W保持在切削装置的卡盘工作台46上。并且，将切削刀具47定位在晶片W的分割预定线上，并使切削刀具47的高度下降至能够对划片带10的DAF 13进行分割的深度。然后，使卡盘工作台46相对于高速旋转的切削刀具47相对移动，由此，通过切削刀具47将晶片W沿着分割预定线分割成各个芯片C并且对DAF 13进行分割。
由此，在划片带10上晶片W被分割成带有DAF 13的各个芯片C。另外，关于分割工序，只要能够将DAF 13与晶片W一起沿着分割预定线进行分割即可。例如，关于分割加工，也可以通过激光加工在晶片W内沿着分割预定线形成被称为改质层的分割起点，并通过扩展等对分割起点施加外力从而分割成各个芯片C。并且，关于分割加工，也可以通过烧蚀加工在晶片W上沿着分割预定线形成加工槽从而分割成各个芯片C。
另外，改质层是指因激光光线的照射而使晶片W的内部的密度、折射率、机械强度或其他的物理特性变成与周围不同的状态、与周围相比强度降低的区域。改质层例如是熔融处理区域、裂纹区域、绝缘破坏区域、折射率变化区域，也可以是混合了这些的区域。并且，烧蚀是指如下的现象：当激光束的照射强度为规定的加工阈值以上时，在固体正面上转换成电子、热、光科学和力学能量，其结果是，爆炸性地释放出中性原子、分子、正负离子、自由基、簇、电子和光，使固体正面被蚀刻。
如图8所示，在分割工序之后实施紫外线照射工序。在紫外线照射工序中，隔着划片带10将晶片W支承在玻璃等能够透过紫外线的支承工作台51上。然后，从设置于支承工作台51的下方的紫外线照射灯52对划片带10照射紫外线。划片带10的基材带11与DAF 13之间的糊层12因硬化而粘合力降低。由此，与DAF 13对基材带11的粘合力相比，DAF 13对芯片C的粘合力变高，而容易将芯片C与DAF 13一起从划片带10剥离。
如图9所示，在紫外线照射工序之后实施拾取工序。在拾取工序中，将拾取装置的吸附喷嘴56定位在划片带10上的各个芯片C的上方。此时，根据存储在存储部38(参照图4)中的位置，检测出除了DAF 13的粘接不良部位(气泡B)的芯片C之外的DAF粘接良好的芯片C，并将吸附喷嘴56定位在DAF粘接良好的芯片C的正上方。然后，仅使DAF粘接良好的芯片C在糊层12与DAF 13的边界处分离，并通过吸附喷嘴56将芯片C与DAF 13一起拾取。
如以上那样，根据第1实施方式的晶片W的加工方法，将具有DAF 13和糊层12的划片带10粘贴在晶片W的背面上，并根据划片带10侧的晶片W的拍摄图像对DAF 13与晶片W之间为未粘接的粘接不良部位的位置进行存储。然后，在晶片W的分割后仅使DAF 13的粘接为良好的芯片C在DAF 13与糊层12的边界处分离而对粘接有DAF 13的芯片C进行拾取。由于存在DAF 13的粘接不良的芯片C不会安装在基板等上，所以不会使芯片C的安装作业和芯片C浪费而提高作业效率。
另外，在第1实施方式中，采用了在晶片W的分割前对DAF 13的粘接不良部位进行检测的结构，但并不仅限于该结构。如第2实施方式所示，也可以采用在晶片W的分割后对DAF 13的粘接不良部位进行检测的结构。在该情况下，虽然将带着DAF 73的扩展带70粘贴在晶片W的分割后的芯片C上而对DAF 73与芯片C的粘接不良部位进行检查(参照图13)，但不仅是气泡B而且表示芯片C之间的间隙的分割线75也在晶片W的拍摄图像上较白地显示。因此，在第2实施方式中，为了不将分割线75误认为粘接不良部位，将表示分割线75的像素从拍摄图像去除，由此，仅对表示粘接不良部位的气泡B进行检测。
以下，对第2实施方式的晶片W的加工方法进行说明。另外，在以下的说明中，例示了SDBG(Stealth Dicing Before Grinding：先隐形划片后减薄)来进行说明，但对于DBG(Dicing Before Grinding：先划片后减薄)，也能够以同样的方法对DAF的粘接不良部位进行检测。图10是示出分割起点形成工序的一例的图，图11是示出晶片分割工序的一例的图，图12是示出带粘贴工序的一例的图，图13是示出存储工序的一例的图，图14是示出保护带剥离工序的一例的图，图15是示出DAF分割工序的一例的图，图16是示出紫外线照射工序的一例的图，图17是示出拾取工序的一例的图。另外，在第2实施方式中，尽量省略与第1实施方式同样的结构来进行说明。
如图10所示，首先实施分割起点形成工序。在分割起点形成工序中，隔着保护带17将晶片W保持在激光加工装置的卡盘工作台61上。并且，将加工头62的射出口定位在晶片W的分割预定线上，并通过加工头62从晶片W的背面侧照射激光光线。激光光线是相对于晶片W具有透过性的波长，并将其调整为会聚于晶片W的内部。然后，使加工头62相对于晶片W相对移动，由此，在晶片W的内部形成沿着分割预定线的改质层19来作为分割起点。另外，也可以从晶片的正面侧照射激光光线。
如图11所示，在分割起点形成工序之后实施晶片分割工序。在晶片分割工序中，隔着保护带17将晶片W保持在磨削装置的卡盘工作台21上。磨削单元22一边旋转一边接近卡盘工作台21，通过使磨削磨轮23与晶片W的背面旋转接触而对晶片W的背面进行磨削。通过该磨削动作从磨削磨轮23对改质层19较强地作用磨削负荷，以改质层19为分割起点将晶片W分割成各个芯片C。然后，对晶片W进行磨削直到磨削加工中的高度计的测量结果为完工厚度为止。
另外，与第1实施方式同样，保护带17通过紫外线硬化树脂而粘贴在晶片W的正面上，当磨削加工完成时，对保护带17照射紫外线。这样，在将扩展带70(参照图12)粘贴在晶片W之前，使保护带17的糊层硬化而容易使保护带17从晶片W剥离。
如图12所示，在晶片分割工序之后实施带粘贴工序。在带粘贴工序中，将晶片W的保护带17侧载置在带粘贴装置的中央工作台31上，并将环状框架14载置在围绕中央工作台31的外周工作台32上。然后，通过带辊33将扩展带70粘贴在晶片W的背面和环状框架14的背面上。另外，关于带粘贴工序，如果扩展带70能够粘贴在晶片W上，则粘贴方法并没有限定。例如，也可以通过操作人员来手动实施带粘贴工序。
这样，在第2实施方式的晶片W的加工方法中，代替在第1实施方式中使用的划片带10(参照图1的(B))而使用扩展带70。扩展带70具有扩展用的带和芯片接合用的粘接剂的功能，其构成为在具有伸展性的基材带71上隔着糊层72层叠DAF 73。糊层72是因紫外线的照射而硬化的紫外线硬化树脂，通过树脂的硬化而容易使DAF 73从基材带71分离。由于扩展带与DAF一体形成，所以省略了DAF相对于晶片W的粘贴作业。
如图13所示，在带粘贴工序之后实施存储工序。在存储工序中，使图像传感器36接近带粘贴装置的中央工作台31上的晶片W，并通过图像传感器36从扩展带70侧对晶片W进行拍摄。从图像传感器36向检测部37输出晶片W的拍摄图像，并根据拍摄图像通过检测部37来检测出DAF 73与晶片W之间为未粘接的粘接不良部位(气泡B)的位置。此时，如上述那样DAF73的粘接不良部位在晶片W的拍摄图像上较白地显示，但由于表示芯片C之间的间隙的分割线75也是间隙(空间)，所以在晶片W的拍摄图像上较白地显示。
因此，在检测部37中，在将分割线75从拍摄图像去除以便不会将分割线75误认为气泡B之后，根据拍摄图像上的以白色像素显示的气泡B对DAF 73的粘接不良部位进行检测。然后，从检测部37向存储部38输出粘接不良部位的位置，并将DAF 73的粘接不良部位的位置存储在存储部38中。由此，判断出在晶片W的分割后的芯片C上是否具有粘接不良部位。另外，与第1实施方式同样，可以根据气泡B的大小来判断是否为粘接不良部位(参照图5的(B))，也可以根据气泡B的产生位置来判断是否为粘接不良部位(参照图5的(C))。
另外，作为将分割线75从拍摄图像去除的方法，也可以根据预先设定在加工装置中的晶片大小和转位量来计算出分割线75的位置而将分割线75从拍摄图像去除。由于通过计算处理将分割线75去除，所以该方法较容易。并且，使用表示晶片的结晶方位的定向平面或槽口对X方向、Y方向进行特定。
并且，作为将分割线75从拍摄图像去除的方法，也可以对拍摄图像进行滤波处理而抽出分割线75，从而将分割线75从拍摄图像去除。例如，能够使用微分滤波器或拉普拉斯滤波器来使分割线75与气泡B的边界(边缘)显著突出，从而将直线的边界作为分割线75而从拍摄图像去除。因此，芯片C并不仅限于矩形，即使是三角形、五边形、六边形等多边形也能够将分割线75合适地去除。
并且，作为将分割线75从拍摄图像去除的方法，也可以根据辉度来抽出分割线75，从而将分割线75从拍摄图像去除。在该情况下，使拍摄图像的X、Y方向的辉度的变化图表化，并将辉度为预先设定的阈值以上的部位判断为分割线75和气泡B。进而，将阈值以上的辉度周期性地(大致等间隔)配置的部位判断为分割线75，将阈值以上的辉度随机配置的部位判断为气泡B。虽然需要在X方向和Y方向上对辉度的变化进行检测，但由于仅对辉度进行确认，所以能够使处理高速化。
另外，在晶片W的拍摄中，作为图像传感器36，也可以使用将拍摄元件纵横排列的区域传感器而从晶片W的上方对晶片W整面进行拍摄。并且，作为图像传感器36，也可以使用将拍摄元件排列成1列且长度为晶片的直径以上的线传感器而使线传感器与晶片W相对地扫描从而对晶片W整面进行拍摄。并且，晶片W的拍摄并不仅限于使用图像传感器36的结构，只要使用能够对晶片W的整面进行拍摄的拍摄装置即可。
例如，在晶片W的拍摄中，也可以使用具有投光部和受光部的光传感器(光反射器)。在该情况下，从投光部向晶片W的正面投射测量光，并利用受光部接受来自晶片W的正面的反射光。受光部所接受的经晶片W和气泡B反射的反射光的受光量不同。例如由于与晶片W相比受光部所接受的经气泡B反射的反射光的受光量变大，所以使光传感器对晶片W进行扫描而将由反射光的差所产生的受光位置存储在存储部38中。在使用了光传感器的方法中，虽然还需要扫描构件，但能够通过将光传感器的受光部所接受的受光量数据化成电压值而与使用拍摄图像相比更快速地进行处理。
如图14所示，在存储工序之后实施保护带剥离工序。在保护带剥离工序中，将扩展带70侧保持在带剥离装置的卡盘工作台41上，使保护带17朝向上方。然后，在保护带17的外缘侧的一部分上粘贴剥离带42而借助剥离带42将保护带17从晶片W剥离。此时，由于仅保护带17的糊层(未图示)事先因硬化而粘合力降低，所以晶片W不会从扩展带70剥离，仅保护带17从晶片W剥离。
如图15所示，在保护带剥离工序之后实施DAF分割工序。在DAF分割工序中，将环状框架14保持在扩展装置的环状工作台81上，并将扩张鼓82的上端定位在晶片W与环状框架14之间。然后，使环状框架14与环状工作台81一起下降，由此，扩张鼓82相对于环状工作台81相对地顶起，扩展带70在放射方向上扩张。此时，DAF 73的粘贴在芯片C上的部位的扩张被抑制，仅DAF 73的没有粘贴在芯片C上的部位被扩张，在芯片C之间对DAF 73进行分割。
如图16所示，在DAF分割工序之后实施紫外线照射工序。在紫外线照射工序中，隔着扩展带70将晶片W支承在玻璃等透过紫外线的支承工作台51上。然后，从设置于支承工作台51的下方的紫外线照射灯52对扩展带70照射紫外线。扩展带70的基材带71与DAF 73之间的糊层72因硬化而粘合力降低。由此，与DAF 73对基材带71的粘合力相比，DAF 73对芯片C的粘合力变高而容易将芯片C与DAF 73一起从扩展带70剥离。
如图17所示，在紫外线照射工序之后实施拾取工序。在拾取工序中，将拾取装置的吸附喷嘴56定位在扩展带70上的各个芯片C的上方。此时，根据存储在存储部38(参照图13)中的位置，检测出除了DAF 73的粘接不良部位(气泡B)的芯片C之外的DAF粘接良好芯片C，并将吸附喷嘴56定位在DAF粘接良好的芯片C的正上方。然后，仅使DAF粘接良好的芯片C在糊层72与DAF 73的边界处分离，并通过吸附喷嘴56将芯片C与DAF 73一起拾取。
如以上那样，根据第2实施方式的晶片W的加工方法，将具有DAF 73和糊层72的扩展带70粘贴在分割后的晶片W的背面上，并将芯片C之间的分割线75从扩展带70侧的晶片W的拍摄图像去除，并且对DAF 73与晶片W之间为未粘接的粘接不良部位的位置进行存储。因此，不会将分割线75误认为粘接不良部位，能够仅对粘接不良部位的位置进行存储。然后，在DAF 73被分割之后仅使DAF 73的粘接为良好的芯片C在DAF 73与糊层72的边界处分离而对粘接有DAF 73的芯片C进行拾取。由于存在DAF 73的粘接不良的芯片C不会搭载在基板等，所以能够不使芯片C的安装作业和芯片C浪费而提高作业效率。
另外，本发明并不仅限于上述实施方式，能够进行各种变更而实施。在上述实施方式中，对于附图中图示的大小或形状等，并不仅限于此，能够在发挥本发明的效果的范围内适当变更。另外，只要在不脱离本发明的目的的范围内便能够适当变更而实施。
例如，在上述第1、第2实施方式中，可以通过分别独立的装置来实施各工序，也可以通过同一装置来实施。并且，在拾取工序中，只要能够仅对DAF粘接良好的芯片进行拾取，则各工序的实施顺序能够适当变更。
如以上说明的那样，本发明具有消除了存在DAF的粘接不良的芯片的安装而提高作业效率的效果，特别对通过刀具划片、SDBG、DBG等来分割晶片的晶片的加工方法有用。

Claims (2)

1.一种晶片的加工方法，该晶片在由交叉的多条分割预定线划分出的各区域内分别形成有器件，其中，该晶片的加工方法具有如下的工序：
带粘贴工序，将划片带粘贴在晶片的背面上，该划片带具有粘片膜和因紫外线的照射而硬化的糊层；
存储工序，在实施了该带粘贴工序之后，根据从划片带侧对晶片进行拍摄而得的拍摄图像，对粘片膜与晶片之间处于未粘接状态的粘接不良部位的位置进行存储；
分割工序，在实施了该存储工序之后，将晶片沿着该分割预定线分割成各个芯片并且对粘片膜进行分割；
紫外线照射工序，在实施了该分割工序之后，对划片带照射紫外线而使该糊层硬化，使粘合力降低；以及
拾取工序，在该紫外线照射工序之后，根据在该存储工序中存储的位置，使粘片膜粘接良好的芯片在该糊层与粘片膜的边界处分离而对该粘片膜粘接良好的芯片与粘片膜一起进行拾取。
2.一种晶片的加工方法，该晶片在由交叉的多条分割预定线划分出的各区域内分别形成有器件，其中，该晶片的加工方法具有如下的工序：
晶片分割工序，将晶片沿着该分割预定线分割成各个芯片；
带粘贴工序，在实施了该晶片分割工序之后，将扩展带粘贴在被分割的晶片的背面上，该扩展带具有粘片膜和因紫外线的照射而硬化的糊层；
存储工序，在实施了该带粘贴工序之后，根据从扩展带侧对分割后的晶片进行拍摄而得的拍摄图像，将芯片之间的分割线去除并且对粘片膜与晶片之间处于未粘接状态的粘接不良部位的位置进行存储；
粘片膜分割工序，在实施了该存储工序之后，按照各个芯片对粘片膜进行分割；
紫外线照射工序，在实施了该粘片膜分割工序之后，对扩展带照射紫外线而使该糊层硬化，使粘合力降低；以及
拾取工序，在该紫外线照射工序之后，根据在该存储工序中存储的位置，使粘片膜粘接良好的芯片在该糊层与粘片膜的边界处分离而对该粘片膜粘接良好的芯片与粘片膜一起进行拾取。
CN201710033605.4A 2016-01-22 2017-01-18 晶片的加工方法 Active CN106997866B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016010291A JP6716263B2 (ja) 2016-01-22 2016-01-22 ウエーハの加工方法
JP2016-010291 2016-01-22

Publications (2)

Publication Number Publication Date
CN106997866A true CN106997866A (zh) 2017-08-01
CN106997866B CN106997866B (zh) 2021-02-19

Family

ID=59359102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710033605.4A Active CN106997866B (zh) 2016-01-22 2017-01-18 晶片的加工方法

Country Status (5)

Country Link
US (1) US9881828B2 (zh)
JP (1) JP6716263B2 (zh)
KR (1) KR102529346B1 (zh)
CN (1) CN106997866B (zh)
TW (1) TWI708300B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391183A (zh) * 2018-04-16 2019-10-29 株式会社迪思科 晶片的加工方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6896337B2 (ja) * 2017-06-01 2021-06-30 株式会社ディスコ 扇状ウェーハ片の加工方法
JP2019118949A (ja) * 2018-01-11 2019-07-22 株式会社ディスコ 加工装置
KR102563869B1 (ko) 2018-06-05 2023-08-04 (주)이녹스첨단소재 대전방지 다이 어태치 필름, 이의 제조방법 및 이를 이용한 웨이퍼 다이싱 공정
US11430677B2 (en) 2018-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer taping apparatus and method
JP7343293B2 (ja) * 2019-04-18 2023-09-12 株式会社ディスコ 分割加工装置
JP7326053B2 (ja) * 2019-07-11 2023-08-15 株式会社ディスコ 被加工物の加工方法
JP7286464B2 (ja) * 2019-08-02 2023-06-05 株式会社ディスコ レーザー加工装置
CN112201600B (zh) * 2020-10-14 2024-03-08 北京中科镭特电子有限公司 一种晶圆劈裂扩片装置及晶圆裂片扩片方法
US20230064066A1 (en) * 2021-08-27 2023-03-02 Texas Instruments Incorporated Wafer-level backside layer for semiconductor apparatus
CN114309970B (zh) * 2022-03-14 2022-07-15 宁波劳伦斯汽车内饰件有限公司 一种带有未干燥粘接剂的汽车内饰件的激光镂刻方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05225400A (ja) * 1992-02-13 1993-09-03 Nec Corp ウェハー識別文字認識装置
US20010049160A1 (en) * 2000-05-31 2001-12-06 Fujitsu Limited Semiconductor chip removing and conveying method and device
JP2005223283A (ja) * 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006187862A (ja) * 2006-03-07 2006-07-20 Lintec Corp 切断装置及び切断方法
CN101144000A (zh) * 2006-09-11 2008-03-19 第一毛织株式会社 半导体装配用胶粘剂膜组合物、相关的切割晶片粘结膜以及半导体封装件
JP2012062205A (ja) * 2010-09-14 2012-03-29 Denki Kagaku Kogyo Kk セメント組成物
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP2013058806A (ja) * 2012-12-25 2013-03-28 Lintec Corp シート貼り換え装置及びシート貼り換え方法
US20140208850A1 (en) * 2013-01-29 2014-07-31 Geun-Woo Kim Apparatus and method of detecting a defect of a semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441286B2 (zh) * 1974-06-13 1979-12-07
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP2006286727A (ja) * 2005-03-31 2006-10-19 Denso Corp 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
JP4769560B2 (ja) * 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
US20080063871A1 (en) * 2006-09-11 2008-03-13 Jung Ki S Adhesive film composition for semiconductor assembly, associated dicing die bonding film and semiconductor package
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
KR101506355B1 (ko) * 2007-05-25 2015-03-26 하마마츠 포토닉스 가부시키가이샤 절단용 가공방법
JP4693817B2 (ja) * 2007-07-02 2011-06-01 日東電工株式会社 半導体ウエハへの粘着テープ貼付け方法および保護テープの剥離方法
JP4801127B2 (ja) * 2008-09-01 2011-10-26 日東電工株式会社 ダイシング・ダイボンドフィルムの製造方法
KR101013573B1 (ko) * 2008-12-19 2011-02-14 (주)에이앤아이 반도체 칩 외관 검사 방법 및 그 장치
US8742009B2 (en) * 2010-06-04 2014-06-03 Shin-Etsu Chemical Co., Ltd. Temporary adhesive composition, and method of producing thin wafer
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US8883565B2 (en) * 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
JP2014007332A (ja) 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP6013806B2 (ja) * 2012-07-03 2016-10-25 株式会社ディスコ ウエーハの加工方法
JP2014116455A (ja) * 2012-12-10 2014-06-26 Fuji Electric Co Ltd 半導体装置の製造方法および半導体製造装置
WO2014128923A1 (ja) 2013-02-22 2014-08-28 上野精機株式会社 マップ照合装置、照合方法及び照合プログラム
JP6190201B2 (ja) * 2013-08-06 2017-08-30 Juki株式会社 チップ検出装置及びチップ検出方法
JP2015056510A (ja) * 2013-09-12 2015-03-23 株式会社ディスコ デバイスウェーハの加工方法
KR101503171B1 (ko) * 2013-11-13 2015-03-16 세메스 주식회사 다이 본딩 방법 및 다이 본딩 검사 방법
JP2015133434A (ja) * 2014-01-15 2015-07-23 株式会社ディスコ 板状物の分割方法及び紫外線照射ユニット
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05225400A (ja) * 1992-02-13 1993-09-03 Nec Corp ウェハー識別文字認識装置
US20010049160A1 (en) * 2000-05-31 2001-12-06 Fujitsu Limited Semiconductor chip removing and conveying method and device
JP2005223283A (ja) * 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006187862A (ja) * 2006-03-07 2006-07-20 Lintec Corp 切断装置及び切断方法
CN101144000A (zh) * 2006-09-11 2008-03-19 第一毛织株式会社 半导体装配用胶粘剂膜组合物、相关的切割晶片粘结膜以及半导体封装件
JP2012062205A (ja) * 2010-09-14 2012-03-29 Denki Kagaku Kogyo Kk セメント組成物
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP2013058806A (ja) * 2012-12-25 2013-03-28 Lintec Corp シート貼り換え装置及びシート貼り換え方法
US20140208850A1 (en) * 2013-01-29 2014-07-31 Geun-Woo Kim Apparatus and method of detecting a defect of a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391183A (zh) * 2018-04-16 2019-10-29 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
TW201737376A (zh) 2017-10-16
JP6716263B2 (ja) 2020-07-01
TWI708300B (zh) 2020-10-21
KR102529346B1 (ko) 2023-05-04
JP2017130598A (ja) 2017-07-27
KR20170088285A (ko) 2017-08-01
US20170213756A1 (en) 2017-07-27
CN106997866B (zh) 2021-02-19
US9881828B2 (en) 2018-01-30

Similar Documents

Publication Publication Date Title
CN106997866A (zh) 晶片的加工方法
US7446022B2 (en) Wafer laser processing method
US9034735B2 (en) Laser processing method for workpiece
US7858497B2 (en) Stacked device manufacturing method
CN105529302A (zh) 晶片的加工方法
US9698301B2 (en) Wafer processing method
US20150318210A1 (en) Method and apparatus for laser dicing of wafers
JP2005209719A (ja) 半導体ウエーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
JP6679156B2 (ja) ウェーハの加工方法
JP2015159155A (ja) ウエーハの加工方法
CN104979183B (zh) 层叠基板的加工方法
US10431496B2 (en) Device chip package manufacturing method
KR20180119482A (ko) 웨이퍼의 가공 방법
US9455149B2 (en) Plate-like object processing method
KR20190028302A (ko) 웨이퍼의 가공 방법
JP6808526B2 (ja) ウエーハの加工方法
JP2011171382A (ja) 分割方法
JP7208062B2 (ja) デバイスチップの形成方法
US11328956B2 (en) Wafer processing method
JP2018014450A (ja) ウェーハの加工方法
KR101293595B1 (ko) 웨이퍼 다이싱 방법 및 그에 의해 제조되는 소자
JP2013035038A (ja) 半導体チップ及びその製造方法
KR20190028323A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant