KR20170088285A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20170088285A
KR20170088285A KR1020170000698A KR20170000698A KR20170088285A KR 20170088285 A KR20170088285 A KR 20170088285A KR 1020170000698 A KR1020170000698 A KR 1020170000698A KR 20170000698 A KR20170000698 A KR 20170000698A KR 20170088285 A KR20170088285 A KR 20170088285A
Authority
KR
South Korea
Prior art keywords
wafer
daf
tape
dividing
chip
Prior art date
Application number
KR1020170000698A
Other languages
English (en)
Other versions
KR102529346B1 (ko
Inventor
신지 요시다
유사쿠 이토
히로히데 야노
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170088285A publication Critical patent/KR20170088285A/ko
Application granted granted Critical
Publication of KR102529346B1 publication Critical patent/KR102529346B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Laser Beam Processing (AREA)

Abstract

(과제) DAF 의 접착 불량 지점의 위치에 기초하여 DAF 의 접착이 양호한 칩만을 픽업하는 것.
(해결 수단) 웨이퍼의 가공 방법으로서, 기재 테이프 (11) 상에 풀층 (12) 을 개재하여 DAF (13) 를 적층한 다이싱 테이프 (10) 를 웨이퍼 (W) 의 이면에 첩착시키는 공정과, 다이싱 테이프측으로부터의 웨이퍼의 촬상화로부터 DAF 의 접착 불량 지점의 위치를 기억하는 공정과, 웨이퍼를 DAF 가 형성된 칩으로 분할하는 공정과, 자외선에 의해 다이싱 테이프의 풀층을 경화시키는 공정과, 접착 불량 지점의 위치를 기초로 DAF 접착 양호한 칩을 풀층과 DAF 의 경계에서 이간시켜 DAF 가 형성된 칩을 픽업하는 공정을 포함한다.

Description

웨이퍼의 가공 방법{METHOD OF MACHINING WAFER}
본 발명은, 웨이퍼를 개개의 칩으로 분할하고, 칩의 이면에 DAF (Die Attach Film) 를 첩착시킨 DAF 부착 칩을 형성하는 웨이퍼의 가공 방법에 관한 것이다.
다이 본딩에서는, DAF 로 불리는 접착 테이프를 개재하여 개개의 칩이 기판 등에 접착된다 (예를 들어, 특허문헌 1 참조). 최근, 자외선 경화되는 점착층을 개재하여 다이싱 테이프와 DAF 를 일체화시킨 테이프가 개발되어 있다. 이 테이프의 DAF 측의 일면이 웨이퍼의 이면에 첩착되어, 웨이퍼의 분할시의 다이싱 테이프로서 사용된다. 그리고, 다이싱에 의해 웨이퍼가 개개의 칩으로 분할된 후, 자외선 조사에 의해 점착층이 경화됨으로써 다이싱 테이프로부터 DAF 가 이간되고, 개개의 칩의 이면에 DAF 만이 접착된 상태로 픽업된다.
일본 공개특허공보 2014-007332호
그런데, 칩의 이면에 흠집이나 부스러기가 존재하고 있으면, 칩의 이면과 DAF 사이에 기포가 남아 DAF 의 접착 불량이 발생한다. 이 때문에, 통상적인 다이 본딩에서는, DAF 가 접착된 칩을 픽업하여 기판 등에 실장한 후, 칩이 정상적으로 접착되어 있는지를 확인하고 있다. 그러나, 칩을 기판 등에 실장한 후에 칩의 접착 상태를 확인하고 있기 때문에, DAF 의 접착 불량이 확인되면 기판 등에 대한 칩의 실장 작업 및 칩이 쓸데없어진다는 문제가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로서, DAF 의 접착 불량이 있는 칩의 실장 작업을 없애 작업 효율을 향상시킬 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면, 교차하는 복수의 분할 예정 라인으로 구획된 각 영역에 각각 디바이스가 형성된 웨이퍼의 가공 방법으로서, 웨이퍼의 이면에 DAF 와 자외선의 조사에 의해 경화되는 풀층을 갖는 다이싱 테이프를 첩착시키는 테이프 첩착 공정과, 그 테이프 첩착 공정을 실시한 후, 다이싱 테이프측으로부터 웨이퍼를 촬상한 촬상화 (撮像畵) 로부터, DAF 와 웨이퍼 사이가 미접착이 된 접착 불량 지점의 위치를 기억하는 기억 공정과, 그 기억 공정을 실시한 후, 웨이퍼를 그 분할 예정 라인을 따라 개개의 칩으로 분할함과 함께 DAF 를 분할하는 분할 공정과, 그 분할 공정을 실시한 후, 다이싱 테이프에 자외선을 조사하여 그 풀층을 경화시켜 점착력을 저하시키는 자외선 조사 공정과, 그 자외선 조사 공정 후, 그 기억 공정에서 기억한 위치를 기초로 DAF 접착 양호한 칩을 그 풀층과 DAF 의 경계에서 이간시켜 DAF 와 함께 픽업하는 픽업 공정을 구비하는 웨이퍼의 가공 방법이 제공된다.
이 구성에 의하면, DAF 와 풀층을 갖는 다이싱 테이프가 웨이퍼의 이면에 첩착되고, 다이싱 테이프측의 웨이퍼의 촬상화로부터 DAF 와 웨이퍼 사이가 미접착이 된 접착 불량 지점의 위치가 기억된다. 그리고, 웨이퍼의 분할 후에 DAF 의 접착이 양호한 칩만이 DAF 와 풀층의 경계에서 이간되어, DAF 가 접착된 칩이 픽업된다. DAF 의 접착 불량이 있는 칩이 기판 등에 실장되지 않기 때문에, 칩의 실장 작업 및 칩이 쓸데없어지지 않고 작업 효율을 향상시킬 수 있다.
본 발명의 웨이퍼의 다른 가공 방법은, 교차하는 복수의 분할 예정 라인으로 구획된 각 영역에 각각 디바이스가 형성된 웨이퍼의 가공 방법으로서, 웨이퍼를 그 분할 예정 라인을 따라 개개의 칩으로 분할하는 웨이퍼 분할 공정과, 그 웨이퍼 분할 공정을 실시한 후, 분할된 웨이퍼의 이면에 DAF 와 자외선의 조사에 의해 경화되는 풀층을 갖는 익스팬드 테이프를 첩착시키는 테이프 첩착 공정과, 그 테이프 첩착 공정을 실시한 후, 익스팬드 테이프측으로부터 분할 후의 웨이퍼를 촬상한 촬상화로부터, 칩 사이의 분할 라인을 제거함과 함께, DAF 와 웨이퍼 사이가 미접착이 된 접착 불량 지점의 위치를 기억하는 기억 공정과, 그 기억 공정을 실시한 후, 개개의 칩마다 DAF 를 분할하는 DAF 분할 공정과, 그 DAF 분할 공정을 실시한 후, 익스팬드 테이프에 자외선을 조사하여 그 풀층을 경화시켜 점착력을 저하시키는 자외선 조사 공정과, 그 자외선 조사 공정 후, 그 기억 공정에서 기억한 위치를 기초로 DAF 접착 양호한 칩을 그 풀층과 DAF 의 경계에서 이간시켜 DAF 와 함께 픽업하는 픽업 공정을 구비한다.
이 구성에 의하면, DAF 와 풀층을 갖는 익스팬드 테이프가 분할 후의 웨이퍼의 이면에 첩착되고, 익스팬드 테이프측의 웨이퍼의 촬상화로부터 칩 사이의 분할 라인이 제거됨과 함께, DAF 와 웨이퍼 사이가 미접착이 된 접착 불량 지점의 위치가 기억된다. 이 때문에, 분할 라인이 접착 불량 지점으로서 오인식되지 않고, 접착 불량 지점의 위치만을 기억시킬 수 있다. 그리고, DAF 가 분할된 후에 DAF 의 접착이 양호한 칩만이 DAF 와 풀층의 경계에서 이간되어, DAF 가 접착된 칩이 픽업된다. DAF 의 접착 불량이 있는 칩이 기판 등에 실장되지 않기 때문에, 칩의 실장 작업 및 칩이 쓸데없어지지 않고 작업 효율을 향상시킬 수 있다.
본 발명에 의하면, DAF 의 접착 불량 지점의 위치에 기초하여, DAF 의 접착이 양호한 칩만을 픽업함으로써, DAF 의 접착 불량이 있는 칩의 실장을 없애 작업 효율을 향상시킬 수 있다.
도 1a 는 제 1 실시형태의 다이싱 테이프가 첩착된 웨이퍼의 사시도, 도 1b 는 그 단면도이다.
도 2 는 제 1 실시형태의 연삭 공정의 일례를 나타내는 일부 측면 단면도이다.
도 3 은 제 1 실시형태의 테이프 첩착 공정의 일례를 나타내는 단면도이다.
도 4 는 제 1 실시형태의 기억 공정의 일례를 나타내는 단면도이다.
도 5 는 제 1 실시형태의 접착 불량 지점의 검출 방법의 일례를 나타내는 도면이다.
도 6 은 제 1 실시형태의 보호 테이프 박리 공정의 일례를 나타내는 단면도이다.
도 7 은 제 1 실시형태의 분할 공정의 일례를 나타내는 단면도이다.
도 8 은 제 1 실시형태의 자외선 조사 공정의 일례를 나타내는 단면도이다.
도 9 는 제 1 실시형태의 픽업 공정의 일례를 나타내는 단면도이다.
도 10 은 제 2 실시형태의 분할 기점 형성 공정의 일례를 나타내는 단면도이다.
도 11 은 제 2 실시형태의 웨이퍼 분할 공정의 일례를 나타내는 일부 단면 측면도이다.
도 12 는 제 2 실시형태의 테이프 첩착 공정의 일례를 나타내는 단면도이다.
도 13 은 제 2 실시형태의 기억 공정의 일례를 나타내는 단면도이다.
도 14 는 제 2 실시형태의 보호 테이프 박리 공정의 일례를 나타내는 단면도이다.
도 15 는 제 2 실시형태의 DAF 분할 공정의 일례를 나타내는 단면도이다.
도 16 은 제 2 실시형태의 자외선 조사 공정의 일례를 나타내는 단면도이다.
도 17 은 제 2 실시형태의 픽업 공정의 일례를 나타내는 단면도이다.
첨부 도면을 참조하여, 제 1 실시형태의 DAF 부착 다이싱 테이프에 대해 설명한다. 도 1a 는 다이싱 테이프가 첩착된 웨이퍼의 사시도, 도 1b 는 다이싱 테이프가 첩착된 웨이퍼의 단면 모식도를 각각 나타내고 있다.
도 1a 및 도 1b 에 나타내는 바와 같이, 웨이퍼 (W) 는 대략 원판상으로 형성되어 있고, 다이싱 테이프 (10) 를 개재하여 링 프레임 (14) 에 지지된 상태로 반송되고 있다. 웨이퍼 (W) 의 표면에는 격자상으로 분할 예정 라인이 형성되어 있고, 분할 예정 라인으로 구획된 각 영역에 디바이스 (15) 가 형성되어 있다. 또, 웨이퍼 (W) 의 외주 가장자리에는 결정 방위를 나타내는 노치 (16) 가 형성되어 있다. 또한, 웨이퍼 (W) 는, 예를 들어, 반도체 기판에 반도체 디바이스가 형성된 반도체 웨이퍼여도 되고, 무기 재료 기판에 광 디바이스가 형성된 광 디바이스 웨이퍼여도 된다.
다이싱 테이프 (10) 는, 다이싱용 테이프와 다이 본딩용 접착제의 기능을 갖고 있으며, 기재 테이프 (11) 에 풀층 (12) 을 개재하여 DAF (13) 를 적층하여 구성되어 있다. 풀층 (12) 은, 자외선의 조사에 의해 경화되는 자외선 경화 수지이며, 수지의 경화에 의해 기재 테이프 (11) 로부터 DAF (13) 를 이간시키기 쉽게 하고 있다. DAF (13) 는, 웨이퍼 (W) 의 분할 후의 칩 (C) (도 8 참조) 에 첩착된 상태로 풀층 (12) 으로부터 이간되어, 칩 (C) 의 다이 본딩 (실장) 시의 접착제로서 기능한다. 이와 같이, 다이싱 테이프와 DAF 가 일체 형성되기 때문에, 웨이퍼 (W) 에 대한 DAF 의 첩착 작업이 생략된다.
다이싱 테이프 (10) 의 DAF (13) 측이 웨이퍼 (W) 의 이면에 첩착되면, 웨이퍼 (W) 의 이면의 흠집이나 부스러기 등에 의해서는 DAF (13) 의 첩착면과 웨이퍼 (W) 의 이면 사이에는 적잖이 기포 (B) 가 남는다. 이 때문에, 웨이퍼 (W) 의 분할 후의 칩 (C) (도 8 참조) 을 본딩할 때, 칩 (C) 과 DAF (13) 사이의 기포 (B) 에 의해 접착 불량이 발생한다는 문제가 있다. 그래서, 본 실시형태에서는, 칩 (C) 의 본딩 전에 웨이퍼 (W) 와 DAF (13) 의 미접착 지점을 검사하고 있다 (도 4 참조). 이로써, 접착 불량이 발생하는 칩 (C) 을 사용하지 않도록 하여, 본딩 불량을 없애 작업 효율을 향상시키고 있다.
이하, 제 1 실시형태의 웨이퍼의 가공 방법에 대해 설명한다. 도 2 는 연삭 공정, 도 3 은 테이프 첩착 공정, 도 4 는 기억 공정, 도 5 는 접착 불량 지점의 검출 방법, 도 6 은 보호 테이프 박리 공정, 도 7 은 분할 공정, 도 8 은 자외선 조사 공정, 도 9 는 픽업 공정의 각각 일례를 나타내는 단면도이다.
도 2 에 나타내는 바와 같이, 먼저 연삭 공정이 실시된다. 연삭 공정에서는, 웨이퍼 (W) 의 표면에 디바이스 보호의 보호 테이프 (17) 가 첩착되어 있고, 웨이퍼 (W) 의 보호 테이프 (17) 측이 연삭 장치의 척 테이블 (21) 에 유지된다. 연삭 유닛 (22) 이 회전하면서 척 테이블 (21) 에 근접해지고, 연삭 휠 (23) 과 웨이퍼 (W) 의 이면이 회전 접촉함으로써 웨이퍼 (W) 의 이면이 연삭된다. 연삭 가공 중에는 하이트 게이지 (도시 생략) 에 의해 웨이퍼 (W) 의 두께가 실시간으로 측정되고, 하이트 게이지의 측정 결과가 목표로 하는 마무리 두께에 근접하도록 연삭량이 조정되고 있다.
또한, 보호 테이프 (17) 는 자외선 경화 수지에 의해 웨이퍼 (W) 의 표면에 첩착되어 있고, 웨이퍼 (W) 가 마무리 두께까지 연삭되어 연삭 가공이 완료되면, 보호 테이프 (17) 에 대하여 자외선이 조사된다. 이와 같이, 웨이퍼 (W) 에 다이싱 테이프 (10) 가 첩착되기 전에 보호 테이프 (17) 의 풀층을 경화시켜, 웨이퍼 (W) 로부터 보호 테이프 (17) 를 박리하기 쉽게 하고 있다. 또, 본 실시형태에서는 연삭 공정에 대해서만 설명하였지만, 연삭 공정 후에 연마 공정이 실시되고 있어도 된다. 또, 연삭 공정은, 웨이퍼 (W) 에 대하여 조 (粗) 연삭 및 마무리 연삭이 실시되고 있어도 된다.
도 3 에 나타내는 바와 같이, 연삭 공정 후에는 테이프 첩착 공정이 실시된다. 테이프 첩착 공정에서는, 테이프 첩착 장치의 중앙 테이블 (31) 상에 웨이퍼 (W) 의 보호 테이프 (17) 측이 재치 (載置) 되고, 중앙 테이블 (31) 을 둘러싸는 외주 테이블 (32) 상에 링 프레임 (14) 이 재치된다. 그리고, 테이프 롤러 (33) 에 의해 웨이퍼 (W) 의 이면과 링 프레임 (14) 의 이면에 다이싱 테이프 (10) 가 첩착된다. 또한, 테이프 첩착 공정은, 웨이퍼 (W) 에 대하여 다이싱 테이프 (10) 를 첩착 가능하면, 첩착 방법은 한정되지 않는다. 예를 들어, 테이프 첩착 공정은, 오퍼레이터에 의해 수동으로 실시되어도 된다.
도 4 에 나타내는 바와 같이, 테이프 첩착 공정 후에는 기억 공정이 실시된다. 기억 공정에서는, 테이프 첩착 장치의 중앙 테이블 (31) 상의 웨이퍼 (W) 에 이미지 센서 (36) 가 근접해지고, 이미지 센서 (36) 에 의해 다이싱 테이프 (10) 측으로부터 웨이퍼 (W) 가 촬상된다. 이미지 센서 (36) 로부터 검출부 (37) 에 웨이퍼 (W) 의 촬상화가 출력되고, 검출부 (37) 에 의해 DAF (13) 와 웨이퍼 (W) 사이가 미접착이 된 접착 불량 지점 (기포 (B)) 의 위치가 검출된다. 그리고, 검출부 (37) 로부터 기억부 (38) 에 접착 불량 지점의 위치가 출력되고, DAF (13) 의 접착 불량 지점의 위치가 기억부 (38) 에 기억된다. 이로써, 웨이퍼 (W) 의 분할 후의 칩 (C) (도 8 참조) 에 접착 불량 지점이 있는지의 여부가 판단된다.
도 5a 에 나타내는 바와 같이, DAF (13) (도 4 참조) 의 접착 불량 지점은, DAF (13) 와 웨이퍼 (W) 사이에 기포 (B) 가 들어감으로써 웨이퍼 (W) 의 촬상화 상에서 희게 나타난다. 이 때, 웨이퍼 (W) 의 노치 (16) 를 원점 위치로 한 좌표계에서, 소정 휘도 이상의 화소가 탐색되고, 희어진 접착 불량 지점의 화소의 좌표 위치가 검출된다. 또, 기억부 (38) (도 4 참조) 에는 좌표계의 각 화소가 웨이퍼 (W) 의 분할 후의 어느 칩 (C) (도 8 참조) 에 속하는지를 나타내는 대응 관계가 미리 기억되어 있다. 따라서, 기억부 (38) 에서는, DAF (13) 의 접착 불량 지점을 나타내는 각 화소와 웨이퍼 (W) 의 분할 후의 칩 (C) 이 관련지어져 기억된다.
또한, 도 5b 에 나타내는 바와 같이, 기억 공정에서는, 기포 (B) 의 크기에 따라 접착 불량 지점인지의 여부가 판단되어도 된다. 예를 들어, 1 칩 내에서 소정 화소수 이상의 화소가 흰 경우에는 접착 불량 지점으로서 판단되고, 1 칩 내에서 소정 화소수를 하회하는 화소가 흰 경우에는 접착 불량의 영향이 없는 것으로 하여 무시된다. 또, 도 5c 에 나타내는 바와 같이, 기억 공정에서는 기포 (B) 의 발생 위치에 따라 접착 불량 지점인지의 여부가 판단되어도 된다. 예를 들어, 1 칩 내의 중앙 영역 (A1) 의 화소가 흰 경우에는 접착 불량 지점으로서 판단되고, 1 칩 내의 외주 영역 (A2) 의 화소가 흰 경우에는 칩 (C) 의 실장시에 기포 (B) 가 외측으로 밀려나와 접착 불량의 영향이 없는 것으로 하여 무시된다.
또한, 웨이퍼 (W) 의 촬상에는, 이미지 센서 (36) 로서, 촬상 소자를 종횡으로 나열시킨 에어리어 센서를 사용하여, 웨이퍼 (W) 의 상방으로부터 웨이퍼 (W) 전체면을 촬상해도 된다. 또, 이미지 센서 (36) 로서, 촬상 소자를 1 열로 나열시켜 웨이퍼의 직경 이상의 길이로 한 라인 센서를 사용하여, 라인 센서와 웨이퍼 (W) 를 상대적으로 주사시켜 웨이퍼 (W) 전체면을 촬상해도 된다. 또, 웨이퍼 (W) 의 촬상은, 이미지 센서 (36) 를 사용하는 구성에 한정되지 않고, 웨이퍼 (W) 의 전체면을 촬상 가능한 촬상 장치가 사용되면 된다.
예를 들어, 웨이퍼 (W) 의 촬상에는, 투광부와 수광부를 구비한 포토 센서 (포토 리플렉터) 를 사용해도 된다. 이 경우, 투광부로부터 웨이퍼 (W) 의 표면에 측정광을 투광시키고, 웨이퍼 (W) 의 표면으로부터의 반사광을 수광부에서 수광한다. 웨이퍼 (W) 와 기포 (B) 에서 반사된 반사광을 수광부가 수광하는 수광량이 상이하다. 예를 들어 웨이퍼 (W) 보다 기포 (B) 에서 반사된 반사광을 수광부가 수광하는 수광량이 커지기 때문에, 포토 센서를 웨이퍼 (W) 에 대하여 주사시켜 반사광의 차가 발생한 수광 위치가 기억부 (38) 에 기억된다. 포토 센서를 사용한 방법에서는, 주사 수단이 별도로 필요해지는데, 포토 센서의 수광부가 수광한 수광량을 전압값으로서 데이터화시킴으로써, 촬상화를 사용하는 것보다 처리를 빠르게 할 수 있다.
도 6 에 나타내는 바와 같이, 기억 공정 후에는 보호 테이프 박리 공정이 실시된다. 보호 테이프 박리 공정에서는, 테이프 박리 장치의 척 테이블 (41) 상에 다이싱 테이프 (10) 측이 유지되고, 보호 테이프 (17) 가 상방을 향하고 있다. 그리고, 보호 테이프 (17) 의 외측 가장자리측의 일부에 박리 테이프 (42) 가 첩착되고, 박리 테이프 (42) 를 개재하여 웨이퍼 (W) 로부터 보호 테이프 (17) 가 박리된다. 이 때, 상기한 바와 같이 보호 테이프 (17) 의 풀층 (도시 생략) 만이 사전에 경화되어 점착력이 저하되어 있기 때문에, 다이싱 테이프 (10) 로부터 웨이퍼 (W) 가 박리되지 않고, 웨이퍼 (W) 로부터 보호 테이프 (17) 만이 박리된다.
도 7 에 나타내는 바와 같이, 기억 공정 후에는 분할 공정이 실시된다. 분할 공정에서는, 절삭 장치의 척 테이블 (46) 상에 다이싱 테이프 (10) 를 개재하여 웨이퍼 (W) 가 유지된다. 또, 절삭 블레이드 (47) 가 웨이퍼 (W) 의 분할 예정 라인에 위치되고, 절삭 블레이드 (47) 의 높이가 다이싱 테이프 (10) 의 DAF (13) 를 분할 가능한 깊이까지 내려진다. 그리고, 고속 회전한 절삭 블레이드 (47) 에 대하여 척 테이블 (46) 이 상대 이동됨으로써, 절삭 블레이드 (47) 에 의해 웨이퍼 (W) 가 분할 예정 라인을 따라 개개의 칩 (C) 으로 분할됨과 함께 DAF (13) 가 분할된다.
이로써, 다이싱 테이프 (10) 상에서 웨이퍼 (W) 가 DAF (13) 가 부착된 개개의 칩 (C) 으로 분할된다. 또한, 분할 공정은, 웨이퍼 (W) 와 함께 DAF (13) 를 분할 예정 라인을 따라 분할 가능하면 된다. 예를 들어, 분할 가공은, 레이저 가공에 의해 웨이퍼 (W) 내에 개질층으로 불리는 분할 기점을 분할 예정 라인을 따라 형성하고, 익스팬드 등에 의해 분할 기점에 외력을 부여함으로써 개개의 칩 (C) 으로 분할해도 된다. 또, 분할 가공은, 애블레이션 가공에 의해 웨이퍼 (W) 에 분할 예정 라인을 따라 가공홈을 형성함으로써 개개의 칩 (C) 으로 분할해도 된다.
또한, 개질층은 레이저 광선의 조사에 의해 웨이퍼 (W) 내부의 밀도, 굴절률, 기계적 강도나 그 밖의 물리적 특성이 주위와 다른 상태가 되어, 주위보다 강도가 저하되는 영역을 말한다. 개질층은, 예를 들어, 용융 처리 영역, 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역이며, 이들이 혼재된 영역이어도 된다. 또, 애블레이션이란, 레이저 빔의 조사 강도가 소정의 가공 임계값 이상이 되면, 고체 표면에서 전자, 열적, 광 과학적 및 역학적 에너지로 변환되고, 그 결과, 중성 원자, 분자, 정부 (正負) 의 이온, 라디칼, 클러스터, 전자, 광이 폭발적으로 방출되어, 고체 표면이 에칭되는 현상을 말한다.
도 8 에 나타내는 바와 같이, 분할 공정 후에는 자외선 조사 공정이 실시된다. 자외선 조사 공정에서는, 유리 등의 자외선을 투과시키는 지지 테이블 (51) 상에 다이싱 테이프 (10) 를 개재하여 웨이퍼 (W) 가 지지된다. 그리고, 지지 테이블 (51) 의 하방에 형성된 자외선 조사 램프 (52) 로부터 다이싱 테이프 (10) 에 대하여 자외선이 조사된다. 다이싱 테이프 (10) 의 기재 테이프 (11) 와 DAF (13) 사이의 풀층 (12) 이 경화되어 점착력이 저하된다. 이로써, 기재 테이프 (11) 에 대한 DAF (13) 의 점착력보다 칩 (C) 에 대한 DAF (13) 의 점착력이 높아져, DAF (13) 와 함께 칩 (C) 이 다이싱 테이프 (10) 로부터 박리되기 쉽게 되어 있다.
도 9 에 나타내는 바와 같이, 자외선 조사 공정 후에는 픽업 공정이 실시된다. 픽업 공정에서는, 다이싱 테이프 (10) 상의 개개의 칩 (C) 의 상방에 픽업 장치의 흡착 노즐 (56) 이 위치된다. 이 때, 기억부 (38) (도 4 참조) 에 기억된 위치에 기초하여, DAF (13) 의 접착 불량 지점 (기포 (B)) 의 칩 (C) 을 제외한 DAF 접착 양호한 칩 (C) 이 검출되고, DAF 접착 양호한 칩 (C) 의 바로 위에 흡착 노즐 (56) 이 위치되어 있다. 그리고, DAF 접착 양호한 칩 (C) 만이 풀층 (12) 과 DAF (13) 의 경계에서 이간되어, 흡착 노즐 (56) 에 의해 DAF (13) 와 함께 칩 (C) 이 픽업된다.
이상과 같이, 제 1 실시형태의 웨이퍼 (W) 의 가공 방법에 의하면, DAF (13) 와 풀층 (12) 을 갖는 다이싱 테이프 (10) 가 웨이퍼 (W) 의 이면에 첩착되고, 다이싱 테이프 (10) 측의 웨이퍼 (W) 의 촬상화로부터 DAF (13) 와 웨이퍼 (W) 사이가 미접착이 된 접착 불량 지점의 위치가 기억된다. 그리고, 웨이퍼 (W) 의 분할 후에 DAF (13) 의 접착이 양호한 칩 (C) 만이 DAF (13) 와 풀층 (12) 의 경계에서 이간되어, DAF (13) 가 접착된 칩 (C) 이 픽업된다. DAF (13) 의 접착 불량이 있는 칩 (C) 이 기판 등에 실장되지 않기 때문에, 칩 (C) 의 실장 작업 및 칩 (C) 이 쓸데없어지지 않고 작업 효율을 향상시킬 수 있다.
또한, 제 1 실시형태에서는, 웨이퍼 (W) 의 분할 전에 DAF (13) 의 접착 불량 지점을 검출하는 구성으로 하였지만, 이 구성에 한정되지 않는다. 제 2 실시형태에 나타내는 바와 같이, 웨이퍼 (W) 의 분할 후에 DAF (13) 의 접착 불량 지점을 검출하는 구성으로 해도 된다. 이 경우, 웨이퍼 (W) 의 분할 후의 칩 (C) 에 DAF (73) 가 부착된 익스팬드 테이프 (70) 가 첩착되고, DAF (73) 와 칩 (C) 의 접착 불량 지점이 검사되는데 (도 13 참조), 기포 (B) 뿐만 아니라 칩 (C) 간의 간극을 나타내는 분할 라인 (75) 도 웨이퍼 (W) 의 촬상화 상에서 희게 나타난다. 그래서, 제 2 실시형태에서는, 분할 라인 (75) 이 접착 불량 지점으로서 오인식되지 않도록 촬상화로부터 분할 라인 (75) 을 나타내는 화소를 제거함으로써, 접착 불량 지점을 나타내는 기포 (B) 만을 검출하고 있다.
이하, 제 2 실시형태의 웨이퍼 (W) 의 가공 방법에 대해 설명한다. 또한, 이하의 설명에서는, SDBG (Stealth Dicing Before Grinding) 를 예시하여 설명하는데, DBG (Dicing Before Grinding) 에 대해서도, 동일한 방법으로 DAF 의 접착 불량 지점을 검출하는 것이 가능하다. 도 10 은 분할 기점 형성 공정, 도 11 은 웨이퍼 분할 공정, 도 12 는 테이프 첩착 공정, 도 13 은 기억 공정, 도 14 는 보호 테이프 박리 공정, 도 15 는 DAF 분할 공정, 도 16 은 자외선 조사 공정, 도 17 은 픽업 공정의 각각 일례를 나타내는 도면이다. 또한, 제 2 실시형태에서는, 제 1 실시형태와 동일한 구성은 최대한 생략하여 설명한다.
도 10 에 나타내는 바와 같이, 먼저 분할 기점 형성 공정이 실시된다. 분할 기점 형성 공정에서는, 레이저 가공 장치의 척 테이블 (61) 상에 보호 테이프 (17) 를 개재하여 웨이퍼 (W) 가 유지된다. 또, 가공 헤드 (62) 의 사출구가 웨이퍼 (W) 의 분할 예정 라인에 위치되고, 가공 헤드 (62) 에 의해 웨이퍼 (W) 의 이면측으로부터 레이저 광선이 조사된다. 레이저 광선은, 웨이퍼 (W) 에 대하여 투과성을 갖는 파장이며, 웨이퍼 (W) 의 내부에 집광되도록 조정된다. 그리고, 웨이퍼 (W) 에 대하여 가공 헤드 (62) 가 상대 이동됨으로써, 웨이퍼 (W) 의 내부에 분할 예정 라인을 따른 개질층 (19) 이 분할 기점으로서 형성된다. 또한, 레이저 광선은 웨이퍼의 표면측으로부터 조사시켜도 된다.
도 11 에 나타내는 바와 같이, 분할 기점 형성 공정 후에는 웨이퍼 분할 공정이 실시된다. 웨이퍼 분할 공정에서는, 연삭 장치의 척 테이블 (21) 상에 보호 테이프 (17) 를 개재하여 웨이퍼 (W) 가 유지된다. 연삭 유닛 (22) 이 회전하면서 척 테이블 (21) 에 근접해지고, 연삭 휠 (23) 과 웨이퍼 (W) 의 이면이 회전 접촉함으로써 웨이퍼 (W) 의 이면이 연삭된다. 이 연삭 동작에 의해 개질층 (19) 에 대하여 연삭 휠 (23) 로부터 연삭 부하가 강하게 작용하고, 개질층 (19) 을 분할 기점으로 하여 웨이퍼 (W) 가 개개의 칩 (C) 으로 분할된다. 그리고, 연삭 가공 중의 하이트 게이지의 측정 결과가 마무리 두께가 될 때까지 웨이퍼 (W) 가 연삭된다.
또한, 제 1 실시형태와 동일하게, 보호 테이프 (17) 는 자외선 경화 수지에 의해 웨이퍼 (W) 의 표면에 첩착되어 있고, 연삭 가공이 완료되면, 보호 테이프 (17) 에 대하여 자외선이 조사된다. 이와 같이, 웨이퍼 (W) 에 익스팬드 테이프 (70) (도 12 참조) 가 첩착되기 전에 보호 테이프 (17) 의 풀층을 경화시켜, 웨이퍼 (W) 로부터 보호 테이프 (17) 를 박리하기 쉽게 하고 있다.
도 12 에 나타내는 바와 같이, 웨이퍼 분할 공정 후에는 테이프 첩착 공정이 실시된다. 테이프 첩착 공정에서는, 테이프 첩착 장치의 중앙 테이블 (31) 상에 웨이퍼 (W) 의 보호 테이프 (17) 측이 재치되고, 중앙 테이블 (31) 을 둘러싸는 외주 테이블 (32) 상에 링 프레임 (14) 이 재치된다. 그리고, 테이프 롤러 (33) 에 의해 웨이퍼 (W) 의 이면과 링 프레임 (14) 의 이면에 익스팬드 테이프 (70) 가 첩착된다. 또한, 테이프 첩착 공정은, 웨이퍼 (W) 에 대하여 익스팬드 테이프 (70) 를 첩착 가능하면, 첩착 방법은 한정되지 않는다. 예를 들어, 테이프 첩착 공정은 오퍼레이터에 의해 수동으로 실시되어도 된다.
이와 같이, 제 2 실시형태의 웨이퍼 (W) 의 가공 방법에서는, 제 1 실시형태에서 사용한 다이싱 테이프 (10) (도 1b 참조) 대신에 익스팬드 테이프 (70) 가 사용된다. 익스팬드 테이프 (70) 는, 익스팬드용 테이프와 다이 본딩용 접착제의 기능을 갖고 있으며, 신전성이 있는 기재 테이프 (71) 에 풀층 (72) 을 개재하여 DAF (73) 를 적층하여 구성되어 있다. 풀층 (72) 은, 자외선의 조사에 의해 경화되는 자외선 경화 수지이며, 수지의 경화에 의해 기재 테이프 (71) 로부터 DAF (73) 를 이간시키기 쉽게 하고 있다. 익스팬드 테이프와 DAF 가 일체 형성되기 때문에, 웨이퍼 (W) 에 대한 DAF 의 첩착 작업이 생략된다.
도 13 에 나타내는 바와 같이, 테이프 첩착 공정 후에는 기억 공정이 실시된다. 기억 공정에서는, 테이프 첩착 장치의 중앙 테이블 (31) 상의 웨이퍼 (W) 에 이미지 센서 (36) 가 근접해지고, 이미지 센서 (36) 에 의해 익스팬드 테이프 (70) 측으로부터 웨이퍼 (W) 가 촬상된다. 이미지 센서 (36) 로부터 검출부 (37) 에 웨이퍼 (W) 의 촬상화가 출력되고, 촬상화로부터 검출부 (37) 에 의해 DAF (73) 와 웨이퍼 (W) 사이가 미접착이 된 접착 불량 지점 (기포 (B)) 의 위치가 검출된다. 이 때, 상기한 바와 같이 DAF (73) 의 접착 불량 지점은 웨이퍼 (W) 의 촬상화 상에서 희게 나타나는데, 칩 (C) 간의 간극을 나타내는 분할 라인 (75) 도 간극 (공간) 이기 때문에 웨이퍼 (W) 의 촬상화 상에서 희게 나타난다.
그래서, 검출부 (37) 에서는, 분할 라인 (75) 이 기포 (B) 로서 오인식되지 않도록 촬상화로부터 분할 라인 (75) 을 제거한 후, 촬상화 상의 백색 화소로 나타나는 기포 (B) 로부터 DAF (73) 의 접착 불량 지점을 검출하고 있다. 그리고, 검출부 (37) 로부터 기억부 (38) 에 접착 불량 지점의 위치가 출력되고, DAF (73) 의 접착 불량 지점의 위치가 기억부 (38) 에 기억된다. 이로써, 웨이퍼 (W) 의 분할 후의 칩 (C) 에 접착 불량 지점이 있는지의 여부가 판단된다. 또한, 제 1 실시형태와 동일하게, 기포 (B) 의 크기에 따라 접착 불량 지점인지의 여부가 판단되어도 되고 (도 5b 참조), 기포 (B) 의 발생 위치에 따라 접착 불량 지점인지의 여부가 판단되어도 된다 (도 5c 참조).
또한, 촬상화로부터 분할 라인 (75) 을 제거하는 방법으로는, 미리 가공 장치에 설정된 웨이퍼 사이즈와 인덱스량으로부터 분할 라인 (75) 의 위치를 산출하고, 촬상화로부터 분할 라인 (75) 을 제거하도록 해도 된다. 이 방법은, 산출 처리에 의해 분할 라인 (75) 을 제거하기 때문에 용이하다. 또, 웨이퍼의 결정 방위를 나타내는 오리엔테이션 플랫 또는 노치를 사용하여 X 방향, Y 방향을 특정한다.
또, 촬상화로부터 분할 라인 (75) 을 제거하는 방법으로는, 촬상화를 필터 처리하여 분할 라인 (75) 을 추출하고, 촬상화로부터 분할 라인 (75) 을 제거하도록 해도 된다. 예를 들어, 미분 필터나 라플라시안 필터를 사용하여 분할 라인 (75) 및 기포 (B) 의 경계 (에지) 를 두드러지게 하고, 직선적인 경계를 분할 라인 (75) 으로 하여 촬상화로부터 제거할 수 있다. 이 때문에, 칩 (C) 이 사각형에 한정되지 않고, 삼각형, 오각형, 육각형 등의 다각형이어도 분할 라인 (75) 을 적절히 제거할 수 있다.
또, 촬상화로부터 분할 라인 (75) 을 제거하는 방법으로는, 휘도에 기초하여 분할 라인 (75) 을 추출하고, 촬상화로부터 분할 라인 (75) 을 제거하도록 해도 된다. 이 경우, 촬상화의 X, Y 방향의 휘도 변화를 그래프화시켜, 휘도가 미리 설정된 임계값 이상인 지점을 분할 라인 (75) 과 기포 (B) 로서 판단시킨다. 또한, 임계값 이상의 휘도가 주기적 (대략 등간격) 으로 배치된 지점을 분할 라인 (75) 으로 하고, 임계값 이상의 휘도가 랜덤하게 배치된 지점을 기포 (B) 로서 판단시킨다. X 방향과 Y 방향에서 휘도의 변화를 검출할 필요가 있지만, 휘도만을 확인하기 때문에 처리를 고속화시킬 수 있다.
또한, 웨이퍼 (W) 의 촬상에는, 이미지 센서 (36) 로서, 촬상 소자를 종횡으로 나열시킨 에어리어 센서를 사용하여, 웨이퍼 (W) 의 상방으로부터 웨이퍼 (W) 전체면을 촬상해도 된다. 또, 이미지 센서 (36) 로서, 촬상 소자를 1 열로 나열시켜 웨이퍼의 직경 이상의 길이로 한 라인 센서를 사용하여, 라인 센서와 웨이퍼 (W) 를 상대적으로 주사시켜 웨이퍼 (W) 전체면을 촬상해도 된다. 또, 웨이퍼 (W) 의 촬상은, 이미지 센서 (36) 를 사용하는 구성에 한정되지 않고, 웨이퍼 (W) 의 전체면을 촬상 가능한 촬상 장치가 사용되면 된다.
예를 들어, 웨이퍼 (W) 의 촬상에는, 투광부와 수광부를 구비한 포토 센서 (포토 리플렉터) 를 사용해도 된다. 이 경우, 투광부로부터 웨이퍼 (W) 의 표면에 측정광을 투광시키고, 웨이퍼 (W) 의 표면으로부터의 반사광을 수광부에서 수광한다. 웨이퍼 (W) 와 기포 (B) 에서 반사된 반사광을 수광부가 수광하는 수광량이 상이하다. 예를 들어 웨이퍼 (W) 보다 기포 (B) 에서 반사된 반사광을 수광부가 수광하는 수광량이 커지기 때문에, 포토 센서를 웨이퍼 (W) 에 대하여 주사시켜 반사광의 차가 발생한 수광 위치가 기억부 (38) 에 기억된다. 포토 센서를 사용한 방법에서는, 주사 수단이 별도로 필요해지는데, 포토 센서의 수광부가 수광한 수광량을 전압값으로서 데이터화시킴으로써, 촬상화를 사용하는 것보다 처리를 빠르게 할 수 있다.
도 14 에 나타내는 바와 같이, 기억 공정 후에는 보호 테이프 박리 공정이 실시된다. 보호 테이프 박리 공정에서는, 테이프 박리 장치의 척 테이블 (41) 상에 익스팬드 테이프 (70) 측이 유지되고, 보호 테이프 (17) 가 상방을 향하고 있다. 그리고, 보호 테이프 (17) 의 외측 가장자리측의 일부에 박리 테이프 (42) 가 첩착되고, 박리 테이프 (42) 를 개재하여 웨이퍼 (W) 로부터 보호 테이프 (17) 가 박리된다. 이 때, 보호 테이프 (17) 의 풀층 (도시 생략) 만이 사전에 경화되어 점착력이 저하되어 있기 때문에, 익스팬드 테이프 (70) 로부터 웨이퍼 (W) 가 박리되지 않고, 웨이퍼 (W) 로부터 보호 테이프 (17) 만이 박리된다.
도 15 에 나타내는 바와 같이, 보호 테이프 박리 공정 후에는 DAF 분할 공정이 실시된다. DAF 분할 공정에서는, 익스팬드 장치의 환상 (環狀) 테이블 (81) 상에 링 프레임 (14) 이 유지되고, 웨이퍼 (W) 와 링 프레임 (14) 사이에 확장 드럼 (82) 의 상단이 위치된다. 그리고, 환상 테이블 (81) 과 함께 링 프레임 (14) 이 하강함으로써, 확장 드럼 (82) 이 환상 테이블 (81) 에 대하여 상대적으로 밀어올려지고, 익스팬드 테이프 (70) 가 방사 방향으로 확장된다. 이 때, DAF (73) 의 칩 (C) 에 첩착된 지점의 확장은 억제되고, DAF (73) 의 칩 (C) 에 첩착되지 않은 지점만이 확장되어, 칩 (C) 사이에서 DAF (73) 가 분할된다.
도 16 에 나타내는 바와 같이, DAF 분할 공정 후에는 자외선 조사 공정이 실시된다. 자외선 조사 공정에서는, 유리 등의 자외선을 투과시키는 지지 테이블 (51) 상에 익스팬드 테이프 (70) 를 개재하여 웨이퍼 (W) 가 지지된다. 그리고, 지지 테이블 (51) 의 하방에 형성된 자외선 조사 램프 (52) 로부터 익스팬드 테이프 (70) 에 대하여 자외선이 조사된다. 익스팬드 테이프 (70) 의 기재 테이프 (71) 와 DAF (73) 사이의 풀층 (72) 이 경화되어 점착력이 저하된다. 이로써, 기재 테이프 (71) 에 대한 DAF (73) 의 점착력보다 칩 (C) 에 대한 DAF (73) 의 점착력이 높아져, DAF (73) 와 함께 칩 (C) 이 익스팬드 테이프 (70) 로부터 박리되기 쉽게 되어 있다.
도 17 에 나타내는 바와 같이, 자외선 조사 공정 후에는 픽업 공정이 실시된다. 픽업 공정에서는, 익스팬드 테이프 (70) 상의 개개의 칩 (C) 의 상방에 픽업 장치의 흡착 노즐 (56) 이 위치된다. 이 때, 기억부 (38) (도 13 참조) 에 기억된 위치에 기초하여, DAF (73) 의 접착 불량 지점 (기포 (B)) 의 칩 (C) 을 제외한 DAF 접착 양호한 칩 (C) 이 검출되고, DAF 접착 양호한 칩 (C) 의 바로 위에 흡착 노즐 (56) 이 위치된다. 그리고, DAF 접착 양호한 칩 (C) 만이 풀층 (72) 과 DAF (73) 의 경계에서 이간되어, 흡착 노즐 (56) 에 의해 DAF (73) 와 함께 칩 (C) 이 픽업된다.
이상과 같이, 제 2 실시형태의 웨이퍼 (W) 의 가공 방법에 의하면, DAF (73) 와 풀층 (72) 을 갖는 익스팬드 테이프 (70) 가 분할 후의 웨이퍼 (W) 의 이면에 첩착되고, 익스팬드 테이프 (70) 측의 웨이퍼 (W) 의 촬상화로부터 칩 (C) 사이의 분할 라인 (75) 이 제거됨과 함께, DAF (73) 와 웨이퍼 (W) 사이가 미접착이 된 접착 불량 지점의 위치가 기억된다. 이 때문에, 분할 라인 (75) 이 접착 불량 지점으로서 오인식되지 않고, 접착 불량 지점의 위치만을 기억시킬 수 있다. 그리고, DAF (73) 가 분할된 후에 DAF (73) 의 접착이 양호한 칩 (C) 만이 DAF (73) 와 풀층 (72) 의 경계에서 이간되어, DAF (73) 가 접착된 칩 (C) 이 픽업된다. DAF (73) 의 접착 불량이 있는 칩 (C) 이 기판 등에 탑재되지 않기 때문에, 칩 (C) 의 실장 작업 및 칩 (C) 이 쓸데없어지지 않고 작업 효율을 향상시킬 수 있다.
또한, 본 발명은 상기 실시형태에 한정되지 않으며, 다양하게 변경하여 실시하는 것이 가능하다. 상기 실시형태에 있어서, 첨부 도면에 도시되어 있는 크기나 형상 등에 대해서는, 이것에 한정되지 않으며, 본 발명의 효과를 발휘하는 범위 내에서 적절히 변경하는 것이 가능하다. 그 밖에 본 발명의 목적으로 하는 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시하는 것이 가능하다.
예를 들어, 상기 제 1, 제 2 실시형태에 있어서는, 각 공정이 별도의 장치로 실시되어도 되고, 동일한 장치로 실시되어도 된다. 또, 픽업 공정에 있어서, DAF 접착 양호한 칩만을 픽업 가능하면, 각 공정의 실시 순서는 적절히 변경이 가능하다.
이상 설명한 바와 같이, 본 발명은, DAF 의 접착 불량이 있는 칩의 실장을 없애 작업 효율을 향상시킬 수 있다는 효과를 갖고, 특히, 블레이드 다이싱, SDBG, DBG 등에 의해 웨이퍼를 분할하는 웨이퍼의 가공 방법에 유용하다.
10 : 다이싱 테이프
11 : 기재 테이프
12 : 풀층
13 : DAF
15 : 디바이스
17 : 보호 테이프
38 : 기억부
70 : 익스팬드 테이프
71 : 기재 테이프
72 : 풀층
73 : DAF
75 : 분할 라인
C : 칩
W : 웨이퍼

Claims (2)

  1. 교차하는 복수의 분할 예정 라인으로 구획된 각 영역에 각각 디바이스가 형성된 웨이퍼의 가공 방법으로서,
    웨이퍼의 이면에 DAF 와 자외선의 조사에 의해 경화되는 풀층을 갖는 다이싱 테이프를 첩착시키는 테이프 첩착 공정과,
    상기 테이프 첩착 공정을 실시한 후, 다이싱 테이프측으로부터 웨이퍼를 촬상한 촬상화 (撮像畵) 로부터, DAF 와 웨이퍼 사이가 미접착이 된 접착 불량 지점의 위치를 기억하는 기억 공정과,
    상기 기억 공정을 실시한 후, 웨이퍼를 상기 분할 예정 라인을 따라 개개의 칩으로 분할함과 함께 DAF 를 분할하는 분할 공정과,
    상기 분할 공정을 실시한 후, 다이싱 테이프에 자외선을 조사하여 상기 풀층을 경화시켜 점착력을 저하시키는 자외선 조사 공정과,
    상기 자외선 조사 공정 후, 상기 기억 공정에서 기억한 위치를 기초로 DAF 접착 양호한 칩을 상기 풀층과 DAF 의 경계에서 이간시켜 DAF 와 함께 픽업하는 픽업 공정을 구비하는, 웨이퍼의 가공 방법.
  2. 교차하는 복수의 분할 예정 라인으로 구획된 각 영역에 각각 디바이스가 형성된 웨이퍼의 가공 방법으로서,
    웨이퍼를 상기 분할 예정 라인을 따라 개개의 칩으로 분할하는 웨이퍼 분할 공정과,
    상기 웨이퍼 분할 공정을 실시한 후, 분할된 웨이퍼의 이면에 DAF 와 자외선의 조사에 의해 경화되는 풀층을 갖는 익스팬드 테이프를 첩착시키는 테이프 첩착 공정과,
    상기 테이프 첩착 공정을 실시한 후, 익스팬드 테이프측으로부터 분할 후의 웨이퍼를 촬상한 촬상화로부터, 칩 사이의 분할 라인을 제거함과 함께, DAF 와 웨이퍼 사이가 미접착이 된 접착 불량 지점의 위치를 기억하는 기억 공정과,
    상기 기억 공정을 실시한 후, 개개의 칩마다 DAF 를 분할하는 DAF 분할 공정과,
    상기 DAF 분할 공정을 실시한 후, 익스팬드 테이프에 자외선을 조사하여 상기 풀층을 경화시켜 점착력을 저하시키는 자외선 조사 공정과,
    상기 자외선 조사 공정 후, 상기 기억 공정에서 기억한 위치를 기초로 DAF 접착 양호한 칩을 상기 풀층과 DAF 의 경계에서 이간시켜 DAF 와 함께 픽업하는 픽업 공정을 구비하는, 웨이퍼의 가공 방법.
KR1020170000698A 2016-01-22 2017-01-03 웨이퍼의 가공 방법 KR102529346B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016010291A JP6716263B2 (ja) 2016-01-22 2016-01-22 ウエーハの加工方法
JPJP-P-2016-010291 2016-01-22

Publications (2)

Publication Number Publication Date
KR20170088285A true KR20170088285A (ko) 2017-08-01
KR102529346B1 KR102529346B1 (ko) 2023-05-04

Family

ID=59359102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170000698A KR102529346B1 (ko) 2016-01-22 2017-01-03 웨이퍼의 가공 방법

Country Status (5)

Country Link
US (1) US9881828B2 (ko)
JP (1) JP6716263B2 (ko)
KR (1) KR102529346B1 (ko)
CN (1) CN106997866B (ko)
TW (1) TWI708300B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138457A (ko) 2018-06-05 2019-12-13 (주)이녹스첨단소재 대전방지 다이 어태치 필름, 이의 제조방법 및 이를 이용한 웨이퍼 다이싱 공정

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6896337B2 (ja) * 2017-06-01 2021-06-30 株式会社ディスコ 扇状ウェーハ片の加工方法
JP2019118949A (ja) * 2018-01-11 2019-07-22 株式会社ディスコ 加工装置
JP7027234B2 (ja) * 2018-04-16 2022-03-01 株式会社ディスコ ウエーハの加工方法
US11430677B2 (en) * 2018-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer taping apparatus and method
JP7343293B2 (ja) * 2019-04-18 2023-09-12 株式会社ディスコ 分割加工装置
JP7326053B2 (ja) * 2019-07-11 2023-08-15 株式会社ディスコ 被加工物の加工方法
JP7286464B2 (ja) * 2019-08-02 2023-06-05 株式会社ディスコ レーザー加工装置
CN112201600B (zh) * 2020-10-14 2024-03-08 北京中科镭特电子有限公司 一种晶圆劈裂扩片装置及晶圆裂片扩片方法
CN114309970B (zh) * 2022-03-14 2022-07-15 宁波劳伦斯汽车内饰件有限公司 一种带有未干燥粘接剂的汽车内饰件的激光镂刻方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441286B2 (ko) * 1974-06-13 1979-12-07
US20010049160A1 (en) * 2000-05-31 2001-12-06 Fujitsu Limited Semiconductor chip removing and conveying method and device
JP2005223283A (ja) * 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006187862A (ja) * 2006-03-07 2006-07-20 Lintec Corp 切断装置及び切断方法
US20080063871A1 (en) * 2006-09-11 2008-03-13 Jung Ki S Adhesive film composition for semiconductor assembly, associated dicing die bonding film and semiconductor package
KR20100071621A (ko) * 2008-12-19 2010-06-29 (주)에이앤아이 반도체 칩 외관 검사 방법 및 그 장치
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP2013058806A (ja) * 2012-12-25 2013-03-28 Lintec Corp シート貼り換え装置及びシート貼り換え方法
JP2014007332A (ja) 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014116455A (ja) * 2012-12-10 2014-06-26 Fuji Electric Co Ltd 半導体装置の製造方法および半導体製造装置
US20140208850A1 (en) * 2013-01-29 2014-07-31 Geun-Woo Kim Apparatus and method of detecting a defect of a semiconductor device
KR101503171B1 (ko) * 2013-11-13 2015-03-16 세메스 주식회사 다이 본딩 방법 및 다이 본딩 검사 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05225400A (ja) * 1992-02-13 1993-09-03 Nec Corp ウェハー識別文字認識装置
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP2006286727A (ja) * 2005-03-31 2006-10-19 Denso Corp 複数の半導体装置を備えた半導体ウェハおよびそのダイシング方法
JP4769560B2 (ja) * 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
KR100909169B1 (ko) * 2006-09-11 2009-07-23 제일모직주식회사 선 경화형 반도체 조립용 접착 필름 조성물
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
WO2008146744A1 (ja) * 2007-05-25 2008-12-04 Hamamatsu Photonics K.K. 切断用加工方法
JP4693817B2 (ja) * 2007-07-02 2011-06-01 日東電工株式会社 半導体ウエハへの粘着テープ貼付け方法および保護テープの剥離方法
JP4801127B2 (ja) * 2008-09-01 2011-10-26 日東電工株式会社 ダイシング・ダイボンドフィルムの製造方法
US8742009B2 (en) * 2010-06-04 2014-06-03 Shin-Etsu Chemical Co., Ltd. Temporary adhesive composition, and method of producing thin wafer
JP5714854B2 (ja) * 2010-09-14 2015-05-07 電気化学工業株式会社 セメント組成物
US8673741B2 (en) * 2011-06-24 2014-03-18 Electro Scientific Industries, Inc Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
US8883565B2 (en) * 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
JP6013806B2 (ja) * 2012-07-03 2016-10-25 株式会社ディスコ ウエーハの加工方法
WO2014128923A1 (ja) 2013-02-22 2014-08-28 上野精機株式会社 マップ照合装置、照合方法及び照合プログラム
JP6190201B2 (ja) * 2013-08-06 2017-08-30 Juki株式会社 チップ検出装置及びチップ検出方法
JP2015056510A (ja) * 2013-09-12 2015-03-23 株式会社ディスコ デバイスウェーハの加工方法
JP2015133434A (ja) * 2014-01-15 2015-07-23 株式会社ディスコ 板状物の分割方法及び紫外線照射ユニット
US9165832B1 (en) * 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
JP5888455B1 (ja) * 2015-04-01 2016-03-22 富士ゼロックス株式会社 半導体製造装置および半導体片の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441286B2 (ko) * 1974-06-13 1979-12-07
US20010049160A1 (en) * 2000-05-31 2001-12-06 Fujitsu Limited Semiconductor chip removing and conveying method and device
JP2005223283A (ja) * 2004-02-09 2005-08-18 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006187862A (ja) * 2006-03-07 2006-07-20 Lintec Corp 切断装置及び切断方法
US20080063871A1 (en) * 2006-09-11 2008-03-13 Jung Ki S Adhesive film composition for semiconductor assembly, associated dicing die bonding film and semiconductor package
KR20100071621A (ko) * 2008-12-19 2010-06-29 (주)에이앤아이 반도체 칩 외관 검사 방법 및 그 장치
JP2012084780A (ja) * 2010-10-14 2012-04-26 Renesas Electronics Corp 半導体装置の製造方法
JP2014007332A (ja) 2012-06-26 2014-01-16 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014116455A (ja) * 2012-12-10 2014-06-26 Fuji Electric Co Ltd 半導体装置の製造方法および半導体製造装置
JP2013058806A (ja) * 2012-12-25 2013-03-28 Lintec Corp シート貼り換え装置及びシート貼り換え方法
US20140208850A1 (en) * 2013-01-29 2014-07-31 Geun-Woo Kim Apparatus and method of detecting a defect of a semiconductor device
KR101503171B1 (ko) * 2013-11-13 2015-03-16 세메스 주식회사 다이 본딩 방법 및 다이 본딩 검사 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190138457A (ko) 2018-06-05 2019-12-13 (주)이녹스첨단소재 대전방지 다이 어태치 필름, 이의 제조방법 및 이를 이용한 웨이퍼 다이싱 공정

Also Published As

Publication number Publication date
US9881828B2 (en) 2018-01-30
CN106997866B (zh) 2021-02-19
KR102529346B1 (ko) 2023-05-04
JP6716263B2 (ja) 2020-07-01
US20170213756A1 (en) 2017-07-27
CN106997866A (zh) 2017-08-01
TW201737376A (zh) 2017-10-16
TWI708300B (zh) 2020-10-21
JP2017130598A (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
KR102529346B1 (ko) 웨이퍼의 가공 방법
US9105708B2 (en) Wafer processing method
KR102327962B1 (ko) 웨이퍼의 가공 방법
JP6317935B2 (ja) 保持テーブル
US9779993B2 (en) Wafer processing method including attaching a protective tape to a front side of a functional layer to prevent debris adhesion
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
US9698301B2 (en) Wafer processing method
JP2012199374A (ja) 半導体チップの製造方法
JP2013008831A (ja) ウエーハの加工方法
JP2011151070A (ja) ウエーハの加工方法
CN111192852B (zh) 层叠体的加工方法
KR20190008111A (ko) 웨이퍼의 가공 방법
KR20190120701A (ko) 웨이퍼의 가공 방법
JP2005251986A (ja) ウエーハの分離検出方法および分離検出装置
CN111199916B (zh) 层叠体的加工方法
KR102561376B1 (ko) 웨이퍼의 가공 방법 및 웨이퍼의 가공에 사용하는 보조구
JP2014203832A (ja) ダイシングテープ、及び、切削溝の検出方法
CN116779538A (zh) 晶片的加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant