JP2014116455A - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP2014116455A
JP2014116455A JP2012269287A JP2012269287A JP2014116455A JP 2014116455 A JP2014116455 A JP 2014116455A JP 2012269287 A JP2012269287 A JP 2012269287A JP 2012269287 A JP2012269287 A JP 2012269287A JP 2014116455 A JP2014116455 A JP 2014116455A
Authority
JP
Japan
Prior art keywords
adhesive sheet
semiconductor
mark
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012269287A
Other languages
English (en)
Inventor
Yoko Tanaka
陽子 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012269287A priority Critical patent/JP2014116455A/ja
Priority to CN201310616809.2A priority patent/CN103871863A/zh
Publication of JP2014116455A publication Critical patent/JP2014116455A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体チップに損傷や破損を生じさせることなく、良品チップのみを効率よく粘着シートから剥離することができる半導体装置の製造方法および半導体製造装置を提供する。
【解決手段】粘着シート4を貼り付けた半導体ウエハ1を個々の半導体チップ7に切断する。次に、所望の電気特性を満たしていない不良チップ7aの裏面に粘着シート4の上から不良マーク8をマーキングする。次に、紫外線照射により、粘着シート4の粘着層4b−1と良品チップ7bとの密着力を低下させる。次に、ステージ21の溝22が形成された面に、粘着シート4側を下にして半導体チップ7を載置する。次に、粘着シート4および溝22で囲まれた閉空間25を減圧し、粘着シート4から良品チップ7bを剥離する。次に、コレットによって良品チップ7bをピックアップする。その後、不良チップ7aが貼り付いた粘着シート4をステージ21から脱着して回収する。
【選択図】図11

Description

この発明は、半導体装置の製造方法および半導体製造装置に関する。
近年、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)は、高性能化および低コスト化などの必要性から半導体ウエハの薄化が進められている。このため、例えば、半導体ウエハの厚さを50μm〜100μm程度、またはそれ以下の厚さまで薄くする必要が生じている。
ウエハ厚の薄い半導体装置(以下、薄型半導体装置とする)の製造方法として、次の方法が提案されている。まず、半導体ウエハのおもて面に素子構造を形成した後、所定の厚さになるまで半導体ウエハ裏面を研削する。そして、半導体ウエハを素子構造ごとにダイシングして個々の半導体チップに切断する。
また、薄型半導体装置の別の製造方法として、次の方法が提案されている。まず、半導体ウエハのおもて面に素子構造を形成した後、半導体ウエハのおもて面に例えば完成後の半導体装置の厚さよりも深い溝をダイシングラインに沿って形成する。そして、所定の厚さになるまで半導体ウエハ裏面を研削することで、素子構造ごとに切断された個々の半導体チップを形成する。
さらに、薄型半導体装置の別の製造方法として、次の方法が提案されている。まず、半導体ウエハのおもて面に素子構造を形成した後、半導体ウエハ裏面から半導体ウエハの中央部を研削して薄くし、半導体ウエハの外周部を所定の幅で厚く残して補強部としたリブ構造ウエハを形成する。そして、半導体ウエハの補強部を残した状態で、または補強部を除去した後に、半導体ウエハを素子構造ごとにダイシングして個々の半導体チップに切断する。
上述した薄型半導体装置の製造方法では、ダイシングにより切断された半導体チップがばらばらにならないように、半導体ウエハをダイシングする前に、半導体ウエハにダイシングシートなどの粘着シートを貼り付ける。そして、半導体ウエハをダイシングして個々の半導体チップに切断した後、半導体チップを粘着シートに固定した状態のまま、粘着シートから取り上げる工程(ピックアップ工程)へ投入する。
リブ構造ウエハに粘着シートを貼り付ける方法として、次の方法が提案されている。裏面の中央部に外周部よりも薄い凹部が形成されたリブ構造ウエハの、おもて面側の外周部のみをウエハ支持台によって支持する。シート貼付装置内の第1の密閉空間を真空状態にした後、第1の密閉空間のうち、リブ構造ウエハとウエハ支持台との間に形成される第2の密閉空間に、加圧装置によって圧力を導入する。それと同時に、リブ構造ウエハの上方に粘着テープを介して昇降可能な状態で設けられた貼付部材を下降させ、リブ構造ウエハの裏面の凹部に粘着シートを押込んで貼付する(例えば、下記特許文献1参照。)。
リブ構造ウエハのダイシング方法として、次の方法が提案されている。ダイシングステージに設置するウエハの裏面側の形状に合わせて、中央部より外周端部が厚い基礎部に、リング状の第1ステージと、円柱状で第1ステージよりも高さの高い第2ステージと、が設置されている。この第1ステージと第2ステージとによって形成される凸部に、リブ構造ウエハの裏面側の凹部が重なるように設置する。そして、リブ構造ウエハのおもて面側から、リブ部を切り落とさずに、リブ構造ウエハの全面を切断しチップ化する(例えば、下記特許文献2参照。)。
半導体チップのピックアップ方法として、粘着シート側から半導体チップをニードルによって上方に突き上げることで、半導体チップと粘着シートとの接触面積を低減させた後、半導体チップをコレットで吸引して粘着シートからピックアップし、チップ基板などのダイパッドに移送する方法が公知である。しかしながら、ニードルによる突き上げによって、半導体チップの裏面に傷がついたり、半導体チップが破損する虞がある。
ニードルによる突き上げを行わない半導体チップのピックアップ方法として、次の方法が提案されている。固定ジグは、片面に複数の突起物と側壁を有するジグ基台と、ジグ基台の突起物を有する面上に積層され側壁の上面に接着された密着層とからなる。ジグ基台の突起物を有する面には、密着層、突起物および側壁により区画空間が形成され、貫通孔によって真空源に接続されている。貫通孔を通して区画空間内の空気を吸引して密着層を変形させるとともに、チップの上面側から吸着コレットがチップを吸引して、チップを密着層からピックアップする(例えば、下記特許文献3参照。)。
特開2012−084563号公報 特開2009−206417号公報 特開2008−103493号公報
しかしながら、上述した特許文献3に示す技術では、ジグ基台に固定されたすべての半導体チップと粘着シートとの密着面積が低減されるため、所望の電気特性を満たす半導体チップ(良品チップ)と粘着シートとの密着力だけでなく、所望の電気特性を満たしていない半導体チップ(不良チップ)と粘着シートとの密着力も低下する。このため、不良チップ以外の半導体チップを粘着シートからピックアップする場合、粘着シート上に残した不良チップは、粘着シートからほぼ剥がれた状態となってしまう。
不良チップが粘着シートからほぼ剥がれた状態となっている場合、ジグ基台から粘着シートを脱着する際に、また、ジグ基台から脱着した粘着シートを搬送して回収する際に、不良チップが粘着シートから剥がれてピックアップ装置内に落下し、ピックアップ装置に悪影響を及ぼす虞がある。このような問題は、不良チップを含むすべての半導体チップを粘着シートからピックアップすることで解消される。しかしながら、すべての半導体チップを粘着シートからピックアップする場合、スループットが低下するという新たな問題が生じる。
この発明は、上述した従来技術による問題点を解消するため、半導体チップに損傷や破損を生じさせることなく、粘着シートから半導体チップを剥離することができる半導体装置の製造方法および半導体製造装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、粘着シートに貼り付けられたすべての半導体チップのうち、特性不良の半導体チップ以外の半導体チップを効率よく粘着シートから剥離することができる半導体装置の製造方法および半導体製造装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体ウエハの裏面に粘着シートを貼り付ける貼り付け工程を行う。次に、前記粘着シートに貼り付けられた状態の前記半導体ウエハを個々の半導体チップに切断する切断工程を行う。次に、前記半導体チップの電気特性の検査結果に基づいて決定された所定の前記半導体チップの裏面に前記粘着シートの上から所定のマークを形成するマーク形成工程を行う。次に、前記マークが形成された部分以外における前記粘着シートと、前記半導体チップとの密着力と低下させる密着力低下工程を行う。次に、前記密着力低下工程によって前記粘着シートとの密着力が低下した前記半導体チップを前記粘着シートから取り上げるピックアップ工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ピックアップ工程では、まず、複数の溝が設けられたステージの前記溝が設けられた面に、前記粘着シートが貼り付けられた側の面を前記ステージ側にして前記半導体チップを載置する載置工程を行う。次に、前記溝および前記粘着シートで囲まれた空間を減圧し、前記マークが形成された部分以外における前記粘着シートを前記半導体チップから剥離する剥離工程を行う。次に、前記粘着シートが剥離された前記半導体チップを吸引して取り上げる吸引工程を行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記マーク形成工程では、前記溝の配置間隔よりも広い幅の前記マークを形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ピックアップ工程後、前記ステージから前記粘着シートを脱着する脱着工程を行う。前記脱着工程では、前記粘着シートの前記マークが形成された部分に貼り付いている前記半導体チップごと前記粘着シートを脱着することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記貼り付け工程では、紫外線照射により他部材との密着力が低下する粘着層を有する前記粘着シートを用いる。そして、前記密着力低下工程では、前記半導体チップの裏面側から前記粘着シートに紫外線を照射し、前記マークが形成された部分以外における前記粘着シートに接触する前記粘着層を硬化させることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記切断工程後、前記マーク形成工程前に、前記半導体チップが所望の電気特性を満たしているか否かを検査する検査工程をさらに含む。そして、前記マーク形成工程では、前記検査工程による前記検査結果において所望の電気特性を満たしていない前記半導体チップの裏面に、前記粘着シートの上から前記マークを形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記マーク形成工程では、前記半導体チップのおもて面に予め形成された前記検査結果によるマークに基づいて、前記半導体チップの裏面に前記マークを形成することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記貼り付け工程前に、まず、前記半導体ウエハのおもて面に素子構造を形成する素子構造形成工程を行う。次に、前記半導体ウエハの裏面の中央部を研削して、前記半導体ウエハの中央部の厚さを外周部の厚さよりも薄くする薄化工程を行う。そして、前記貼り付け工程では、前記半導体ウエハの裏面の中央部と外周部との段差に沿うように前記粘着シートを貼り付けることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記切断工程では、前記半導体ウエハの中央部よりも厚さの厚い外周部を残した状態で前記半導体ウエハをダイシング用ステージに載置し、前記ダイシング用ステージ上で前記半導体ウエハを切断することを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体製造装置は、貼り付け手段、切断手段、検査手段、マーク形成手段、密着力低下手段およびピックアップ手段を備える。前記貼り付け手段は、半導体ウエハの裏面に粘着シートを貼り付ける。前記切断手段は、前記粘着シートに貼り付けられた状態の前記半導体ウエハを個々の半導体チップに切断する。前記検査手段は、前記半導体チップの電気特性を検査する。前記マーク形成手段は、前記検査手段の検査結果に基づいて、所定の前記半導体チップの裏面に前記粘着シートの上から所定のマークを形成する。前記密着力低下手段は、前記マークが形成された部分以外における前記粘着シートと、前記半導体チップとの密着力を低下させる。前記ピックアップ手段は、前記粘着シートとの密着力が低下された前記半導体チップを前記粘着シートから取り上げることを特徴とする。
上述した発明によれば、紫外線硬化型の粘着シートに貼り付けられた複数の半導体チップのうち、特性不良が検出された半導体チップの裏面の粘着シート上に不良マークをマーキングすることで、粘着シートと半導体チップとの密着力を低下させるための粘着シートへの紫外線照射時、粘着シートの不良マークが形成された部分では不良マークによって紫外線が遮蔽される。これにより、粘着シートと不良チップとの密着力を低下させずに、粘着シートと良品チップとの密着力を低下させることができる。したがって、ニードルなどにより良品チップを突き上げることなく、コレットの吸引力だけで良品チップをピックアップすることができる。
また、粘着シートとの密着力を低下させずに粘着シート上に不良チップを残すことができるため、粘着シートを脱着して回収する際に、粘着シートから不良チップが剥がれて飛び散ったり落下したりすることを防止することができる。また、不良チップを貼り付けたまま粘着シートを脱着して回収することができるため、粘着シート上のすべての半導体チップをピックアップする場合よりもスループットを向上させることができる。
本発明にかかる半導体装置の製造方法および半導体製造装置によれば、半導体チップに損傷や破損を生じさせることなく、粘着シートから半導体チップを剥離することができるという効果を奏する。また、本発明にかかる半導体装置の製造方法および半導体製造装置によれば、粘着シートに貼り付けられたすべての半導体チップのうち、特性不良の半導体チップ以外の半導体チップを効率よく粘着シートから剥離することができるという効果を奏する。
実施の形態にかかる半導体製造装置で処理される半導体ウエハのおもて面側の構成を示す平面図である。 図1の半導体ウエハの裏面側の構成を示す斜視図である。 実施の形態にかかる半導体装置の製造途中の状態を示す平面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す平面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法および半導体製造装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
(実施の形態)
まず、実施の形態にかかる半導体装置の製造方法によって処理される前の半導体ウエハについて説明する。図1は、実施の形態にかかる半導体製造装置で処理される半導体ウエハのおもて面側の構成を示す平面図である。図2は、図1の半導体ウエハの裏面側の構成を示す斜視図である。図1,2に示すように、半導体ウエハ1のおもて面側には、半導体チップとなる領域(以下、チップ領域とする)2に対応する部分に、チップ領域2ごとに、デバイスの表面構造(不図示)が形成されている。チップ領域2は、例えば等間隔にマトリクス状に配置されている。
隣り合うチップ領域2の間には、ダイシングラインまたはチップ分割ライン(以下、ダイシングライン2aとする)等の目印が形成されている。半導体ウエハ1の裏面には、半導体ウエハ1の中央部3aの厚さを薄くし、半導体ウエハ1の外周部を所定の幅で厚く残してなる補強部3bが形成されている。補強部3bは、最も外側のチップ領域2よりも外側に位置する。すなわち、すべてのチップ領域2は、半導体ウエハ1の外周部よりも厚さの薄い半導体ウエハ1の中央部3aに配置されている。
次に、実施の形態にかかる半導体装置の製造方法について説明する。図3,6は、実施の形態にかかる半導体装置の製造途中の状態を示す平面図である。図4,5,7〜13は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。図3,4は、図1の半導体ウエハ1に粘着シート4を貼り付けた状態を示している。図4は、図3の切断線A−A’における断面図である。図6は、図1の半導体ウエハ1のダイシング後の状態を示している。まず、図1に示すように、半導体ウエハ1のおもて面側に、チップ領域2ごとにデバイスの表面構造(不図示)を形成する。
つぎに、半導体ウエハ1の裏面を研削し、半導体ウエハ1の厚さを所定の厚さまで薄化する。このとき、半導体ウエハ1は、裏面が平坦なウエハであってもよいし、図2に示すように裏面側の中央部3aを薄くし、外周部を所定の幅で厚く残して補強部3bとしたリブ構造ウエハとしてもよい。以下、半導体ウエハ1をリブ構造ウエハとした場合を例に説明する。つぎに、図3,4に示すように、薄化された半導体ウエハ1の裏面に粘着シート(ダイシングシート)4を貼り付ける。粘着シート4は、例えば、ダイシングによって分離された半導体チップが飛び散ることを防止するために用いられる。
半導体ウエハ1の裏面に粘着シート4を貼り付ける方法の一例として、例えば、半導体ウエハ1のおもて面側と裏面側の気圧差を生じさせ、この気圧差によって、半導体ウエハ1の裏面側に配置された粘着シート4に半導体ウエハを押し付けてもよい。これにより、半導体ウエハ1の裏面の中央部3aと補強部3bとからなる凹部(以下、単に凹部とする)に、気泡を生じさせることなく粘着シート4を貼り付けることができる。粘着シート4は、基材4aに紫外線硬化型の粘着層4bが設けられてできており、基材4aが支持部材として機能する。粘着シート4に対しては、粘着層4b側が接着される。
つぎに、粘着シート4の半導体ウエハ1側の面にダイシングフレーム5を貼り付けて、ダイシングフレーム5に半導体ウエハ1を固定する。次に、図5に示すように、半導体ウエハ1の裏面の凹部がダイシング用ステージ6の凸部6aに重なるように、ダイシングフレーム5に固定された状態の半導体ウエハ1をダイシング用ステージ6に載置する。これにより、半導体ウエハ1の中央部3aは、ダイシング用ステージ6の凸部6aに支持される。半導体ウエハ1の補強部3bは、ダイシング用ステージ6の凸部6a外側の凸部6a以外の面6bに支持される。ダイシング用ステージ6の凸部6aは、例えば、半導体ウエハ1の裏面の凹部にほぼ隙間なく嵌合される直径および高さを有する。
次に、図6に示すように、半導体ウエハ1のおもて面側から、ダイシングライン2aに沿って半導体ウエハ1をダイシングし、個々の半導体チップ7に切断する。このとき、ダイシングによる切れ込みは、粘着シート4を貫通しないのがよい。その理由は、粘着シート4が分断されないため、粘着シート4をステージから脱着しやすく、脱着した粘着シート4を搬送して回収しやすいからである。また、ダイシングによる切れ込みは、半導体ウエハ1の側面にまで達しないのがよい。その理由は、素子構造が形成されない半導体ウエハ1の残部となる外周部を円周状に残すことができ、粘着シート4とともに回収しやすいからである。
次に、粘着シート4に固定された状態のまま、一般的な方法により、各半導体チップ7の電気特性を検査する。次に、粘着シート4に固定された複数の半導体チップ7のうち、所望の電気特性を満たしていない半導体チップ(以下、不良チップとする)7aの裏面の中心に、粘着シート4の上から不良マーク8をマーキングする。また、不良マーク8のマーキングは、半導体ウエハ1の裏面に粘着シート4を貼り付ける前に、半導体ウエハ1のおもて面の各チップ領域2に予めマーキングされた不良マークを一般的な方法で検出し、半導体ウエハ1のおもて面の不良マークに対して反対側にあたる半導体ウエハ1の裏面に不良マーク8を形成してもよい。
不良マーク8の形状は種々変更可能である。例えば、図6には円形状の平面形状を有する不良マーク8を示す。不良マーク8の幅w(例えば円形状の不良マーク8の場合は直径)の寸法については後述する。不良マーク8のマーキングは、例えば、粘着シート4や半導体ウエハ1に対して強力な接着力を有するインクを用いたインクマーキングであってもよい。不良マーク8の色は特に限定しないが、黒色とするのが好ましい。その理由は、後の粘着シート4への紫外線照射工程において、不良マーク8が形成された部分における粘着シート4への紫外線の透過率を低減させることができ、本発明の効果をより向上させることができるからである。以下、粘着シート4に固定された複数の半導体チップ7のうち、不良チップ7a以外の所望の電気特性を満たす半導体チップを良品チップ7bとする。
このように不良チップ7aの裏面に不良マーク8をマーキングした後、図7に示すように、紫外線発生ランプ10により、粘着シート4の粘着層4bが十分に硬化する紫外線量で、半導体チップ7の裏面から粘着シート4に紫外線11を照射する。図7では、不良マーク8を図示省略する。このとき、図7の一部の拡大図である図8に示すように、不良マーク8が形成された部分以外における粘着シート4の粘着層4b−1は、紫外線11が照射されることにより硬化され、不良チップ7a以外のすべての半導体チップ7(良品チップ7b)との密着力が低下される。一方、不良マーク8が形成された部分における粘着シート4の粘着層4b−2は、不良マーク8によって紫外線11が遮蔽されるため硬化されず、半導体チップ7(不良チップ7a)との密着力は低下しない。図8では、粘着層4bの半導体チップ7との密着力が低下した部分のハッチングを削除している(図9,11〜13においても同様)。
次に、図9,10に示すように、粘着シート4から半導体チップ7をピックアップするためのピックアップ装置20のステージ21に、粘着シート4側を下(ステージ21側)にして半導体チップ7を載置する。図9は、図10に示すピックアップ装置20の一部を拡大したものであり、ステージ21上に半導体チップ7を載置する直前の状態を示している。図10では、不良マーク8、粘着層4b−1,4b−2を図示省略する。ピックアップ装置20のステージ21は、半導体ウエハ1の裏面の凹部にほぼ隙間なく嵌合される直径、または、半導体ウエハ1を挟んですべてのチップ領域2に対向するような直径を有する。ステージ21には、半導体チップ7が載置される側の面(以下、上面とする)に、所定の配置間隔tで配置された複数の溝22と、隣り合う溝22の側壁で構成された突起部23と、が設けられている。
溝22は例えば格子状に配置されており、突起部23はマトリクス状に配置されている。また、溝22は例えばV字状や矩形状に形成されており(図9〜12にはV字状の溝22を示す)、突起部23は角錘状、角錘台状または角柱状をなす。このため、ステージ21上に半導体チップ7が載置されたとき、粘着シート4および不良マーク8は、突起部23の頂点部に点接触(角錘状の場合)または面接触(角錘台状および角柱状の場合)した状態となる。突起部23の底面の辺の長さは、溝22の配置間隔tと等しい。不良マーク8の幅wは、溝22の配置間隔tよりも大きい。このため、各不良マーク8は、ステージ21上に半導体チップ7が載置されたときに、それぞれ対向する溝22に部分的に露出される。
好ましくは、不良マーク8の幅wは、ステージ21上に半導体チップ7を載置したときに、溝22を塞ぐ程度に広いのがよい。溝22に露出される不良マーク8の幅wが広いほど、不良チップ7aとの密着力の高い粘着層4b−2が基材4aを介して溝22と対向するため、後述するようにステージ21の上面側の空気が吸引されたときに、不良チップ7aに密着する粘着シート4が剥離されることを抑制することができる。溝22は、ステージ21内に設けられた通気孔24を介して減圧手段(不図示)に連結されている。減圧手段によって真空引き(実線矢印)を行うことにより、ステージ21の上面側の空気が吸引される。これにより、粘着シート4およびステージ21の溝22で囲まれた空間(以下、閉空間とする)25が減圧される。
粘着シート4の粘着層4b−1と良品チップ7bとの密着力は低下しているため、閉空間25が減圧されることにより、粘着シート4と良品チップ7bとの密着面積が低減し、良品チップ7bは粘着シート4からほぼ剥離された状態となる。具体的には、図11に示すように、粘着シート4にかかる負圧によって粘着シート4が溝22の側壁に沿って変形し、良品チップ7bから粘着シート4が剥離される。一方、粘着シート4の粘着層4b−2と不良チップ7aとの密着力は紫外線11の照射前後で変化していないため、粘着シート4に負圧がかかったとしても、粘着シート4と不良チップ7aとの密着面積はほぼ変化せず、不良チップ7aの主面のほぼ全面が粘着シート4に密着された状態で維持される。
次に、図12に示すように、閉空間25を減圧した状態のまま、ステージ21の上方に配置されたコレット12によって良品チップ7bを吸引して粘着シート4からピックアップする。このとき、例えば記憶手段に記録された不良マーク8の位置情報を読み出し、当該位置情報に基づいて良品チップ7bをピックアップしてもよいし、カメラなどによって撮影された画像に基づいて不良マーク8を検出し、この検出結果に基づいて良品チップ7bをピックアップしてもよい。その後、ピックアップした良品チップ7bを、例えば搬送手段によって後の工程を行うための例えばステージなどへ搬送する。
すべての良品チップ7bをピックアップした後、例えば搬送手段(不図示)によって、ステージ21から粘着シート4を脱着して回収する。このとき、図13に示すように、粘着シート4の表面には、ピックアップしていない不良チップ7aや、素子構造が形成されていない半導体ウエハ1の外周部(補強部3bを含む)が残っているが、粘着シート4の脱着時または脱着した粘着シート4の搬送時に、不良チップ7aや補強部3bが粘着シート4から剥がれて落下することはない。
不良チップ7aが粘着シート4から剥がれ落ちない理由は、上述したように不良マーク8を形成することにより、不良チップ7aと粘着シート4との密着面積はほぼ低減されていないからである。補強部3bが粘着シート4から剥がれ落ちない理由は、ダイシング時に半導体ウエハ1の外周部を切断せずに円周状に残すことにより、半導体ウエハ1の外周部と粘着シート4との密着面積を大きくすることができるからである。
上述したステージ21、減圧手段およびコレット12などを備えるピックアップ装置20、搬送手段、半導体チップ7の電気特性を検査する検査手段、不良チップ7aに不良マーク8をマーキングするマーキング手段、および不良マーク8を検出する検出手段の制御は、例えば、ピックアップ装置20におけるROM、RAM、磁気ディスク、光ディスクなどに記録されたプログラムやデータを用いて、CPUが所定のプログラムを実行することによって行われる。
以上、説明したように、実施の形態によれば、紫外線硬化型の粘着シートに貼り付けられた複数の半導体チップのうち、特性不良が検出された半導体チップの裏面の粘着シート上に不良マークをマーキングすることで、粘着シートと半導体チップとの密着力を低下させるための粘着シートへの紫外線照射時、粘着シートの不良マークが形成された部分では不良マークによって紫外線が遮蔽される。これにより、粘着シートと不良チップとの密着力を低下させずに、粘着シートと良品チップとの密着力を低下させることができる。したがって、ニードルなどにより良品チップを突き上げることなく、コレットの吸引力だけで良品チップをピックアップすることができ、良品チップが損傷したり破損することを防止することができる。
また、粘着シートとの密着力を低下させずに粘着シート上に不良チップを残すことができるため、粘着シートを脱着して回収する際に、粘着シートから不良チップが剥がれて飛び散ったり落下したりすることを防止することができる。また、不良チップを貼り付けたまま粘着シートを脱着して回収することができるため、粘着シート上のすべての半導体チップをピックアップする場合よりもスループットを向上させることができる。これにより、粘着シートに貼り付けられたすべての半導体チップのうち、不良チップ以外の半導体チップを効率よく粘着シートから剥離することができる。
以上において本発明では、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態の紫外線硬化型の粘着層を有する粘着シートを用いる場合を例に説明しているが、不良チップの裏面の粘着シート上に形成された不良マークによって、不良チップと粘着シートとの密着力が低下しなければ、粘着シートを構成する材料と不良マークを構成する材料との組み合わせを種々変更可能である。また、上述した実施の形態では、ステージに格子状に溝を設けた構成を例に説明しているが、溝が並ぶ方向と直交する方向に延びるストライプ状に溝を設けた構成としてもよい。また、本発明は、薄化された半導体ウエハに適用する場合に限らず、薄化されていない厚いままの半導体ウエハに適用した場合においても同様の効果が得られ、良品チップを安全に次の工程へ搬送することができる。
以上のように、本発明にかかる半導体装置の製造方法および半導体製造装置は、ダイシングカットされた半導体チップを粘着シートからピックアップして個々の半導体チップに分離する際に有用である。
1 半導体ウエハ
2 チップ領域
2a ダイシングライン
3a 半導体ウエハの中央部
3b 半導体ウエハの補強部
4 粘着シート
4a 粘着シートの基材
4b 粘着シートの粘着層
5 ダイシングフレーム
6 ダイシング用ステージ
6a ダイシング用ステージの凸部
6b ダイシング用ステージの凸部以外の面
7 半導体チップ
7a 不良チップ
7b 良品チップ
8 不良マーク
10 紫外線発生ランプ
11 紫外線
12 コレット
20 ピックアップ装置
21 ステージ
22 ステージの溝
23 ステージの突起部
24 ステージの通気孔
25 閉空間
t 溝の配置間隔
w 不良マークの幅

Claims (10)

  1. 半導体ウエハの裏面に粘着シートを貼り付ける貼り付け工程と、
    前記粘着シートに貼り付けられた状態の前記半導体ウエハを個々の半導体チップに切断する切断工程と、
    前記半導体チップの電気特性の検査結果に基づいて決定された所定の前記半導体チップの裏面に前記粘着シートの上から所定のマークを形成するマーク形成工程と、
    前記マークが形成された部分以外における前記粘着シートと、前記半導体チップとの密着力と低下させる密着力低下工程と、
    前記密着力低下工程によって前記粘着シートとの密着力が低下した前記半導体チップを前記粘着シートから取り上げるピックアップ工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記ピックアップ工程は、
    複数の溝が設けられたステージの前記溝が設けられた面に、前記粘着シートが貼り付けられた側の面を前記ステージ側にして前記半導体チップを載置する載置工程と、
    前記溝および前記粘着シートで囲まれた空間を減圧し、前記マークが形成された部分以外における前記粘着シートを前記半導体チップから剥離する剥離工程と、
    前記粘着シートが剥離された前記半導体チップを吸引して取り上げる吸引工程と、
    を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記マーク形成工程では、前記溝の配置間隔よりも広い幅の前記マークを形成することを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記ピックアップ工程後、前記ステージから前記粘着シートを脱着する脱着工程をさらに備え、
    前記脱着工程では、前記粘着シートの前記マークが形成された部分に貼り付いている前記半導体チップごと前記粘着シートを脱着することを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。
  5. 前記貼り付け工程では、紫外線照射により他部材との密着力が低下する粘着層を有する前記粘着シートを用い、
    前記密着力低下工程では、前記半導体チップの裏面側から前記粘着シートに紫外線を照射し、前記マークが形成された部分以外における前記粘着シートに接触する前記粘着層を硬化させることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置の製造方法。
  6. 前記切断工程後、前記マーク形成工程前に、前記半導体チップが所望の電気特性を満たしているか否かを検査する検査工程をさらに含み、
    前記マーク形成工程では、前記検査工程による前記検査結果が所望の電気特性を満たしていない前記半導体チップの裏面に、前記粘着シートの上から前記マークを形成することを特徴とする請求項1〜5のいずれか一つに記載の半導体装置の製造方法。
  7. 前記マーク形成工程では、前記半導体チップのおもて面に予め形成された前記検査結果によるマークに基づいて、前記半導体チップの裏面に前記マークを形成することを特徴とする請求項1〜5のいずれか一つに記載の半導体装置の製造方法。
  8. 前記貼り付け工程前に、
    前記半導体ウエハのおもて面に素子構造を形成する素子構造形成工程と、
    前記半導体ウエハの裏面の中央部を研削して、前記半導体ウエハの中央部の厚さを外周部の厚さよりも薄くする薄化工程と、
    を含み、
    前記貼り付け工程では、前記半導体ウエハの裏面の中央部と外周部との段差に沿うように前記粘着シートを貼り付けることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置の製造方法。
  9. 前記切断工程では、前記半導体ウエハの中央部よりも厚さの厚い外周部を残した状態で前記半導体ウエハをダイシング用ステージに載置し、前記ダイシング用ステージ上で前記半導体ウエハを切断することを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 半導体ウエハの裏面に粘着シートを貼り付ける貼り付け手段と、
    前記粘着シートに貼り付けられた状態の前記半導体ウエハを個々の半導体チップに切断する切断手段と、
    前記半導体チップの電気特性を検査する検査手段と、
    前記検査手段の検査結果に基づいて、所定の前記半導体チップの裏面に前記粘着シートの上から所定のマークを形成するマーク形成手段と、
    前記マークが形成された部分以外における前記粘着シートと、前記半導体チップとの密着力を低下させる密着力低下手段と、
    前記粘着シートとの密着力が低下された前記半導体チップを前記粘着シートから取り上げるピックアップ手段と、
    を備えることを特徴とする半導体製造装置。
JP2012269287A 2012-12-10 2012-12-10 半導体装置の製造方法および半導体製造装置 Withdrawn JP2014116455A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012269287A JP2014116455A (ja) 2012-12-10 2012-12-10 半導体装置の製造方法および半導体製造装置
CN201310616809.2A CN103871863A (zh) 2012-12-10 2013-11-27 半导体装置的制造方法以及半导体制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012269287A JP2014116455A (ja) 2012-12-10 2012-12-10 半導体装置の製造方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JP2014116455A true JP2014116455A (ja) 2014-06-26

Family

ID=50910278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012269287A Withdrawn JP2014116455A (ja) 2012-12-10 2012-12-10 半導体装置の製造方法および半導体製造装置

Country Status (2)

Country Link
JP (1) JP2014116455A (ja)
CN (1) CN103871863A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012603A (ja) * 2014-06-27 2016-01-21 リンテック株式会社 板状部材の処理装置および処理方法
KR20170088285A (ko) * 2016-01-22 2017-08-01 가부시기가이샤 디스코 웨이퍼의 가공 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054338A1 (ja) * 2017-09-12 2019-03-21 日本碍子株式会社 チップ部品の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012603A (ja) * 2014-06-27 2016-01-21 リンテック株式会社 板状部材の処理装置および処理方法
KR20170088285A (ko) * 2016-01-22 2017-08-01 가부시기가이샤 디스코 웨이퍼의 가공 방법
KR102529346B1 (ko) 2016-01-22 2023-05-04 가부시기가이샤 디스코 웨이퍼의 가공 방법

Also Published As

Publication number Publication date
CN103871863A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
JP6156509B2 (ja) 半導体素子の製造方法
TW200539338A (en) A manufacturing method of a semiconductor device
JP2000164534A (ja) ウェ―ハの分離装置及び方法
JP2003303921A (ja) 半導体装置の製造方法
US20030134490A1 (en) Method of fabricating semiconductor device on semiconductor wafer
JP2008290170A (ja) 半導体装置の製造方法
US9711383B2 (en) Fabrication method of semiconductor devices and fabrication system of semiconductor devices
JP2007281053A (ja) 薄板収納容器
US6582223B2 (en) Pickup apparatus for semiconductor chips
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
JP2007048876A (ja) 半導体装置の製造方法
JP2014116455A (ja) 半導体装置の製造方法および半導体製造装置
JP6033116B2 (ja) 積層ウェーハの加工方法および粘着シート
US9038264B2 (en) Non-uniform vacuum profile die attach tip
US20130244351A1 (en) Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool
KR102007709B1 (ko) 반도체칩의 제조방법
JP2011142213A (ja) 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート
JP4074758B2 (ja) 半導体ウエーハの加工方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
JP2005175207A (ja) 半導体装置の製造方法、研削用補強部材、及びその貼り付け方法
JP2015008191A (ja) 半導体装置の製造方法
JP2004273639A (ja) 半導体装置の製造方法
JP5923876B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JP4942329B2 (ja) 半導体ウェーハの処理用治具及び半導体ウェーハの処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20151211