JP6456766B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP6456766B2
JP6456766B2 JP2015095680A JP2015095680A JP6456766B2 JP 6456766 B2 JP6456766 B2 JP 6456766B2 JP 2015095680 A JP2015095680 A JP 2015095680A JP 2015095680 A JP2015095680 A JP 2015095680A JP 6456766 B2 JP6456766 B2 JP 6456766B2
Authority
JP
Japan
Prior art keywords
wafer
adhesive tape
modified layer
semiconductor wafer
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015095680A
Other languages
English (en)
Other versions
JP2016213318A (ja
Inventor
中村　勝
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2015095680A priority Critical patent/JP6456766B2/ja
Priority to TW105110762A priority patent/TWI665720B/zh
Priority to KR1020160052128A priority patent/KR102437901B1/ko
Priority to CN201610289115.6A priority patent/CN106129003B/zh
Publication of JP2016213318A publication Critical patent/JP2016213318A/ja
Application granted granted Critical
Publication of JP6456766B2 publication Critical patent/JP6456766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Description

本発明は、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って分割するウエーハの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。このように形成された半導体ウエーハを分割予定ラインに沿って切断することにより、デバイスが形成された領域を分割して個々のデバイスを製造している。
半導体ウエーハ等のウエーハを分割する方法として、ウエーハに対して透過性を有する波長のパルスレーザー光線を用い、分割すべき領域の内部に集光点を位置付けてパルスレーザー光線を照射する内部加工と呼ばれるレーザー加工方法が実用化されている。この内部加工と呼ばれるレーザー加工方法を用いた分割方法は、ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をウエーハの内部に位置付けて分割予定ラインに沿って照射することにより、ウエーハの内部に分割予定ラインに沿って改質層を連続的に形成し、ウエーハに外力を付与することにより、ウエーハを改質層が形成され強度が低下せしめられた分割予定ラインに沿って個々のデバイスに分割する技術である（例えば、特許文献１参照）。
ウエーハに外力を付与する方法として、ウエーハの表面に粘着テープを貼着し、ウエーハの裏面を研削して所定の厚みに形成するとともに、研削によってウエーハに外力を付与することにより、ウエーハを改質層が形成された分割予定ラインに沿って個々のデバイスに分割する技術が下記特許文献２に開示されている。
また、ウエーハに外力を付与する方法として、ウエーハに粘着テープを貼着し、該粘着テープを拡張することにより、ウエーハを改質層が形成された分割予定ラインに沿って個々のデバイスに分割する技術が下記特許文献３に開示されている。
特許第３４０８８０５号公報 特開２００９−２９０１４８号公報 特開２００６−２２９０２１号公報
しかるに、上述したいずれの方法においても外力の付与によって改質層からウエーハの表面および裏面にクラックを成長させて、ウエーハを分割予定ラインに沿って個々のデバイスに分割することから、ウエーハを分割予定ラインに沿って確実に分割するためには、ウエーハの内部に分割予定ラインに沿って複数の改質層を積層して形成する必要があり、生産性が悪いという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、ウエーハの内部に分割予定ラインに沿って複数の改質層を積層して形成しなくてもウエーハを改質層が形成された分割予定ラインに沿って確実に分割することができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って個々のデバイスに分割するウエーハの加工方法であって、
ウエーハの表面に粘着テープを貼着する粘着テープ貼着工程と、
ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をウエーハの裏面側から内部に位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を形成する改質層形成工程と、
該改質層形成工程が実施されたウエーハの表面に貼着されている粘着テープを加熱することにより、改質層からウエーハの表面に向けてクラックを伸長させる粘着テープ加熱工程と、
該粘着テープ加熱工程が実施されたウエーハに外力を付与し、ウエーハを改質層および表面に向けて伸長するクラックが形成された分割予定ラインに沿って個々のデバイスに分割する分割工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記分割工程は、ウエーハの表面に貼着された粘着テープ側をチャックテーブルに保持し、ウエーハの裏面を研削砥石で研削して所定の厚みに形成するとともに、ウエーハを改質層および表面に向けて伸長するクラックが形成された分割予定ラインに沿って個々のデバイスに分割する。
本発明におけるウエーハの加工方法は、ウエーハの表面に粘着テープを貼着する粘着テープ貼着工程と、ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をウエーハ裏面側から内部に位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を形成する改質層形成工程と、該改質層形成工程が実施されたウエーハの表面に貼着されている粘着テープを加熱することにより、改質層からウエーハの表面に向けてクラックを伸長させる粘着テープ加熱工程と、該粘着テープ加熱工程が実施されたウエーハに外力を付与し、ウエーハを改質層および表面に向けて伸長するクラックが形成された分割予定ラインに沿って個々のデバイスに分割する分割工程とを含んでおり、分割工程を実施する際には、上記粘着テープ加熱工程を実施することにより粘着テープが柔軟となりウエーハの表面側に作用している圧縮応力が解放されて、改質層が形成されたウエーハの表面に達するクラックが伸長しているので、複数の改質層を積層して形成しなくとも、ウエーハを分割予定ラインに沿って確実に分割することができる。従って、複数の改質層を積層して形成する必要がないため、生産性を向上させることができる。
本発明によるウエーハの加工方法によって分割されるウエーハとしての半導体ウエーハの斜視図。 本発明によるウエーハの加工方法における粘着テープ貼着工程を示す説明図。 本発明によるウエーハの加工方法における改質層形成工程を実施するためのレーザー加工装置の要部斜視図。 本発明によるウエーハの加工方法における改質層形成工程を示す説明図。 本発明によるウエーハの加工方法における粘着テープ加熱工程を示す説明図。 本発明によるウエーハの加工方法における分割工程の第１の実施形態としての裏面研削工程の説明図。 本発明によるウエーハの加工方法における粘着テープ加熱工程が実施されたウエーハの裏面にダイシングテープを貼着しダイシングテープの外周部を環状のフレームによって支持するウエーハ支持工程の説明図。 本発明によるウエーハの加工方法における分割工程の第２の実施形態を実施するためのテープ拡張装置の斜視図。 本発明によるウエーハの加工方法における分割工程の第２の実施形態を示す説明図。
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明に従って加工されるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、厚みが例えば５００μmのシリコンウエーハからなっており、表面２ａに複数の分割予定ライン２１が格子状に形成されているとともに、該複数の分割予定ライン２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。以下、この半導体ウエーハ２を分割予定ライン２１に沿って個々のデバイス２２に分割するウエーハの加工方法について説明する。
先ず、半導体ウエーハ２の表面２aに形成されたデバイス２２を保護するために、半導体ウエーハ２の表面２aに粘着テープを貼着する粘着テープ貼着工程を実施する。即ち、図２に示すように半導体ウエーハ２の表面２aに粘着テープ３を貼着する。なお、粘着テープ３は、図示の実施形態においては厚さが１００μｍのポリ塩化ビニル（ＰＶＣ）からなるシート状基材の表面にアクリル樹脂系の糊が厚さ５μｍ程度塗布されている。
半導体ウエーハ２の表面２aに粘着テープ３を貼着したならば、半導体ウエーハ２に対して透過性を有する波長のレーザー光線を内部に集光点を位置付けて分割予定ライン２１に沿って照射し、半導体ウエーハ２の内部に分割予定ライン２１に沿って改質層を形成する改質層形成工程を実施する。この改質層形成工程は、図３に示すレーザー加工装置４を用いて実施する。図３に示すレーザー加工装置４は、被加工物を保持するチャックテーブル４１と、該チャックテーブル４１上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段４２と、チャックテーブル４１上に保持された被加工物を撮像する撮像手段４３を具備している。チャックテーブル４１は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図３において矢印Ｘで示す加工送り方向および矢印Ｙで示す割り出し送り方向に移動せしめられるようになっている。
上記レーザー光線照射手段４２は、実質上水平に配置された円筒形状のケーシング４２１の先端に装着された集光器４２２からパルスレーザー光線を照射する。また、上記レーザー光線照射手段４２を構成するケーシング４２１の先端部に装着された撮像手段４３は、図示の実施形態においては可視光線によって撮像する通常の撮像素子（ＣＣＤ）の外に、被加工物に赤外線を照射する赤外線照明手段と、該赤外線照明手段によって照射された赤外線を捕らえる光学系と、該光学系によって捕らえられた赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成されており、撮像した画像信号を図示しない制御手段に送る。
上述したレーザー加工装置４を用いて実施する改質層形成工程について、図３および図４を参照して説明する。
この改質層形成工程は、先ず上述した図３に示すレーザー加工装置４のチャックテーブル４１上に上記粘着テープ貼着工程が実施された半導体ウエーハ２の粘着テープ３側を載置する。そして、図示しない吸引手段によってチャックテーブル４１上に半導体ウエーハ２を粘着テープ３を介して吸引保持する（ウエーハ保持工程）。従って、チャックテーブル４１上に保持された半導体ウエーハ２は、裏面２ｂが上側となる。このようにして、半導体ウエーハ２を吸引保持したチャックテーブル４１は、図示しない加工送り手段によって撮像手段４３の直下に位置付けられる。
チャックテーブル４１が撮像手段４３の直下に位置付けられると、撮像手段４３および図示しない制御手段によって半導体ウエーハ２のレーザー加工すべき加工領域を検出するアライメント作業を実行する。即ち、撮像手段４３および図示しない制御手段は、半導体ウエーハ２の所定方向に形成されている分割予定ライン２１と、分割予定ライン２１に沿ってレーザー光線を照射するレーザー光線照射手段４２の集光器４２２との位置合わせを行うためのパターンマッチング等の画像処理を実行し、レーザー光線照射位置のアライメントを遂行する。また、半導体ウエーハ２に形成されている上記所定方向に対して直交する方向に延びる分割予定ライン２１に対しても、同様にレーザー光線照射位置のアライメントが遂行される。このとき、半導体ウエーハ２の分割予定ライン２１が形成されている表面２ａは下側に位置しているが、撮像手段４３が上述したように赤外線照明手段と赤外線を捕らえる光学系および赤外線に対応した電気信号を出力する撮像素子（赤外線ＣＣＤ）等で構成された撮像手段を備えているので、裏面２ｂから透かして分割予定ライン２１を撮像することができる。
以上のようにしてチャックテーブル４１上に保持されている半導体ウエーハ２に形成されている分割予定ライン２１を検出し、レーザー光線照射位置のアライメントが行われたならば、図４の（ａ）で示すようにチャックテーブル４１をレーザー光線を照射するレーザー光線照射手段４２の集光器４２２が位置するレーザー光線照射領域に移動し、所定の分割予定ライン２１の一端（図４の（ａ）において左端）をレーザー光線照射手段４２の集光器４２２の直下に位置付ける。次に、集光器４２２から照射されるパルスレーザー光線の集光点Ｐを半導体ウエーハ２の厚み方向中間部より表面側（下側）に位置付ける。そして、集光器４２２からシリコンウエーハに対して透過性を有する波長のパルスレーザー光線を照射しつつチャックテーブル４１を図４の（ａ）において矢印Ｘ１で示す方向に所定の送り速度で移動せしめる。そして、レーザー光線照射手段４２の集光器４２２の照射位置が分割予定ライン２１の他端の位置に達したら、パルスレーザー光線の照射を停止するとともにチャックテーブル４１の移動を停止する。この結果、半導体ウエーハ２の内部には、図４の（ｂ）に示すように分割予定ライン２１に沿って改質層２１０が連続して形成される。
なお、上記改質層形成工程における加工条件は、例えば次のように設定されている。
波長 ；１０６４ｎｍのパルスレーザー
繰り返し周波数 ：１００ｋＨｚ
平均出力 ：１W
集光スポット径 ；φ１μｍ
加工送り速度 ；１００ｍｍ／秒
上述したように所定の分割予定ライン２１に沿って上記改質層形成工程を実施したら、チャックテーブル４１を矢印Ｙで示す方向に半導体ウエーハ２に形成された分割予定ライン２１の間隔だけ割り出し送りし（割り出し送り工程）、上記改質層形成工程を遂行する。このようにして所定方向に形成された全ての分割予定ライン２１に沿って上記改質層形成工程を実施したならば、チャックテーブル４１を９０度回動せしめて、上記所定方向に形成された分割予定ライン２１に対して直交する方向に延びる分割予定ライン２１に沿って上記改質層形成工程を実行する。
上記改質層形成工程を実施したならば、改質層が形成された半導体ウエーハ２の表面に貼着されている粘着テープ３を加熱することにより、改質層２１０から半導体ウエーハ２の表面に向けてクラックを伸長させる粘着テープ加熱工程を実施する。この粘着テープ加熱工程は、図示の実施形態においては図５の（ａ）に示すホットプレート５を用いて実施する。即ち、ホットプレート５の上面である載置面５１上に図５の（ｂ）に示すように上記改質層形成工程が実施され改質層２１０が形成された半導体ウエーハ２の表面に貼着されている粘着テープ３側を載置する。そして、ホットプレート５を作動して粘着テープ３を５０〜１５０度に加熱する。この結果、粘着テープ３が柔軟となり半導体ウエーハ２の表面２ａ側に作用している圧縮応力が解放され、図５の（ｃ）に示すように改質層２１０が形成された半導体ウエーハ２の表面２ａに向けてクラック２１１が伸長する。
上記粘着テープ加熱工程を実施したならば、半導体ウエーハ２に外力を付与し、半導体ウエーハ２を改質層２１０および表面に向けて伸長するクラック２１１が形成された分割予定ライン２１に沿って個々のデバイスに分割する分割工程を実施する。この分割工程の第１の実施形態（裏面研削工程）について、図６を参照して説明する。分割工程の第１の実施形態（裏面研削工程）は、図６の（ａ）に示す研削装置６を用いて実施する。図６の（ａ）に示す研削装置６は、被加工物を保持する保持手段としてのチャックテーブル６１と、該チャックテーブル６１に保持された被加工物を研削する研削手段６２を具備している。チャックテーブル６１は、上面に被加工物を吸引保持するように構成されており、図示しない回転駆動機構によって図６の（ａ）において矢印Ａで示す方向に回転せしめられる。研削手段６２は、スピンドルハウジング６３と、該スピンドルハウジング６３に回転自在に支持され図示しない回転駆動機構によって回転せしめられる回転スピンドル６４と、該回転スピンドル６４の下端に装着されたマウンター６５と、該マウンター６５の下面に取り付けられた研削ホイール６６とを具備している。この研削ホイール６６は、円環状の基台６７と、該基台６７の下面に環状に装着された研削砥石６８とからなっており、基台６７がマウンター６５の下面に締結ボルト６９によって取り付けられている。
上述した研削装置６を用いて分割工程の第１の実施形態である裏面研削工程を実施するには、図６の（ａ）に示すようにチャックテーブル６１の上面（保持面）に半導体ウエーハ２の表面に貼着されている粘着テープ３側を載置する。そして、図示しない吸引手段によってチャックテーブル６１上に半導体ウエーハ２を粘着テープ３を介して吸引保持する（ウエーハ保持工程）。従って、チャックテーブル６１上に保持された半導体ウエーハ２は、裏面２ｂが上側となる。このようにチャックテーブル６１上に半導体ウエーハ２を粘着テープ３を介して吸引保持したならば、チャックテーブル６１を図６の（ａ）において矢印Ａで示す方向に例えば３００ｒｐｍで回転しつつ、研削手段６２の研削ホイール６６を図６の（ａ）において矢印Ｂで示す方向に例えば６０００ｒｐｍで回転せしめて、図６の（ｂ）に示すように研削砥石６８を被加工面である半導体ウエーハ２の裏面２ｂに接触せしめ、研削ホイール６６を矢印Ｃで示すように例えば１μm／秒の研削送り速度で下方（チャックテーブル６１の保持面に対し垂直な方向）に所定量研削送りする。この結果、半導体ウエーハ２の裏面２ｂが研削されて半導体ウエーハ２は所定の厚み（例えば１５０μm）に形成されるとともに、改質層２１０および表面に向けて伸長するクラック２１１が形成され強度が低下せしめられている分割予定ライン２１に沿って分割線２１０ａが形成され個々のデバイス２２に分割される。なお、個々に分割された複数のデバイス２２は、その表面に粘着テープ３が貼着されているので、バラバラにはならず半導体ウエーハ２の形態が維持されている。このようにして、裏面研削工程を実施することにより、半導体ウエーハ２は改質層２１０および表面に向けて伸長するクラック２１１が形成され強度が低下せしめられている分割予定ライン２１に沿って確実に分割線２１０ａが形成され個々のデバイス２２に分割される。この分割工程としての裏面研削工程を実施する際には、上述したように改質層２１０からクラック２１１が伸長して表面に達しているので、複数の改質層を積層して形成しなくとも、半導体ウエーハ２を分割予定ライン２１に沿って確実に分割することができる。従って、複数の改質層を積層して形成する必要がないため、生産性を向上させることができる。
次に、分割工程の第２の実施形態について、図７乃至図９を参照して説明する。
この実施形態においては、先ず上記粘着テープ加熱工程が実施された半導体ウエーハ２の裏面２ｂにダイシングテープを貼着し該ダイシングテープの外周部を環状のフレームによって支持するウエーハ支持工程を実施する。即ち、図７に示すように、環状のフレームFの内側開口部を覆うように外周部が装着されたダイシングテープＴの表面に上述した粘着テープ加熱工程が実施された半導体ウエーハ２の裏面２ｂを貼着する。そして、半導体ウエーハ２の表面２ａに貼着されている粘着テープ３を剥離する。従って、ダイシングテープＴの表面に貼着された半導体ウエーハ２は、表面２ａが上側となる。
このようにして、ウエーハ支持工程を実施したならば、半導体ウエーハ２が貼着されたダイシングテープＴを拡張することにより半導体ウエーハ２に外力を付与し、半導体ウエーハ２を改質層２１０およびクラック２１１が形成された分割予定ライン２１に沿って分割する分割工程を実施する。この分割工程は、図８に示すテープ拡張装置７を用いて実施する。図８に示すテープ拡張装置７は、上記環状のフレームＦを保持するフレーム保持手段７１と、該フレーム保持手段７１に保持された環状のフレームＦに装着されたダイシングテープＴを拡張するテープ拡張手段７２と、ピックアップコレット７３を具備している。フレーム保持手段７１は、環状のフレーム保持部材７１１と、該フレーム保持部材７１１の外周に配設された固定手段としての複数のクランプ７１２とからなっている。フレーム保持部材７１１の上面は環状のフレームＦを載置する載置面７１１ａを形成しており、この載置面７１１ａ上に環状のフレームＦが載置される。そして、載置面７１１ａ上に載置された環状のフレームＦは、クランプ７１２によってフレーム保持部材７１１に固定される。このように構成されたフレーム保持手段７１は、テープ拡張手段７２によって上下方向に進退可能に支持されている。
テープ拡張手段７２は、上記環状のフレーム保持部材７１１の内側に配設される拡張ドラム７２１を具備している。この拡張ドラム７２１は、環状のフレームＦの内径より小さく該環状のフレームＦに装着されたダイシングテープＴに貼着される半導体ウエーハ２の外径より大きい内径および外径を有している。また、拡張ドラム７２１は、下端に支持フランジ７２２を備えている。図示の実施形態におけるテープ拡張手段７２は、上記環状のフレーム保持部材７１１を上下方向に進退可能な支持手段７２３を具備している。この支持手段７２３は、上記支持フランジ７２２上に配設された複数のエアシリンダ７２３ａからなっており、そのピストンロッド７２３ｂが上記環状のフレーム保持部材７１１の下面に連結される。このように複数のエアシリンダ７２３ａからなる支持手段７２３は、図９の（ａ）に示すように環状のフレーム保持部材７１１を載置面７１１ａが拡張ドラム７２１の上端と略同一高さとなる基準位置と、図９の（ｂ）に示すように拡張ドラム７２１の上端より所定量下方の拡張位置の間を上下方向に移動せしめる。
以上のように構成されたテープ拡張装置７を用いて実施する分割工程について図９の（ａ）および（ｂ）を参照して説明する。即ち、半導体ウエーハ２が貼着されているダイシングテープＴが装着された環状のフレームＦを、図９の（ａ）に示すようにフレーム保持手段７１を構成するフレーム保持部材７１１の載置面７１１ａ上に載置し、クランプ７１２によってフレーム保持部材７１１に固定する（フレーム保持工程）。このとき、フレーム保持部材７１１は図９の（ａ）に示す基準位置に位置付けられている。次に、テープ拡張手段７２を構成する支持手段７２３としての複数のエアシリンダ７２３ａを作動して、環状のフレーム保持部材７１１を図９の（ｂ）に示す拡張位置に下降せしめる。従って、フレーム保持部材７１１の載置面７１１ａ上に固定されている環状のフレームＦも下降するため、図９の（ｂ）に示すように環状のフレームＦに装着されたダイシングテープＴは拡張ドラム７２１の上端縁に接して拡張せしめられる（テープ拡張工程）。この結果、ダイシングテープＴに貼着されている半導体ウエーハ２には放射状に引張力が作用するため、上述した改質層２１０およびクラック２１１が形成され強度が低下せしめられた分割予定ライン２１に沿って個々のデバイス２２に分割されるとともにデバイス２２間に間隔Ｓが形成される。このように、分割工程としてのテープ拡張工程を実施する際には、半導体ウエーハ２は改質層２１０およびクラック２１１が伸長して表面に達しているので、複数の改質層を積層して形成しなくとも、半導体ウエーハ２を分割予定ライン２１に沿って確実に分割することができる。従って、複数の改質層を積層して形成する必要がないため、生産性を向上させることができる。
次に、図９の（ｃ）に示すようにピックアップコレット７３を作動してデバイス２２を吸着して、ダイシングテープTから剥離してピックアップし、図示しないトレーまたはダイボンディング工程に搬送する。なお、ピックアップ工程においては、上述したようにダイシングテープTに貼着されている個々のデバイス２２間の隙間Ｓが広げられているので、隣接するデバイス２２と接触することなく容易にピックアップすることができる。
２：半導体ウエーハ
２１：分割予定ライン
２２：デバイス
３：粘着テープ
４：レーザー加工装置
４１：レーザー加工装置のチャックテーブル
４２：レーザー光線照射手段
４２２：集光器
５：ホットプレート
６：研削装置
６１：研削装置のチャックテーブル
６２：研削手段
６６：研削ホイール
７：テープ拡張装置
７１：フレーム保持手段
７２：テープ拡張手段
７３：ピックアップコレット
Ｆ：環状のフレーム
Ｔ：ダイシングテープ

Claims (2)

  1. 表面に複数の分割予定ラインが格子状に形成されているとともに該複数の分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを、分割予定ラインに沿って個々のデバイスに分割するウエーハの加工方法であって、
    ウエーハの表面に粘着テープを貼着する粘着テープ貼着工程と、
    ウエーハに対して透過性を有する波長のパルスレーザー光線の集光点をウエーハの裏面側から内部に位置付けて分割予定ラインに沿って照射し、ウエーハの内部に分割予定ラインに沿って改質層を形成する改質層形成工程と、
    該改質層形成工程が実施されたウエーハの表面に貼着されている粘着テープを加熱することにより、改質層からウエーハの表面に向けてクラックを伸長させる粘着テープ加熱工程と、
    該粘着テープ加熱工程が実施されたウエーハに外力を付与し、ウエーハを改質層および表面に向けて伸長するクラックが形成された分割予定ラインに沿って個々のデバイスに分割する分割工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該分割工程は、ウエーハの表面に貼着された粘着テープ側をチャックテーブルに保持し、ウエーハの裏面を研削砥石で研削して所定の厚みに形成するとともに、ウエーハを改質層および表面に向けて伸長するクラックが形成された分割予定ラインに沿って個々のデバイスに分割する、請求項１記載のウエーハの加工方法。
JP2015095680A 2015-05-08 2015-05-08 ウエーハの加工方法 Active JP6456766B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015095680A JP6456766B2 (ja) 2015-05-08 2015-05-08 ウエーハの加工方法
TW105110762A TWI665720B (zh) 2015-05-08 2016-04-06 晶圓的加工方法
KR1020160052128A KR102437901B1 (ko) 2015-05-08 2016-04-28 웨이퍼의 가공 방법
CN201610289115.6A CN106129003B (zh) 2015-05-08 2016-05-04 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015095680A JP6456766B2 (ja) 2015-05-08 2015-05-08 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2016213318A JP2016213318A (ja) 2016-12-15
JP6456766B2 true JP6456766B2 (ja) 2019-01-23

Family

ID=57270405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015095680A Active JP6456766B2 (ja) 2015-05-08 2015-05-08 ウエーハの加工方法

Country Status (4)

Country Link
JP (1) JP6456766B2 (ja)
KR (1) KR102437901B1 (ja)
CN (1) CN106129003B (ja)
TW (1) TWI665720B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7217585B2 (ja) * 2017-04-13 2023-02-03 株式会社ディスコ 分割方法
JP6855127B2 (ja) * 2017-06-05 2021-04-07 株式会社ディスコ チップの製造方法
JP6879832B2 (ja) * 2017-06-14 2021-06-02 株式会社ディスコ ウェーハの加工方法
CN110098148A (zh) * 2018-01-30 2019-08-06 株式会社迪思科 晶片的加工方法
JP7075242B2 (ja) * 2018-02-28 2022-05-25 株式会社ディスコ 被加工物の加工方法
JP7088768B2 (ja) * 2018-07-24 2022-06-21 株式会社ディスコ ウェーハの分割方法
JP7154860B2 (ja) * 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法
JP7204380B2 (ja) 2018-08-28 2023-01-16 株式会社ディスコ テーブル
JP2020061398A (ja) 2018-10-05 2020-04-16 株式会社ディスコ ウエーハの加工方法
JP2020077782A (ja) 2018-11-08 2020-05-21 株式会社ディスコ ウエーハの加工方法
TWI727860B (zh) * 2020-07-22 2021-05-11 環球晶圓股份有限公司 晶圓橫向撞擊測試裝置及晶圓強度測試方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP4509720B2 (ja) * 2002-03-12 2010-07-21 浜松ホトニクス株式会社 レーザ加工方法
ES2377521T3 (es) * 2002-03-12 2012-03-28 Hamamatsu Photonics K.K. Método para dividir un sustrato
EP1742253B1 (en) * 2004-03-30 2012-05-09 Hamamatsu Photonics K.K. Laser processing method
JP2006229021A (ja) 2005-02-18 2006-08-31 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4769560B2 (ja) * 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP5307384B2 (ja) * 2007-12-03 2013-10-02 株式会社ディスコ ウエーハの分割方法
JP2009290148A (ja) 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5558129B2 (ja) * 2010-02-05 2014-07-23 株式会社ディスコ 光デバイスウエーハの加工方法
JP5770446B2 (ja) * 2010-09-30 2015-08-26 株式会社ディスコ 分割方法
JP5953645B2 (ja) * 2010-11-16 2016-07-20 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP5825511B2 (ja) * 2011-06-13 2015-12-02 株式会社東京精密 半導体基板の切断方法
JP2014011381A (ja) * 2012-07-02 2014-01-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014067818A (ja) * 2012-09-25 2014-04-17 Disco Abrasive Syst Ltd フレームユニットのテープ弛み固定方法
US20140145294A1 (en) * 2012-11-28 2014-05-29 Nxp B.V. Wafer separation
JP2014165462A (ja) * 2013-02-27 2014-09-08 Lintec Corp 半導体チップの製造方法
KR101616680B1 (ko) * 2013-03-28 2016-04-28 후루카와 덴키 고교 가부시키가이샤 점착 테이프 및 웨이퍼 가공용 테이프
JP6232230B2 (ja) * 2013-08-30 2017-11-15 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
KR102437901B1 (ko) 2022-08-29
TWI665720B (zh) 2019-07-11
CN106129003B (zh) 2019-05-31
TW201715595A (zh) 2017-05-01
JP2016213318A (ja) 2016-12-15
CN106129003A (zh) 2016-11-16
KR20160131905A (ko) 2016-11-16

Similar Documents

Publication Publication Date Title
JP6456766B2 (ja) ウエーハの加工方法
JP6208521B2 (ja) ウエーハの加工方法
TWI656597B (zh) Wafer processing method
JP6608713B2 (ja) ウエーハの加工方法
JP2013008831A (ja) ウエーハの加工方法
US20100015784A1 (en) Semiconductor device manufacturing method
JP6034219B2 (ja) ウエーハの加工方法
KR20140126247A (ko) 웨이퍼 가공 방법
JP6189066B2 (ja) ウエーハの加工方法
JP2015230964A (ja) ウエーハの加工方法
JP2017084932A (ja) ウエーハの加工方法
JP5985880B2 (ja) ウエーハの分割方法
JP2014183097A (ja) ウエーハの加工方法
JP6235279B2 (ja) ウエーハの加工方法
JP2016086089A (ja) ウエーハの加工方法
JP6235396B2 (ja) ウエーハの加工方法
JP6401009B2 (ja) ウエーハの加工方法
JP2017011119A (ja) ウエーハの加工方法
TWI625775B (zh) Wafer processing method (3)
JP6346067B2 (ja) ウエーハの加工方法
JP2015222756A (ja) ウエーハの加工方法および分割装置
JP2013232449A (ja) ウエーハの分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181219

R150 Certificate of patent or registration of utility model

Ref document number: 6456766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250