CN110098148A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN110098148A
CN110098148A CN201810088666.5A CN201810088666A CN110098148A CN 110098148 A CN110098148 A CN 110098148A CN 201810088666 A CN201810088666 A CN 201810088666A CN 110098148 A CN110098148 A CN 110098148A
Authority
CN
China
Prior art keywords
chip
segmentation
processing method
preset lines
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810088666.5A
Other languages
English (en)
Inventor
C·米哈伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to CN201810088666.5A priority Critical patent/CN110098148A/zh
Publication of CN110098148A publication Critical patent/CN110098148A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

提供晶片的加工方法,能够抑制缺损的产生,同时能够在短时间内对晶片进行分割。该晶片的加工方法沿着设定于晶片(11)的多条分割预定线(13)对晶片进行分割,该晶片的加工方法包含如下的步骤:载置步骤,将在一个面(11a)上粘贴有带(21)并且在晶片的内部的与分割预定线对应的位置形成有作为分割起点的改质层(17)的晶片隔着带载置于加热工作台(12);以及分割步骤,在通过加热工作台对载置于加热工作台的晶片进行了加热之后,利用冷却单元(22)对晶片的露出的另一个面(11b)的整体进行冷却,以改质层为起点沿着分割预定线对晶片进行分割,在分割步骤中,通过根据加热与冷却的温度差而产生的热冲击使晶片断裂。

Description

晶片的加工方法
技术领域
本发明涉及在沿着分割预定线对晶片进行分割时所应用的晶片的加工方法。
背景技术
在以移动电话机、个人计算机为代表的电子设备中,具有电子电路等器件的器件芯片成为必须的结构要素。器件芯片例如能够如下进行制造:对由硅或砷化镓等半导体材料形成的晶片的正面利用多条分割预定线(间隔道)进行划分并在各区域中形成器件之后,沿着该分割预定线对晶片进行分割,由此制造器件芯片。
作为对晶片进行分割的方法之一,公知有使透过性的激光束会聚在晶片的内部而利用多光子吸收形成改质层(改质区域)的方法(SD:Stealth Dicing,隐形切割)(例如,参照专利文献1)。在沿着分割预定线形成了改质层之后,例如使用刀具状的部件等施加力学性压力,从而以改质层为起点将晶片分割成多个器件芯片(例如,参照专利文献2)。
专利文献1:日本特开2002-192370号公报
专利文献2:日本特开2016-40810号公报
但是,上述那样的晶片通常较脆,因此在施加力学性压力的方法中,器件芯片的边缘等容易缺损。另外,由于需要对所有的分割预定线施加压力,因而当器件芯片的尺寸变小时(例如,纵1mm×横1mm等),分割所需的时间也会变长。
发明内容
本发明是鉴于该问题点而完成的,其目的在于提供一种晶片的加工方法,能够抑制缺损的产生,同时能够在短时间内对晶片进行分割。
根据本发明的一个方式,提供晶片的加工方法,沿着设定于晶片的多条分割预定线对晶片进行分割,其中,该晶片的加工方法包含如下的步骤:载置步骤,将在一个面上粘贴有带并且在晶片的内部的与该分割预定线对应的位置形成有作为分割起点的改质层的晶片隔着该带载置于加热工作台;以及分割步骤,在通过该加热工作台对载置于该加热工作台的晶片进行了加热之后,利用冷却单元对晶片的露出的另一个面的整体进行冷却,以该改质层为起点沿着该分割预定线对晶片进行分割,在该分割步骤中,通过根据该加热与该冷却的温度差而产生的热冲击使晶片断裂。
在本发明的一个方式中,该冷却单元可以对晶片的该另一个面的整体喷射冷却用的流体。另外,该冷却单元可以具有与晶片的该另一个面的整体接触的接触面,利用珀尔帖效应对该接触面进行冷却。
在本发明的一个方式的晶片的加工方法中,利用根据加热与冷却的温度差而产生的热冲击(thermal shock)对晶片进行分割,因此无需对晶片施加力学性力。由此,能够防止由于力学性力而导致的晶片的缺损。另外,利用作用于整个晶片的热冲击,因此能够在短时间内沿着所有的分割预定线对晶片进行分割。
附图说明
图1的(A)是示意性示出晶片的结构例的立体图,图1的(B)是示意性示出支承于环状的框架的状态的晶片的立体图。
图2的(A)是示意性示出改质层形成步骤的局部剖视侧视图,图2的(B)是示意性示出载置步骤和分割步骤的局部剖视侧视图,图2的(C)是示意性示出晶片发生了断裂的状态的局部剖视侧视图。
图3的(A)是示意性示出变形例的分割步骤的局部剖视侧视图,图3的(B)是示意性示出晶片发生了断裂的状态的局部剖视侧视图。
标号说明
11:晶片;11a:正面;11b:背面;13:分割预定线(间隔道);15:器件;17:改质层;19:器件芯片;21:带;23:框架;F:流体;L:激光束;2:激光加工装置;4:保持工作台;4a:保持面;4b:流路;6:夹具;8:激光加工单元;12:加热工作台;12a:上表面;14:加热器;22:喷射喷嘴(冷却单元);32:珀尔帖元件(冷却单元);32a:冷却面(接触面);34:布线;36:凝胶。
具体实施方式
参照附图,对本发明的一个方式的实施方式进行说明。本实施方式的晶片的加工方法包含载置步骤(参照图2的(B))和分割步骤(参照图2的(B)和图2的(C))。
在载置步骤中,将形成有作为分割起点的改质层的晶片载置于加热用的加热工作台。在分割步骤中,从与加热工作台接触的一个面侧对晶片进行加热,然后对露出的另一面整体进行冷却,通过根据加热与冷却的温度差而产生的热冲击(thermal shock)使晶片断裂。以下,对本实施方式的晶片的加工方法进行详细说明。
图1的(A)是示意性示出本实施方式的晶片的结构例的立体图。如图1的(A)所示,晶片11例如由硅(Si)、砷化镓(GaAs)等半导体材料形成为圆盘状,其正面11a被分成中央的器件区域和围绕器件区域的外周剩余区域。
器件区域由呈格子状排列的多条分割预定线(间隔道)13进一步划分成多个区域,在各区域形成有IC、LSI等器件15。另外,对于晶片11的材质、形状、构造等没有限制。例如也可以使用由陶瓷、树脂、金属等材料形成的基板作为晶片11。
图1的(B)是示意性示出支承于环状的框架的状态的晶片11的立体图。如图1的(B)所示,在上述的晶片11的正面11a侧粘贴有直径大于晶片11的带21。环状的框架23固定于带21的外周部分。由此,晶片11借助带21而支承于框架23。
在利用框架23对晶片11进行了支承之后,在晶片11的内部形成作为分割起点的改质层。图2的(A)是示意性示出用于在晶片11的内部形成改质层的改质层形成步骤的局部剖视侧视图。改质层形成步骤例如使用图2的(A)所示的激光加工装置2来实施。
激光加工装置2具有对晶片11进行吸引、保持的圆盘状的保持工作台4。保持工作台4与电动机等旋转驱动源(未图示)连结,绕与铅垂方向大致平行的旋转轴进行旋转。另外,在保持工作台4的下方设置有移动机构(未图示),保持工作台4利用该移动机构在水平方向上进行移动。
保持工作台4的上表面成为隔着带21对晶片11的正面11a侧进行吸引、保持的保持面4a。该保持面4a通过形成在保持工作台4的内部的流路4b等而与吸引源(未图示)连接。在保持工作台4的周围设置有用于对支承晶片11的框架23进行固定的夹具6。
在保持工作台4的上方配置有激光加工单元8。激光加工单元8使由激光振荡器(未图示)脉冲振荡出的激光束L会聚在保持工作台4所吸引、保持的晶片11的内部。激光振荡器构成为能够振荡出对于晶片11具有透过性的波长(不易被吸收的波长)的激光束L。
在改质层形成步骤中,首先按照使粘贴在晶片11的正面11a侧的带21与保持工作台4的保持面4a对置的方式,隔着带21将晶片11载置于保持工作台4。并且,利用夹具6对框架23进行固定。若在该状态下作用吸引源的负压,则晶片11在背面11b侧在上方露出的状态下被吸引、保持于保持工作台4。
接着,使保持工作台4移动、旋转,使激光加工单元8的位置与作为对象的分割预定线13的上方对齐。然后,从激光加工单元8朝向晶片11照射激光束L,同时使保持工作台4在与对象的分割预定线13平行的方向上移动。
由此,在激光束L的聚光点附近产生多光子吸收,能够在晶片11的内部形成沿着分割预定线13的改质层17。激光束L的波长、功率密度、重复频率、保持工作台4的移动速度等条件在能够形成适合晶片11的分割的改质层17的范围内进行设定。当重复进行该动作而沿着所有的分割预定线13在晶片11的内部(与分割预定线13对应的位置)形成改质层17时,改质层形成步骤结束。
利用本实施方式的晶片的加工方法对经过了改质层形成步骤的晶片11进行分割。具体而言,首先实施载置步骤,将形成有作为分割起点的改质层17的晶片11载置于加热工作台。图2的(B)是示意性示出载置步骤等的局部剖视侧视图。
在载置步骤中,如图2的(B)所示,将晶片11隔着带21载置于形成为直径大于晶片11的圆盘状的加热工作台12的上表面12a上。由此,晶片11的背面11b侧向上方露出。在加热工作台12的上表面12a侧设置有加热用的加热器14。能够利用该加热器14对晶片11的整个正面11a侧进行加热。
在载置步骤之后,实施分割步骤,通过热冲击使晶片11断裂。在分割步骤中,首先利用上述的加热器14将晶片11的整个正面11a侧加热至规定的温度。加热的条件任意,但在本实施方式中,将加热器14的温度设定为95℃,将晶片11的正面11a侧加热至85℃以上。这样,将晶片11的正面11a侧加热至85℃以上,从而容易形成产生热冲击所需的温度差。
另外,在本实施方式中,在载置步骤完成之后使加热器14进行动作,但也可以在载置步骤完成之前(载置步骤的实施前或实施中)使加热器14进行动作。在该情况下,在刚在载置步骤中将晶片11载置于加热工作台12之后对晶片11进行加热,因此能够进一步缩短晶片11的分割所需的时间,能够提高生产能力。
在对晶片11进行了加热之后,快速地对露出的整个背面11b进行冷却,从而在晶片11的内部(正面11a与背面11b之间)形成较大的温度差。在本实施方式中,如图2的(B)所示,利用对晶片11的整个背面11b侧吹送冷却用的流体F的方法来形成所需的温度差。
具体而言,在加热工作台12的上方配置喷射喷嘴(冷却单元)22,从该喷射喷嘴22对晶片11的背面11b喷射冷却用的流体F。作为冷却用的流体F,例如可以使用充分冷却的空气等气体或水、溶液等液体。在使用液体作为流体F的情况下,冷却至低至不使该液体冻结的程度的温度(例如比凝固点高0.1℃~10℃左右的温度)即可。
另外,也可以使用能够气化而带走热量的低温的挥发性的液体等作为流体F。在该情况下,能够更快速地对晶片11的背面11b侧进行冷却,因此容易形成所需的温度差。这里,所需的温度差是指能够得到超过晶片11的断裂应力的热冲击的温度差。该温度差例如根据晶片11的材质、厚度、改质层17的状态等决定。流体F的种类、流量等条件在能够实现所需的温度差的范围内进行设定。
当对晶片11的整个背面11b侧吹送冷却用的流体F而在晶片11的内部形成充分的温度差时,晶片11因热冲击而以改质层17为起点发生断裂。图2的(C)是示意性示出晶片11发生了断裂的状态的局部剖视侧视图。当晶片11沿着分割预定线13被分割成多个器件芯片19时,分割步骤结束。
如上所述,在本实施方式的晶片的加工方法中,利用根据加热与冷却的温度差而产生的热冲击(thermal shock)对晶片11进行分割,因此无需对晶片11施加力学性力。由此,能够防止由于力学性力而导致的晶片11的缺损。另外,利用作用于整个晶片11的热冲击,因此能够在短时间内沿着所有的分割预定线13对晶片11进行分割。
另外,本发明不限于上述实施方式的记载,可以进行各种变更并实施。例如在上述实施方式的晶片的加工方法中,在晶片11的正面11a侧粘贴带21而使背面11b侧露出,但也可以在背面11b侧粘贴带21而使正面11a侧露出。即,也可以对晶片11的背面11b侧进行加热,并对正面11a侧进行冷却。
另外,在上述实施方式的晶片的加工方法中,利用对晶片11的整个背面11b侧吹送冷却用的流体F的方法来形成温度差,但对于温度差的形成方法没有限制。图3的(A)是示意性示出变形例的分割步骤的局部剖视侧视图,图3的(B)是示意性示出晶片发生了断裂的状态的局部剖视侧视图。
在变形例的分割步骤中,使用图3的(A)所示的珀尔帖(Peltier)元件(冷却单元)32对晶片11形成温度差。珀尔帖元件32例如通过将不同的两种金属接合而形成,具有当提供电力(电压)时冷却的冷却面(接触面)32a。
该冷却面32a形成为能够与晶片11的整个背面11b侧接触的大小。另外,用于提供电力(电压)的布线34与珀尔帖元件32连接。
在变形例的分割步骤中,按照与上述实施方式的分割步骤同样的顺序,对晶片11的整个正面11a侧进行加热。在对晶片11进行了加热之后,隔着热传导率高的凝胶36等,使上述的珀尔帖元件32的冷却面32a与晶片11的背面11b侧接触。不过,也可以不使用凝胶36。
然后,经由布线34向珀尔帖元件32提供电力(电压),对珀尔帖元件32的冷却面32a进行冷却。由此,能够快速地对晶片11的整个背面11b侧进行冷却,能够在晶片11的内部(正面11a与背面11b之间)形成较大的温度差。
当在晶片11的内部形成充分的温度差时,晶片11因热冲击而以改质层17为起点发生断裂。如图3的(B)所示,当晶片11沿着分割预定线13被分割成多个器件芯片19时,分割步骤结束。
另外,在该变形例中,在对晶片11进行加热之后,使珀尔帖元件32的冷却面32a与背面11b侧接触,但也可以在对晶片11进行加热之前使其接触。另外,也可以对晶片11进行加热,然后使预先进行了冷却的珀尔帖元件32的冷却面32a与背面11b侧接触。在该情况下,能够更快速地对晶片11的背面11b侧进行冷却,因此容易形成所需的温度差。
除此之外,上述实施方式的构造、方法等只要不脱离本发明的目的的范围,则可以适当变更并实施。

Claims (3)

1.一种晶片的加工方法,沿着设定于晶片的多条分割预定线对晶片进行分割,其特征在于,该晶片的加工方法包含如下的步骤:
载置步骤,将在一个面上粘贴有带并且在晶片的内部的与该分割预定线对应的位置形成有作为分割起点的改质层的晶片隔着该带载置于加热工作台;以及
分割步骤,在通过该加热工作台对载置于该加热工作台的晶片进行了加热之后,利用冷却单元对晶片的露出的另一个面的整体进行冷却,以该改质层为起点沿着该分割预定线对晶片进行分割,
在该分割步骤中,通过根据该加热与该冷却的温度差而产生的热冲击使晶片断裂。
2.根据权利要求1所述的晶片的加工方法,其特征在于,
该冷却单元对晶片的该另一个面的整体喷射冷却用的流体。
3.根据权利要求1所述的晶片的加工方法,其特征在于,
该冷却单元具有与晶片的该另一个面的整体接触的接触面,利用珀尔帖效应对该接触面进行冷却。
CN201810088666.5A 2018-01-30 2018-01-30 晶片的加工方法 Pending CN110098148A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810088666.5A CN110098148A (zh) 2018-01-30 2018-01-30 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810088666.5A CN110098148A (zh) 2018-01-30 2018-01-30 晶片的加工方法

Publications (1)

Publication Number Publication Date
CN110098148A true CN110098148A (zh) 2019-08-06

Family

ID=67442141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810088666.5A Pending CN110098148A (zh) 2018-01-30 2018-01-30 晶片的加工方法

Country Status (1)

Country Link
CN (1) CN110098148A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302692A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 半導体装置の製造装置および方法
JP2001284292A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
CN1606132A (zh) * 2003-10-06 2005-04-13 日东电工株式会社 将半导体晶片与支承件分离的方法以及使用该方法的装置
TWI256674B (en) * 2005-10-14 2006-06-11 Advanced Semiconductor Eng Method for dicing a wafer
KR20120094427A (ko) * 2011-02-16 2012-08-24 가부시키가이샤 토쿄 세이미쯔 워크 분할장치 및 워크 분할방법
JP2015126088A (ja) * 2013-12-26 2015-07-06 株式会社ディスコ ウェーハの分割方法
JP2016213318A (ja) * 2015-05-08 2016-12-15 株式会社ディスコ ウエーハの加工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302692A (ja) * 1993-04-13 1994-10-28 Toshiba Corp 半導体装置の製造装置および方法
JP2001284292A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
CN1606132A (zh) * 2003-10-06 2005-04-13 日东电工株式会社 将半导体晶片与支承件分离的方法以及使用该方法的装置
TWI256674B (en) * 2005-10-14 2006-06-11 Advanced Semiconductor Eng Method for dicing a wafer
KR20120094427A (ko) * 2011-02-16 2012-08-24 가부시키가이샤 토쿄 세이미쯔 워크 분할장치 및 워크 분할방법
JP2015126088A (ja) * 2013-12-26 2015-07-06 株式会社ディスコ ウェーハの分割方法
JP2016213318A (ja) * 2015-05-08 2016-12-15 株式会社ディスコ ウエーハの加工方法

Similar Documents

Publication Publication Date Title
US7005317B2 (en) Controlled fracture substrate singulation
CN101887841A (zh) 粘接带的扩展方法
JP2007168436A (ja) 脆性材料のディスク、特にウェーハの切断方法および切断装置
JPWO2014167745A1 (ja) 半導体装置、半導体装置の製造方法
US20180040513A1 (en) Processing method for wafer
TW201838753A (zh) 工件加工方法
CN108735588B (zh) 分割方法
JP2007149860A (ja) 基板の分割方法および分割装置
CN110098148A (zh) 晶片的加工方法
JP3934476B2 (ja) レーザ割断加工において冷凍チャッキングを使用した割断方法および装置
CN110197794A (zh) 剥离方法
KR101262920B1 (ko) 웨이퍼 레이저 커팅장치 및 커팅방법
JP2020024966A (ja) ウェーハの加工方法
CN108987339A (zh) 芯片的制造方法
JP2005347675A (ja) 微小な構造を有する素子の製造方法
JP6925721B2 (ja) チップの製造方法
JP6851690B2 (ja) チップの製造方法
TW201933459A (zh) 晶圓的加工方法
JP2018206965A (ja) チップの製造方法
JP2018206969A (ja) チップの製造方法
JP2018206967A (ja) チップの製造方法
JP2019091734A (ja) 被加工物の加工方法
JP6925719B2 (ja) チップの製造方法
JP7139037B2 (ja) チップの製造方法
JP6851692B2 (ja) チップの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190806

WD01 Invention patent application deemed withdrawn after publication