CN103035572B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN103035572B
CN103035572B CN201210378125.9A CN201210378125A CN103035572B CN 103035572 B CN103035572 B CN 103035572B CN 201210378125 A CN201210378125 A CN 201210378125A CN 103035572 B CN103035572 B CN 103035572B
Authority
CN
China
Prior art keywords
nude film
wafer
viscosity
nude
described multiple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210378125.9A
Other languages
English (en)
Other versions
CN103035572A (zh
Inventor
塞巴斯蒂安·贝恩里德
阿道夫·科勒
斯特凡·马滕斯
马蒂亚斯·沃佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=47878777&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN103035572(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103035572A publication Critical patent/CN103035572A/zh
Application granted granted Critical
Publication of CN103035572B publication Critical patent/CN103035572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种制造半导体器件的方法。根据本发明的实施例，通过在具有粘性箔片的框架上布置多个半导体器件来制造半导体器件。多个半导体器件被附接至粘性箔片。利用二氧化碳雪喷射和/或激光工艺将多个半导体器件从具有粘性箔片的框架移除。

Description

制造半导体器件的方法
技术领域
本发明总体涉及一种方法，更为具体地涉及一种从晶圆载体（wafercarrier）上分离半导体器件的方法。
背景技术
半导体器件可用于许多电子和其他应用。半导体器件可包括形成于半导体晶圆上的集成电路。可替换地，半导体器件可形成为单片器件，例如分立器件。通过在半导体晶圆上放置多种材料薄膜、将材料薄膜图案化、掺杂半导体晶圆的选择区域等，在半导体晶圆上形成半导体器件。
在传统的半导体制造工艺中，大量半导体器件都制造在单个晶圆上。器件级和互连级制造工艺完成后，将晶圆上的半导体器件分离。例如，晶圆可进行切割分离（单独化，singulation）。在切割分离过程中，晶圆被机械地和/或化学地处理，且半导体器件进行物理分离以形成单个裸片。分离开的裸片再被粘附到具有粘性箔片（adhesivefoil）的框架上，此粘性箔片在切割分离工艺中被用来保持晶圆。分离开的裸片被分别从晶圆框架中挑选出来进行测试，封装过程中将好的（无缺陷的）单元放进载带（或其他合适衬底）中。但这样的工艺消耗时间且可能成为总产量的制约瓶颈。
发明内容
本发明的示意性实施例基本解决了或避免了这些和其他问题，且基本获得了技术优势。
根据本发明的实施例，一种制造半导体器件的方法包括在具有粘性箔片的框架上布置多个半导体器件。所述多个半导体器件附接于粘性箔片。利用二氧化碳雪喷射（carbondioxidesnowjet）从具有粘性箔片的框架上移除所述多个半导体器件。
进一步地，所述多个半导体器件包括所述多个塑料封装。
进一步地，利用超音速喷嘴产生二氧化碳雪喷射。
进一步地，二氧化碳雪喷射包括内喷射和围绕内喷射的外喷射。
进一步地，外喷射包括净化压缩空气或氮气，并且其中内喷射包括二氧化碳雪和气体。
进一步地，移除所述多个半导体器件的步骤包括利用二氧化碳雪喷射来移除具有粘性箔片的框架与所述多个半导体器件之间的粘合剂。
进一步地，所述多个半导体器件包括所述多个裸片，方法进一步包括：提供包括所述多个裸片的晶圆；以及将晶圆切割分离成所述多个裸片，其中，将所述多个半导体器件布置在具有粘性箔片的框架上的步骤包括通过粘性箔片附接框架以用于承载所述多个裸片，并且其中，移除所述多个半导体器件的步骤包括移除所述多个裸片。
进一步地，晶圆的直径为大约4”至大约12”，并且其中，大约1分钟至大约20分钟内从具有粘性箔片的框架移除所述多个裸片。
进一步地，切割分离晶圆的步骤包括将晶圆放置在载体上、打薄晶圆、以及切割晶圆，并且其中，向具有粘性箔片的框架附接所述多个裸片。
进一步地，切割分离晶圆的步骤包括在切割晶圆之后打薄所述多个裸片。
进一步地，方法还包括：识别所述多个裸片中的待与所述多个裸片中的剩余裸片分离的第一裸片；以及在移除所述多个裸片之前，在不移除所述多个裸片中的剩余裸片的情况下，利用激光工艺从具有粘性箔片的框架脱离第一裸片。
进一步地，脱离第一裸片的步骤包括每次一个地顺序移除第一裸片中的每一个。
进一步地，激光工艺使用光束直径为大约1μm至大约50μm的聚焦激光束。
进一步地，脱离第一裸片的步骤包括利用激光工艺同时移除第一裸片中的多于一个的裸片。
进一步地，激光工艺采用光束直径为大约0.5mm至大约10mm的平顶混合激光束（flattophybridlaserbeam）。
进一步地，方法还步包括：在移除所述多个裸片后，将所述多个裸片传送至料斗处理机；以及将所述多个裸片附接到载带中。
进一步地，晶圆包括半导体晶圆，其中，提供晶圆的步骤包括在晶圆中制造所述多个分立器件，并且其中，所述多个裸片中的每个裸片均包括分立半导体器件。
根据本发明的替代性实施例，一种制造半导体器件的方法包括提供包括多个裸片的晶圆以及测试所述多个裸片以识别所述多个裸片中的第一裸片。识别第一裸片以与所述多个裸片中的剩余裸片分离。将晶圆切割分离成所述多个裸片，并将所述多个裸片附接到具有粘性箔片的框架以用于承载所述多个裸片。利用激光工艺，在不移除所述多个裸片中的剩余裸片的情况下，从具有粘性箔片的框架脱离第一裸片。
进一步地，脱离第一裸片的步骤包括每次一个地顺序移除第一裸片中的每一个。
进一步地，激光工艺采用光束直径为大约1μm至大约50μm的聚焦激光束。
进一步地，激光工艺采用光束直径为大约10μm至大约300μm的聚焦激光束。
进一步地，激光工艺中的激光束相对于具有粘性箔片的框架以10mm/s至大约500mm/s的速度移动。
进一步地，脱离第一裸片的步骤包括利用激光工艺同时移除第一裸片中的多于一个的裸片。
进一步地，激光工艺采用平顶混合激光束。
进一步地，平顶混合激光束的光束直径为大约0.5mm至大约10mm。
在一个或多个实施例中，激光工艺也可用来移除良好裸片。在不同的实施例中，激光工艺也可用来移除所有裸片，而在稍后工艺中进行剔除处理。
根据本发明的再一实施例，一种制造半导体器件的方法包括提供包括多个裸片的晶圆以及从所述多个裸片识别缺陷裸片。将晶圆切割分离成所述多个裸片。通过再压合工艺将具有粘性箔片的框架附接到所述多个裸片，以便具有粘性箔片的框架保持所述多个裸片。从具有粘性箔片的框架上移除缺陷裸片。利用二氧化碳雪喷射将所述多个裸片中的剩余裸片从具有粘性箔片的框架上移除。将移除的裸片传送至料斗处理机（bowlfeederhandler）并布置到载带中。
进一步地，利用激光工艺移除缺陷裸片。
进一步地，激光工艺采用光束直径为大约1μm至大约50μm的聚焦激光束。
进一步地，在大约1分钟至大约20分钟内从具有粘性箔片的框架移除所述多个裸片中的剩余裸片。
以上相当广泛地概述了本发明实施例的特征，以便本发明以下详细说明可被更好地理解。下文将说明本发明实施例的其他特征和优点，这些特征和优点将形成本发明权利要求书的主题。本领域的技术人员应理解的是，公开的概念和具体实施例可用作修改或设计实现与本发明相同目的的其他结构或工艺的基础。本领域的技术人员也应意识到，这种等同的构造并不背离所附权利要求中所阐述的本发明的精神和范围。
附图说明
为更全面地理解本发明及其优点，现参考以下说明以及附图，在附图中：
图1-10示出了根据本发明的实施例，根据利用二氧化碳雪喷射制造半导体器件在方法处于各个阶段的工艺中的半导体器件；
图11示出了根据本发明实施例的二氧化碳雪喷射工艺；
图12包括图12A和12B，示出了利用激光工艺移除缺陷裸片的本发明的替代性实施例；
图13-16示出了根据本发明的实施例，根据利用二氧化碳雪喷射或激光工艺制造半导体封装方法处于各个阶段的工艺中的半导体器件；
图17-18示出了制造半导体器件的替代性实施例；以及
图19-21示出了制造半导体器件的替代性实施例。
除另有说明外，不同附图中的对应数字和符号一般指代对应部件。附图只是为了清晰地说明实施例的相关方面，因此并不一定按比例绘制。
具体实施方式
以下详述了各个实施例的构成和使用。但应理解的是本发明提供了许多可应用的发明构思，这些发明构思根据具体情况可实施为多种多样。本文说明的具体实施例只是为了说明实现和利用本发明的具体方式，并不限制本发明的范围。
将利用根据本发明实施例的图1-10、17-18、19-20说明一种快速移除附接于晶圆框架（具有粘性箔片的框架）或载体上的半导体裸片的方法。将利用图11说明本发明实施例所采用的二氧化碳雪喷射。将利用图12说明从具有粘性箔片的框架上移除例如缺陷裸片的实施例。将利用图13-16说明用来移除封装后的半导体裸片的本发明的实施例。
图1-11示出了一种根据本发明实施例的处于各个阶段的工艺过程中的制造半导体器件的方法。
图1包括图1A-1E，示出了处于一个阶段的制造工艺过程中的半导体晶圆，其中，图1A示出了晶圆的横截面图而图1C是放大的横截面图，图1B示出了顶视图，其中图1D示出了载体的顶视图，并且图1E示出了说明框架和粘性箔片的载体30的横截面图。
参考图1，器件的有源区（activeregion，活性区）形成后说明了衬底10。在一个实施例中，有源区可包括分立器件，比如二极管或晶体管。在其他实施例中，有源区可包括形成集成电路的多个晶体管和/或二极管。在一个实施例中，衬底10可包括诸如硅晶圆的半导体晶圆。在其他实施例中，衬底10可包括其他半导体材料，所述其他半导体材料例如包括比如SiGe、SiC的合金或者诸如GaAs、InP、InAs、GaN、蓝宝石、绝缘硅的化合物半导体材料。
衬底10包括顶面11和相对的底面12。在不同的实施例中，有源器件形成为更靠近衬底10的顶面11而不是底面12。
衬底10在进一步处理过程中可包括保护层20。保护层20可包括氧化物、氮化物、聚酰亚胺或本领域的技术人员所知的其他合适材料。保护层20在后续处理过程中有助于保护有源区。可测试晶圆内形成的单个裸片的功能性。例如，在一个实施例中，测试每个裸片。未通过特定预定测试的裸片可被标记为有缺陷。缺陷裸片可能接近所需参数的极限且可能以降低的操作性能进行工作。可替换地，缺陷也会使裸片完全不可使用。一般情况下，缺陷裸片（例如不可使用的裸片）只占衬底10上的全部裸片的几个百分点或小于全部裸片。在这个阶段的制造工艺下，可标记缺陷裸片的位置以便在后续步骤中移除。
在处理过程中，晶圆放置在载体30上。在一个或多个实施例中，晶圆在测试之后被放置在载体30上。载体30包括具有粘性箔片32的环形结构（环形）的框架31。在一个或多个实施例中，粘性箔片32沿着外缘上通过框架31被支撑。在替代性实施例中，框架31可包括其他合适形状。图1D示出了载体30的顶视图，并且图1E示出了说明框架31和粘性箔片32的载体30的横截面图。
其次，如图2所示，通过物理分离邻近衬底10的顶面11的器件而将衬底10切割成小粒。在一个或多个实施例中，例如采用机械锯将衬底10切割成小粒。在其他实施例中，可采用蚀刻工艺或蚀刻工艺和机械工艺的组合来进行切割。本发明的实施例也包括采用诸如激光的辐照工艺来（部分地）切割晶圆。在一个或多个实施例中，切割锯沿切割沟道15切割衬底10。切割沟道15将衬底10上的各个裸片100隔开。在不同的实施例中，衬底10的部分被切割而剩下基本10的部分未切割时停止切割工艺。在不同的实施例中，切割沟道的深度为大约5μm至大约500μm，且在一个实施例中为大约200μm。
在替代性实施例中，图2所示的切割工艺结束后可进行测试工艺。
其次，如图3所示，将衬底10从载体30的粘性箔片32上移除。衬底10的顶面11粘附到带层35。带层35放置在载体30上（该载体可与图2所示的载体30相同或不同），使衬底10的底面12露出以用于进一步处理。在其他实施例中，在后续磨削工艺中，可采用其他合适工艺来保持住衬底10。
如下图4所示的那样，底面12（图3）露出以进行磨削工艺，该磨削工艺打薄衬底10以露出下表面13。磨削将衬底10分离成独立裸片100，从而完成将衬底10切割分离成裸片100的工艺。
参考图5，从顶面11上移除带层35之前，通过再压合（relamination）工艺将具有粘性层40的晶圆框架50粘附到裸片100的暴露下表面13上，以保持分离的裸片就位。在一些实施例中，可省略将裸片100粘附到粘性层40和晶圆框架50的工艺，或者替代地可采用图6中的方法，在图6中的方法中利用本发明的实施例将裸片从带层35上移除。在一个实施例中，利用粘性层40将裸片100粘附到晶圆框架50。在通过粘性层40粘附到晶圆框架50之后，可移除顶面11上的带层35。可替换地，在一些实施例中，可在切割分离之前附接晶圆框架50。在这样的实施例中，磨削工艺首先打薄衬底10以暴露下表面13。其次，暴露的下表面13可被粘附到具有粘性层40的晶圆框架50并从顶面11完成切割分离。
图6包括图6A-6D，其示出了在切割分离之后形成的裸片100。图6A示出了横截面图而图6B示出了顶视图。另外，图6C示出了具有粘性层的框架的顶视图，且图6D示出了说明具有粘性层的框架的横截面图。
包括良好裸片和缺陷裸片110的裸片100仍然粘附在具有粘性层40的晶圆框架50上。晶圆框架50为环形（环状）。粘性层40（其是具有粘合剂的箔片）被粘附到晶圆框架50上以便支持裸片100。在一个或多个实施例中，如图6C和6D所示，通过晶圆框架50沿外缘支撑粘性层40。
参考图6A，衬底10被颠倒以暴露衬底10的顶面11处的保护层20。分离开的裸片100和缺陷裸片110（如上所识别的）被粘附到上述具有粘性层40的晶圆框架50。尽管为了说明在图6B的示意图只示出了少量的裸片，但根据裸片尺寸和晶圆尺寸，典型晶片可生产成千上万个裸片，例如10,000至500,000个。
如上所述，可测试裸片100来识别待丢弃的缺陷裸片110。如果还未进行测试，则可完成测试来识别任何这种缺陷裸片110的位置。在一些实施例中，也可在移除所有裸片之后进行测试。
参考图7，例如，通过利用机械力分离缺陷裸片110，从具有粘性层40的晶圆框架50上移除缺陷裸片110。在移除缺陷裸片110之后，具有粘性层40的晶圆框架50上就仅剩下良好裸片（可使用的裸片）裸片100。针对图12提供了移除缺陷裸片110的实施例。
在不同的实施例中，粘性层40可接受特定处理以减少粘性层40对裸片100的粘附力。作为实例，可进行电磁照射，例如可在一个实施例中进行UV处理。
图8包括图8A和8B，其示出了从晶圆框架上移除良好裸片的实施例。
在不同的实施例中，可利用二氧化碳雪喷射（CO2雪60）来移除良好裸片100。在不同的实施例中，可从背面（图8A）或从正面（图8B）施加CO2雪60。这是由于CO2雪60为惰性且不会增加污染物。因此，将有源表面暴漏在CO2雪60不会损坏或影响邻近有源表面的有源器件。可替换地，在一些实施例中，可从晶圆上移除所有裸片并以散装形式或在用载带缠缚的过程中存储。
参考图8A，在一个或多个实施例中，二氧化碳雪喷射（CO2雪60）可施加到背面。在不同的实施例中，CO2雪60包括高过冷的CO2喷气。在不同的实施例中，CO2雪60包括雪花61和冰粒62的混合物。以下利用图11说明了CO2雪60工艺。温度的快速下降与晶圆框架50和粘性层40的振动的接合将晶圆框架50和/或粘性层40与裸片100分隔开。例如，当经受CO2雪60时，晶圆框架50/粘性层40与裸片100之间的热膨胀系数可使裸片100脱离具有粘性层40的晶圆框架50。另外，CO2雪60可具有化学效应，并且可表现得就像溶剂，且因此可能溶解部分粘性层40。因此，以单个快速步骤便可将裸片100从具有粘性层40的晶圆框架50上分离被并收集或传送至料斗（bowl）70中。
如图8B的替代性实施例中所示，CO2雪60可施加到保持裸片100的具有粘性层40的晶圆框架50的正面。温度的快速下降与高速喷射（其包括冰粒62）的冲击的接合造成具有粘性层40的晶圆框架50与裸片100之间的粘合剂断裂。
有利的是，不像水之类的溶剂那样会在裸片100上留下斑点，雪60不会在裸片100上留下任何痕迹或斑点。不像压缩氮，CO2雪60可以低压施加。低压的使用避免了撞出任何裸片且进而损坏裸片。例如，以大约1巴至大约10巴的压力提供CO2雪60。另外，有利的是，不像其他化学溶剂那样，CO2雪60无毒又环保。
有利的是，使用CO2雪60工艺，与其他传统工艺相比，可以更加快速地移除裸片100。例如，具有大约250,000个器件的晶圆的加工时间少于大约15分钟，而传统工艺则要求多于一个小时的时间来从具有粘性层40的晶圆框架50上移除相同数量的裸片100。在不同的实施例中，从具有设计用作200mm晶圆的粘性层40的晶圆框架50上移除裸片100需要大约1分钟至大约20分钟。在一个实施例中，所需的时间可以是每个晶圆框架50为5分钟至大约10分钟。
再参考图9，裸片100在从具有粘性层40的晶圆框架50上分离下来之后被收集在料斗70中或其他合适装置（比如传输带）中。后续工艺与传统半导体工艺相同。例如，将裸片100供给至料斗处理机。料斗处理机可进一步测试（一般为基本功能测试），且随后可以再将裸片100粘附到载带120上（图10）。
图11示出了根据本发明实施例的二氧化碳雪喷射工艺。
参考图11，喷嘴63直接将CO2雪60喷向包括粘性层40的晶圆框架50。喷嘴63释放形成CO2雪60的二氧化碳喷气。二氧化碳喷气为超临界状态，即在凝固点以下进行冷却。因此，一旦从喷嘴63喷出，气体便快速形成雪花61。在不同的实施例中，喷嘴63可包括超音速喷嘴。换言之，喷嘴设计为以高于音速（0℃时为大约330m/s）的速度释放二氧化碳喷气。
在不同的实施例中，二氧化碳喷气的释放速度为大约250m/s至大约700m/s，且在一个实施例中为大约500m/s。在一个实施例中，喷嘴63为收敛-扩散喷嘴。在收敛-扩散喷嘴的一个实施例中，收敛部分将气体加速到音速，而扩散部分将气体进一步加速到超越音速的速度。
再次参考图11，随着CO2雪60从喷嘴63行进的行程越远，雪花61经历颗粒粗化、凝聚、升华等，并形成冰粒62。当CO2雪60从喷嘴63移动得越远，粒子62的尺寸越小。因此，在一个实施例中，以高速移动的冰粒62撞击晶圆框架50（或粘性层40）。在替代性实施例中，冰粒62与雪花61的混合物撞击具有粘性层40的晶圆框架50。
在多重效应下，CO2雪60将良好裸片100从具有粘性层40的晶圆框架50上分离。例如，如上所述，CO2雪60可经历从雪花61至冰粒62的相变。基于机械作用的冲击，以高速移动的冰粒62可移除粘性层40。另外，冰粒62可降低晶圆框架50和粘性层40的温度。在与粘性层40表面或裸片100冲击时的CO2的温度为大约-20°C至大约-30°C。若温度变得太低，则由于热骤变损坏裸片的风险便增加。在一个或多个实施例中，CO2雪60的温度为大约-60℃至大约-100℃，且在一个实施例中为大约-80℃。在一个或多个实施例中，粘性层40的表面温度为大约0℃至大约-20℃，且在一个实施例中为大约-10℃。冰粒62也可转化成气相（升华）。经过这些工艺之后，粘性层40会变得脆弱又易于破裂。
由于超临界液体二氧化碳的形成，CO2雪60也可用作溶剂且溶解一部分粘性层40。通过将CO2雪60的压力和温度保持为超临界状态，例如在31°C和72.8atm以上，便可获得超临界液体。有利的是，超临界流体的粘度非常低（低表面张力）且具有比液相更优越的溶剂特性。在一些实施例中，可采用纯液相的二氧化碳。
在一些实施例中，可将CO2雪60调节为主要是雪型喷射。这样的实施例在移除粘性层40时利用液态溶剂效应并结合上述的关于冰粒62的热-机械效应。可根据本领域的技术人员所知的那样调整雪花61、冰粒62、气态二氧化碳以及液态二氧化碳之间的相对比例。有利的是，CO2雪60不会在裸片100上留下任何残留物。
在不同的实施例中，CO2雪60包括内喷射66和围绕内喷射66的外喷射67。在不同的实施例中，外喷射61可包括净化压缩空气或氮气。内喷射66可包括一个或多个相位的二氧化碳，例如雪和/或气体。
图12包括图12A和12B，其示出了利用激光工艺移除缺陷裸片的本发明的替代性实施例。
尽管下文为移除缺陷裸片说明了激光工艺，但在不同的实施例中，激光工艺也可用来移除所有裸片或良好裸片。
图12示出了移除缺陷裸片110的本发明的实施例，如前面参考图7所说明的。遵照针对图1-6说明的实施例的工艺，并确认了缺陷裸片110。在图12中，利用激光工艺移除缺陷裸片。
参考图12A，在一个实施例中可采用了局部激光工艺来从具有粘性层40的晶圆框架50上移除缺陷裸片110。可如以针对图6所述的方式形成晶圆框架50和粘性层40。激光工艺采用小于裸片100尺寸的激光束150。因此，激光束150只加热具有粘性层40的晶圆框架50的位于缺陷裸片110之上的一部分。局部加热具有粘性层40的晶圆框架50导致具有粘性层40的晶圆框架50的膨胀，并且使得粘性层40与缺陷裸片100之间的粘合剂的局部升华。使用于将缺陷裸片110粘附到粘性层40的粘合剂移除使得释放缺陷裸片110。激光束150的聚焦束确保由于局部加热粘性层40而仅移除缺陷裸片110。
有利的是，聚焦的激光束150不必进行精确定位，只要其位于缺陷裸片110之上即可。必须控制激光功率以便将对相邻裸片100的任何影响减小到最小程度。激光束的速度必须保持为快速以便覆盖整个晶圆表面而无需额外的工艺时间。因此，可能需调整并持续监控步进电动机与激光束150之间的同步性。
在不同的实施例中，激光源可包括CO2、固体激光，所述固体激光诸如钇铝石榴石（YAG）激光、半导体激光等。在不同的实施例中，激光源可包括任何合适的激光器装置，且在一个实施例中可包括GalvoHead。激光束150在具有粘性层40的晶圆框架50的表面处的光束直径可以是大约10μm至大约100μm，且在一个实施例中为大约30μm。激光的波长可为532nm，或在其他实施例中使其其它合适的波长。在一个实施例中，激光以大约5kHz至大约20kHz操作，且在一个实施例中以大约10kHz操作。激光以大约10A至大约40A操作，且在一个实施例中以大约24A操作。激光束150以大约100mm/s至大约1000mm/s扫描，且在一个实施例中以大约200mm/扫描。激光束150可聚焦在具有粘性层40的晶圆框架50（或被暴露的物体）的表面之上大约1mm至大约10mm的平面上。
图12B示出了同时移除大量缺陷裸片的替代性实施例。与之前实施例不同，在本实施例中采用了具有大光束直径的激光束150。例如，此激光束150的光束直径可大于单个裸片。在任何情况下，在本实施例中，激光束的宽度足够大以同时移除多个裸片。例如，在激光束150的单次曝光中，可同时移除大约5个裸片至大约100个裸片。
在一些实施例中，激光束150的光束直径可以是所制造裸片的平均宽度的两倍或更多倍。例如，在一个实施例中，可移除缺陷裸片110和紧接的相邻裸片100。当相邻裸片100虽然通过了功能测试但仍倾向于存在缺陷和/或可能具有较低的性能时，可进行这种操作。
有利的是，在本实施例中，可采用相对于图12A中所述的实施例较低的激光功率强度。因此，在用激光移除缺陷裸片110的过程中将不会损坏相邻的良好裸片100。另外，由于批量移除工艺，在不影响产量的情况下可以放慢移除的速度（因为处理时间的增加）。因此，更易于实现激光束与步进电动机的同步性。
在不同的实施例中，图12B中所述的激光源可包括CO2、固体激光，所述固体激光诸如钇铝石榴石（YAG）激光、半导体激光等。另外，激光源可包括任何合适的激光器，且在一个实施例中可包括GalvoHead。激光束150在具有粘性层40的晶圆框架50的表面处的光束直径（图12B）可以是大约100μm至大约10μm，且在一个实施例中为大约5μm。激光的波长可为1064nm或532nm，或在其他实施例中使用其它合适的波长。在替代性实施例中，也可用二氧化碳雪工艺来移除缺陷裸片。当大部分裸片有缺陷时，可采用二氧化碳雪工艺（如上所述）。
虽然未说明，但是利用图1-11描述的实施例可结合针对图12在不同的实施例中所描述的实施例结合。
图13-16示出了根据本发明的实施例，以便利用二氧化碳雪喷射或激光工艺制造半导体封装的本发明的实施例。
尽管以上说明用于晶片规模处理，但本发明的实施例也可用于封装过程中的半导体裸片。例如，在封装过程中，本发明的实施例可用于利用二氧化碳雪喷射工艺或激光工艺来从具有粘性箔片的框架上移除封装。利用图13-16描述了示意性实施例。
图13包括图13A和13B，其示出了支撑多个裸片100的具有粘性箔片32的框架31。多个裸片100可在粘性箔片32之上布置成阵列。可以对多个裸片100进行封装工艺，例如，可利用凸点工艺（bumpprocess）将裸片结合为接触焊盘（contactpad）。可替换地，如下面将利用图15进一步描述的，可在凸点工艺之后将多个裸片100布置并粘附到粘性箔片32。
接着，如图14所示，在模制工艺中，可用模制化合物250来覆盖所述多个裸片100。模制工艺可包括固化步骤，在固化步骤之后通过模制化合物250封装所述多个裸片100。可采用激光标记工艺对封装做标记。
在一些实施例中，在模制工艺完成之后，塑料封装可被粘附到粘性箔片32。例如，如图15A的替代性实施例所示，在模制之前将所述多个裸片放置在引线框350之上。在模制以及可选的激光标记之后，例如通过蚀刻（图15B）移除引线框350。可选地可以进行电镀处理，以降低触点251的接触电阻。然后如图15B所示，将塑料封装布置在具有粘性箔片32的框架31之上。如图15B所示，在一个实施例中，与触点251相反的一侧252可放置在粘性箔片32上。
如下图16所示，将进行切割工艺来分离模制化合物250，且从而形成多个裸片260。在一个实施例中，以机械方式采用切割锯进行切割工艺。因此而形成了附接于粘性箔片32的多个封装260。可采用参考图1-11所述的二氧化碳雪喷射工艺和/或参考图12所述的激光工艺将所述多个封装260从粘性箔片32分离以形成散装物料。可对分离出的封装进行测试，并挑选放入载带和卷盘中。
图17-18示出了制造半导体器件的替代性实施例。
如在传统工艺中，衬底10（例如晶圆）上形成有器件区和互连电路。测试晶圆以便识别良好裸片和/或缺陷裸片。如图1所示，包括所形成的多个裸片的衬底10被粘附到载体30上。如图2所述，切割衬底10。还示出了保护层20。然后如图17所示，将晶圆粘附到具有粘性箔片40的框架50上。以上针对图6描述了框架50和粘性层40。例如通过磨削来打薄衬底10。图18中所示的所形成的结构类似于图6所示的结构。利用图7-11描述了后续工艺。
图19-21示出了制造半导体器件的替代性实施例。
如在传统工艺中，衬底10（例如晶圆）上形成有器件区和互连电路。测试晶圆以便识别良好裸片和/或缺陷裸片。然后参考图19，具有顶面11和底面12的衬底10被打薄，以形成具有顶面11和下表面13的减薄衬底25。还示出了保护层20。如图20所示，将减薄衬底25粘附到具有粘性箔片40的框架50上。以上针对图6描述了框架50和粘性层40。然后，如图21所示，切割所述减薄衬底25。所形成的结构类似于图6所示的结构。利用图7-11描述了后续工艺。
尽管具体描述了本发明及其优点，但应理解的是，在不背离所附权利要求限定的本发明的精神和范围的前提下，可进行各种修改、替换和变更。例如，本领域的技术人员很容易理解，在本发明的范围内，可对本文说明的许多特征、功能、工艺以及材料进行修改。
此外，本申请的范围并不旨在限于说明书中说明的工艺、机械、制造、物质的组分、手段、方法和步骤的具体实施例。本领域的普通技术人员将从本发明的公开中很容易地理解到，根据本发明，可利用现在已有的或以后将开发的与本文所述对应实施例具有相同功能或基本能实现相同结果的工艺、机械、制造、物质的组分、手段、方法或步骤。相应地，所附权利要求意在将这些工艺、机械、制造、物质的组分、手段、方法或步骤涵盖在其范围内。

Claims (21)

1.一种制造半导体器件的方法，所述方法包括：
将多个半导体器件布置在具有粘性箔片的框架上，所述多个半导体器件附接于所述粘性箔片；以及
利用二氧化碳雪喷射将所述多个半导体器件从具有所述粘性箔片的所述框架移除，其中，将所述多个半导体器件从所述框架移除包括：将所述多个半导体器件的第一侧暴露于所述二氧化碳雪喷射，其中，所述第一侧与面向所述粘性箔片的第二侧相对。
2.根据权利要求1所述的方法，其中，所述多个半导体器件包括多个塑料封装。
3.根据权利要求1所述的方法，其中，利用超音速喷嘴产生所述二氧化碳雪喷射。
4.根据权利要求1所述的方法，其中，所述二氧化碳雪喷射包括内喷射和围绕所述内喷射的外喷射。
5.根据权利要求4所述的方法，其中，所述外喷射包括净化压缩空气或氮气，并且其中所述内喷射包括二氧化碳雪和气体。
6.根据权利要求1所述的方法，其中，移除所述多个半导体器件的步骤包括利用所述二氧化碳雪喷射来移除具有所述粘性箔片的所述框架与所述多个半导体器件之间的粘合剂。
7.根据权利要求1所述的方法，其中，所述多个半导体器件包括多个裸片，所述方法进一步包括：
提供包括所述多个裸片的晶圆；以及
将所述晶圆切割分离成所述多个裸片，其中，将多个半导体器件布置在具有粘性箔片的框架上的步骤包括使所述框架附接有所述粘性箔片以用于承载所述多个裸片，并且其中，移除所述多个半导体器件的步骤包括移除所述多个裸片。
8.根据权利要求7所述的方法，其中，所述晶圆的直径为4”至12”，并且其中，1分钟至20分钟内从具有所述粘性箔片的所述框架移除所述多个裸片。
9.根据权利要求7所述的方法，其中，切割分离所述晶圆的步骤包括将所述晶圆放置在载体上、打薄所述晶圆、以及切割所述晶圆，并且其中，具有所述粘性箔片的所述框架附接有所述多个裸片。
10.根据权利要求7所述的方法，其中，切割分离所述晶圆的步骤包括在切割所述晶圆之后打薄所述多个裸片。
11.根据权利要求7所述的方法，进一步包括：
识别所述多个裸片中的待与所述多个裸片中的剩余裸片分离的第一裸片；以及
在移除所述多个裸片之前，在不移除所述多个裸片中的所述剩余裸片的情况下，利用激光工艺从具有所述粘性箔片的所述框架脱离所述第一裸片。
12.根据权利要求11所述的方法，其中，脱离所述第一裸片的步骤包括每次一个地顺序移除所述第一裸片中的每一个。
13.根据权利要求12所述的方法，其中，所述激光工艺使用光束直径为1μm至50μm的聚焦激光束。
14.根据权利要求11所述的方法，其中，脱离所述第一裸片的步骤包括利用所述激光工艺同时移除所述第一裸片中的多于一个的裸片。
15.根据权利要求14所述的方法，其中，所述激光工艺采用光束直径为0.5mm至10mm的平顶混合激光束。
16.根据权利要求7所述的方法，进一步包括：
在移除所述多个裸片后，将所述多个裸片传送至料斗处理机；以及
将所述多个裸片附接到载带中。
17.根据权利要求7所述的方法，其中，所述晶圆包括半导体晶圆，其中，提供所述晶圆的步骤包括在所述晶圆中制造多个分立器件，并且其中，所述多个裸片中的每个裸片均包括分立半导体器件。
18.一种制造半导体器件的方法，所述方法包括：
提供包括多个裸片的半导体晶圆；
从所述多个裸片识别缺陷裸片；
将所述半导体晶圆切割分离成所述多个裸片，
通过再压合工艺使框架附接有粘性箔片，具有所述粘性箔片的所述框架保持所述多个裸片；
从具有所述粘性箔片的所述框架移除所述缺陷裸片；
在移除所述缺陷裸片之后，利用二氧化碳雪喷射来从具有所述粘性箔片的所述框架移除所述多个裸片中的剩余裸片；
将所述剩余裸片传送至料斗处理机；以及
将所述剩余裸片布置在载带上。
19.根据权利要求18所述的方法，其中，利用激光工艺移除所述缺陷裸片。
20.根据权利要求19所述的方法，其中，所述激光工艺采用光束直径为1μm至50μm的聚焦激光束。
21.根据权利要求18所述的方法，其中，在1分钟至20分钟内从具有所述粘性箔片的所述框架移除所述多个裸片中的所述剩余裸片。
CN201210378125.9A 2011-10-04 2012-10-08 制造半导体器件的方法 Active CN103035572B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/252,816 2011-10-04
US13/252,816 US8883565B2 (en) 2011-10-04 2011-10-04 Separation of semiconductor devices from a wafer carrier

Publications (2)

Publication Number Publication Date
CN103035572A CN103035572A (zh) 2013-04-10
CN103035572B true CN103035572B (zh) 2016-05-04

Family

ID=47878777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210378125.9A Active CN103035572B (zh) 2011-10-04 2012-10-08 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US8883565B2 (zh)
CN (1) CN103035572B (zh)
DE (1) DE102012109354B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633903B2 (en) 2015-01-28 2017-04-25 Kabushiki Kaisha Toshiba Device manufacturing method of processing cut portions of semiconductor substrate using carbon dioxide particles

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011100255B3 (de) * 2011-05-03 2012-04-26 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Halbleiterbauelements
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
US10043701B2 (en) * 2013-05-15 2018-08-07 Infineon Technologies Ag Substrate removal from a carrier
US9196535B2 (en) * 2013-06-18 2015-11-24 Infineon Technologies Ag Method and apparatus for separating semiconductor devices from a wafer
US9455192B2 (en) 2014-03-26 2016-09-27 Infineon Technologies Ag Kerf preparation for backside metallization
US9397055B2 (en) 2014-05-29 2016-07-19 Infineon Technologies Ag Processing of thick metal pads
SG11201610457YA (en) * 2014-06-27 2017-01-27 Erich Thallner Wafer chuck, device and method for detaching a substrate
KR20160057966A (ko) 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
US9627259B2 (en) 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
JP6545511B2 (ja) 2015-04-10 2019-07-17 株式会社東芝 処理装置
DE112015006931T5 (de) * 2015-09-23 2018-06-14 Intel Corporation Verfahren zur Fertigung ultradünner Wafer
US20170140971A1 (en) * 2015-11-14 2017-05-18 Nachiket R. Raravikar Adhesive with tunable adhesion for handling ultra-thin wafer
JP6716263B2 (ja) * 2016-01-22 2020-07-01 株式会社ディスコ ウエーハの加工方法
US9842782B2 (en) * 2016-03-25 2017-12-12 Mikro Mesa Technology Co., Ltd. Intermediate structure for transfer, method for preparing micro-device for transfer, and method for processing array of semiconductor device
JP6964945B2 (ja) * 2018-01-05 2021-11-10 株式会社ディスコ 加工方法
CN110695536B (zh) * 2019-09-20 2021-09-07 中国科学院上海光学精密机械研究所 激光加工的方法
WO2021153360A1 (ja) * 2020-01-27 2021-08-05 リンテック株式会社 被着体の剥離方法
JP2022080655A (ja) * 2020-11-18 2022-05-30 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
JP2022080657A (ja) 2020-11-18 2022-05-30 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
JP2022080658A (ja) 2020-11-18 2022-05-30 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
JP2022080653A (ja) * 2020-11-18 2022-05-30 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
JP2022137808A (ja) 2021-03-09 2022-09-22 株式会社ディスコ ウェーハの製造方法及び積層デバイスチップの製造方法
DE102021203911A1 (de) * 2021-04-20 2022-10-20 Disco Corporation Verfahren zum bearbeiten eines substrats und ein system zum bearbeiten eines substrats

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502118A (zh) * 2000-09-12 2004-06-02 Boc 使用二氧化碳喷雾选择性除去金属膜层的方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3757367A (en) 1971-02-08 1973-09-11 Chemetron Corp Method for carbon dioxide snow separation
US3781609A (en) * 1971-11-03 1973-12-25 Ibm A semiconductor integrated circuit chip structure protected against impact damage from other chips during chip handling
US5062898A (en) 1990-06-05 1991-11-05 Air Products And Chemicals, Inc. Surface cleaning using a cryogenic aerosol
US5442282A (en) 1992-07-02 1995-08-15 Lsi Logic Corporation Testing and exercising individual, unsingulated dies on a wafer
US5931721A (en) 1994-11-07 1999-08-03 Sumitomo Heavy Industries, Ltd. Aerosol surface processing
US5766061A (en) 1996-10-04 1998-06-16 Eco-Snow Systems, Inc. Wafer cassette cleaning using carbon dioxide jet spray
US5853962A (en) 1996-10-04 1998-12-29 Eco-Snow Systems, Inc. Photoresist and redeposition removal using carbon dioxide jet spray
US5908510A (en) 1996-10-16 1999-06-01 International Business Machines Corporation Residue removal by supercritical fluids
US6066032A (en) 1997-05-02 2000-05-23 Eco Snow Systems, Inc. Wafer cleaning using a laser and carbon dioxide snow
US5775127A (en) 1997-05-23 1998-07-07 Zito; Richard R. High dispersion carbon dioxide snow apparatus
JP3183214B2 (ja) 1997-05-26 2001-07-09 日本電気株式会社 洗浄方法および洗浄装置
US6332470B1 (en) 1997-12-30 2001-12-25 Boris Fishkin Aerosol substrate cleaner
US6235387B1 (en) * 1998-03-30 2001-05-22 3M Innovative Properties Company Semiconductor wafer processing tapes
JP2000162275A (ja) 1998-12-01 2000-06-16 Fujitsu Ltd 半導体試験方法及び半導体試験装置
US6710284B1 (en) 1999-02-26 2004-03-23 Micron Technology, Inc. Laser marking techniques for bare semiconductor die
US6719613B2 (en) * 2000-08-10 2004-04-13 Nanoclean Technologies, Inc. Methods for cleaning surfaces substantially free of contaminants utilizing filtered carbon dioxide
US6905891B2 (en) * 2002-02-28 2005-06-14 Frrescale Semiconductor, Inc. Method for processing multiple semiconductor devices for test
US6949145B2 (en) * 2002-04-05 2005-09-27 Boc, Inc. Vapor-assisted cryogenic cleaning
US6943139B2 (en) * 2002-10-31 2005-09-13 Advanced Technology Materials, Inc. Removal of particle contamination on patterned silicon/silicon dioxide using supercritical carbon dioxide/chemical formulations
US6744067B1 (en) 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
TWI240965B (en) 2003-02-28 2005-10-01 Toshiba Corp Semiconductor wafer dividing method and apparatus
JP2004288761A (ja) 2003-03-20 2004-10-14 Renesas Technology Corp 半導体素子のテスト方法
US6890836B2 (en) 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
DE10342980B3 (de) * 2003-09-17 2005-01-05 Disco Hi-Tec Europe Gmbh Verfahren zur Bildung von Chip-Stapeln
US7199330B2 (en) * 2004-01-20 2007-04-03 Coherent, Inc. Systems and methods for forming a laser beam having a flat top
KR20040101948A (ko) * 2004-05-31 2004-12-03 (주)케이.씨.텍 표면세정용 승화성 고체입자 분사용 노즐 및 이를 이용한 세정방법
US7745927B2 (en) 2004-06-29 2010-06-29 Agere Systems Inc. Heat sink formed of multiple metal layers on backside of integrated circuit die
DE102004047050B3 (de) * 2004-09-28 2005-12-15 Venjakob Maschinenbau Gmbh & Co. Kg Verfahren zur Behandlung eines Werkstückes mit CO2-Schnee, Düse zur Durchführung des Verfahrens und Karussellträger zur Aufnahme mindestens einer Düse
US20060286768A1 (en) * 2005-06-16 2006-12-21 Intel Corporation Method of supporting microelectronic wafer during backside processing
US20070004171A1 (en) * 2005-06-30 2007-01-04 Arana Leonel R Method of supporting microelectronic wafer during backside processing using carrier having radiation absorbing film thereon
US7605451B2 (en) * 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
US20080213978A1 (en) 2007-03-03 2008-09-04 Dynatex Debris management for wafer singulation
US20110193200A1 (en) 2010-02-09 2011-08-11 Lyne Kevin P Semiconductor wafer chip scale package test flow and dicing process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502118A (zh) * 2000-09-12 2004-06-02 Boc 使用二氧化碳喷雾选择性除去金属膜层的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633903B2 (en) 2015-01-28 2017-04-25 Kabushiki Kaisha Toshiba Device manufacturing method of processing cut portions of semiconductor substrate using carbon dioxide particles

Also Published As

Publication number Publication date
DE102012109354B4 (de) 2016-06-30
DE102012109354A1 (de) 2013-04-04
US8883565B2 (en) 2014-11-11
US20130084658A1 (en) 2013-04-04
CN103035572A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103035572B (zh) 制造半导体器件的方法
US9099546B2 (en) Workpiece dividing method including two laser beam application steps
US9947571B2 (en) Processing apparatus, nozzle, and dicing apparatus
JP2006049591A (ja) ウエーハに貼着された接着フィルムの破断方法および破断装置
US8016973B2 (en) Film bonding method, film bonding apparatus, and semiconductor device manufacturing method
JP4744957B2 (ja) ウエーハに装着された接着フィルムの破断装置
US20050106782A1 (en) Wafer processing method
US7199464B2 (en) Semiconductor device structures including protective layers formed from healable materials
JP2006245209A (ja) 半導体チップの製造方法
KR20200014195A (ko) 칩 제조 방법
US20240079274A1 (en) Die cleaning systems and related methods
US20070155055A1 (en) Method of dicing wafer and die
JP2018022875A (ja) ウェーハの加工方法
JP5943727B2 (ja) 接着フィルムの破断方法
JP5615107B2 (ja) 分割方法
JP6298699B2 (ja) ウェーハの加工方法
KR102670600B1 (ko) 박리 방법
US11806805B2 (en) Workpiece cutting method
KR20040060731A (ko) 기판 가공 방법 및 기판 가공 장치
US7462312B2 (en) Method of fabricating element having microstructure
JP6925717B2 (ja) チップの製造方法
JPH1140523A (ja) 基板切断装置および基板切断方法
JP7139036B2 (ja) チップの製造方法
KR102176416B1 (ko) 형광 박판 다이싱 방법
JP6925718B2 (ja) チップの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant