KR101616680B1 - 점착 테이프 및 웨이퍼 가공용 테이프 - Google Patents

점착 테이프 및 웨이퍼 가공용 테이프 Download PDF

Info

Publication number
KR101616680B1
KR101616680B1 KR1020157025115A KR20157025115A KR101616680B1 KR 101616680 B1 KR101616680 B1 KR 101616680B1 KR 1020157025115 A KR1020157025115 A KR 1020157025115A KR 20157025115 A KR20157025115 A KR 20157025115A KR 101616680 B1 KR101616680 B1 KR 101616680B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive layer
tape
pressure
processing tape
Prior art date
Application number
KR1020157025115A
Other languages
English (en)
Other versions
KR20150110823A (ko
Inventor
토오루 사노
지로 스기야마
아키라 야부키
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20150110823A publication Critical patent/KR20150110823A/ko
Application granted granted Critical
Publication of KR101616680B1 publication Critical patent/KR101616680B1/ko

Links

Images

Classifications

    • C09J7/02—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Abstract

확장에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성 및 픽업성을 가지며, 또한 블레이드 다이싱 공정에서의 절삭성 및 픽업성에도 뛰어난 웨이퍼 가공용 테이프를 제공하는 것을 과제로 한다. 기재필름의 한쪽 면에 점착제층이 적층되고, 상기 점착제층의 상기 기재필름 측의 표면으로부터 두께 1㎛의 영역의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼과, 상기 점착제층의 상기 기재필름 측과는 반대측의 표면으로부터 두께 1㎛의 영역의 적외선 스펙트럼을 비교했을 때의 적중률이 95% 이하이며, 상기 기재필름 측과는 반대측의 표면으로부터 두께 1㎛의 영역의 점착제층이, 분자 중에 방사선 경화성 탄소-탄소 이중 결합을 갖는 화합물 (A)와, 폴리이소시아네이트류, 멜라민·포름알데히드 수지 및 에폭시 수지로부터 1종 이상 선택되는 화합물 (B)를 함유하고 있는 것을 특징으로 하는 점착 테이프를 이용한다.

Description

점착 테이프 및 웨이퍼 가공용 테이프 {ADHESIVE TAPE AND WAFER-PROCESSING TAPE}
본 발명은 반도체 웨이퍼를 칩 형태의 소자로 분단하는 다이싱 공정에서, 반도체 웨이퍼를 고정하는 데 이용할 수 있으며, 또한 다이싱 후의 칩-칩 사이 또는 칩-기판 사이를 접착하는 다이 본딩 공정이나 마운트 공정에서도 이용할 수 있는 동시에, 확장에 의해 접착제층을 칩을 따라 분단할 때 이용되는, 확장 가능한 웨이퍼 가공용 테이프 등에 관한 것이다.
IC 등의 반도체 장치의 제조 공정에서는, 회로 패턴 형성 후의 웨이퍼를 박막화하기 위해 웨이퍼 이면(裏面)을 연삭하는 백 그라인드 공정, 웨이퍼의 이면에 점착성 및 신축성이 있는 웨이퍼 가공용 테이프를 붙인 후, 웨이퍼를 칩 단위로 분단하는 다이싱 공정, 웨이퍼 가공용 테이프를 확장(익스팬드)하는 확장 공정, 분단된 칩을 픽업하는 픽업 공정, 또한 픽업된 칩을 리드 프레임이나 패키지 기판 등에 접착하는(또는, 적층형 패키지에서는, 칩끼리 적층하고 접착하는) 다이 본딩(마운트) 공정이 실시된다.
상기 백 그라인드 공정에서는, 웨이퍼의 회로 패턴 형성면(웨이퍼 표면)을 오염으로부터 보호하기 위해, 표면 보호 테이프가 사용된다. 웨이퍼의 이면 연삭 종료 후, 이 표면 보호 테이프를 웨이퍼 표면으로부터 박리할 때에는, 이하에 언급하는 웨이퍼 가공용 테이프(다이싱·다이 본딩 테이프)를 웨이퍼 이면에 접합한 후, 흡착 테이블에 웨이퍼 가공용 테이프 측을 고정하고, 표면 보호 테이프에, 웨이퍼에 대한 접착력을 저하시키는 처리를 실시한 후, 표면 보호 테이프를 박리한다. 표면 보호 테이프가 박리된 웨이퍼는, 그 후, 이면에 웨이퍼 가공용 테이프가 접합된 상태에서, 흡착 테이블로부터 들어 올려져, 다음의 다이싱 공정에 제공된다. 또한, 상기의 접착력을 저하시키는 처리라 함은, 표면 보호 테이프가 자외선 등의 에너지선 경화성 성분으로 이루어진 경우에는 에너지선 조사 처리이며, 표면 보호 테이프가 열경화성 성분으로 이루어진 경우에는 가열 처리이다.
상기 백 그라인드 공정 이후의 다이싱 공정 내지 마운트 공정에서는, 기재필름 상에, 점착제층과 접착제층이, 이 순서대로 적층된 웨이퍼 가공용 테이프가 사용된다. 일반적으로, 웨이퍼를 사용하는 경우에는, 먼저, 웨이퍼의 이면에 웨이퍼의 접착제층을 접합하여 웨이퍼를 고정하고, 다이싱 블레이드를 이용하여 웨이퍼 및 접착제층을 칩 단위로 다이싱한다. 그 후, 테이프를 웨이퍼의 직경 방향으로 확장함으로써, 칩끼리의 간격을 넓히는 확장 공정이 실시된다. 이 확장 공정은, 그 후의 픽업 공정에서, CCD 카메라 등에 의한 칩의 인식성을 높이는 동시에, 칩을 픽업할 때, 인접한 칩끼리 접촉함으로써 발생하는 칩의 파손을 방지하기 위해 실시된다. 그 후, 칩은, 픽업 공정에서 접착제층과 함께 점착제층으로부터 박리하여 픽업되고, 마운트 공정에서, 리드 프레임이나 패키지 기판 등에 직접 접착된다. 이와 같이, 웨이퍼 가공용 테이프를 사용함으로써, 접착제층이 있는 칩을 리드 프레임이나 패키지 기판 등에 직접 접착하는 것이 가능하므로, 접착제의 도포 공정이나 별도로 각 칩에 다이 본딩 필름을 접착하는 공정을 생략할 수 있다.
그러나, 상기 다이싱 공정에서는, 상술한 바와 같이, 다이싱 블레이드를 이용하여 웨이퍼와 접착제층을 일체로 다이싱하기 때문에, 웨이퍼의 절삭 부스러기뿐만 아니라, 접착제층의 절삭 부스러기도 발생해 버린다. 그리고, 접착제층의 절삭 부스러기가 웨이퍼의 다이싱 홈에 막힌 경우, 칩끼리 달라붙어 픽업 불량 등이 발생하고, 반도체 장치의 제조 수율이 저하되어 버리는 문제가 있었다.
이러한 문제를 해결하기 위해, 다이싱 공정에서는 블레이드에 의해 웨이퍼만을 다이싱하고, 확장 공정에서, 웨이퍼 가공용 테이프를 확장함으로써, 접착제층을 개개의 칩마다 분단하는 방법이 제안되어 있다(예를 들면, 특허 문헌 1). 이러한, 확장시의 장력을 이용한 접착제층의 분단 방법에 의하면, 접착제의 절삭 부스러기가 발생하지 않고, 픽업 공정에서 악영향을 미치는 일도 없다.
또한, 최근, 웨이퍼의 절단 방법으로서 레이저 가공 장치를 이용하여, 비접촉으로 웨이퍼를 절단할 수 있는, 이른바 스텔스 다이싱법이 제안되고 있다. 예를 들어, 특허 문헌 2에는, 스텔스 다이싱법으로서, 접착제층(다이 본드 수지층)을 개재시켜, 시트가 접착된 반도체 기판의 내부에 초점광을 맞추고, 레이저 광을 조사함으로써, 반도체 기판의 내부에 다광자 흡수에 의한 개질 영역을 형성하고, 이 개질 영역을 절단 예정부로 하는 공정과, 시트를 확장시킴으로써, 절단 예정부를 따라 반도체 기판 및 접착제층을 절단하는 공정을 구비한 반도체 기판의 절단 방법이 개시되어 있다.
또한, 레이저 가공 장치를 이용한 다른 웨이퍼의 절단 방법으로서, 예를 들면, 특허 문헌 3에는, 웨이퍼의 이면에 다이 본딩용의 접착제층(접착 필름)을 장착하는 공정과, 그 접착제층이 접합된 웨이퍼의 접착제층 측에, 신장 가능한 보호 점착 테이프를 접합하는 공정과, 보호 점착 테이프를 접합한 웨이퍼의 표면으로부터, 스트리트를 따라 레이저 광선을 조사하여, 개개의 칩으로 분할하는 공정과, 보호 점착 테이프를 확장하여 접착제층에 인장력을 부여하고, 접착제층을 칩마다 파단하는 공정과, 파단된 접착제층이 접합되어 있는 칩을 보호 점착 테이프로부터 이탈시키는 공정을 포함하는 웨이퍼의 분할 방법이 제안되어 있다.
이러한 특허 문헌 2 및 특허 문헌 3에 기재된 웨이퍼의 절단 방법에 의하면, 레이저 광의 조사 및 테이프의 확장에 의해, 비접촉으로 웨이퍼를 절단하기 때문에, 웨이퍼의 물리적 부하가 적고, 현재 주류인 블레이드 다이싱을 행할 경우와 같은 웨이퍼의 절삭 부스러기(치핑)를 발생시키지 않고 웨이퍼의 절단이 가능하다. 또한, 확장에 의해 접착제층을 분단하기 때문에, 접착제층의 절삭 부스러기를 발생시킬 일도 없다. 따라서, 블레이드 다이싱을 대체할 수 있는 뛰어난 기술로서 주목받고 있다.
상기 특허 문헌 1 내지 3에 기재된 바와 같이, 확장에 의해 접착제층을 분단하는 방법에서는, 사용되는 웨이퍼에는 칩을 따라 접착제층을 확실하게 분단하기 위해, 기재필름의 균일하고 또한 등방적(等方的)인 확장성이 점착제층을 통해, 접착제층에 충분히 전달될 필요가 있다.
접착제층과 점착제층의 계면에서 어긋남이 발생한 경우에는, 그 부위에서는 접착제층에 충분한 인장력이 전달되지 않고, 접착제층을 분단할 수 없게 되어버리기 때문이다.
그러나, 일반적으로, 접착제층과 점착제층의 계면 어긋남을 발생시키지 않는 설계의 웨이퍼 가공용 테이프로 한 경우, 접착제층과 점착제층의 박리 강도를 늘리는 방법이 있지만, 픽업 공정에서 분할된 칩을 박리할 수 없게 된다는 문제가 생겨 버린다. 반대로 접착제층과 점착제층의 박리 강도를 너무 낮게 하면, 블레이드 다이싱 공정에서, 칩 비산이 발생하기 쉬워진다는 문제가 생겨 버린다.
특허 문헌 1 : 특개 2007-5530호 공보 특허 문헌 2 : 특개 2003-338467호 공보 특허 문헌 3 : 특개 2004-273895호 공보
따라서, 본 발명은 확장에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성 및 픽업성을 가지며, 또한 블레이드 다이싱 공정에서의 절삭성 및 픽업성에도 뛰어난 웨이퍼 가공용 테이프를 제공하는 것을 과제로 한다.
본 발명의 과제는 이하의 수단에 의해 달성되었다.
<1> 기재필름의 한쪽 면에 점착제층이 적층되고, 상기 점착제층의 상기 기재필름 측의 표면으로부터 두께 1㎛의 영역의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼과, 상기 점착제층의 상기 기재필름 측과 반대 측의 표면으로부터 두께 1㎛의 영역의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼과를 비교했을 때의 적중률이 95% 이하이며, 상기 기재필름 측과 반대 측의 표면으로부터 두께 1㎛의 영역의 점착제층이, 분자 중에 방사선 경화성 탄소-탄소 이중 결합을 갖는 화합물 (A)와, 폴리이소시아네이트류, 멜라민·포름알데히드 수지 및 에폭시 수지로부터 1종 이상 선택되는 화합물 (B)를 함유하고 있는 것을 특징으로 하는 점착 테이프.
<2> 상기 점착제층의 두께가 1.5~15㎛인 것을 특징으로 하는 <1>에 기재된 점착 테이프.
<3> 상기 방사선 경화성 탄소-탄소 이중 결합의 요오드가(價)가 0.5~30인 것을 특징으로 하는 <1> 또는 <2>에 기재된 점착 테이프.
<4> 상기 방사선 경화성 탄소-탄소 이중 결합을 갖는 화합물은, 질량 평균 분자량이 30만~200만인 것을 특징으로 하는 <1> 내지 <3> 중 어느 하나에 기재된 점착 테이프.
<5> <1> 내지 <4> 중 어느 하나에 기재된 점착 테이프의 상기 점착제층의, 적어도 웨이퍼의 접합이 예정되는 부분에는 접착제층이 적층되고, 다이싱 프레임에의 접합이 예정되는 부분에는 상기 접착제층이 적층되지 않는 것을 특징으로 하는 웨이퍼 가공용 테이프.
<6> <5>에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
　(a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
　(b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
　(c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
　(d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
　(e) 상기 웨이퍼의 분단 라인을 따라 레이저 광을 조사하여, 상기 웨이퍼 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과,
　(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 웨이퍼와 상기 웨이퍼 가공용 테이프의 상기 접착제층을 분단 라인을 따라 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
　(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써, 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
　(h) 상기 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
　<7> <5>에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
　 (a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
　(b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
　 (c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
　 (d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
　 (e) 상기 웨이퍼 표면의 분단 라인을 따라 레이저 광을 조사하여, 상기 웨이퍼를 칩으로 분단하는 공정과,
　 (f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
　 (g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써, 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
　 (h) 상기 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
<8> <5>에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
　(a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
　(b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
　(c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
　(d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
　(e) 다이싱 블레이드를 이용하여 상기 웨이퍼를 분단 라인을 따라 절삭하여 칩으로 분단하는 공정과,
　(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
　(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써, 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
　(h) 상기 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
<9> <5>에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
　(a) 회로 패턴이 형성된 웨이퍼를 다이싱 블레이드를 이용하여 분단 예정 라인을 따라 상기 웨이퍼의 두께 미만의 깊이까지 절삭하는 공정과,
　(b) 상기 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
　(c) 상기 웨이퍼 이면을 연삭하여 칩으로 분단하는 백 그라인드 공정과,
　(d) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 칩으로 분단된 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
　(e) 상기 칩으로 분단된 상기 웨이퍼 표면에서 표면 보호 테이프를 박리하는 공정과,
　(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
　(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
　(h) 접착제층이 붙은 상기 칩을 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
<10> <5>에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
　(a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
　(b) 상기 웨이퍼의 분단 라인을 따라 레이저 광을 조사하여, 상기 웨이퍼 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과,
　(c) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
　(d) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
　(e) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
　(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 웨이퍼와 상기 웨이퍼 가공용 테이프의 상기 접착제층을 분단 라인을 따라 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
　(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써, 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
　(h) 상기 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
본 발명에 따라, 확장에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성 및 픽업성을 가지며, 또한 블레이드 다이싱 공정에서의 절삭성 및 픽업성에도 뛰어난 웨이퍼 가공용 테이프를 제공할 수 있다.
도 1은 본 발명의 실시 형태에 따른 웨이퍼 가공용 테이프를 도시하는 단면도.
도 2는 웨이퍼에 표면 보호 테이프가 접합된 상태를 도시하는 단면도.
도 3은 본 발명의 웨이퍼 가공용 테이프에, 웨이퍼와 링 프레임을 접합하는 공정을 설명하기 위한 단면도.
도 4는 웨이퍼 표면에서 표면 보호 테이프를 박리하는 공정을 설명하는 단면도.
도 5는 레이저 가공에 의해 웨이퍼에 개질 영역이 형성된 모습을 도시하는 단면도.
도 6의 (a)는 본 발명의 웨이퍼 가공용 테이프가 확장 장치에 탑재된 상태를 도시하는 단면도, (b)는 웨이퍼 가공용 테이프의 확장에 의해, 웨이퍼를 칩으로 분단하는 과정을 도시하는 단면도, (c)는 확장 후의 웨이퍼 가공용 테이프, 접착제층 및 칩을 도시하는 단면도.
도 7은 열 수축 공정을 설명하기 위한 단면도.
이하, 본 발명의 실시 형태에 대해 도면에 의거하여 상세하게 설명한다.
도 1은 본 발명의 실시 형태에 따른 웨이퍼 가공용 테이프(10)를 도시하는 단면도이다. 본 발명의 웨이퍼 가공용 테이프(10)는 확장에 의해 웨이퍼를 칩으로 분단할 때 접착제층(13)이 칩을 따라 분단되는 것이다. 이 웨이퍼 가공용 테이프(10)는 기재필름(11)과, 기재필름(11) 상에 설치된 점착제층(12)과, 점착제층(12) 상에 설치된 접착제층(13)을 갖고, 접착제층(13) 상에 웨이퍼의 이면이 접합된 것이다. 또한, 각각의 층은 사용 공정이나 장치에 맞게 미리 소정 형상으로 절단(프리 커팅)되어 있어도 좋다. 또한, 본 발명의 웨이퍼 가공용 테이프(10)는 웨이퍼 1장 분량마다 절단된 형태일 수도 있고, 웨이퍼 1장 분량마다 절단된 것이 복수 형성된 길다란 시트를, 롤 형상으로 권취한 형태일 수도 있다. 이하에, 각 층의 구성에 대해 설명한다. 또한, 기재필름(11)과 점착제층(12)이 적층된 것을 점착 테이프(15)로 한다.
<기재필름>
기재필름(11)은 확장 공정에서 균일하고 또한 등방적인 확장성을 갖는 것이면 좋고, 그 재질에 대해서는 특별히 한정되지 않는다. 일반적으로, 가교 수지는 비가교 수지와 비교하여 인장에 대한 복원력이 크고, 확장 공정 후의 인발된 상태로 열을 가했을 때의 수축 응력이 크다. 따라서, 확장 공정 후에 테이프에 발생한 처짐을 가열 수축에 의해 제거할 수 있고, 이에 따라 테이프를 긴장시켜서 개개의 칩의 간격을 안정적으로 유지할 수 있다. 따라서, 가교 수지, 특히 열가소성 가교 수지가 기재필름으로서 바람직하게 사용된다.
이러한 열가소성 가교 수지로서는, 예를 들어, 에틸렌-(메타)아크릴산 이원(二元) 공중합체 또는 에틸렌-(메타)아크릴산-(메타)아크릴산을, 금속 이온으로 가교한 아이오노머 수지가 예시된다. 이들은 균일 확장성의 측면에서 확장 공정에 적합하고, 또한 가교에 의해 가열시에 강하고 복원력이 작용한다는 점에서, 특히 바람직하다. 상기 아이오노머 수지에 포함되는 금속 이온은 특별히 한정되지 않지만, 특히 용출성이 낮은 아연 이온이 저오염성의 측면에서 바람직하다.
이러한 열가소성 가교 수지로서는, 기재필름(11)은 복수층 구조라도 좋고, 에틸렌-(메타)아크릴산 이원 공중합체 또는 에틸렌-(메타)아크릴산-(메타)아크릴산 알킬 에스테르를 주요 중합체 구성 성분으로 한 삼원 공중합체를 금속 이온으로 가교한 아이오노머 수지로 이루어진다.
이들은 균일 확장성의 측면에서 확장 공정에 적합하며, 가교에 의해 가열시에 강하고 복원력이 작용한다는 점에서 특히 바람직하다. 상기 아이오노머 수지에 포함되는 금속 이온은 특별히 한정되지 않지만, 아연, 나트륨 등을 들 수 있는데, 그 중에서도 아연이 바람직하다. 이것은 반도체 웨이퍼에 형성된 회로에 아이오노머 수지 중의 나트륨 이온이 이행(移行)하여, 금속 불순물 오염이나 부식을 일으킬 가능성이 있기 때문이다. 상기 삼원 공중합체의 (메타)아크릴산 알킬 에스테르의 알킬기는, 알킬기가 길어질수록 수지는 부드러워지기 때문에, 탄소수가 1 ~ 4인 것이 바람직하다. 이러한 (메타)아크릴산 알킬 에스테르로서는 메타아크릴산 메틸, 메타아크릴산 에틸, 메타아크릴산 프로필, 메타아크릴산 부틸, 아크릴산 메틸, 아크릴산 에틸, 아크릴산 프로필, 아크릴산 부틸 등을 들 수 있다.
또한, 이러한 열가소성 가교 수지로서는 상기의 아이오노머 수지 외에 비중 0.910 이상 ~ 0.930 미만의 저밀도 폴리에틸렌 또는 비중 0.910 미만의 초저밀도 폴리에틸렌에 전자선 등의 에너지선을 조사하여 가교시킨 것도 바람직하다. 이러한 열가소성 가교 수지는 가교 부위와 비가교 부위가 수지 중에 공존하고 있기 때문에 일정한 균일 확장성을 갖는다. 또한, 가열시에 강하고 복원력이 작용하기 때문에, 확장 공정에서 발생한 테이프의 처짐을 제거하는 데에도 적합하다. 저밀도 폴리에틸렌이나 초저밀도 폴리에틸렌에 대해 조사하는 에너지선의 양을 적절하게 조정함으로써, 충분한 균일 확장성을 갖는 수지를 얻을 수가 있다.
더욱이, 열가소성 가교 수지로서는 상기의 아이오노머 수지나 에너지선 가교된 폴리에틸렌 외에, 에틸렌-초산 비닐 공중합체에 전자선 등의 에너지선을 조사하여 가교시킨 것도 바람직하다. 이 열가소성 가교 수지는 가열시에 강하고 복원력이 작용하기 때문에, 확장 공정에서 발생한 테이프의 처짐을 제거할 수 있어 바람직하다.
또한, 도 1에 도시하는 예에서는, 기재필름(11)은 단층이지만, 이에 한정되지 않고, 2종 이상의 열가소성 가교 수지를 적층시킨 복수층 구조라도 좋다. 기재필름(11)의 두께는 특별히 규정하지 않지만, 웨이퍼 가공용 테이프(10)의 확장 공정에서 인발하기 쉽고 또한 파단하지 않을 만큼의 충분한 강도를 갖는 두께로서, 50~200㎛ 정도가 좋고, 100㎛~150㎛가 보다 바람직하다.
복수층의 기재필름(11)의 제조 방법으로서는 종래 공지의 압출법, 라미네이트법 등을 사용할 수 있다. 라미네이트법을 이용하는 경우에는, 층 사이에 접착제를 개재시켜도 좋다. 접착제로서는 종래 공지의 접착제를 사용할 수 있다.
<점착제층>
점착제층(12)은 기재필름(11)에 점착제 조성물을 코팅하여 형성할 수 있다.
본 발명의 웨이퍼 가공용 테이프(10)를 구성하는 점착제층(12)은, 다이싱시에 있어서 접착제층(13)과의 박리를 발생하지 않고, 칩 비산 등의 불량을 발생하지 않을 정도의 유지성이나, 픽업시에 있어서 접착제층(13)과의 박리가 용이해지는 특성을 갖는 것이라면 좋다. 구체적으로는, 점착제층(12)의 기재필름(11) 측의 표면으로부터 두께 1㎛의 영역의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼과, 점착제층(12)의 기재필름(11) 측과는 반대측의 표면으로부터 두께 1㎛의 영역의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼을 비교했을 때의 적중률이 95% 이하이다.
점착제층(12)의 기재필름 근방면과, 기재필름(11)과는 반대측 근방면의 적외선 흡수 분광계에 의한 적중률이 95% 이하이기 때문에, 기재필름 층(11) 측의 점착제층(12)의 성질과, 접착제층(13) 측의 점착제층(12)의 성질이 다르고, 기재필름 층(11) 측의 점착제층(12)은 기재와의 밀착성이 좋으며, 접착제층(13) 측의 점착제층(12)은 방사선 경화 전에는 접착제층(13)과의 밀착성이 뛰어나고, 칩으로 분할할 때 접착제층(13)과 점착제층(12)의 계면에서의 어긋남이 발생할 일이 없다. 또한, 방사선 경화 후에는 박리성이 저하하여 픽업성이 뛰어날 뿐만 아니라, 블레이드 다이싱시에는, 상이한 성질의 점착제로 구성되어 있기 때문에, 그들의 응집력이 작아지고, 접착제층(13)도 포함한 절삭 부스러기 자체가 취약해진다. 이에 따라 단부에서 접착제층(13)에 부착된 절삭 부스러기가 취약해지기 때문에, 픽업 공정시에 과도한 힘이 가해지지 않고, 블레이드 다이싱 공정에서 양호한 픽업 성능을 갖는다. 또한, 여기서 말하는 근방이라 함은 표면에서 깊이 1㎛ 이내의 범위를 나타낸다. 또한, 적외선 스펙트럼의 적중률은 70% 이상인 것이 바람직하다. 70% 미만이라도 문제없지만, 70% 이상이면, 점착제끼리의 밀착성이 더욱 양호해지고, 다이싱이나 픽업시에 층간 박리가 발생하기 어렵게 된다.
점착제층(12)의 적외선 흡수 분석은, FT-IR의 ATR법(Attenuated Total Reflection, 감쇠전반사법)에 의해 행해진다. 점착제층(12)의 단면을 노출시켜, 기재필름(11) 측의 표면으로부터 두께 1㎛의 영역의 적외선 스펙트럼(기재측 스펙트럼)을 얻는다.
또한, 점착제층(12)의 기재필름(11) 측과는 반대측의 표면으로부터 두께 1㎛의 영역의 적외선 스펙트럼(접착층측 스펙트럼)을 얻는다. 이들 두 개의 적외선 스펙트럼을 비교하여, 적중률을 산출한다. 이러한 미소 영역의 측정은, 적외선 현미경과 ATR법을 조합한 현미(顯微) ATR법에 의해 행해지는 것이 바람직하다.
또한, 적중률의 산출은 상관 관계법을 이용한다. 구체적으로는, 4000~650cm-1의 적외선 스펙트럼(세로축: 강도, 가로축: 주파수)의 그래프에 있어서의, 각 주파수에서의 스펙트럼의 기울기에 대해, 기재측 스펙트럼의 기울기와 접착층측 스펙트럼의 기울기로 상관 계수를 구하는 방법에 의해 얻을 수 있다.
본 발명에 있어서, FT-IR의 ATR법은, 통상의 고체 시료의 표면 분석에 이용되는 ATR법에 따라 행할 수 있으며, 예를 들어 니콜렛(Nicolet)사의 NEXUS470 등의 ATR법 모드를 이용하여 행할 수 있다. 상세하게는, 각각 사용 셀: ZnSe 프리즘, 스캔 횟수: 100회, 입사각: 45도, 기준 라인: 4000cm-1과 650cm-1을 잇는 직선으로 한다. 또한, ATR법에서의 측정 시료에의 측정 파장의 진입 깊이 d는 아래의 수식 1에서 구해지고, 측정 시료의 굴절률 n2에 의해 달라지지만, 통상의 아크릴계 점착제 등에서는 1.5로 근사(近似)할 수 있다. 따라서, 각 입사광의 시료 진입량 d는 측정 시료 간에 동등하다고 근사할 수 있다. 또한, 시료의 굴절률은 아베 굴절계 등을 이용하여 측정할 수 있으며, 측정 시료의 굴절률 n2가 1.5보다 크게 다른 경우는 진입 깊이 d가 굴절률 1.5와 동등한 깊이로 되도록 흡수 강도를 보정한다.
진입 깊이 d = λ/(2π(sin2 θ - (n2/n1)2)1 / 2) … 수식 (１）
여기서, λ는 ATR 결정 중에서의 측정 파장, θ는 입사각, ｎ2는 측정 시료의 굴절률, n1은 ATR 결정의 굴절률(ZnSe의 경우, 2.4)을 나타낸다.
본 발명의 웨이퍼 가공용 테이프에 있어서, 점착제층(12)을 구성하는 점착제 조성물의 구성은 특별히 한정되지 않지만, 다이싱 후의 픽업성을 향상시키기 위해, 에너지선 경화성의 것이 바람직하고, 경화 후에 접착제층(13)과의 박리가 용이해지는 재료인 것이 바람직하다. 구체적으로는, 점착제 조성물 중에, 베이스 수지로서 탄소수가 6~12의 알킬 사슬을 갖는 (메타)아크릴레이트를 60몰% 이상 함유하고, 또한 요오드가 5~30의 에너지선 경화성 탄소-탄소 이중 결합을 갖는 중합체 (A)를 갖는 것이 바람직하게 예시된다. 또한, 여기서, 에너지선이라 함은, 자외선과 같은 광선 또는 전자선 등의 전리성(電離性) 방사선을 말한다.
이러한 중합체 (A)에 있어서, 에너지선 경화성 탄소-탄소 이중 결합의 바람직한 도입량은 요오드가로 5~30, 더욱 바람직하게는 10~30이다. 이것은, 중합체 (A) 그 자체에 안정성이 있고, 제조가 용이해지기 때문이다. 또한, 요오드가가 5 미만인 경우에는 에너지선 조사 후의 점착력의 저감 효과를 충분히 얻을 수 없는 경우가 있고, 요오드가가 30보다 큰 경우에는 에너지선 조사 후의 점착제의 유동성이 불충분하게 되어, 웨이퍼 가공용 테이프(10)의 확장 후에 있어서의 칩의 간극을 충분히 얻을 수 없게 되고, 픽업시에 각 칩의 화상 인식이 곤란해지는 경우가 있다.
또한, 중합체 (A)는 유리 전이 온도가 -70℃~15℃인 것이 바람직하고, -66℃~-28℃인 것이 보다 바람직하다. 유리 전이 온도가 -70℃ 이상이면 에너지선 조사에 수반하는 열에 대한 내열성이 충분하고, 15℃ 이하이면 표면 상태가 거친 웨이퍼에 있어서의 다이싱 후의 칩의 비산 방지 효과가 충분히 얻어진다.
상기 중합체 (A)는 어떠한 방식으로 제조된 것이라도 좋지만, 예를 들면, 아크릴계 공중합체와 에너지선 경화성 탄소-탄소 이중 결합을 갖는 화합물을 혼합하여 얻어지는 것이나, 관능기를 갖는 아크릴계 공중합체 또는 관능기를 갖는 메타크릴계 공중합체 (A1)과, 그 관능기와 반응할 수 있는 관능기를 가지며, 또한 에너지선 경화성 탄소-탄소 이중 결합을 갖는 화합물 (A2)를 반응시켜 얻어지는 것이 사용될 수 있다.
이 중, 상기 관능기를 갖는 메타크릴계 공중합체 (A1)으로서는 아크릴산 알킬 에스테르 또는 메타크릴산 알킬 에스테르 등의 탄소-탄소 이중 결합을 갖는 단량체 (A1-1)과, 탄소-탄소 이중 결합을 가지며 또한 관능기를 갖는 단량체 (A1-2)를 공중합시켜 얻어지는 것이 예시된다. 단량체 (A1-1)으로서는 탄소수가 6 ~ 12의 알킬 사슬을 갖는 헥실 아크릴레이트, n-옥틸 아크릴레이트, 이소옥틸 아크릴레이트, 2-에틸 헥실 아크릴레이트, 도데실 아크릴레이트, 데실 아크릴레이트, 라우릴 아크릴레이트 또는 알킬 사슬의 탄소수가 5 이하의 단량체인, 펜틸 아크릴레이트, n-부틸 아크릴레이트, 이소부틸 아크릴레이트, 에틸 아크릴레이트, 메틸 아크릴레이트 또는 이들과 동일한 메타크릴레이트 등을 열거할 수 있다.
또한, 단량체 (A1-1)에서 알킬 사슬의 탄소수가 6보다 작은 성분이 많으면, 점착제층과 접착제층의 박리력이 커져 버려, 픽업 공정에서 칩 파손 등의 이상이 생기는 경우가 있다. 또한, 탄소수가 12보다도 큰 성분이 많으면, 실온에서 고체로 되기 쉬우므로, 가공성이 부족하고, 점착제층과 접착제층의 충분한 접착력을 얻을 수 없으며, 계면에서의 어긋남이 발생하여 접착제층의 분단에 있어서 이상이 생기는 경우가 있다.
더욱이, 단량체 (A1-1)로서, 알킬 사슬의 탄소수가 큰 단량체를 사용할수록 유리 전이 온도는 낮아지므로, 적절히 선택하는 것에 의해, 원하는 유리 전이 온도를 갖는 점착제 조성물을 조제할 수 있다. 또한, 유리 전이 온도 외에, 상용성 등의 각종 성능을 높이는 목적으로 초산 비닐, 스티렌, 아크릴로니트릴 등의 탄소-탄소 이중 결합을 갖는 저분자 화합물을 배합하는 것도 가능하다. 그 경우, 이들 저분자 화합물은 단량체 (A1-1)의 총 질량의 5 질량% 이하의 범위 내에서 배합하는 것으로 한다.
한편, 단량체 (A1-2)가 갖는 관능기로서는, 카르복실기, 수산기, 아미노기, 환상 산무수기, 에폭시기, 이소시아네이트기 등을 들 수 있으며, 단량체 (A1-2)의 구체예로서는, 아크릴산, 메타크릴산, 경피산, 이타콘산, 푸마르산, 프탈산, 2-히드 록시알킬 아크릴레이트류, 2-히드록시알킬 메타크릴레이트류, 글리콜 모노아크릴레이트류, 글리콜 모노메타크릴레이트류, N-메틸올 아크릴아미드, N-메틸올 메타크릴아미드, 알릴 알코올, N-알킬아미노에틸 아크릴레이트류, N-알킬아미노에틸 메타크릴레이트류, 아크릴아미드류, 메타크릴아미드류, 무수 말레인산, 무수 이타콘산, 무수 푸마르산, 무수 프탈산, 글리시딜 아크릴레이트, 글리시딜 메타크릴레이트, 알릴 글리시딜 에테르 등을 열거할 수 있다.
더욱이, 화합물 (A2)에 있어서, 사용되는 관능기로서는, 화합물 (A1)이 갖는 관능기가, 카르복실기 또는 환상 산무수기인 경우에는 수산기, 에폭시기, 이소시아네이트기 등을 들 수 있고, 수산기인 경우에는 환상 산무수기, 이소시아네이트기 등을 들 수 있으며, 아미노기인 경우에는 에폭시기, 이소시아네이트기 등을 들 수 있고, 에폭시기인 경우에는 카르복실기, 환상 산무수기, 아미노기 등을 들 수 있으며, 구체예로서는 단량체 (A1-2)의 구체예에서 열거한 것과 동일한 것을 열거할 수 있다. 또한, 화합물 (A2)로서, 폴리이소시아네이트 화합물의 이소시아네이트기의 일부를 수산기 또는 카르복실기 및 에너지선 경화성 탄소-탄소 이중 결합을 갖는 단량체로 우레탄화한 것을 사용할 수도 있다.
또한, 화합물 (A1)과 화합물 (A2)의 반응에 있어서, 미반응 관능기를 남김으로써, 산가 또는 수산기가 등의 특성에 관하여 원하는 것을 제조할 수 있다. 중합체 (A)의 수산기가가 5 ~ 100이 되도록 OH기를 남기면, 에너지선 조사 후의 점착력을 감소시킴으로써 픽업 실수의 위험성을 더욱 저감할 수가 있다.
또한, 중합체 (A)의 산가가 0.5~30이 되도록 COOH기를 남기면, 본 발명의 웨이퍼 가공용 테이프를 확장시킨 후의 점착제층의 복원 후의 개선 효과를 얻을 수 있어 바람직하다. 여기서, 중합체 (A)의 수산기가가 너무 낮으면 에너지선 조사 후의 점착력의 저감 효과가 충분하지 않고, 너무 높으면 에너지선 조사 후의 점착제의 유동성을 해치는 경향이 있다. 또한, 산가가 너무 낮으면 테이프 복원성의 개선 효과가 충분하지 않고, 너무 높으면 점착제의 유동성을 해치는 경향이 있다.
상기 중합체 (A)의 합성에 있어서, 반응을 용액 중합으로 행할 경우의 유기 용제로서는, 케톤계, 에스테르계, 알코올계, 방향족계의 것을 사용할 수 있지만, 그 중에서도 톨루엔, 초산 에틸, 이소프로필 알코올, 벤젠 메틸 셀로솔브, 에틸 셀로솔브, 아세톤, 메틸 에틸 케톤 등의 일반적으로 아크릴계 중합체의 양(良)용매로서, 비점 60~120℃의 용제가 바람직하고, 중합 개시제로서는, α,α'-아조비스 이소부틸로니트릴 등의 아조비스계, 벤조일 퍼옥사이드 등의 유기 과산화물계 등의 라디칼 발생제를 통상 사용한다. 이 때, 필요에 따라 촉매, 중합 금지제를 병용할 수 있으며, 중합 온도 및 중합 시간을 조절함으로써 원하는 분자량의 중합체 (A)를 얻을 수 있다. 또한, 분자량을 조절하는 것에 관해서는 메르캅탄, 사염화탄소계의 용제를 이용하는 것이 바람직하다. 또한, 이 반응은 용액 중합에 한정되는 것이 아니라, 괴상(塊狀) 중합, 현탁 중합 등의 다른 방법으로도 무방하다.
이상과 같이 하여 중합체 (A)를 얻을 수 있지만, 본 발명에 있어서, 중합체 (A)의 분자량은 30만~200만 정도가 바람직하다. 30만 미만에서는, 응집력이 작아져서, 확장시에 접착제층과의 계면에서의 어긋남이 발생하기 쉬워지고, 접착제층에 충분한 인장력이 전달되지 않으며, 접착제층의 분할이 불충분하게 되는 경우가 있다. 이 어긋남을 최대한 방지하기 위해서는 분자량이 30만 이상인 것이 바람직하다. 또한, 분자량이 200만을 넘으면, 합성시 및 코팅시에 겔화될 가능성이 있다. 또한, 본 발명에서의 분자량이라 함은 폴리스티렌 환산의 질량 평균 분자량이다.
또한, 본 발명의 웨이퍼 가공용 테이프(10)에 있어서, 점착제층(12)을 구성하는 수지 조성물은, 중합체 (A) 이외에, 또한 가교제로서 작용하는 화합물 (B)를 가지고 있어도 좋다. 구체적으로는, 폴리이소시아네이트류, 멜라민·포름알데히드 수지 및 에폭시 수지로부터 선택되는 적어도 1종의 화합물이다. 이들은 단독 또는 2종류 이상을 조합하여 사용할 수 있다. 이 화합물 (B)는 중합체 (A) 또는 기재필름과 반응하여, 그 결과로 생기는 가교 구조에 의해, 점착제 조성물 코팅 후에 중합체 (A)와 (B)를 주성분으로 한 점착제의 응집력을 향상시킬 수 있다.
폴리이소시아네이트류로서는 특별히 제한이 없고, 예를 들면, 4,4'-디페닐메탄 디이소시아네이트, 톨릴렌 디이소시아네이트, 크실릴렌 디이소시아네이트, 4,4'-디페닐에테르 디이소시아네이트, 4,4'-[2,2-비스(4-페녹시페닐)프로판] 디이소시아네이트 등의 방향족 이소시아네이트, 헥사메틸렌 디이소시아네이트, 2,2,4-트리메틸-헥사메틸렌 디이소시아네이트, 이소포론 디이소시아네이트, 4,4'-디시클로헥실메탄 디이소시아네이트, 2,4'-디시클로헥실메탄 디이소시아네이트, 리신 디이소시아네이트, 리신 트리이소시아네이트 등을 들 수 있으며, 구체적으로는 코로네이트 L(일본 폴리우레탄 주식회사 제품, 상품명) 등을 이용할 수 있다. 멜라민·포름알데히드 수지로서는, 구체적으로는 니카랙 MX-45(산와 케미칼 주식회사 제품, 상품명), 메란(히타치 화성공업 주식회사 제품, 상품명) 등을 이용할 수 있다. 에폭시 수지로서는 테트라드(TETRAD)-X(미쓰비시 화학 주식회사 제품, 상품명) 등을 이용할 수 있다. 본 발명에서는 특히 폴리이소시아네이트류를 이용하는 것이 바람직하다.
화합물 (B)의 첨가량으로서는 중합체 (A) 100 질량부에 대하여 0.1~10질량부, 바람직하게는 0.5~5질량부의 배합비가 되도록 선택한다. 이 범위 내에서 선택함으로써, 적절한 응집력으로 할 수가 있고, 급격히 가교 반응이 진행하는 일이 없기 때문에, 점착제의 배합이나 도포 등의 작업성이 양호하게 된다.
또한, 본 발명에 있어서, 점착제층(12)에는 광중합 개시제 (C)가 포함되어있는 것이 바람직하다. 점착제층(12)에 포함되는 광중합 개시제 (C)에 특히 제한은 없고, 종래 알려져 있는 것을 사용할 수 있다. 예를 들면, 벤조페논, 4,4'-디메틸 아미노벤조페논, 4,4'-디에틸 아미노벤조페논, 4,4'-디클로로 벤조페논 등의 벤조페논류, 아세토페논, 디에톡시 아세토페논 등의 아세토페논류, 2-에틸 안트라퀴논, t-부틸 안트라퀴논 등의 안트라퀴논류, 2-클로로 티옥산톤, 벤조인 에틸 에테르, 벤조인 이소프로필 에테르, 벤질, 2,4,5-트리아릴 이미다졸 이량체(로핀 이량체), 아크리딘계 화합물 등을 들 수 있으며, 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 광중합 개시제 (C)의 첨가량으로서는 중합체 (A) 100 질량부에 대하여 0.1~10 질량부로 하는 것이 바람직하고, 0.5~5 질량부로 하는 것이 보다 바람직하다.
더욱이, 본 발명에 사용되는 에너지선 경화성 점착제에는 필요에 따라 점착 부여제, 점착 조제제, 계면 활성제 등, 또는 기타 개질제 등을 배합할 수 있다. 또한, 무기 화합물 필러를 적절히 첨가해도 좋다.
점착제층(12)의 두께는 1.3~16㎛가 바람직하고, 더욱 바람직하게는 1.5~15㎛, 보다 바람직하게는 2~10㎛이다. 또한, 점착제층(12)은 복수의 층이 적층된 구성이어도 좋다.
<접착제층>
본 발명의 웨이퍼 가공용 테이프에서는, 접착제층(13)은 웨이퍼가 접합되고, 다이싱된 후, 칩을 픽업했을 때에, 점착제층(12)에서 박리하여 칩에 부착하는 것이다. 그리고, 칩을 기판이나 리드 프레임에 고정할 때의 접착제로서 사용되는 것이다. 접착제층(13)은 특별히 한정되는 것은 아니지만, 웨이퍼에 일반적으로 사용되는 필름형 접착제이면 좋고, 아크릴계 점접착제, 에폭시/페놀 수지/아크릴 수지의 블렌드계 점접착제 등이 바람직하다. 그 두께는 적절히 설정해도 좋으나, 5~150㎛ 정도가 바람직하다.
본 발명의 웨이퍼 가공용 테이프(10)에 있어서, 접착제층(13)은 미리 필름화된 것(이하, 접착 필름이라 함)을 기재필름(11) 상에 직접 또는 간접적으로 라미네이트하여 형성해도 좋다. 라미네이트시의 온도는 10~100℃의 범위로 하고, 0.01~10N/m의 선압(線壓)을 거는 것이 바람직하다. 또한, 이러한 접착 필름은 세퍼레이터 상에 접착제층(13)이 형성된 것이어도 좋고, 그 경우 라미네이트 후에 세퍼레이터를 박리하여도 좋거나, 또는 그대로 웨이퍼 가공용 테이프(10)의 커버 필름으로서 사용하고, 웨이퍼를 접합할 때 박리해도 좋다.
상기 접착 필름은 점착제층(12)의 전체면에 적층하여도 좋지만, 미리 접합되는 웨이퍼에 따른 형상으로 절단된(프리 커팅된) 접착 필름을 점착제층(12)에 적층하여도 좋다. 이와 같이, 웨이퍼에 따른 접착 필름을 적층한 경우, 도 3에 도시한 바와 같이, 웨이퍼 W가 접합되는 부분에는 접착제층(13)이 있고, 링 프레임(20)이 접합되는 부분에는 접착제층(13)이 없이 점착제층(12)만이 존재한다. 일반적으로, 접착제층(13)은 피착체와 박리하기 어렵기 때문에, 프리 커팅된 접착 필름을 사용함으로써, 링 프레임(20)은 점착제층(12)과 접합할 수 있고, 사용 후의 테이프 박리시에 링 프레임(20)에 접착제 찌꺼기를 생기게 하기 어렵다는 효과를 얻을 수 있다.
<용도>
본 발명의 웨이퍼 가공용 테이프(10)는 적어도 확장에 의해 접착제층(13)을 분단하는 확장 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것이다. 따라서, 그 밖의 공정이나 공정의 순서 등은 특별히 한정되지 않는다. 예를 들면, 이하의 반도체 장치의 제조 방법 (A) ~ (E)에서 적합하게 사용할 수 있다.
반도체 장치의 제조 방법 (A)
(a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
(b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
(c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
(d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
(e) 상기 웨이퍼의 분단 라인을 따라 레이저 광을 조사하여 상기 웨이퍼 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과,
(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 웨이퍼와 상기 웨이퍼 가공용 테이프의 상기 접착제층을 분단 라인을 따라 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
(h) 상기 접착제층이 붙은 상기 칩을 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
을 포함하는 반도체 장치의 제조 방법.
반도체 장치의 제조 방법 (B)
(a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
(b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
(c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
(d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
(e) 상기 웨이퍼 표면의 분단 라인을 따라 레이저 광을 조사하여 상기 웨이퍼를 칩으로 분단하는 공정과,
(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
(h) 상기 접착제층이 붙은 상기 칩을 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
을 포함하는 반도체 장치의 제조 방법.
반도체 장치의 제조 방법 (C)
(a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
(b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
(c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
(d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
(e) 다이싱 블레이드를 이용하여 상기 웨이퍼를 분단 라인을 따라 절삭하여 칩으로 분단하는 공정과,
(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
(h) 상기 접착제층이 붙은 상기 칩을 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
을 포함하는 반도체 장치의 제조 방법.
반도체 장치의 제조 방법 (D)
(a) 회로 패턴이 형성된 웨이퍼를 다이싱 블레이드를 이용하여 분단 예정 라인을 따라 상기 웨이퍼의 두께 미만의 깊이까지 절삭하는 공정과,
(b) 상기 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
(c) 상기 웨이퍼 이면을 연삭하여 칩으로 분단하는 백 그라인드 공정과,
(d) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 칩으로 분단된 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
(e) 상기 칩으로 분단된 상기 웨이퍼 표면에서 표면 보호 테이프를 박리하는 공정과,
(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
(h) 접착제층이 붙은 상기 칩을 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
을 포함하는 반도체 장치의 제조 방법.
반도체 장치의 제조 방법 (E)
(a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
(b) 상기 웨이퍼의 분단 라인을 따라 레이저 광을 조사하여 상기 웨이퍼 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과,
(c) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
(d) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
(e) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
(f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 웨이퍼와 상기 웨이퍼 가공용 테이프의 상기 접착제층을 분단 라인을 따라 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
(g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
(h) 상기 접착제층이 붙은 상기 칩을 상기 웨이퍼 가공용 테이프 점착제층에서 픽업하는 공정
을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
<사용 방법>
본 발명의 웨이퍼 가공용 테이프(10)를 상기 반도체 장치의 제조 방법 (A)에 적용한 경우의 테이프의 사용 방법에 대해, 도 2 내지 도 5를 참조하여 설명한다. 먼저, 도 2에 도시한 바와 같이, 회로 패턴이 형성된 웨이퍼 W의 표면에, 자외선 경화성 성분을 점착제에 포함하는, 회로 패턴 보호용의 표면 보호 테이프(14)를 접합하고, 웨이퍼 W의 이면을 연삭하는 백 그라인드 공정을 실시한다.
백 그라인드 공정의 종료 후, 도 3에 도시한 바와 같이, 웨이퍼 마운터의 히터 테이블(25) 상에, 표면 측을 아래로 하여 웨이퍼 W를 적재 배치한 후, 웨이퍼 W의 이면에 웨이퍼 가공용 테이프(10)를 접합한다. 여기에서 사용하는 웨이퍼 가공용 테이프(10)는, 접합하는 웨이퍼 W에 따른 형상으로 미리 절단(프리 커팅)된 접착 필름을 적층한 것이며, 웨이퍼 W와 접합하는 면에서는, 접착제층(13)이 노출된 영역의 주위에 점착제층(12)이 노출되어 있다. 이 웨이퍼 가공용 테이프(10)의 접착제층(13)이 노출된 부분과 웨이퍼 W의 이면을 접합시키는 동시에, 접착제층(13)의 주위의 점착제층(12)이 노출된 부분과 링 프레임(20)을 접합시킨다. 이 때, 히터 테이블(25)은 70~80℃로 설정되어 있으며, 이에 의해 가열 접합이 실시된다.
다음에, 웨이퍼 가공용 테이프(10)가 접합된 웨이퍼 W를 히터 테이블(25) 상에서 반출하고, 도 4에 도시한 바와 같이, 웨이퍼 가공용 테이프(10) 측을 아래로 하여 흡착 테이블(26) 위로 적재 배치한다. 그리고, 흡착 테이블(26)에 흡착 고정된 웨이퍼 W의 상방으로부터, 에너지선 광원(27)을 이용하여, 예를 들면 1000mJ/cm2의 자외선을 표면 보호 테이프(14)의 기재면 측에 조사하고, 표면 보호 테이프(14)의 웨이퍼 W에 대한 접착력을 저하시켜, 웨이퍼 W의 표면에서 표면 보호 테이프(14)를 박리한다.
다음에, 도 5에 도시한 바와 같이, 분단 라인을 따라, 웨이퍼 W의 분할 예정 부분에 레이저 광 L을 조사하여, 웨이퍼 W의 내부에 다광자 흡수에 의한 개질 영역(32)을 형성한다.
다음에, 도 6의 (a)에 도시한 바와 같이, 웨이퍼 W 및 링 프레임(20)이 접합된 웨이퍼 가공용 테이프(10)를, 기재필름(11) 측을 아래로 하여, 확장 장치의 스테이지(21) 상에 적재 배치한다.
다음에, 도 6의 (b)에 도시한 바와 같이, 링 프레임(20)을 고정한 상태에서, 확장 장치의 중공 원통 형상의 푸쉬업 부재(22)를 A 방향으로 상승시켜, 웨이퍼 가공용 테이프(10)를 확장(익스팬드)한다. 확장 조건으로서는, 확장 속도가 예를 들어 5~500mm/sec이며, 확장량(푸쉬업량)이 예를 들어 5~25mm이다. 이와 같이 웨이퍼 가공용 테이프(10)가 웨이퍼 W의 지름 방향으로 인발됨으로써, 웨이퍼 W가 상기 개질 영역(32)을 기점으로 하여 칩(34) 단위로 분단된다. 이 때, 접착제층(13)은 웨이퍼 W의 이면에 접착되어 있는 부분에서는 확장에 의한 연신(변형)이 억제되어 파단은 일어나지 않지만, 칩(34) 사이의 위치에서는 테이프의 확장에 의한 장력이 집중하여 파단한다. 따라서, 도 6의 (c)에 도시한 바와 같이, 웨이퍼 W와 함께 접착제층(13)도 분단되게 된다. 이에 따라, 접착제층(13)이 붙은 복수의 칩(34)을 얻을 수 있다.
다음에, 도 7에 도시한 바와 같이, 푸쉬업 부재(22)를 원래 위치로 되돌리고, 앞의 확장 공정에서 발생한 웨이퍼 가공용 테이프(10)의 처짐을 제거하여, 칩(34)의 간격을 안정적으로 유지하기 위한 공정을 행한다. 이 공정에서는 예를 들어, 웨이퍼 가공용 테이프(10)에서의 칩(34)이 존재하는 영역과, 링 프레임(20) 사이의 원환 형상의 가열 수축 영역(28)에 온풍 노즐(29)을 이용하여 90~120℃의 온풍을 쪼여서 기재필름(11)을 가열 수축시켜, 웨이퍼 가공용 테이프(10)를 긴장시킨다. 그 후, 점착제층(12)에 에너지선 경화 처리 또는 열 경화 처리 등을 실시하여, 점착제층(12)의 접착제층(13)에 대한 점착력을 약하게 한 후, 기재필름(11) 측에서 핀으로 칩(34)을 밀어올려, 칩(34)과 접착제층(13)을 점착제층 (12)에서 박리시켜, 칩(34)을 픽업한다.
실시예
다음에, 본 발명의 효과를 더욱 명확하게 하기 위해, 실시예 및 비교예에 대해 상세하게 설명하지만, 본 발명은 이러한 실시예에 한정되는 것은 아니다.
[웨이퍼 가공용 테이프의 제작]
(1) 기재필름의 제작
라디칼 중합법에 의해 합성된 에틸렌-메타아크릴산-메타아크릴산 에틸(질량비 7.5:1.4:1.1) 삼원 공중합체의 아연 아이오노머(밀도 0.93g/cm3, 아연 이온 함유량 5 질량%, 염소 함유량 1 질량% 미만, 비캣 연화점 55℃, 융점 85℃)의 수지 비드를 140℃에서 용융하고, 압출기를 이용하여 두께 100㎛의 길다란 필름 형상으로 성형하여 기재필름을 제작했다.
(2) 아크릴계 공중합체의 제조
(a-1)
관능기를 갖는 아크릴계 공중합체 (A1)으로서, 2-에틸헥실 아크릴레이트, 2-히드록시에틸 아크릴레이트 및 아크릴산으로 이루어지며 질량 평균 분자량 80만의 공중합체를 제조하였다. 다음에, 요오드가가 20이 되도록, 에너지선 경화성 탄소-탄소 이중 결합을 갖는 화합물 (A2)로서, 2-이소시아네이토에틸 메타크릴레이트를 첨가하여, 유리 전이 온도 -60℃, 수산기가 30mgKOH/g, 산가 5mgKOH/g의 아크릴계 공중합체 (a-1)를 제조하였다.
(a-2)
관능기를 갖는 아크릴계 공중합체 (A1)으로서, n-부틸 아크릴레이트, 2-히드 록시에틸 아크릴레이트 및 아크릴산으로 이루어지며, 질량 평균 분자량 70만, 유리 전이 온도 -70℃, 수산기가 20mgKOH/g, 산가 3mgKOH/g의 아크릴계 공중합체 (a-2)를 제조하였다.
(a-3)
관능기를 갖는 아크릴계 공중합체 (A1)으로서, 라우릴 아크릴레이트, 2-히드 록시에틸 아크릴레이트 및 아크릴산으로 이루어지며 질량 평균 분자량 80만의 공중합체를 제조하였다. 다음에, 요오드가가 20이 되도록, 에너지선 경화성 탄소-탄소 이중 결합을 갖는 화합물 (A2)로서, 2-이소시아네이토에틸 메타크릴레이트를 첨가하여, 유리 전이 온도 5℃, 수산기가 50mgKOH/g, 산가 6mgKOH/g의 아크릴계 공중합체 (a-3)를 제조하였다.
(a-4)
관능기를 갖는 아크릴계 공중합체 (A1)으로서, 라우릴 아크릴레이트, 2-히드 록시에틸 아크릴레이트 및 아크릴산으로 이루어지며, 질량 평균 분자량 80만, 유리 전이 온도 -10℃, 수산기가 30mgKOH/g 산가 3mgKOH/g의 아크릴계 공중합체 (a-4)를 제조하였다.
(3) 접착제 조성물의 제조
(d-1)
에폭시 수지 「YDCN-703」(동도 화성 주식회사 제품, 상품명, 크레졸 노볼락형 에폭시 수지, 에폭시 당량 210) 30 질량부와, 에폭시 수지의 경화제로서의 페놀 수지 「미렉스 XLC-LL」(미쓰이 화학 주식회사 제품, 상품명, 페놀 수지) 25 질량부와, 실란 커플링제인 「A-1160」(일본 유니카 주식회사 제품, 상품명) 1.8 질량부, 및 「A-189」(일본 유니카 주식회사 제품, 상품명) 1.0 질량부와, 실리카 필러(입자)인 「아에로실 R972」(일본 아에로실 주식회사 제품, 상품명, 평균 입경: 0.016㎛, 비표면적 120m2/g) 22.2 질량부로 이루어지는 조성물에, 시클로헥사논을 첨가하고, 교반 혼합하고 나서 비드 밀을 사용하여 더욱 90분 혼련했다.
이것에 글리시딜 아크릴레이트 또는 글리시딜 메타크릴레이트에 유래하는 단량체 단위를 3 질량% 함유하는 아크릴 고무(고분자량 성분)인 「HTR-860P-3」(나가세 켐텍스 주식회사 제품, 상품명, 질량 평균 분자량 80만) 200 질량부, 및 경화 촉진제로서의 「큐어졸 2PZ-CN」(시코쿠 화성 공업 주식회사 제품, 상품명, 1-시아노에틸-2-페닐 이미다졸) 0.01 질량부를 첨가하고, 교반 혼합하여 접착제 조성물 (d-1)을 얻었다.
<실시예 1>
아크릴계 공중합체 (a-1) 100 질량부에 대하여, 폴리이소시아네이트로서 코로네이트 L(일본 폴리우레탄사 제품)을 3 질량부 첨가하고, 광중합 개시제로서 이르가큐어-184(일본 시바가이기사 제품)를 3 질량부 첨가한 혼합물을 초산 에틸에 용해시키고, 교반하여 점착제 조성물 1을 제조하였다.
다음에, 아크릴계 공중합체 (a-2) 100 질량부에 대하여, 폴리이소시아네이트로서 코로네이트 L(일본 폴리우레탄사 제품)을 6 질량부 첨가한 혼합물을 초산 에틸에 용해시키고, 교반하여 점착제 조성물 2를 제조하였다.
다음에, 이형 처리한 폴리에틸렌-테레프탈레이트 필름으로 이루어지는 박리 라이너에 이 점착제 조성물 1, 2의 순서로 건조 후의 두께가 각각 5㎛로 합계 10㎛가 되도록 코팅하고, 110℃에서 3분간 건조시킨 후, 기재필름과 접합시켜 기재필름 상에 점착제층이 형성된 점착 시트를 제작하였다.
다음에, 이형 처리한 폴리에틸렌-테레프탈레이트 필름으로 이루어지는 박리 라이너에 접착제 조성물 (d-1)을, 건조 후의 두께가 20㎛가 되도록 코팅하고, 110℃에서 5분간 건조시켜서 박리 라이너 상에 접착제층이 형성된 접착 필름을 제작하였다.
점착 시트를 링 프레임에 대해 개구부를 덮도록 접합시킬 수 있는 바와 같은 도 3 등에 도시한 형상으로 재단했다. 또한, 접착 필름을 웨이퍼 이면을 덮을 수 있는 바와 같은 도 3 등에 도시한 형상으로 재단했다. 그리고, 상기 점착 시트의 점착제층 측과 상기 접착 필름의 접착제층 측을 도 3 등에 도시한 바와 같이 접착 필름의 주위에 점착제층(12)이 노출하는 부분이 형성되도록 접합하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 2>
점착제 조성물 3으로서 아크릴계 공중합체 (a-1) 대신에 아크릴계 공중합체 (a-3)을 사용한 것을 제외하고는, 실시예 1의 점착제 조성물 1과 동일하게 하여 점착제 조성물 3을 제조하였다. 이 점착제 조성물 3을 사용하여, 실시예 1과 동일한 방법에 의해, 점착제 조성물 3, 2의 순서로 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 3>
점착제 조성물 4로서 아크릴계 공중합체 (a-2) 대신에 아크릴계 공중합체 (a-4)를 사용한 것을 제외하고는, 실시예 1의 점착제 조성물 2와 동일하게 하여 점착제 조성물 4를 제조하였다. 이 점착제 조성물 4를 사용하여, 실시예 1과 동일한 방법에 의해, 점착제 조성물 1, 4의 순서로 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 4>
실시예 3에 있어서, 점착제 조성물 1 대신에 점착제 조성물 3을 사용하여, 실시예 1과 동일한 방법에 의해, 점착제 조성물 3, 4의 순서로 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 5>
실시예 1에 있어서, 점착제 조성물 2 대신에 점착제 조성물 3을 사용하여, 실시예 1과 동일한 방법에 의해, 점착제 조성물 1, 3의 순서로 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 6>
실시예 1에 있어서, 각각의 두께 비율을 바꾸지 않고 건조 후의 두께가 15㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 7>
실시예 1에 있어서, 각각의 두께 비율을 바꾸지 않고 건조 후의 두께가 2㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 8>
실시예 1에 있어서, 각각의 두께 비율을 바꾸지 않고 건조 후의 두께가 1.5㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 9>
실시예 1에 있어서, 점착제 조성물 1의 건조 후의 두께가 1㎛, 점착제 조성물 2의 건조 후의 두께가 9㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 10>
실시예 1에 있어서, 점착제 조성물 1의 건조 후의 두께가 2㎛, 점착제 조성물 2의 건조 후의 두께가 8㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 11>
실시예 1에 있어서, 점착제 조성물 1의 건조 후의 두께가 3㎛, 점착제 조성물 2의 건조 후의 두께가 7㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 12>
실시예 1에 있어서, 점착제 조성물 1의 건조 후의 두께가 4㎛, 점착제 조성물 2의 건조 후의 두께가 6㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 13>
실시예 1에 있어서, 점착제 조성물 1의 건조 후의 두께가 0.6㎛, 점착제 조성물 2의 건조 후의 두께가 0.7㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<실시예 14>
실시예 1에 있어서, 점착제 조성물 1의 건조 후의 두께가 9㎛, 점착제 조성물 2의 건조 후의 두께가 7㎛가 되도록 박리 라이너에 코팅하여, 웨이퍼 가공용 테이프를 제작하였다.
<비교예 1>
실시예 1과 동일하게 하여 점착제 조성물 1을 제조하였다. 이 점착제 조성물 1만을 사용하여, 실시예 1과 동일한 방법에 의해, 웨이퍼 가공용 테이프를 제작하였다.
<비교예 2>
실시예 1과 동일하게 하여 점착제 조성물 2를 제조하였다. 이 점착제 조성물 2만을 사용하여, 실시예 1과 동일한 방법에 의해, 웨이퍼 가공용 테이프를 제작하였다.
<비교예 3>
실시예 1과 동일하게 하여 점착제 조성물 1 및 2를 제조하였다. 이 점착제 조성물을 사용하여, 실시예 1과 동일한 방법에 의해, 점착제 조성물 2, 1의 순서로 박리 라이너에 코팅하여 웨이퍼 가공용 테이프를 제작하였다.
[웨이퍼 가공용 테이프의 물성과 평가]
(1) 적외선 흡수 스펙트럼의 측정
실시예 및 비교예에서 얻은 각 웨이퍼 가공용 테이프에 대해, 마이크로톰에 의한 단면 절단에 의해 점착제층을 노출시켜, 기재필름의 근방 및 접착제층 근방의 점착제층의 적외선 흡수 스펙트럼을 측정했다. 이 때, 니콜렛 사의 NEXUS470의 ATR법 모드를 사용하였다. 상세하게는, 각각, 사용 셀: ZnSe 프리즘, 스캔 횟수: 100회, 입사각: 45도, 기준 라인: 4000cm-1과 650cm-1을 잇는 직선으로 했다. (또한, 측정 파장의 진입 깊이 d는 앞서 언급했듯이 통상의 아크릴계 점착제 등에 있어서는 시료간에 동등하다고 근사할 수 있으며, 필요한 경우에는 흡수 강도를 보정하여 동등한 깊이가 되도록 했다.). 얻어진 스펙트럼의 합치율(적중률)을 구하고, 결과를 표 1에 나타내었다.
또한, 적중률의 산출은 상관 관계법을 사용했다. 구체적으로는, 4000~650cm-1의 적외선 스펙트럼(세로축: 강도, 가로축: 주파수)의 그래프에 있어서의, 각 주파수에서의 스펙트럼의 기울기에 대해, 기재측 스펙트럼의 기울기와 접착층측 스펙트럼의 기울기로 상관 계수를 구하였다.
(2) 분단율의 측정
이하에 제시하는 방법에 의해, 상기 실시예 및 상기 비교예의 각 웨이퍼 가공용 테이프에 대해, 상기 반도체 장치의 제조 방법 (A)에 상당하는 아래의 반도체 가공 공정에서의 적합성 시험을 실시했다.
(a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하였다.
(b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정을 행하였다.
(c) 웨이퍼를 70℃로 가열한 상태에서, 상기 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하고, 동시에 웨이퍼 가공용 링 프레임을, 상기 웨이퍼 가공용 테이프의 점착제층이 접착제층과 겹치지 않고 노출된 부분과 접합하였다.
(d) 상기 웨이퍼 표면에서 표면 보호 테이프를 박리했다.
(e) 상기 웨이퍼의 분단 라인을 따라 레이저 광을 조사하여, 상기 웨이퍼의 내부에 다광자 흡수에 의한 개질 영역을 형성했다.
(f) 상기 웨이퍼 가공용 테이프를 10% 확장함으로써, 상기 웨이퍼와 상기 접착제층을 분단 라인을 따라 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻었다.
(g) 상기 웨이퍼 가공용 테이프의 상기 칩과 겹치지 않는 부분(칩이 존재하는 영역과 링 프레임 사이의 원환 형상의 영역)을 120℃로 가열, 수축시킴으로써 (f)의 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지했다.
(h) 접착제층이 붙은 상기 칩을 웨이퍼 가공용 테이프의 점착제층에서 픽업했다.
또한, (f) 공정에서는, 주식회사 디스코 사의 DDS-2300으로, 웨이퍼 가공용 테이프에 접합된 다이싱용 링 프레임을, 주식회사 디스코 사의 DDS-2300의 확장 링에 의해 밀어 내리고, 웨이퍼 가공용 테이프의 웨이퍼 접합 부위 외주의, 웨이퍼에 겹치지 않는 부분을 원형의 푸쉬업 부재로 밀어부침으로써 확장을 실시했다. 또한, (f) 및 (g) 공정의 조건으로서는, 확장 속도 300mm/sec, 확장량(푸쉬업량) 20mm로 했다. 여기서, 확장량이라 함은, 밀어내리기 전과 밀어내린 후의 링 프레임과 푸쉬업 부재의 상대 위치의 변화량을 말한다.
실시예 1~14 및 비교예 1~3의 웨이퍼 가공용 테이프에 대해, 상기의 (f) 공정에서의 접착제층의 분단율을, (g) 공정 직후에 칩 100개의 분단 유무를 관찰함으로써 평가했다. 결과를 표 1에 나타내었다.
(3) 픽업에 대한 평가(1)
스텔스 다이싱법에 의해 분단된 칩에 대한 픽업성의 평가를 행하였다.
(a)~(f)에서의 공정을 거친 후, (g) 공정 후 (h) 공정 전에, 웨이퍼 가공용 테이프의 기재필름에서의, 점접착제층이 적층된 면과는 반대측의 면에 대하여, 메탈 할라이드 고압 수은등에 의해 질소 분위기 하에, 365nm에서 30mW/cm2, 200mJ/cm2의 조건으로 자외선을 조사했다. 그리고, 10.0×10.0mm로 단편화된 칩 100개에 대해, (h) 공정에서 다이스 피커 장치(캐논 머시너리 사의 상품명 CAP-300II)에 의한 픽업 시험을 행하고, 푸쉬업 핀에 의한 푸쉬업 높이 0.3mm에서, 점착제층으로부터 박리된 접착제층이 칩에 유지되어 있는 것을 픽업이 성공한 것으로 하여, 픽업 성공률을 산출하였다. 결과를 표 1에 나타내었다.
(4) 블레이드 다이싱 공정에서의 칩 비산의 평가
(a)~(d)까지의 공정을 거친 후, (e) 공정 대신에 링 프레임에 고정된 반도체 웨이퍼를, 다이싱 장치를 이용하여, 하기의 다이싱 조건으로, 설정된 분할 예정 라인을 따라 풀 커팅했다.
(다이싱 조건 1: 실리콘 웨이퍼 50㎛ 두께)
다이싱 장치: 디스코 사의 상품명 「DFD-340」
블레이드: 디스코 사의 상품명 「27HEEE」
블레이드 회전수: 40000rpm
다이싱 속도: 100mm/sec
다이싱 깊이: 25㎛
커팅 모드: 다운 커팅
다이싱 크기: 1.0×1.0mm
그 때, 100개의 칩에 대해 칩이 비산된 수를 평가했다.
평가 결과를 표 1에 나타내었다.
(5) 픽업성의 평가(2)
블레이드 다이싱법에 의해 분단된 칩에 대한 픽업성의 평가를 행하였다.
(a)~(d)까지의 공정을 거친 후, (e) 공정 대신에 링 프레임에 고정된 반도체 웨이퍼를, 다이싱 장치를 이용하여, 하기의 다이싱 조건으로, 설정된 분할 예정 라인을 따라 풀 커팅했다.
(다이싱 조건 1: 실리콘 웨이퍼 50㎛ 두께)
다이싱 장치: 디스코 사의 상품명 「DFD-340」
블레이드: 디스코 사의 상품명 「27HEEE」
블레이드 회전수: 40000rpm
다이싱 속도: 100mm/sec
다이싱 깊이: 25㎛
커팅 모드: 다운 커팅
다이싱 크기: 10.0×10.0mm
그 후, 웨이퍼 가공용 테이프의 기재필름에서의 점접착제층이 적층된 면과는 반대측의 면에 대하여, 메탈 할라이드 고압 수은등에 의해, 질소 분위기 하에, 365nm에서 30mW/cm2, 200mJ/cm2의 조건으로 자외선을 조사했다. 그리고, 다이싱된 칩 100개에 대해, (h) 공정에서 다이스 피커 장치(캐논 머시너리 사의 상품명 CAP-300II)에 의한 픽업 시험을 행하고, 점착제층에서 박리된 접착제층이 칩에 유지되어 있는 것을 픽업이 성공한 것으로 하여, 픽업 성공률을 산출하였다.
또한, 픽업 성공률이 90% 이상의 것을 합격으로 판정할 수 있다.
　(픽업 조건: 실리콘 웨이퍼 50㎛ 두께)
다이 접합기: 캐논 머시너리 사의 「CAP-300II」
핀 수: 4개
핀의 간격: 9.0×9.0mm
핀 선단 곡률: 0.25mm
핀 푸쉬업량: 0.30mm
핀 푸쉬업 속도: 300mm/min
핀 푸쉬업 유지 시간: 100ms
결과를 표 1에 나타내었다.
[표 1]
Figure 112015088875736-pct00001
표 1에 나타낸 바와 같이, 실시예 1~14의 웨이퍼 가공용 테이프의 점착제층(12)에 있어서, 상기 점착제층의 기재필름 근방면과 접착제층 근방면에서의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼의 적중률이 95% 이하이다. 또한, 실시예 1~14의 접착제층 근방의 점착제층에는, 아크릴계 공중합체 (a-1)을 사용한 점착제 조성물 1이나, 아크릴계 공중합체 (a-3)을 사용한 점착제 조성물 3을 사용하고 있기 때문에, 실시예 1~8의 웨이퍼 가공용 테이프는 분자 중에 방사선 경화성 탄소-탄소 이중 결합을 갖는 화합물 (A)와, 폴리이소시아네이트 류, 멜라민·포름알데히드 수지 및 에폭시 수지로부터 1종 이상 선택되는 화합물 (B)를 함유하고 있는 웨이퍼 가공용 테이프이다.
실시예 1~14의 웨이퍼 가공용 테이프는, 블레이드 다이싱 공정 후의 픽업시에 반도체 칩에 스트레스를 주지 않고, 반도체 칩과 용이하게 박리할 수 있는 동시에, 확장에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성을 가지며, 또한 픽업성이 뛰어난 웨이퍼 가공용 테이프인 것이 명백해졌다.
이에 대해, 비교예 1과 2와 같이, 점착제층을 하나의 점착제 조성물로 구성하면, 적외선 흡수 스펙트럼의 적중률이 100%가 된다. 비교예 1과 2로부터, 점착제층의 기재필름 근방면과 접착제층 근방면의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼의 적중률이 95% 이상인 경우에는, 블레이드 다이싱 공정시에 칩 비산이나 픽업 불량을 일으키는 것으로 밝혀졌다. 또한, 비교예 3의 접착제층 근방의 점착제층에는, 아크릴계 공중합체 (a-2)를 사용한 점착제 조성물 2를 사용하고 있으며, 아크릴계 공중합체 (a-2)는, 분자 중에 방사선 경화성 탄소-탄소 이중 결합을 갖지 않는다. 비교예 3에 따르면, 박리 필름 근방의 점착제층이 분자 중에 방사선 경화성 탄소-탄소 이중 결합을 갖는 화합물 (A)와, 폴리이소시아네이트류, 멜라민·포름알데히드 수지 및 에폭시 수지로부터 1종 이상 선택되는 화합물 (B)를 함유하고 있지 않으면, 기재필름 근방면과 접착제층 근방면의 적외선 흡수 스펙트럼에서의 적중률이 95% 이하로써 분단성이 우수하더라도, 픽업 성공률이 나빠진다는 것이 명백해졌다.
또한, 상기 반도체 장치의 제조 방법 B 내지 D는, 확장 공정에서 이미 개개의 칩으로 분단되어 있는 점을 제외하고, 반도체 장치의 제조 방법 A에서의 확장 공정, 열 수축 공정, 픽업 공정과 동등한 공정을 행하는 것이다. 또한, 상기 반도체 장치의 제조 방법 E는 반도체 장치의 제조 방법 A에 비해, 조기에 레이저 광을 조사하여 개질 영역을 형성하는 공정을 행하는 것이다. 따라서, 실시예 1~14 및 비교예 1~3의 웨이퍼 가공용 테이프(10)를 이용한 경우의 결과는 표 1에 나타내는 결과와 동일한 결과가 되는 것은 분명하고, 반도체 장치의 제조 방법 B 내지 E에서도 본 발명의 웨이퍼 가공용 테이프(10)를 이용하는 것은 분단성, 블레이드 다이싱성, 픽업성의 관점에서 유용하다.
10 : 웨이퍼 가공용 테이프
11 : 기재필름
12 : 점착제층
13 : 접착제층
14 : 표면 보호 테이프
15 : 점착 테이프
20 : 링 프레임
21 : 스테이지
22 : 푸쉬업 부재
25 : 히터 테이블
26 : 흡착 테이블
27 : 에너지선 광원
28 : 가열 수축 영역
29 : 온풍 노즐
32 : 개질 영역
34 : 칩
L : 레이저 광
W : 웨이퍼

Claims (10)

  1. 기재필름의 한쪽 면에 점착제층이 적층되고,
    상기 점착제층의 상기 기재필름 측의 표면으로부터 두께 1㎛의 영역의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼과, 상기 점착제층의 상기 기재필름 측과는 반대측의 표면으로부터 두께 1㎛의 영역의 적외선 흡수 분석에 의한 4000~650cm-1의 적외선 스펙트럼을, 각 주파수에서의 양자의 스펙트럼의 기울기로 상관 계수를 구하는 방법에 의해 얻어지는 적중률이 70% 이상 95% 이하이고,
    상기 기재 필름 측의 표면으로부터 두께 1㎛의 영역의 점착제 층이, (메타)아크릴산 알킬 에스테르와 수산기를 갖는 단량체와 카르복실기를 갖는 단량체와를 중합하여 얻어지는 아크릴계 공중합체와, 폴리이소시아네이트를 함유하고,
    상기 기재필름 측과는 반대측의 표면으로부터 두께 1㎛의 영역의 점착제층이, (메타)아크릴산 알킬 에스테르와 수산기를 갖는 단량체와 카르복실기를 갖는 단량체와를 중합하여 얻어지는 아크릴계 공중합체에 방사선 경화성 탄소-탄소 이중 결합을 갖는 단량체를 반응시킨, 분자 중에 방사선 경화성 탄소-탄소 이중 결합을 갖는 아크릴계 공중합체 (A)와, 폴리이소시아네이트를 함유하는
    것을 특징으로 하는 점착 테이프.
  2. 제1항에 있어서,
    상기 점착제층의 두께가 1.5~15㎛인 것을 특징으로 하는 점착 테이프.
  3. 제1항 또는 제2항에 있어서,
    상기 방사선 경화성 탄소-탄소 이중 결합을 갖는 아크릴계 공중합체 (A)의 요오드가가 0.5~30인 것을 특징으로 하는 점착 테이프.
  4. 제1항 또는 제2항에 있어서,
    상기 방사선 경화성 탄소-탄소 이중 결합을 갖는 아크릴계 공중합체 (A)는, 질량 평균 분자량이 30만~200만인 것을 특징으로 하는 점착 테이프.
  5. 제1항 또는 제2항에 기재된 점착 테이프의 상기 점착제층의, 적어도 웨이퍼의 접합이 예정되는 부분에는 접착제층이 적층되고,
    다이싱 프레임에의 접합이 예정되는 부분에는 상기 접착제층이 적층되지 않는 것을 특징으로 하는 웨이퍼 가공용 테이프.
  6. 제5항에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
    (a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
    (b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
    (c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
    (d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
    (e) 상기 웨이퍼의 분단 라인을 따라 레이저 광을 조사하여, 상기 웨이퍼 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과,
    (f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 웨이퍼와 상기 웨이퍼 가공용 테이프의 상기 접착제층을 분단 라인을 따라 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
    (g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써, 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
    (h) 상기 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 픽업 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제5항에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
    (a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
    (b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
    (c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
    (d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
    (e) 상기 웨이퍼 표면의 분단 라인을 따라 레이저 광을 조사하여, 상기 웨이퍼를 칩으로 분단하는 공정과,
    (f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
    (g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
    (h) 상기 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 픽업 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제5항에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
    (a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
    (b) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
    (c) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
    (d) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
    (e) 다이싱 블레이드를 이용하여 상기 웨이퍼를 분단 라인을 따라 절삭하여, 칩으로 분단하는 공정과,
    (f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
    (g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
    (h) 상기 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 픽업 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제5항에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
    (a) 회로 패턴이 형성된 웨이퍼를, 다이싱 블레이드를 이용하여 분단 예정 라인을 따라 상기 웨이퍼의 두께 미만의 깊이까지 절삭하는 공정과,
    (b) 상기 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
    (c) 상기 웨이퍼 이면을 연삭하여 칩으로 분단하는 백 그라인드 공정과,
    (d) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 칩으로 분단된 상기 웨이퍼 이면에, 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
    (e) 상기 칩으로 분단된 상기 웨이퍼 표면에서 표면 보호 테이프를 박리하는 공정과,
    (f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 접착제층을 상기 칩마다 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
    (g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
    (h) 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 픽업 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제5항에 기재된 웨이퍼 가공용 테이프를 사용하여 반도체 장치를 제조하는 방법으로서,
    (a) 회로 패턴이 형성된 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과,
    (b) 상기 웨이퍼의 분단 라인을 따라 레이저 광을 조사하여, 상기 웨이퍼 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과,
    (c) 상기 웨이퍼 이면을 연삭하는 백 그라인드 공정과,
    (d) 상기 웨이퍼를 70~80℃로 가열한 상태에서, 상기 웨이퍼 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과,
    (e) 상기 웨이퍼 표면에서 상기 표면 보호 테이프를 박리하는 공정과,
    (f) 상기 웨이퍼 가공용 테이프를 확장함으로써, 상기 웨이퍼와 상기 웨이퍼 가공용 테이프의 상기 접착제층을 분단 라인을 따라 분단하고, 상기 접착제층이 붙은 복수의 칩을 얻는 확장 공정과,
    (g) 확장 후의 상기 웨이퍼 가공용 테이프에서, 상기 칩과 겹치지 않는 부분을 가열 수축시킴으로써, 상기 확장 공정에서 발생한 처짐을 제거하고, 상기 칩의 간격을 유지하는 공정과,
    (h) 상기 접착제층이 붙은 상기 칩을, 상기 웨이퍼 가공용 테이프의 점착제층에서 픽업하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020157025115A 2013-03-28 2014-03-27 점착 테이프 및 웨이퍼 가공용 테이프 KR101616680B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-068299 2013-03-28
JP2013068299 2013-03-28
PCT/JP2014/058772 WO2014157471A1 (ja) 2013-03-28 2014-03-27 粘着テープおよびウエハ加工用テープ

Publications (2)

Publication Number Publication Date
KR20150110823A KR20150110823A (ko) 2015-10-02
KR101616680B1 true KR101616680B1 (ko) 2016-04-28

Family

ID=51624433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157025115A KR101616680B1 (ko) 2013-03-28 2014-03-27 점착 테이프 및 웨이퍼 가공용 테이프

Country Status (5)

Country Link
JP (1) JP5731080B2 (ko)
KR (1) KR101616680B1 (ko)
CN (1) CN105143380B (ko)
TW (1) TWI510591B (ko)
WO (1) WO2014157471A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10454470B2 (en) 2018-01-30 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Control buffer circuit and radio frequency switch for dual mode operation

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6445315B2 (ja) * 2014-12-12 2018-12-26 日東電工株式会社 ダイシングシート、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
KR101894690B1 (ko) * 2015-03-24 2018-09-04 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프
JP6456766B2 (ja) * 2015-05-08 2019-01-23 株式会社ディスコ ウエーハの加工方法
JP6422462B2 (ja) * 2016-03-31 2018-11-14 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP6783552B2 (ja) * 2016-05-20 2020-11-11 デクセリアルズ株式会社 接着テープ構造体
TWI638870B (zh) * 2016-10-06 2018-10-21 奇美實業股份有限公司 用以形成作為皮秒雷射加工之保護層的溶液與其製造方法
JP7075893B2 (ja) * 2016-11-29 2022-05-26 リンテック株式会社 両面粘着シートおよび半導体装置の製造方法
JP6814672B2 (ja) * 2017-03-23 2021-01-20 株式会社ディスコ 加工方法
JP6862027B2 (ja) * 2018-01-08 2021-04-21 エムティーアイ カンパニー，リミテッドＭｔｉ Ｃｏ．，Ｌｔｄ． ウェハ加工用保護コーティング剤組成物、及びそれを含む保護コーティング剤
JP7092526B2 (ja) * 2018-03-14 2022-06-28 マクセル株式会社 バックグラインド用粘着テープ
JP7281873B2 (ja) 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7130323B2 (ja) 2018-05-14 2022-09-05 株式会社ディスコ ウェーハの加工方法
JP7060548B2 (ja) * 2019-05-29 2022-04-26 古河電気工業株式会社 ガラス加工用テープ
JP7269095B2 (ja) * 2019-05-29 2023-05-08 古河電気工業株式会社 ガラス加工用テープ
CN114210597B (zh) * 2022-02-22 2022-04-26 深圳市正和兴电子有限公司 一种半导体器件的导电胶推荐方法、系统和可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073930A (ja) 2005-08-11 2007-03-22 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2007305679A (ja) 2006-05-09 2007-11-22 Furukawa Electric Co Ltd:The レーザーダイシング用ダイシングダイボンドシート

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP4947564B2 (ja) * 2000-01-21 2012-06-06 日東電工株式会社 半導体ウエハ加工用粘着シート
JP4087144B2 (ja) * 2001-04-23 2008-05-21 古河電気工業株式会社 レーザーダイシング用粘着テープ
JP4358502B2 (ja) 2002-03-12 2009-11-04 浜松ホトニクス株式会社 半導体基板の切断方法
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP4566527B2 (ja) * 2003-08-08 2010-10-20 日東電工株式会社 再剥離型粘着シート
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
TWI333672B (en) * 2005-03-29 2010-11-21 Furukawa Electric Co Ltd Wafer-dicing adhesive tape and method of producing chips using the same
JP4754278B2 (ja) 2005-06-23 2011-08-24 リンテック株式会社 チップ体の製造方法
JP5259121B2 (ja) * 2007-05-23 2013-08-07 シャープ株式会社 レーザー加工方法を用いた半導体装置の製造方法
JP4934620B2 (ja) * 2008-03-25 2012-05-16 古河電気工業株式会社 ウエハ加工用テープ
JP4718629B2 (ja) * 2008-08-04 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5554118B2 (ja) * 2010-03-31 2014-07-23 古河電気工業株式会社 ウエハ加工用テープ
JP5323779B2 (ja) * 2010-07-26 2013-10-23 古河電気工業株式会社 ウエハ加工用テープ
CN102373017A (zh) * 2010-08-19 2012-03-14 古河电气工业株式会社 晶片加工用胶带

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073930A (ja) 2005-08-11 2007-03-22 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2007305679A (ja) 2006-05-09 2007-11-22 Furukawa Electric Co Ltd:The レーザーダイシング用ダイシングダイボンドシート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10454470B2 (en) 2018-01-30 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Control buffer circuit and radio frequency switch for dual mode operation

Also Published As

Publication number Publication date
CN105143380A (zh) 2015-12-09
TWI510591B (zh) 2015-12-01
JP5731080B2 (ja) 2015-06-10
CN105143380B (zh) 2019-05-17
WO2014157471A1 (ja) 2014-10-02
JPWO2014157471A1 (ja) 2017-02-16
KR20150110823A (ko) 2015-10-02
TW201446928A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
KR101616680B1 (ko) 점착 테이프 및 웨이퍼 가공용 테이프
KR101545805B1 (ko) 웨이퍼가공용 테이프 및 이를 사용한 반도체장치의 제조방법
US10699933B2 (en) Wafer-fixing tape, method of processing a semiconductor wafer, and semiconductor chip
KR101880644B1 (ko) 표면 보호 시트
KR101322160B1 (ko) 웨이퍼 가공용 테이프
US10916439B2 (en) Mask-integrated surface protective film
TW201842117A (zh) 切晶黏晶膜
US11171032B2 (en) Semiconductor chip production method and surface protection tape
JP7409029B2 (ja) 半導体装置の製造方法、並びにダイシング・ダイボンディング一体型フィルム及びその製造方法
TWI649798B (zh) Mask integrated surface protection tape
KR101766174B1 (ko) 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법
JP2009094127A (ja) 半導体ウエハ加工用フィルム
TW201843270A (zh) 切晶黏晶膜
KR101820964B1 (ko) 웨이퍼 가공용 테이프
TW201843269A (zh) 切晶黏晶膜
TW202004887A (zh) 切晶黏晶膜及半導體裝置製造方法
JPWO2018083986A1 (ja) ステルスダイシング用粘着シート
WO2023157847A1 (ja) ダイシングダイボンディングフィルム、及び、半導体装置を製造する方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 4