KR101766174B1 - 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법 - Google Patents

반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR101766174B1
KR101766174B1 KR1020167028971A KR20167028971A KR101766174B1 KR 101766174 B1 KR101766174 B1 KR 101766174B1 KR 1020167028971 A KR1020167028971 A KR 1020167028971A KR 20167028971 A KR20167028971 A KR 20167028971A KR 101766174 B1 KR101766174 B1 KR 101766174B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
pressure
sensitive adhesive
thickness
adhesive tape
Prior art date
Application number
KR1020167028971A
Other languages
English (en)
Other versions
KR20160125524A (ko
Inventor
요시후미 오카
도모아키 유치야마
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20160125524A publication Critical patent/KR20160125524A/ko
Application granted granted Critical
Publication of KR101766174B1 publication Critical patent/KR101766174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C09J7/0207—
    • C09J7/0217—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • C09J2201/622—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

80μm 이상의 높이의 요철을 표면에 가지는 반도체 웨이퍼에 첩합하고, 상기 반도체 웨이퍼의 이면을 연삭하는 공정에서 이용되는 반도체 웨이퍼 가공용 점착 테이프(10)로서, 기재 필름(1) 상에 점착제층(3)을 가지고, 상기 점착제층(3)의 두께가, 상기 반도체 웨이퍼 표면의 요철 높이의 25% ~ 90%이며, 또한, 상기 점착제층의 두께가 상기 반도체 웨이퍼 가공용 테이프(10) 전체의 두께의 25% 이하인 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법.

Description

반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법{ADHESIVE TAPE FOR SEMICONDUCTOR WAFER PROCESSING AND METHOD FOR PROCESSING SEMICONDUCTOR WAFER}
본 발명은, 실리콘 웨이퍼 등의 반도체 장치를 제조할 때, 반도체 웨이퍼의 가공을 위해서 사용되는 반도체 웨이퍼 가공용 점착 테이프로서, 반도체 웨이퍼 등을 표면 보호하거나 반도체 웨이퍼 등을 고정하여 백 그라인드하기 위해서 사용되는 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법에 관한 것이다.
보다 상세하게는, 특히 표면에 10μm 이상의 전극 등의 돌기를 가지는 반도체 웨이퍼 표면에 테이프 첩합하는 프로세스로부터 백 그라인드 공정을 거쳐서, 반도체 웨이퍼 표면으로부터 전극에의 풀 잔존, 전극의 탈락 등이 없고 반도체 웨이퍼 등을 박리 가능하게 할 수 있는 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법에 관한 것이다.
반도체 웨이퍼 등을 반도체 칩으로 가공하여, 전자기기에 실장하기에 이르는 공정은, 예를 들면, 반도체 웨이퍼의 패턴 표면에 반도체 웨이퍼 표면 보호 테이프를 붙이는 공정, 반도체 웨이퍼의 이면을 연삭하여, 두께를 얇게 하는 공정, 다이싱 테이프에 상기 공정으로 연삭하고, 두께를 얇게 한 반도체 웨이퍼를 마운트하는 공정, 반도체 웨이퍼로부터 상기의 반도체 웨이퍼 가공용 점착 테이프를 박리하는 공정, 다이싱에 의해 반도체 웨이퍼를 분할하는 공정, 분할된 반도체 칩을 리드 프레임에 접합하는 다이본딩 공정을 거친 후, 반도체 칩을 외부 보호를 위해서 수지로 밀봉하는 몰드 공정 등에 의해 구성되어 있다.
반도체 웨이퍼 가공용 점착 테이프에는 크게 나누어 2종이 존재한다. 방사선 조사 후에 점착력이 현저하게 저하되어, 박리를 용이하게 하는 방사선 경화형과, 웨이퍼 이면 연삭 가공 중 및 박리시에 점착력에 변화가 없는, 즉 방사선에 의해서 점착력이 변화되지 않는, 감압형이다.
이들 반도체 웨이퍼 가공용 점착 테이프로서는, 에틸렌-초산비닐 공중합체 등의 폴리올레핀 기재 필름상에, (메타)아크릴 폴리머를 주성분으로 한 점착제층이 마련된 것이 제안되고 있다(예를 들면, 특허문헌 1 참조).
또한, 반도체 웨이퍼 표면에 50μm 이상의 높이의 전극이 존재하는 경우, 도체 웨이퍼에 가공용 점착 테이프를 첩합하는 공정을 40℃ ~ 70℃ 정도로 가열하면서 행하는 경우가 있다. 또한, 박리시도 마찬가지로 박리를 가볍게 하기 위해서 가열하면서 박리하는 경우가 있다.
반도체 웨이퍼 표면의 패턴에는, 각종 전자 회로나 전극, 그것들을 보호하는 폴리이미드 등의 보호막, 또한 반도체 웨이퍼를 칩에 개편화(個片化)하는 다이싱 공정시에 블레이드가 절입하는 홈인 스크라이브 라인이 존재하기 때문에, 반도체 웨이퍼 표면은 평활하지 않고 수μm ~ 수십μm의 단차ㆍ요철이 존재하고 있다. 여기서, 반도체 웨이퍼 이면을 연삭 가공하여, 두께를 얇게 한 웨이퍼를 다이싱한 후, 픽업하여 칩 표면 전극을 개재하여 접합하는 방식을 플립칩 접합이라고 부른다. 이 접합 방식에 있어서는 전극부의 요철이 매우 크고 10μm ~ 300μm 정도의 높이를 가지고 있다.
이러한 단차는 반도체 웨이퍼나 디바이스의 종류에 따라서 여러가지 이지만, 반도체 웨이퍼 가공용 점착 테이프를 첩합하는 것으로 반도체 웨이퍼 표면의 단차에 밀착하여 간극을 매립하는 것이 기대된다. 그러나, 반도체 웨이퍼의 단차가 큰 경우, 특히 전극 높이가 매우 높은 경우나, 점착제 탄성률이 높은 경우는 반도체 웨이퍼 표면에의 추종성이 부족하다. 이것에 기인하여 백 그라인드 공정시에 연삭수(硏削水)가 반도체 웨이퍼와 반도체 웨이퍼 가공용 점착 테이프의 간극에 침입 하는 씨페이지(seepage)로 불리는 현상이 발생한다. 또한, 전극을 가진 플립칩 접합을 목적으로 하는 반도체 웨이퍼에 있어서는, 특히, 전극을 완전히 테이프로 매립할 수 없는 경우, 이면 연삭 가공시에 기포가 잔존한 개소를 기점으로 하여 균열이 발생하거나, 가공 중에 기포가 반도체 웨이퍼 중심부에 모이고, 해당 개소의 실리콘의 두께가 얇아져서, 배꼽으로 불리는 현상이 발생한다. 또한, 각 전극부에서 국소적으로 반도체 웨이퍼 두께가 다른 것으로써, 딤플로 불리는 요철이 생길 우려가 있다.
이와 같이, 씨페이지가 발생하는 것으로, 반도체 웨이퍼 가공용 점착 테이프가 반도체 웨이퍼로부터 박리되고, 그 개소를 기점으로서 반도체 웨이퍼에 크랙이 발생하고, 파손으로 연결되거나 침입수에 의한 반도체 웨이퍼 표면의 오염이나 풀의 부착이 발생하여, 수율을 크게 악화시키는 원인이 된다.
씨페이지의 발생에 대해서는, 점착제층을 두껍게 하거나, 점착제층의 탄성률을 낮추는 등의 방법으로 반도체 웨이퍼 표면에의 밀착성을 향상시키는 방법(예를 들면, 특허문헌 2 참조)이 알려져 있다. 또한, 점착력을 높이는 것도 마찬가지의 효과가 기대된다.
그러나, 상기와 같은 방법에서는, 반도체 웨이퍼 패턴 표면의 전극의 높이가 10μm 이상으로 큰 경우는 완전하게 밀착되지 않고, 상기의 씨페이지의 문제를 해결할 수 없다. 또한, 점착제와 반도체 웨이퍼 패턴 표면 전극의 사이에 공극이 존재해 버리는 경우, 공극에 산소가 개재하는 것으로 자외선 조사시에 산소에 의한 경화 저해를 일으키고, 반도체 웨이퍼 표면에 점착제의 일부가 남아 버리는 풀 잔존이라고 하는 현상이 발생하기 쉽다는 등의 문제가 있다. 풀 잔존이 발생하는 경우, 후속 공정으로의 와이어 본딩이나 전기적 접속에 있어서 문제를 일으키는 원인이 될 수 있다.
그런데, 반도체 웨이퍼의 박막화가 진행되는 최근, 특히 반도체 메모리 용도로는, 반도체 웨이퍼의 두께를 100μm 이하까지 얇게 하는, 박막 연삭이 일반적이다. 디바이스 웨이퍼는, 이면 연삭에 의해 소정의 두께까지 박막화된 후, 다이싱 공정에서 칩화되고, 복수의 칩을 적층, 기판·칩 사이에서의 와이어 접속된 후에 수지로 밀봉되어 제품이 된다.
한편, 접착제로서 종래는 페이스트 상태의 수지가 반도체 웨이퍼 이면에 도공(塗工)되어 있었지만, 칩의 박막화ㆍ소(小)칩화나 공정 간략화로 인하여, 미리 기재 상에 점착제와 접착제(다이 본드용의 접착 시트)가 적층된 다이싱 다이본드 시트가 반도체 웨이퍼 이면(연삭면)에 첩합되어서 다이싱 공정에서 반도체 웨이퍼와 일괄하여 절단하는 프로세스가 일반적으로 되어 있다(예를 들면, 특허문헌 3 참조). 이 방법으로는, 균일한 두께의 접착제가 칩과 동일한 사이즈로 절단되기 때문에, 접착제 도포 등의 공정이 불필요하고, 또한 종래의 다이싱 테이프와 마찬가지의 장치를 사용할 수 있기 때문에, 작업성이 양호하다.
특히 전기적인 접속을 목적으로 한 10μm 이상의 높이의 전극을 가지는 반도체 웨이퍼의 경우, 절연층으로서 도포되는 폴리이미드 코팅층이 매우 두껍고, 폴리이미드 수지층 가열 경화 후의 잔류 응력도 큰 것으로부터, 반도체 웨이퍼의 박화 후, 휘어짐이 크고, 휨 응력도 강하다.
여기서, 다이싱 다이본드 시트의 첩합시에는, 반도체 웨이퍼 표면에 반도체 웨이퍼 가공용 점착 테이프가 첩합된 채로 척 테이블에 흡착된 상태이며, 다이싱 다이본드 시트를 첩합 후에 반도체 웨이퍼 가공용 점착 테이프가 박리된다. 이 다이싱 다이본드 시트를 반도체 웨이퍼에 밀착시키기 위해서, 첩합시에 가열이 필요한데, 근래에는 보다 고온(~ 80℃)에서의 가열이 요구되는 경우가 있다. 이 때문에, 반도체 웨이퍼 가공용 점착 테이프 배면의 기재 필름층의 연화점, 융점이 낮은 경우는 척 테이블로 용융 고착되어 버리는 리스크가 존재한다.
일본 공개특허공보 2000-8010호 일본 공개특허공보 2002-53819호 일본 공개특허공보 2007-53325호
본 발명은, 상기의 문제점을 해결하여, 반도체 웨이퍼의 가공, 더 상세하게는 실리콘 웨이퍼 등의 이면 연삭 공정, 테이프 박리 공정을 거친 후에, 반도체 웨이퍼 이면에 발생하는 딤플이나 표면 오염(주로 씨페이지에 의한)을 저감하고, 반도체 웨이퍼 표면의 요철의 높이가 높은 반도체 웨이퍼에 대해서도 밀착성이 우수하고, 웨이퍼 박막 연삭이 가능한 반도체 웨이퍼 가공용 점착 테이프를 제공하는 것을 과제로 한다.
본 발명자는, 상기 과제에 대해 예의검토한 결과, 기재 필름상에 점착층을 마련한 점착 테이프에 있어서, 반도체 웨이퍼 표면의 요철 높이와 점착제층의 두께의 관계, 테이프의 외부 응력에 대한 완화성이 중요하다는 것을 발견하고, 더 검토하는 것으로, 반도체 웨이퍼 이면 연삭시의 씨페이지의 발생, 특히 박막 연삭의 경우, 이면 연삭시의 딤플 발생 및 반도체 웨이퍼 균열을 현저하게 저감할 수 있는 것을 발견했다. 본 발명은 이 발견에 근거하여 이루어진 것이다.
즉, 상기 과제는 이하의 수단에 의해 달성되었다.
(1) 80μm 이상의 높이의 요철을 표면에 가지는 반도체 웨이퍼에 대해서 첩합하고, 상기 반도체 웨이퍼의 이면을 연삭하는 공정에서 이용되는 반도체 웨이퍼 가공용 점착 테이프로서,
자외선 경화형 수지로 이루어지는 기재 필름상에 점착제층을 가지고, 상기 점착제층의 두께가, 상기 반도체 웨이퍼 표면의 요철 높이의 25% ~ 90%이며, 또한,
상기 점착제층의 두께가 상기 반도체 웨이퍼 가공용 점착 테이프 전체의 두께의 25% 이하이고,
상기 반도체 웨이퍼 가공용 점착 테이프의 두께 방향에의 압축 응력 부여시의 응력 감소율이, 50 N의 압축 응력 부가시의 변위량을 측정하여, 압축 응력 50 N 도달시의 응력치에 대한, 압축 응력 50 N 도달로부터 180초 후의 응력치의 비로부터 산출하여 40% 이상인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
삭제
삭제
(2) 상기 기재 필름이, (메타)아크릴계 수지와 우레탄아크릴레이트계 올리고머를 자외선 경화시켜서 이루어지는 것을 특징으로 하는 (1)에 기재된 반도체 웨이퍼 가공용 점착 테이프.
(3) 상기 기재 필름의 두께가, 200 ~ 300 μm로서, 상기 점착제층의 점착제가 자외선 경화형인 것을 특징으로 하는 (1) 또는 (2)에 기재된 반도체 웨이퍼 가공용 점착 테이프.
(4) 상기 반도체 웨이퍼 표면의 요철이 전극이며, 반도체 웨이퍼 첩합 전의 반도체 웨이퍼 가공용 점착 테이프와 표면 전극을 제외한 반도체 웨이퍼 두께와의 합계치를 A, 반도체 웨이퍼 첩합 후의 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 적층체의 합계의 두께를 B로 했을 경우에 A/B가 0.95 이상인 것을 특징으로 하는 (1) 또는 (2)에 기재된 반도체 웨이퍼 가공용 점착 테이프.
(5) 80μm 이상의 높이의 요철을 표면에 가지는 반도체 웨이퍼에 대해서 첩합하는 반도체 웨이퍼 가공용 점착 테이프를 사용하는 반도체 웨이퍼의 가공 방법으로서,
상기 반도체 웨이퍼 가공용 점착 테이프가, 자외선 경화형 수지로 이루어지는 기재 필름상에 점착제층을 가지고, 상기 점착제층의 두께가, 반도체 웨이퍼 가공용 점착 테이프 전체의 두께의 25% 이하이며,
상기 점착제층의 두께가, 상기 반도체 웨이퍼 표면의 요철 높이의 30% ~ 90%이고,
상기 반도체 웨이퍼 가공용 점착 테이프의 두께 방향에의 압축 응력 부여시의 응력 감소율이, 50 N의 압축 응력 부가시의 변위량을 측정하여, 압축 응력 50 N 도달시의 응력치에 대한, 압축 응력 50 N 도달로부터 180초 후의 응력치의 비로부터 산출하여 40% 이상이며,
상기 반도체 웨이퍼에 상기 반도체 웨이퍼 가공용 점착 테이프를 첩합하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
삭제
삭제
삭제
본 발명의 반도체 웨이퍼 가공용 점착 테이프는, 두께가 얇은 반도체 웨이퍼의 가공, 더 상세하게는 표면에 전기적 접속을 목적으로 한 10μm 이상, 특히 80μm를 초과하는 높이의 전극을 가진 실리콘 웨이퍼 등의 이면 연삭 공정에 있어서, 백 그라인드(BG) 테이프 라미네이트, 반도체 웨이퍼 이면 연삭 가공에 있어서 반도체 웨이퍼 표면에의 밀착성을 확보하면서, 게다가 외부 응력에 대한 완화성이 우수하고, 박막 연삭 처리를 딤플ㆍ균열없이 실시하는 것이 가능하고, 그 후의 반도체 웨이퍼 가공용 점착 테이프 박리 공정에 있어서 문제없이 박리할 수 있는 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법을 제공할 수 있다.
본 발명의 상기 및 다른 특징 및 이점은, 적절하게 첨부된 도면을 참조하여, 하기의 기재로부터 보다 명백해질 것이다.
도 1은 본 발명의 바람직한 일 실시형태에 대해서, 반도체 웨이퍼 패턴 표면에 본 발명의 반도체 웨이퍼 가공용 점착 테이프가 첩합된 상태를 모식적으로 나타내는 단면도이다.
이하, 본 발명을 상세하게 설명한다.
본 발명의 반도체 웨이퍼 가공용 점착 테이프(10)는, 기재 필름(1)상에, 점착제층(3)을 가지고, 바람직하게는, 기재 필름(1)과 점착제층(3)의 사이에 앵커층(2)을 가진다.
또한, 도 1에서는, 반도체 웨이퍼의 실리콘(Si)층(5)상의 반도체 웨이퍼의 패턴층(배선ㆍ전극 등)(4)측에 반도체 웨이퍼 가공용 점착 테이프를 첩합한 상태를 나타내고 있다.
<기재 필름>
본 발명에서는, 기재 필름은 폴리올레핀계 수지로 이루어지는 필름 또는 자외선 경화형 수지를 경화시킨 필름이 바람직하다.
폴리올레핀계 수지로서는, 에틸렌/초산비닐 공중합체(EVA)나, 고밀도 폴리에틸렌(HDPE), 중밀도 폴리에틸렌(MDPE), 저밀도 폴리에틸렌(LDPE)이나 (메타)아크릴계 수지가 바람직하고, 그 중에서도, (메타)아크릴계 수지가 바람직하다.
자외선 경화형 수지로서는, 자외선 조사로 경화하는 관능기로서, 예를 들면, 에틸렌성 불포화기[(메타)아크릴로일기, 비닐기 등]를 들 수 있고, 구체적으로는, 예를 들면, 우레탄아크릴레이트계 올리고머가 분자 내에 가지는 광중합성의 이중 결합을 들 수 있다.
본 발명에서는, (메타)아크릴계 수지에, 자외선 경화형 수지(경화제)의 우레탄아크릴레이트를 더하여, 자외선 경화시킨 수지가 바람직하다.
또한, 자외선 경화형 수지의 경화제의 기본 골격으로서는, 폴리올 화합물과 이소시아네이트 화합물과 아크릴레이트 혹은 메타크릴레이트로 이루어지는 우레탄아크릴레이트계 올리고머에 더하여, 예를 들면, 에폭시아크릴레이트 등을 들 수 있고, 이 중, 우레탄아크릴레이트가 바람직하다.
또한, 우레탄아크릴레이트계 올리고머는, 하기 일반식 (I)로 나타내는 화합물이 바람직하다.
Figure 112016100919090-pct00001
일반식 (I)에 있어서, R은 수소 원자 또는 메틸기를 나타내고, Q는 다가 이소시아네이트의 부분 구조를 나타내며, P는 폴리올로부터 얻어지는 2가의 기를 나타낸다.
여기서, 다가 이소시아네이트의 부분 구조는, 2개 이상의 이소시아네이트기를 가지는 화합물과 2-하이드록시에틸(메타)아크릴레이트와의 반응으로 얻어지는 구조이다.
본 발명에서는, 분자 중에, (메타)아크릴로일옥시에틸옥시기를 2 ~ 10개 가지는 것이 바람직하고, 2 ~ 6개가 보다 바람직하며, 3 ~ 5개가 더 바람직하다.
이들 자외선 경화형 수지에 이용하는 우레탄아크릴레이트계 올리고머는, 예를 들면, 니혼고세이카가쿠(日本合成化學)로부터 시코우(紫光)시리즈로서 시판되고 있다.
(메타)아크릴계 수지는, 후술의 점착제로 사용되는 수지가 바람직하다. 자외선 경화형 수지(경화제)의 우레탄아크릴레이트의 배합량은, (메타)아크릴계 수지 100질량부에 대해서, 10 ~ 150질량부가 바람직하고, 30 ~ 120질량부가 보다 바람직하며, 50 ~ 100질량부가 더 바람직하다.
기재 필름은, 반도체 웨이퍼의 이면 연삭 가공이나 이면 연삭 가공을 행할 때의 충격으로부터 보호함과 함께, 반도체 웨이퍼의 휘어짐을 억제할 수 있다. 특히 기재 필름은, 반도체 웨이퍼의 이면 연삭 가공이나 이면 연마 가공시의 물세정 등에 대하는 내수성을 가짐과 함께, 반도체 웨이퍼 상의 폴리이미드 등의 절연막 중의 잔류 응력에 기인하는 반도체 웨이퍼의 휨 응력에 대해서, 교정력을 가지는 것이다.
기재 필름의 두께는, 특별히 제한하는 것은 아니지만, 바람직하게는 100 ~ 350μm이며, 보다 바람직하게는 250 ~ 300μm이다.
기재 필름의 제조 방법은 특별히 한정되지 않는다. 폴리올레핀계 수지의 경우, 사출ㆍ압출ㆍ인플레이션ㆍ2축 연신 등 종래의 방법을 이용할 수 있다. 자외선 경화형 수지를 필름으로서 이용하는 경우, 원료를 T 다이 등에 의해 도막 형성 후, 인 라인 자외선(UV) 조사 설비에 의해 가교ㆍ필름화하는 방법 등을 이용할 수 있다.
<점착제층>
본 발명에 있어서는, 기재 필름상에 점착제층을 적어도 1층 가지지만, 점착제층과 기재 필름과의 밀착성이 충분히 확보할 수 없는 경우에 있어서는, 앵커층으로서 감압형 점착제를 기재 필름상에 도포할 수도 있고, 기재 필름과 점착제층의 사이에 앵커층을 마련할 수도 있다.
점착제층의 두께는 적절하게 설정해도 좋지만, 반도체 웨이퍼 표면의 요철 높이에 대해서 25% ~ 90%이며, 바람직하게는 30% ~ 90%이고, 50μm ~ 400μm인 것이 보다 바람직하며, 250μm ~ 400μm인 것이 특히 바람직하다.
이것에 더하여, 점착제층의 두께는, 본 발명에서는, 반도체 웨이퍼 가공용 점착 테이프 전체의 두께의 25% 이하이며, 20% 이하가 바람직하다. 또한, 점착제층의 두께의 하한은 특별히 제한되는 것은 아니지만, 5% 이상이 바람직하다.
또한, 본 발명에 있어서의 반도체 웨이퍼 가공용 점착 테이프의 두께 방향에 압축 응력을 더했을 경우의 응력 감소율은 40% 이상인 것이 바람직하다. 또한, 응력 감소율에 관해서는, 이후에 상세하게 설명한다.
본 발명의 점착제나 기재 필름은 자외선 경화형이 바람직하고, 모두 자외선 경화형인 것이 보다 바람직하다.
이러한 점착제는, 방사선 경화형이면 특별히 제한되는 것이 아니고, 종래의 것을 이용할 수 있지만, 바람직하게는, (메타)아크릴 수지(이후, 아크릴 수지라고도 칭함)이다.
(점착제 혹은 점착제층)
점착제 혹은 점착제로 이루어지는 점착제층의 수지로서는, 상기와 같이 (메타)아크릴 수지가 바람직하고, 이러한 아크릴 수지는, (메타)아크릴산에스테르를 구성 성분으로 하는 단독 중합체나, (메타)아크릴산에스테르를 구성 성분으로서 가지는 공중합체를 들 수 있다. 아크릴산에스테르를 구성 성분으로서 포함하는 중합체를 구성하는 단량체 성분으로서는, 예를 들면, 메틸, 에틸, n-프로필, 이소프로필, n-부틸, t-부틸, 이소부틸, 아밀, 이소아밀, 헥실, 헵틸, 시클로헥실, 2-에틸헥실, 옥틸, 이소옥틸, 노닐, 이소노닐, 데실, 이소데실, 운데실, 라우릴, 트리데실, 테트라데실, 스테아릴, 옥타데실 및 도데실 등의 탄소수 30 이하, 바람직하게는 탄소수 4 ~ 18의 직쇄 또는 분지의 알킬기를 가지는 알킬아크릴레이트 또는 알킬메타크릴레이트를 들 수 있다. 이것들 알킬(메타)아크릴레이트는 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
(메타)아크릴산에스테르와의 공중합 성분으로서는, 이하의 모노머 성분을 포함할 수 있다. 예를 들면, 아크릴산, 메타크릴산, 카르복실에틸(메타)아크릴레이트, 카르복실펜틸(메타)아크릴레이트, 이타콘산, 말레산, 푸말산 및 크로톤산 등의 카르복실기 함유 모노머, 무수 말레산이나 무수 이타콘산 등의 산 무수물 모노머, (메타)아크릴산 2-하이드록시에틸, (메타)아크릴산 2-하이드록시프로필, (메타)아크릴산 4-하이드록시부틸, (메타)아크릴산 6-하이드록시헥실, (메타)아크릴산 8-하이드록시옥틸, (메타)아크릴산 10-하이드록시데실, (메타)아크릴산 12-하이드록시라우릴 및 (4-하이드록시메틸시클로헥실) 메틸(메타)아크릴레이트 등의 하이드록실기 함유 모노머, 스티렌설폰산, 알릴설폰산, 2-(메타)아크릴아미드-2-메틸프로판설폰산, (메타)아크릴아미드프로판설폰산, 설포프로필(메타)아크릴레이트 및 (메타)아크리로일옥시나프탈렌설폰산 등의 설폰산기 함유 모노머, 2-하이드록시에틸아크리로일인산염 등의 인산기 함유 모노머, (메타)아크릴아미드, (메타)아크릴산 N-하이드록시메틸아미드, (메타)아크릴산알킬아미노알킬에스테르(예를 들면, 디메틸아미노에틸메타크릴레이트, t-부틸아미노에틸메타크릴레이트 등), N-비닐피롤리돈, 아크리로일모르폴린, 초산비닐, 스티렌, 아크릴로니트릴 등을 들 수 있다. 이것들 모노머 성분은 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
또한, (메타)아크릴 수지로서는, 구성 성분으로서 이하의 다관능성 모노머를 포함할 수 있다. 예를 들면, 헥산디올디(메타)아크릴레이트, (폴리)에틸렌글리콜디(메타)아크릴레이트, (폴리)프로필렌글리콜디(메타)아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트, 펜타에리트리톨디(메타)아크릴레이트, 트리메티롤프로판트리(메타)아크릴레이트, 테트라메틸올메탄테트라(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 펜타에리트리톨테트라(메타)아크릴레이트, 디펜타에리트리톨모노하이드록시펜타(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트, 에폭시(메타)아크릴레이트, 폴리에스테르(메타)아크릴레이트 및 우레탄(메타)아크릴레이트 등을 들 수 있다. 이것들 다관능성 단량체는 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
(메타)아크릴산에스테르 중, 바람직하게는, 아크릴산에틸, 아크릴산부틸, 아크릴산 2-에틸헥실, 아크릴산글리시딜, 아크릴산 2-하이드록시에틸 등 및 이것들을 조합한 공중합체를 들 수 있다. 또한 상기의 아크릴산에스테르를 예를 들면 메타크릴산에스테르로 대신한 것 등의 아크릴계 폴리머와 경화제를 이용하여 이루어지는 것을 사용할 수 있다.
(광중합 개시제)
점착제층 중에 광중합성 화합물 및 광중합 개시제를 포함하게 하는 것에 의해서, 자외선 등의 방사선을 조사하는 것으로써 경화하여, 점착제의 점착력을 저하시킬 수 있다.
광중합 개시제로서는, 일본 공개특허공보 2007-146104호 또는 일본 공개특허공보 2004-186429호에 기재된 광중합 개시제를 사용할 수 있다. 이소프로필벤조인에테르, 이소부틸벤조인에테르, 벤조페논, 미힐러케톤, 클로로티옥산톤, 벤질메틸케탈, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등을 병용할 수 있다.
광중합성 화합물의 함유량은 상기 수지 성분 100질량부에 대해서, 50 ~ 150질량부가 바람직하고, 광중합 개시제의 함유량은 상기 수지 성분 100질량부에 대해서, 1 ~ 5질량부가 바람직하다.
(경화제)
경화제(가교제로도 칭함)로서는, 일본 공개특허공보 2007-146104호에 기재된 경화제를 사용할 수 있다. 예를 들면, 1,3-비스(N,N-디글리시딜아미노메틸)시클로헥산, 1,3-비스(N,N-디글리시딜아미노메틸)톨루엔, 1,3-비스(N,N-디글리시딜아미노메틸)벤젠, N,N,N,N＇-테트라글리시딜-m-크실렌디아민 등의 분자 중에 2개 이상의 에폭시기를 가지는 에폭시 화합물, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐메탄-4,4＇-디이소시아네이트 등의 분자 중에 2개 이상의 이소시아네이트기를 가지는 이소시아네이트계 화합물, 테트라메틸올-트리-β-아지리디닐프로피오네이트, 트리메틸올-트리-β-아지리디닐프로피오네이트, 트리메티롤프로판-트리-β-아지리디닐프로피오네이트, 트리메티롤프로판-트리-β-(2-메틸아지리딘)프로피오네이트 등의 분자 중에 2개 이상의 아지리디닐기를 가지는 아지리딘계 화합물 등을 들 수 있다. 경화제의 함유량은, 소망의 점착력에 대응하여 조정하면 좋고, 상기와 같은 수지 성분 100질량부에 대해서, 0.01 ~ 10질량부가 바람직하고, 더 바람직하게는, 0.1 ~ 5질량부이다.
(광중합성 화합물)
광중합성 화합물로서는, 예를 들면 일본 공개특허공보 소60-196956호 및 일본 공개특허공보 소60-223139호에 개시되어 있는 광조사에 의해서 3차원 망상화할 수 있는 분자 내에 광중합성 탄소-탄소 이중 결합(에틸렌성 이중 결합)을 적어도 2개 이상 가지는 저분자량 화합물이 널리 이용된다.
구체적으로는, 트리메티롤프로판 트리아크릴레이트, 펜타에리트리톨 트리아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 디펜타에리트리톨 모노하이드록시펜타아크릴레이트, 디펜타에리트리톨 헥사아크릴레이트 혹은 1,4-부틸렌글리콜 디아크릴레이트, 1,6-헥산디올 디아크릴레이트, 폴리에틸렌글리콜 디아크릴레이트, 시판의 올리고에스테르 아크릴레이트 등이 이용된다.
(중합성기를 가지는 중합체)
본 발명에서는, 점착제층의 점착제로서 중합체 중에 광중합성 탄소-탄소 이중 결합(에틸렌성 이중 결합)을 가지는 중합체, 광중합 개시제 및 경화제를 포함하는 수지 조성물을 이용하여 이루어지는 광중합성 점착제를 이용할 수 있다. 중합체 중에 탄소-탄소 이중 결합을 가지는 중합체로서는, 예를 들면, 측쇄에, (메타)아크리로일기, 비닐기, 알릴기를 가지는 것을 들 수 있고, 바람직하게는 측쇄에 탄소 원자수가 4 ~ 12, 더 바람직하게는 탄소 원자수 8의 알킬기를 가지는 (메타)아크릴산에스테르 등의 단량체나 공중합성 개질 단량체를, 1종 또는 2종 이상, 임의의 방법으로 단독 중합 또는 공중합한 (메타)아크릴계 중합체가 바람직하다.
이와 같이 하여 형성되는 방사선 경화형 점착제층은, 방사선, 바람직하게는 자외선을 조사하는 것으로써, 점착력을 초기의 값으로부터 크게 저하시켜서, 용이하게 피착체로부터 점착 테이프를 박리할 수 있다.
본 발명에 있어서 방사선 경화형 점착제층의 두께는, 80μm 이상의 전극 높이를 가지는 반도체 웨이퍼에 대해서, 30% ~ 90%인 것이 바람직하고, 40% ~ 80%인 것이 보다 바람직하다.
(앵커층)
기재 필름상에 점착제층을 형성하기 위해서는, 기재 필름의 적어도 한쪽 면에, 적어도 1 종류의 점착제를 임의의 방법으로 도포 혹은 전사하면 좋지만, 본 발명에서는, 기재 필름과 점착제층의 사이에, 앵커층(프라이머층으로도 칭함) 등의 중간층을 마련해도 좋다. 본 발명에서는, 앵커층을 마련하는 것이 바람직하다.
앵커층을 형성하는 수지로서는, 이소시아네이트 경화계 점착제나 에폭시 경화계 점착제 등을 들 수 있고, 이 중, 이소시아네이트 경화계 점착제가 바람직하다.
앵커층의 두께는, 0.5 ~ 10μm가 바람직하고, 3 ~ 5μm가 보다 바람직하다.
또한, 필요에 대응하여, 실용으로 제공할 때까지, 방사선 경화형 점착제층을 보호하기 위하여 통상 세퍼레이터로서 이용되는 합성 수지 필름을 점착제층측에 붙여 두어도 좋다.
세퍼레이터는, 실리콘 이형 처리한 폴리에틸렌 테레프탈레이트 필름 등이 이용된다. 또한 필요에 대응하여, 실리콘 이형 처리를 하지 않는 폴리프로필렌 필름 등도 이용된다.
<반도체 웨이퍼 가공용 점착 테이프의 압축시 변형>
본 발명의 반도체 웨이퍼 가공용 점착 테이프는, 25℃ 50 N의 응력 부가 후에 3분 후의 응력 감소율은 30% 이상이 바람직하고, 35% 이상이 보다 바람직하고, 40% 이상이 더 바람직하다. 응력 감소율의 상한은, 특별히 한정되는 것은 아니지만, 80% 이하가 현실적이다.
응력 감소를 상기와 같이 바람직한 범위로 조정하기 위해서는, 구체적으로는, 점착제층의 탄성률 G＇의 조정이나 점착제층의 두께, 기재 필름의 두께를 조정하는 것으로 조정할 수 있다.
반도체 웨이퍼 가공용 점착 테이프의 두께 방향의 압축시 응력 감소율은, 이하와 같이 하여 측정할 수 있다.
반도체 웨이퍼 가공용 점착 테이프를 200 mm×200 mm 정도의 크기로 5매 절단 하고, 기재 필름과 점착제층의 사이에서 적층하고, 그 적층된 것을 25 mm×55 mm로 절단하여, 이것을 시험편으로 한다. 이 시험편의 점착제층을 위로 하여, 인장 시험기에 마련한 압축 시험용의 평행판 지그에 올려놓고, 굽힘 시험(JISK7171)의 압자(壓子)로부터, 25℃, 속도 1.0mm/분으로 압축 응력을 인가한다. 압축 응력 부여시의 응력 감소율은, 압축 응력 50 N 도달시의 응력치에 대한, 압축 응력 50 N 도달로부터 180초 후의 응력치의 비로 구할 수 있다.
<반도체 웨이퍼 가공용 점착 테이프와 반도체 웨이퍼 두께의 관계>
본 발명에서는, 반도체 웨이퍼 첩합 전의 반도체 웨이퍼 가공용 점착 테이프와 표면 전극을 제외한 반도체 웨이퍼 두께와의 합계치를 A로 하고, 반도체 웨이퍼 첩합 후의 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 적층체의 합계의 두께를 B로 했을 경우, A/B의 값이, 0.95 이상인 것이 바람직하고, 0.99인 것이 특히 바람직하다. 이 값은, 첩합 후의 테이프의 들뜸이 평가 가능하고, 들뜸의 발생이 많으면 A/B의 값이 작아진다.
이 값이 1에 가까워짐에 따라서 들뜸의 발생도 없어진다.
<반도체 웨이퍼 가공용 점착 테이프의 용도>
본 발명의 반도체 웨이퍼 가공용 점착 테이프는, 반도체 웨이퍼 표면이 80㎛ 이상의 돌기를 가지는 반도체 웨이퍼에 사용하는 것으로, 본 발명의 효과를 효과적으로 가질 수 있다. 반도체 웨이퍼 표면의 요철의 높이는, 100μm 이상이라도 바람직하고, 120μm이라도 바람직하게 적용할 수 있다. 또한, 반도체 웨이퍼 표면의 요철의 높이의 적용할 수 있는 상한은, 현실적으로는, 300μm 이하이다.
본 발명의 반도체 웨이퍼 가공용 점착 테이프는, 반도체 웨이퍼를 백 그라인드할 때에 패턴 표면을 보호하는 용도로 이용할 수 있고, 전기적 접합을 목적으로 한 전극이 부가된 웨이퍼 표면에 있어서도 밀착성이 우수하고, 연삭 가공시의 더스트 침입이나 균열, 딤플의 발생을 억제할 수 있는 것으로부터 연삭 가공에 이용하는데 적합하다.
<반도체 웨이퍼의 가공 방법>
본 발명의 반도체 웨이퍼의 가공 방법은, 80μm 이상의 높이의 요철을 표면에 가지는 반도체 웨이퍼에 대해서, 본 발명의 반도체 웨이퍼 가공용 점착 테이프를 첩합하는 공정을 가진다.
반도체 웨이퍼 가공용 점착 테이프가 가지는 점착제층의 두께는, 반도체 웨이퍼 표면의 요철 높이의 30% ~ 90%이다.
반도체 웨이퍼의 가공 방법에서 사용하는 본 발명의 반도체 웨이퍼 가공용 점착 테이프는, 먼저 설명한 반도체 웨이퍼 가공용 점착 테이프의 바람직한 범위의 것이 적용된다.
[실시예]
이하, 본 발명을 실시예에 근거하여, 더 상세하게 설명하지만, 본 발명은 이것들 실시예로 한정되는 것은 아니다.
<실시예 1>
2-에틸헥실아크릴레이트(78 mol%), 2-하이드록실에틸아크릴레이트(21 mol%), 메타크릴산(1 mol%)으로 이루어지는 아크릴계 공중합체를 조정하고, 그 후, 폴리머 측쇄인 2-하이드록시에틸아크릴레이트로부터 얻어진 반복 단위 중의 하이드록시기와 2-(메타크릴로일옥시)에틸이소시아네이트를 반응시키고, 상기 폴리머 측쇄에, 방사선 경화성의 탄소-탄소 이중 결합으로서 작용하는 메타크릴로일기를 도입한 아크릴계 공중합체를 얻었다. 얻어진 아크릴계 공중합체에, 상기 공중합체의 고형분 100질량부에 대해서, 3 관능의 자외선 경화형의 우레탄아크릴레이트계 올리고머(니혼고세이카가쿠샤(日本合成化學社)제, (상품명)시코우시리즈의 UV-7550B75 질량부, 광중합 개시제((상품명), BASF재팬사제, 이르가큐어 184) 5.0질량부를 배합하고, 점착 조성물을 얻었다.
25μm의 폴리에틸렌테레프탈레이트(PET) 세퍼레이터상에 (메타)아크릴산 공중합체를 주성분으로 하는 하기 점착제 a를 도포하고, 120℃에서 2분간 건조시켜서 두께 40μm의 점착제층을 마련했다. 이 접착제층면 상에, 상기 점착제 조성물을 자외선에 의해서 경화한 두께 270μm의 기재 필름을 첩합하는 것으로, 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
또한, 점착제 a는, 부틸아크릴레이트(70 mol%), 2-하이드록시에틸아크릴레이트(29 mol%), 메타크릴산(1 mol%)으로 이루어지는 중량 평균 분자량 80만의 (메타)아크릴계 공중합체를 조정한 후, 폴리머 측쇄인 2-하이드록시에틸아크릴레이트로부터 얻어진 반복 단위 중의 하이드록시기와 2-(메타크릴로일옥시)에틸이소시아네이트를 반응시키고, 상기 폴리머 측쇄에, 방사선 경화성의 탄소-탄소 이중 결합으로서 작용하는 메타크릴로일기를 도입한 아크릴계 공중합체를 얻었다. 얻어진 아크릴계 공중합체 100질량부에 대해서, 콜로네이트 L(니혼폴리우레탄고교가부시키가이샤 제품)를 2.0질량부, 니혼치바가이기샤 제품: 이르가큐어 184(BASF재팬주식회사 제품)를 5.0질량부 배합하는 것으로 얻었다.
<실시예 2>
25μm의 폴리에틸렌테레프탈레이트 세퍼레이터상에 상기 점착제 a를 도포하고, 120℃에서 2분간 건조시켜서 두께 60μm의 점착제층을 마련하고, 두께 270μm의 상기 우레탄아크릴레이트로 이루어지는 기재 필름상에 점착제층면에서 첩합하는 것으로, 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
<실시예 3>
25μm의 폴리에틸렌테레프탈레이트 세퍼레이터상에 상기 점착제 a를 도포하고, 120℃에서 2분간 건조시켜서 두께 60μm의 점착제층을 마련하고, 두께 100μm의 상기 우레탄아크릴레이트로 이루어지는 기재 필름상에 점착제층면에서 첩합하는 것으로, 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
<실시예 4>
25μm의 폴리에틸렌테레프탈레이트 세퍼레이터상에 상기 점착제 a를 도포하고, 120℃에서 2분간 건조시켜서 두께 60μm의 점착제층을 마련하고, 두께 200μm의 우레탄아크릴레이트로 이루어지는 기재 필름상에 점착제층면에서 첩합하는 것으로, 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
<실시예 5>
25μm의 폴리에틸렌테레프탈레이트 세퍼레이터상에 상기 점착제 a를 도포하고, 120℃에서 2분간 건조시켜서 두께 60μm의 점착제층을 마련하고, 두께 350μm의 상기 우레탄아크릴레이트로 이루어지는 기재 필름상에 점착제층면에서 첩합하는 것으로, 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
<비교예 1>
2-에틸헥실아크릴레이트 69질량부, 2-하이드록시에틸아크릴레이트 29질량부 및 메타크릴산 2질량부로 이루어지는 아크릴계 공중합체를 조제한 후, 폴리머 측쇄인 2-하이드록시에틸아크릴레이트로부터 얻어진 반복 단위 중의 하이드록시기와 2-(메타크릴로일옥시)에틸이소시아네이트를 반응시켜서, 상기 폴리머 측쇄에, 방사선 경화성의 탄소-탄소 이중 결합으로서 작용하는 메타크릴로일기를 도입한 아크릴계 공중합체를 얻었다. 얻어진 아크릴계 공중합체에, 상기 공중합체의 고형분 100질량부에 대해서, 아닥트계 이소시아네이트계 가교제 콜로네이트 L(상품명, 니혼폴리우레탄고교가부시키가이샤 제품)를 2.5질량부 배합하고, 도공하기 쉬운 점도로 조정하기 위해서, 초산에틸로 점도 조정을 행하고, 점착제 조성물을 얻었다.
25μm의 폴리에틸렌테레프탈레이트 세퍼레이터상에 상기 점착제 조성물을 도포하고, 건조시켜서, 두께가 165μm의 에틸렌-초산비닐 공중합체(EVA) 필름 상에 첩합하는 것으로 적층하고, 이 적층기재 필름 상에, 두께 40μm의 점착제층을 마련하여 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
<비교예 2>
25μm의 폴리에틸렌테레프탈레이트 세퍼레이터상에 상기 점착제 a를 도포하고, 120℃에서 2분간 건조시켜서 두께 60μm의 점착제층을 마련하고, 두께 165μm, 초산 비닐 함유량 10 질량%의 에틸렌-초산비닐 공중합체 (EVA) 필름상에 첩합하는 것으로 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
<비교예 3>
2-에틸헥실아크릴레이트 69질량부, 2-하이드록시에틸아크릴레이트 29질량부 및 메타크릴산 2질량부로 이루어지는 아크릴계 공중합체를 조정한 후, 폴리머 측쇄인 2-하이드록시에틸아크릴레이트로부터 얻어진 반복 단위 중의 하이드록시기와 2-(메타크릴로일옥시)에틸이소시아네이트와 반응시켜서, 상기 폴리머 측쇄에, 방사선 경화성의 탄소-탄소 이중 결합으로서 작용하는 메타크릴로일기를 도입한 아크릴계 공중합체를 얻었다. 얻어진 아크릴계 공중합체에, 상기 공중합체의 고형분 100질량부에 대해서, 아닥트계 이소시아네이트계 가교제콜로네이트 L(상품명, 니혼폴리우레탄고교가부시키가이샤 제품)를 2.5질량부 배합하고, 도공하기 쉬운 점도로 조정하기 위해서, 초산에틸로 점도 조정을 행하고, 점착제 조성물을 얻었다.
25μm의 폴리에틸렌테레프탈레이트 세퍼레이터상에 상기 점착제 조성물을 도포하고, 건조시켜서, 영률 8.0×109 Pa(25℃)에서 두께가 100μm의 폴리에틸렌테레프탈레이트(PET)필름(토요보샤(TOYOBO CO., LTD.)제, (상품명) 코스모샤인 A4100) 상에 첩합하는 것으로 적층하고, 이 적층기재 필름상에, 두께 40μm의 점착제층을 마련하여 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
[특성 평가 시험]
실시예 1 ~ 5, 비교예 1 ~ 3의 반도체 웨이퍼 가공용 점착 테이프에 대해서, 특성 평가 시험을 하기와 같이 행했다.
(i) 압축 변시(變時) 응력의 측정
실시예 및 비교예의 반도체 웨이퍼 가공용 점착 테이프를 200 mm×200 mm 정도의 크기로 5매 절단하고, 기재 필름과 점착제층의 사이에서 적층했다. 그 적층된 것을 25 mm×55 mm로 절단하고, 이것을 시험편으로 했다. 이 시험편의 점착제층을 위로 하여, 인장 시험기에 마련한 압축 시험용의 평행판 지그에 올려놓고, 굽힘 시험(JISK7171)의 압자로부터, 25℃, 속도 1.0mm/분으로 압축 응력을 인가했다. 응력 부여 전에 압자가 샘플에 접촉한 부분을 제로점으로 하여, 50 N의 압축 응력 부가시의 변위량을 측정치로 했다.
압축 응력 부여시의 응력 감소율(표 중에서는, 응력 감소율로 칭함)은, 압축 응력 50 N 도달시의 응력치에 대한, 압축 응력 50 N 도달로부터 180초 후의 응력치의 비로부터 산출했다.
(반도체 웨이퍼 가공용 점착 테이프 첩합)
제작한 반도체 웨이퍼 가공용 점착 테이프의 첩합성은, 자동 라미네이터(닛토덴코가부시키가이샤(日東電工株式會社)제 DR-8500III)를 이용하여, 첩합 롤러 양단의 압력을 0.25 MPa로 하여, 8 인치(inch) 베어 실리콘 웨이퍼 및, 120μm 볼 범프 부가(범프 피치 250μm) 실리콘 웨이퍼에 첩합·컷을 행했다.
(ii) 전극 부가 반도체 웨이퍼 밀착성 시험
높이 120μm의 전극 부가 실리콘 웨이퍼에 첩합한 것에 대해서는, 첩합 직후로부터 24시간, 25℃에서 방치한 후에, 반도체 웨이퍼 가공용 점착 테이프의 테이프 들뜸이 발생하는지 어떤지를 관찰하고, 이하의 기준으로 평가했다.
여기서, 테이프 들뜸이 발생을, 반도체 웨이퍼 첩합 후의 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 적층체의 합계의 두께를 B로 하고, 반도체 웨이퍼 첩합 전의 반도체 웨이퍼 가공용 점착 테이프와 표면 전극을 제외한 반도체 웨이퍼 두께와의 합계치를 A로 했을 경우의 A/B의 값으로도 평가하고, 이 값이 1에 가까워짐에 따라서 들뜸의 발생도 없어졌다.
평가 기준
◎: 반도체 웨이퍼 표면에 들뜸이 전혀 발생하지 않았다(A/B = 0.99 이상)
○: 반도체 웨이퍼 표면의 30% 미만이 들떴다(A/B = 0.95 이상 0.99 미만)
△: 반도체 웨이퍼 표면의 30% 이상 50% 미만이 들떴다(A/B = 0.80 이상 0.95 미만)
×: 반도체 웨이퍼 표면의 50% 이상이 들떴다(A/B = 0.80 미만)
또한, 첩합 전에 반도체 웨이퍼 가공용 점착 테이프의 두께 및 반도체 웨이퍼 두께(범프부 제외함)를 각각 측정해 두고, 첩합 후의 전체의 두께를 측정하고, 점착제층의 두께의 비율을 산출했다.
(iii) 장치 내 반송 테스트
반도체 웨이퍼 이면 연삭 후의 장치 내 반송은, 가부시키가이샤디스코(DISCO Inc.)제 풀오토그라인더 DGP8760 + 웨이퍼마운터 DFM2700를 이용하여, 흡착 에러가 발생하지 않는지, 마운터에의 자동 반송이 가능한지를 확인했다. 흡착 에러가 발생하지 않았던 것을 ○, 반송시에 흡착 에러가 발생한 것을 ×로 하여 평가했다.
(iv) 박막 연삭성
120μm 높이 전극 부가 실리콘 웨이퍼를 두께 150μm까지 이면 연삭을 행하고, 이하의 평가 기준으로 균열을 평가했다.
평가 기준
◎: 연삭 후의 반도체 웨이퍼에 균열이 없었다
○: 웨이퍼 엣지부에 1개소의 크랙을 확인했다
△: 웨이퍼 엣지부에 2 ~ 3개소의 크랙을 확인했다
×: 웨이퍼 엣지부에 4개소 이상의 크랙을 확인했다
또한, 딤플(미소한 오목부)을 이하의 기준으로 평가했다.
평가 기준
○: 연삭 후의 웨이퍼 이면에 딤플 없음
×: 연삭 후의 웨이퍼 이면에 딤플을 확인
(v) 더스트 침입(씨페이지)의 평가
표면의 전체면에 걸쳐서 폭 50μm, 깊이 30μm의 홈이 5 mm 간격으로 형성된 직경 8 인치의 실리콘 웨이퍼의, 홈을 형성한 면에 라미네이터(상품명: DR-8500II, 닛토세이키가부시키가이샤(日東精機株式會社)제)를 이용하여 반도체 웨이퍼 가공용 점착 테이프를 첩합했다. 상기 점착 테이프가 첩합된 반도체 웨이퍼를, 그라인더(상품명: DGP8760, 가부시키가이샤디스코제)로 두께 50μm까지 이면 연삭을 행하고, 연삭 후의 반도체 웨이퍼 가공용 점착 웨이퍼 외주부로부터 홈으로의 절삭수(切削水)의 침입을 조사했다.
그 결과를, 이하의 기준으로 평가했다.
평가 기준
○: 5회 상기 조사를 반복하여 행하고, 절삭수의 침입이 5회 모두 전혀 관측되지 않았다
△: 5회 상기 조사를 반복하여 행하고, 절삭수의 침입이 적어도 1회 관측되었다
×: 5회 상기 조사를 반복하여 행하고, 절삭수의 침입이 5회 모두 관측되었다
이들의 결과를 하기의 표 1, 2에 정리하여 나타낸다.
Figure 112016100919090-pct00002
Figure 112016100919090-pct00003
표 1, 2에 나타내는 바와 같이, 비교예 1 ~ 3에서는 점착제층의 두께가 테이프 전체의 25%를 초과하고 있고, 80μm 이상의 전극을 가지는 반도체 웨이퍼 연삭 가공에 있어서, 균열이 눈에 띄는 결과가 되었다.
이것에 대해서 실시예 1 ~ 5에서는, 점착제층의 두께가 테이프 전체의 25% 이하인 것으로부터, 양호한 밀착성·연삭성을 나타냈다.
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것이 아니고, 첨부의 청구의 범위에 나타낸 발명의 정신과 범위에 반하는 일 없이 폭넓게 해석되는 것이 당연하다고 생각한다.
본원은, 2014년 3월 24일에 일본에서 특허 출원된 일본 특허출원 2014-061011에 근거하는 우선권을 주장하는 것이며, 이것은 여기에 참조하여 그 내용을 본 명세서의 기재된 일부로서 넣는다.
10: 반도체 웨이퍼 가공용 점착 테이프
1: 기재 필름
2: 앵커층
3: 점착제층
4: 반도체 웨이퍼의 패턴층(배선ㆍ전극 등)
5: 반도체 웨이퍼의 실리콘층

Claims (5)

  1. 80μm 이상의 높이의 요철을 표면에 가지는 반도체 웨이퍼에 대해서 첩합하고, 상기 반도체 웨이퍼의 이면을 연삭하는 공정에서 이용되는 반도체 웨이퍼 가공용 점착 테이프로서,
    자외선 경화형 수지로 이루어지는 기재 필름상에 점착제층을 가지고, 상기 점착제층의 두께가, 상기 반도체 웨이퍼 표면의 요철 높이의 25% ~ 90%이며, 또한,
    상기 점착제층의 두께가 상기 반도체 웨이퍼 가공용 점착 테이프 전체의 두께의 25% 이하이고,
    상기 반도체 웨이퍼 가공용 점착 테이프의 두께 방향에의 압축 응력 부여시의 응력 감소율이, 50 N의 압축 응력 부가시의 변위량을 측정하여, 압축 응력 50 N 도달시의 응력치에 대한, 압축 응력 50 N 도달로부터 180초 후의 응력치의 비로부터 산출하여 40% 이상인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
  2. 제 1 항에 있어서,
    상기 기재 필름이, (메타)아크릴계 수지와 우레탄아크릴레이트계 올리고머를 자외선 경화시켜서 이루어지는 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기재 필름의 두께가, 200 ~ 300 μm로서, 상기 점착제층의 점착제가 자외선 경화형인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 웨이퍼 표면의 요철이 전극이며, 반도체 웨이퍼 첩합 전의 반도체 웨이퍼 가공용 점착 테이프와 표면 전극을 제외한 반도체 웨이퍼 두께와의 합계치를 A, 반도체 웨이퍼 첩합 후의 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 적층체의 합계의 두께를 B로 했을 경우에 A/B가 0.95 이상인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
  5. 80μm 이상의 높이의 요철을 표면에 가지는 반도체 웨이퍼에 대해서 첩합하는 반도체 웨이퍼 가공용 점착 테이프를 사용하는 반도체 웨이퍼의 가공 방법으로서,
    상기 반도체 웨이퍼 가공용 점착 테이프가, 자외선 경화형 수지로 이루어지는 기재 필름상에 점착제층을 가지고, 상기 점착제층의 두께가, 반도체 웨이퍼 가공용 점착 테이프 전체의 두께의 25% 이하이며,
    상기 점착제층의 두께가, 상기 반도체 웨이퍼 표면의 요철 높이의 30% ~ 90%이고,
    상기 반도체 웨이퍼 가공용 점착 테이프의 두께 방향에의 압축 응력 부여시의 응력 감소율이, 50 N의 압축 응력 부가시의 변위량을 측정하여, 압축 응력 50 N 도달시의 응력치에 대한, 압축 응력 50 N 도달로부터 180초 후의 응력치의 비로부터 산출하여 40% 이상이며,
    상기 반도체 웨이퍼에 상기 반도체 웨이퍼 가공용 점착 테이프를 첩합하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
KR1020167028971A 2014-03-24 2015-03-20 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법 KR101766174B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014061011A JP5697061B1 (ja) 2014-03-24 2014-03-24 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
JPJP-P-2014-061011 2014-03-24
PCT/JP2015/058601 WO2015146856A1 (ja) 2014-03-24 2015-03-20 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法

Publications (2)

Publication Number Publication Date
KR20160125524A KR20160125524A (ko) 2016-10-31
KR101766174B1 true KR101766174B1 (ko) 2017-08-07

Family

ID=52837010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028971A KR101766174B1 (ko) 2014-03-24 2015-03-20 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법

Country Status (5)

Country Link
JP (1) JP5697061B1 (ko)
KR (1) KR101766174B1 (ko)
CN (1) CN106104767B (ko)
TW (1) TWI590361B (ko)
WO (1) WO2015146856A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT3376528T (pt) 2015-11-09 2022-09-29 Furukawa Electric Co Ltd Fita de proteção de superfície de máscara integrada
CN113675131A (zh) * 2015-11-09 2021-11-19 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
KR102313586B1 (ko) * 2016-03-30 2021-10-15 린텍 가부시키가이샤 반도체 가공용 시트
JP2018184551A (ja) * 2017-04-26 2018-11-22 日東電工株式会社 粘着シート
JP7042667B2 (ja) 2018-03-28 2022-03-28 古河電気工業株式会社 半導体チップの製造方法
KR20220070198A (ko) * 2019-07-31 2022-05-30 오사카 유키가가쿠고교 가부시키가이샤 경화성 수지 조성물, 그리고 엘라스토머 및 시트

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150432A (ja) 1998-11-06 2000-05-30 Lintec Corp 半導体ウエハ加工用粘着シート
WO2013141251A1 (ja) 2012-03-23 2013-09-26 リンテック株式会社 フィルム、ワーク加工用シート基材およびワーク加工用シート
JP2013203795A (ja) 2012-03-27 2013-10-07 Lintec Corp 接着剤組成物、接着シートおよび半導体装置の製造方法
JP2014011273A (ja) 2012-06-28 2014-01-20 Furukawa Electric Co Ltd:The ウェハ加工用粘着テープ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773358B2 (ja) * 1998-07-01 2006-05-10 三井化学株式会社 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP2011054940A (ja) * 2009-08-07 2011-03-17 Nitto Denko Corp 半導体ウェハ保持保護用粘着シート及び半導体ウェハの裏面研削方法
JP5705447B2 (ja) * 2010-03-31 2015-04-22 古河電気工業株式会社 表面保護用粘着テープ
JP5638439B2 (ja) * 2011-03-31 2014-12-10 リンテック株式会社 粘着剤および粘着シート
US20130001283A1 (en) * 2011-06-29 2013-01-03 Steven Friderich Flexible Multi-Panel Sterilization Assembly
JP5951216B2 (ja) * 2011-10-13 2016-07-13 リンテック株式会社 粘着シートおよびその使用方法
JP2013091731A (ja) * 2011-10-26 2013-05-16 Denki Kagaku Kogyo Kk 粘着テープ、及び粘着テープ巻取体とその製造方法
JP6220495B2 (ja) * 2012-03-01 2017-10-25 三菱ケミカル株式会社 画像表示装置用透明両面粘着シート及びこれを用いた画像表示装置
JP5100902B1 (ja) * 2012-03-23 2012-12-19 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ
JP5993255B2 (ja) * 2012-09-11 2016-09-14 三菱樹脂株式会社 アクリル系樹脂フィルム及びダイシング用粘着シート
JP5480415B1 (ja) * 2012-10-11 2014-04-23 古河電気工業株式会社 半導体ウェハ加工用粘着テープ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150432A (ja) 1998-11-06 2000-05-30 Lintec Corp 半導体ウエハ加工用粘着シート
WO2013141251A1 (ja) 2012-03-23 2013-09-26 リンテック株式会社 フィルム、ワーク加工用シート基材およびワーク加工用シート
JP2013203795A (ja) 2012-03-27 2013-10-07 Lintec Corp 接着剤組成物、接着シートおよび半導体装置の製造方法
JP2014011273A (ja) 2012-06-28 2014-01-20 Furukawa Electric Co Ltd:The ウェハ加工用粘着テープ

Also Published As

Publication number Publication date
JP2015185692A (ja) 2015-10-22
KR20160125524A (ko) 2016-10-31
WO2015146856A1 (ja) 2015-10-01
CN106104767A (zh) 2016-11-09
TWI590361B (zh) 2017-07-01
CN106104767B (zh) 2018-05-01
JP5697061B1 (ja) 2015-04-08
TW201539630A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
KR101411080B1 (ko) 웨이퍼 가공용 점착 테이프
KR101880644B1 (ko) 표면 보호 시트
KR101766174B1 (ko) 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법
JP5823591B1 (ja) 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
JP5781302B2 (ja) 放射線硬化型粘着剤組成物及び粘着シート
JP6169067B2 (ja) 電子部品加工用粘着テープ
TWI477393B (zh) Adhesive tape for processing semiconductor components
JP2015185691A (ja) 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法
KR101487148B1 (ko) 방사선 경화형 다이싱용 점착 테이프
CN107924864B (zh) 半导体晶片半切割后的背面研削加工用紫外线硬化型粘合片
JP6437431B2 (ja) 半導体チップの製造方法
WO2014061629A1 (ja) ダイシングテープ
TWI642717B (zh) 切割膜片
JP6917166B2 (ja) ダイシング用粘着テープ、ダイシング用粘着テープの製造方法、および半導体チップの製造方法
KR20180132620A (ko) 마스크 일체형 표면 보호 테이프
JP5016703B2 (ja) 粘着シート及び電子部品の製造方法
KR20200101831A (ko) 방사선 경화형 다이싱용 점착 테이프
JP5764600B2 (ja) 半導体ウェハの裏面研削加工用表面保護粘着テープおよび半導体ウェハの加工方法
JP6800062B2 (ja) 粘着テープ
WO2022201790A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
WO2017046855A1 (ja) 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法
WO2022201789A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
WO2022201788A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
WO2023281861A1 (ja) 半導体加工用保護シートおよび半導体装置の製造方法
CN115702480A (zh) 电子装置的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant