KR101411080B1 - 웨이퍼 가공용 점착 테이프 - Google Patents

웨이퍼 가공용 점착 테이프 Download PDF

Info

Publication number
KR101411080B1
KR101411080B1 KR1020130074472A KR20130074472A KR101411080B1 KR 101411080 B1 KR101411080 B1 KR 101411080B1 KR 1020130074472 A KR1020130074472 A KR 1020130074472A KR 20130074472 A KR20130074472 A KR 20130074472A KR 101411080 B1 KR101411080 B1 KR 101411080B1
Authority
KR
South Korea
Prior art keywords
sensitive adhesive
layer
thickness
pressure
wafer
Prior art date
Application number
KR1020130074472A
Other languages
English (en)
Other versions
KR20140001780A (ko
Inventor
요시후미 오카
히로토키 요코이
도모아키 우치야마
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20140001780A publication Critical patent/KR20140001780A/ko
Application granted granted Critical
Publication of KR101411080B1 publication Critical patent/KR101411080B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/255—Polyesters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

반도체 웨이퍼 가공시의 웨이퍼의 휨, 웨이퍼 이면의 딤플, 웨이퍼 표면 전극에의 점착제 잔류나 표면 오염을 저감하고, 웨이퍼 박막 연삭이 가능한 반도체 웨이퍼 가공용 점착 테이프를 제공한다.
고탄성 기재 필름의 한쪽 편 면에 적어도 1층 이상의 저탄성률층을 갖고, 저탄성률층 상에 방사선 경화형 점착제층을 가지며, 고탄성 기재 필름의 영률이 5.0×108Pa 내지 1.1×1010Pa이고, 저탄성률층의 25℃에서의 탄성률(G＇(25℃))이 2.5×105Pa 내지 4.0×105Pa이며, 60℃에서의 탄성률(G＇(60℃))이 0.2×105Pa 내지 1.5×105Pa으로서, 그의 비(G＇(60℃)/G＇(25℃))가 0.5 이하이고, 저탄성률층의 25℃에서의 손실 탄젠트(tanδ(25℃))가 0.08 내지 0.15이며, 60℃에서의 손실 탄젠트(tanδ(60℃))와의 비(tanδ(60℃)/tanδ(25℃))가 4.0 이상이고, 또한, 방사선 경화형 점착제층의 두께가 5 내지 100㎛으로서, 방사선 경화형 점착제층 두께/저탄성률층 두께가 1/2 이하인 반도체 웨이퍼 가공용 점착 테이프.

Description

웨이퍼 가공용 점착 테이프{ADHESIVE TAPE FOR WAFER-PROCESSING}
본 발명은, 실리콘 웨이퍼 등의 반도체 장치를 제조할 때, 웨이퍼 가공을 위해 사용되는 반도체 웨이퍼 가공용 방사선 경화형 점착 테이프로서, 웨이퍼 등을 표면 보호하거나, 웨이퍼 등을 고정하여 백 그라인드하기 위해 사용되는 반도체 웨이퍼 가공용 점착 테이프에 관한 것이다. 보다 상세하게는, 특히 표면에 10㎛ 이상의 전극 등의 돌기를 갖는 반도체 웨이퍼 표면에 테이프를 맞붙이는 프로세스로부터 백 그라인드 공정을 거쳐, 웨이퍼 표면으로부터 전극으로의 점착제 잔류, 전극의 탈락 같은 건 없고 웨이퍼 등을 박리 가능하게 할 수 있는 반도체 웨이퍼 가공용 방사선 경화형 점착 테이프에 관한 것이다.
웨이퍼 등을 반도체 칩으로 가공하고, 전자기기에 실장하기에 이르는 공정은, 예를 들면, 반도체 웨이퍼의 패턴 표면에 반도체 웨이퍼 표면 보호 테이프를 붙이는 공정, 반도체 웨이퍼의 이면을 연삭하여 박화하는 공정, 다이싱 테이프로 상기 연삭한 웨이퍼를 마운트하는 공정, 반도체 웨이퍼로부터 상기 표면 보호용 점착 테이프를 박리하는 공정, 다이싱에 의해 웨이퍼를 분할하는 공정, 분할된 반도체 칩을 리드 프레임에 접합하는 다이본딩 공정을 거친 후, 반도체 칩을 외부 보호를 위해서 수지로 밀봉하는 몰드 공정 등에 의해 구성되어 있다. 상기 표면 보호용 점착 테이프에는 크게 나누어 2종이 존재한다. 조사(照射) 후에 점착력이 현저하게 저하하여 박리를 용이하게 하는 방사선 경화형과, 웨이퍼이면 가공중 및 박리시에 점착력에 변화가 없는, 즉 방사선에 의해서 점착력이 변화하지 않는, 감압형이다.
이들 표면 보호용 점착 테이프는, 에틸렌 초산 비닐 공중합체 등의 폴리올레핀 기재 필름상에, 아크릴 폴리머를 주성분으로 한 점착제층이 구비된 것이 제안되어 있다(예를 들면, 특허 문헌 1 참조).
또한, 반도체 웨이퍼 표면에 50㎛ 이상 높이의 전극이 존재하는 경우, 테이프 맞붙임 프로세스를 40℃ 내지 70℃정도로 가열하면서 실시하는 경우가 있다. 박리시도 마찬가지로 박리를 가볍게 하기 위해 가열하면서 박리하는 경우가 있다.
웨이퍼 표면의 패턴에는, 각종 전자 회로나 전극, 그들을 보호하는 폴리이미드 등의 보호막, 또한 웨이퍼를 칩으로 개편화(個片化)하는 다이싱 공정시에 브레이드가 깊게 들어간 홈인 스크라이브라인이 존재하기 때문에, 웨이퍼 표면은 평활하지 않고 수 ㎛ 내지 수십 ㎛의 단차·요철이 존재하고 있다. 여기서, 웨이퍼 이면을 연삭가공하여, 박화한 웨이퍼를 다이싱 한 후, 픽업하여 칩 표면 전극을 통하여 접합하는 방식을 플립 칩 접합이라고 한다. 이 접합 방식에 있어서는 전극부의 요철이 매우 크고 10㎛ 내지 300㎛정도의 높이를 갖고 있다.
이와 같은 단차는 웨이퍼나 디바이스의 종류에 따라 여러 가지이지만, 표면 보호용 테이프를 맞붙임으로써 웨이퍼 표면의 단차에 밀착하여 빈틈을 채우는 것이 기대된다. 그러나, 웨이퍼의 단차가 큰 경우, 특히 전극 높이가 매우 높은 경우나, 테이프가 딱딱한 경우는 웨이퍼 표면에의 추종성이 부족하다. 이것에 기인하여 백 그라인드 공정시에 연삭수(硏削水)가 웨이퍼와 테이프의 빈틈에 침입하는 시피지(seepage)라는 현상이 발생한다. 또한, 전극을 가진 플립 칩 접합을 목적으로 하는 웨이퍼에 있어서는 특히, 전극을 완전히 테이프로 채울 수 없는, 이면 연삭 가공시에 기포가 혼입한 개소를 기점으로 하여 균열이 발생하거나, 기포가 가공중에 웨이퍼 중심부에 모여, 해당 개소의 Si 두께가 얇아져, 딤플(dimple)이라 불리는 웨이퍼면 내 정밀도가 나빠지는 현상이 생길 우려가 있다.
이와 같이, 시피지가 발생함으로써, 테이프가 웨이퍼로부터 박리하고 그 개소를 기점으로 하여 웨이퍼에 크랙이 발생해 파손에 연결되는 것이나, 침입수에 의한 웨이퍼 표면의 오염이나 점착제의 부착이 발생하여 수율을 크게 악화시키는 원인이 된다.
시피지의 발생에 대해서는, 점착제를 두껍게 하거나, 점착제의 탄성률을 낮추는 방법으로 웨이퍼 표면에의 밀착성을 향상시키는 방법(예를 들면 특허 문헌 2 참조)이 알려져 있다. 또한, 점착력을 높이는 것도 같은 효과가 기대된다.
그러나, 상기와 같은 수법에서는, 웨이퍼 패턴 표면의 전극의 높이가 10㎛ 이상으로 큰 경우는 완전하게 밀착되지 않고, 상기 시피지의 문제를 해결할 수 없다. 또한, 점착제와 웨이퍼 패턴 표면 전극과의 사이에 공극이 존재해 버리는 경우, 공극에 산소가 개재함으로써 자외선 조사시에 산소 경화 저해를 일으켜, 웨이퍼 표면에 점착제의 일부가 남아 버리는 점착제 잔류라고 하는 현상이 발생하기 쉬운 등의 문제가 있다. 점착제 잔류가 발생하는 경우, 후속 공정에서의 와이어 본딩이나 전기적 접속에 있어서 잘 이루어지지 않는 원인이 될 수 있다.
그런데, 웨이퍼의 박막화가 진행되는 근래, 특히 반도체 메모리 용도에서는, 웨이퍼 두께를 100㎛ 이하까지 얇게 하는, 박막 연삭이 일반적이다. 디바이스 웨이퍼는, 이면연삭에 의해 소정의 두께까지 박막화된 후, 다이싱 공정으로 칩화되며, 복수의 칩을 적층, 기판·칩 사이에서 와이어 접속된 후 수지로 밀봉되어 제품으로 된다. 접착제로서 종래는 페이스트 형상의 수지가 웨이퍼 이면에 도공되었지만, 칩의 박막화·소(小) 칩화나 공정의 간략화 때문에, 미리 기재상에 점착제와 접착제(다이 본드용의 접착 시트)가 적층된 다이싱 다이 본드 시트가 웨이퍼 이면(연삭면)에 맞붙여져 다이싱 공정으로 웨이퍼와 일괄하여 절단하는 프로세스가 일반적이다(예를 들면, 특허 문헌 3 참조). 이 방법에서는, 균일한 두께의 접착제가 칩과 같은 사이즈로 절단되기 때문에, 접착제 도포 등의 공정이 불필요하고, 또 종래의 다이싱 테이프와 같은 장치를 사용할 수 있기 때문에 작업성이 양호하다.
특히 전기적인 접속을 목적으로 한 10㎛ 이상 높이의 전극을 갖는 반도체 웨이퍼의 경우, 절연층으로서 도포되는 폴리이미드 코팅층이 매우 두껍고, 폴리이미드 수지층 가열 경화 후의 잔류 응력도 크기 때문에, 웨이퍼의 박화 후, 휨이 크고, 휘는 응력도 강하다.
여기서, 시트를 맞붙일 때는, 웨이퍼 표면에 보호용 테이프가 맞붙여진 채로 척 테이블에 흡착된 상태이며, 시트 맞붙임 후에 보호 테이프가 박리된다. 이 시트를 웨이퍼에 밀착시키기 위해, 맞붙임시에 가열이 필요하지만, 근래에는 보다 고온(~80℃)에서의 가열이 요구되는 경우가 있다. 이 때문에, 테이프 배면의 기재 필름층의 연화점, 융점이 낮은 경우는 척 테이블로 용융 고착되어 버리는 리스크가 존재한다.
일본 공개특허공보 2000－8010호 일본 공개특허공보 2002－53819호 일본 공개특허공보 2007－53325호
본 발명은, 상기 문제점을 해결하고, 반도체 웨이퍼의 가공, 더욱 상세하게는 실리콘 웨이퍼 등의 이면연삭공정, 테이프 박리 공정을 거친 후에 웨이퍼의 휨, 웨이퍼 이면에 발생하는 딤플, 웨이퍼 표면 전극에의 점착제 잔류나 표면 오염(주로 시피지에 의함)을 저감하고, 웨이퍼 박막 연삭이 가능한 반도체 웨이퍼 가공용 점착 테이프를 제공하는 것을 과제로 한다.
본 발명자는, 상기 과제에 대하여 예의 검토한 결과, 기재 필름상에 방사선 경화형 점착층을 형성한 점착 테이프에 있어서, 기재 필름과 방사선 경화형 점착층 사이에 중간층을 형성하고, 이 중간층의 탄성률 및 방사선 경화형 점착층과의 막 두께를 포함한 관계가 중요한 것을 찾아내어, 한층 더 검토함으로써, 웨이퍼 이면연삭시의 시피지의 발생, 특히 박막 연삭의 경우, 이면연삭시의 딤플 발생·웨이퍼 균열을 현저하게 저감할 수 있는 것을 찾아냈다. 본 발명은 이 지견에 근거하여 이루어진 것이다.
즉, 상기 과제는 이하의 수단에 의해 달성되었다.
(1) 고탄성 기재 필름의 한쪽 편 면에 적어도 1층 이상의 저탄성률층을 갖고, 상기 저탄성률층 상에 방사선 경화형 점착제층을 가지며,
상기 고탄성 기재 필름의 영률(Young's modulus)(인장탄성계수)이 5.0×108Pa 내지 1.1×1010Pa이고,
상기 저탄성률층의 25℃에서의 저장 탄성률(G＇(25℃))이 2.5×105Pa 내지 4.0×105Pa이며, 60℃에서의 저장 탄성률(G＇(60℃))이 0.2×105Pa 내지 1.5×105Pa으로서, 그의 비(G＇(60℃)/G＇(25℃))가 0.5 이하이며,
상기 저탄성률층의 25℃에서의 손실 탄젠트(tanδ(25℃))가 0.08 내지 0.15이며, 60℃에서의 손실 탄젠트(tanδ(60℃))와의 비(tanδ(60℃)/tanδ(25℃))가 4.0 이상이고, 또한,
상기 방사선 경화형 점착제층의 두께가 5 내지 100㎛으로서, 상기 저탄성률층과 상기 방사선 경화형 점착제층의 두께의 비(방사선 경화형 점착제층 두께/저탄성률층 두께)가 1/2 이하인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
(2) 상기 반도체 웨이퍼 가공용 점착 테이프가, 표면에 10㎛ 이상의 돌기를 갖는 반도체 웨이퍼의 상기 표면에 붙여 사용하는 반도체 웨이퍼 가공용 점착 테이프이며, 상기 저탄성률층의 두께가, 상기 반도체 웨이퍼 가공용 점착 테이프의 두께의 1/2 이상으로서, 상기 저탄성률층이, 초산 비닐 성분이 10 내지 45 질량%인 에틸렌-초산 비닐 공중합체로 이루어지는 것을 특징으로 하는 (1)에 기재된 반도체 웨이퍼 가공용 점착 테이프.
(3) 상기 고탄성 기재 필름이, 폴리에스테르계 수지인 것을 특징으로 하는 (1) 또는 (2)에 기재된 반도체 웨이퍼 가공용 점착 테이프.
(4) 상기 반도체 웨이퍼 가공용 점착 테이프의 두께 방향의 압축시 변형량이, 25℃에서 130㎛ 내지 170㎛이며, 50N의 응력 부가로 3분간 유지 후의 응력 감소율이 15% 이하인 것을 특징으로 하는 (1) 내지 (3)의 어느 한 항에 기재된 반도체 웨이퍼 가공용 점착 테이프.
본 발명의 반도체 표면 보호 테이프는, 박화 반도체 웨이퍼의 가공, 보다 상세하게는 표면에 전기적 접속을 목적으로 한 10㎛ 이상 높이의 전극을 가진 실리콘 웨이퍼 등의 이면연삭공정에 있어서, BG 테이프 라미네이트, 웨이퍼 이면연삭가공, 테이프 박리 공정에 있어서 웨이퍼 표면에의 점착제 잔류나 표면 오염(시피지)을 억제하면서, 박막 연삭 처리를 딤플·균열 없이 실시하는 것을 가능하게 한다.
도 1은, 본 발명의 바람직한 일실시 형태에 대하여, 웨이퍼 패턴 표면에 본 발명의 반도체 웨이퍼 가공용 점착 테이프가 맞붙여진 상태를 나타내는 단면도이다.
이하, 본 발명을 상세하게 설명한다.
본 발명의 반도체 웨이퍼 가공용 점착 테이프는, 기재 필름(1)상에 방사선 경화형 점착층(3)을 가지며, 기재 필름(1)과 방사선 경화형 점착층(3) 사이에 중간층의 수지층인 저탄성률층(2)을 가진다.
한편, 도 1에서는, 웨이퍼의 실리콘(Si)층(5)상의 웨이퍼 패턴층(4)측에 반도체 웨이퍼 가공용 점착 테이프를 맞붙인 상태를 나타내고 있다.
〈기재 필름〉
본 발명에서는, 기재 필름(1)은 영률(인장 탄성 계수)이 높은 기재 필름이다.
여기서, 기재 필름의 영률은, 기재가 다층의 기재 필름으로 이루어지는 경우, 가장 영률이 높은 기재층의 필름 부분의 영률이다.
기재 필름은, 반도체 웨이퍼의 이면연삭가공을 행할 때의 충격으로부터 보호함과 함께, 반도체 웨이퍼의 휨을 억제할 수 있다. 특히 기재 필름은, 반도체 웨이퍼의 이면연삭가공이나 이면 연마 가공시의 물 세정 등에 대한 내수성(耐水性)을 가짐과 함께, 반도체 웨이퍼상의 폴리이미드 등의 절연막중의 잔류 응력에 기인하는 반도체 웨이퍼의 휨 응력에 대하여, 교정력을 갖는 것이다.
본 발명에 있어서, 기재 필름의 영률은, 5.0×108Pa 내지 1.1×1010Pa이다. 이 영률이 너무 낮으면 반도체 웨이퍼연삭가공 후의 휨 응력을 교정할 수 없어 휨이 커져 버려, 그라인더 가공중 반송 에러로 연결되어 버린다. 영률은, 바람직하게는, 8.0×108Pa 내지 1.0×1010Pa이다.
한편, 기재 필름의 영률은, 인장 시험기(예를 들면, 인스트롱 사제의 인스트롱 인장 시험기 5567 트윈 칼럼 탁상 모델 등)에 의해 측정할 수 있다. 구체적으로는, JIS　K7127(플라스틱 필름 및 시트의 인장 시험 방법, 인장 탄성률 측정 방법)으로 측정한다.
고탄성률 기재 필름은, 상기 저장 탄성률의 범위를 충족시키면, 특별히 제한되지 않는다. 특히 박막 연삭 후의 반도체 웨이퍼의 휨을 교정할 수 있다고 하는 점에서, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리부틸렌테레프탈레이트(PBT) 등의 폴리에스테르계 수지를 함유하는 수지 조성물로 이루어지는 것이나 폴리에테르에테르케톤(polyetheretherketone, 즉 PEEK) 수지, 폴리이미드 수지 등이 바람직하다. 보다 바람직하게는 PET 또는 PEN이다. 폴리에스테르계 수지를 점착제에 대하여 반대측의 최외층에 사용하면, 내열성도 동시에 부여할 수 있기 때문에 바람직하다. 이 경우, 본 발명의 반도체 웨이퍼 가공용 점착 테이프(표면 보호 기능도 포함한다)를 반도체 웨이퍼 표면에 맞붙인 채, 이 테이프의 고탄성 기재 필름면에서 반도체 웨이퍼 유지 부재(예를 들면, 척 테이블)에 흡착시켰을 경우, 이 반도체 웨이퍼 이면에 다이싱 다이 본드 테이프를 맞붙일 때에 가열해도, 이 반도체 웨이퍼 가공용 점착 테이프가 척 테이블로 융착하는 것을 방지할 수 있다.
또한, 폴리에스테르계 수지에, 폴리에스테르계 수지보다 유연성을 갖는 수지를 배합한 수지 조성물을 기재 필름으로서 사용할 수 있다. 2 종류 이상의 수지를 브랜드한 수지 조성물로 함으로써, 강성(剛性)과 유연성을 가지게 한 기재 필름으로 할 수도 있다. 예를 들면, 기재 수지 필름으로서, 폴리에스테르계 수지에 열가소성 엘라스트머를 배합한 수지 조성물을 사용할 수 있다.
기재 필름의 두께는, 특별히 제한되지 않지만, 바람직하게는 10 내지 100㎛이며, 보다 바람직하게는 25 내지 50㎛이다.
기재 필름의 제조 방법은 특별히 한정되지 않는다. 사출·압출·인플레이션·2축 연신 등 종래의 방법을 이용할 수 있다.
〈저탄성률층〉
본 발명에 있어서는, 기재 필름과 방사선 경화형 점착제층과의 사이에, 중간층의 수지층을 적어도 1층 가진다. 이 중간층의 수지층은, 저장 탄성률(G＇)이 낮은 층이며, 본 발명에 있어서는 저탄성층이라 칭한다.
이 저탄성률층의 저장 탄성률은, 본 발명에 있어서는, 25℃에서의 저장 탄성률(G＇(25℃))이 2.5×105Pa 내지 4.0×105Pa로, 60℃에서의 저장 탄성률(G＇(60℃))이 0.2×105Pa 내지 1.5×105Pa이다.
저탄성률층의 탄성률(G＇)이 상온(25℃)이나 고온(60℃)에서 너무 높은 경우, 반도체 웨이퍼 표면의 전극 등의 요철에 대해서의 밀착성을 확보할 수 없고, 그라인더에 의한 반도체 웨이퍼 박화 가공중에 시피지·균열·딤플의 발생으로 연결되어 버린다. 상기 범위 내의 탄성률로 하는 것이, 요철 표면에의 밀착성이 개선되어, 웨이퍼연삭 후의 시피지·균열·딤플 발생을 억제할 수 있게 되기 때문에 바람직하다.
또한, 저탄성률층의 탄성률(G＇)이 상온(25℃)이나 고온(60℃)에서 너무 낮은 경우, 웨이퍼 이면연삭가공 중, 연삭 숫돌의 자발 칼날 작용이 저해되어 면 연소라고 불리는 현상이 발생하거나, 가공 후 웨이퍼의 면내 두께 정밀도가 악화되는 일이 있다.
저장 탄성률(G＇(25℃))은 바람직하게는 2.6×105Pa 내지 3.8×105Pa이며, 저장 탄성률(G＇(60℃))은 바람직하게는 2.8×105Pa 내지 3.6×105Pa이다.
또한, 25℃와 60℃에 있어서의 저장 탄성률(G＇)의 비(G＇(60℃)/G＇(25℃))는 0.5 이하이며, 바람직하게는 0.45 이하이다. 하한은 0.3 이상이 바람직하다.
상기 비가 0.5를 넘으면 반도체 웨이퍼에 50㎛ 이상의 전극을 가지며, 또 테이프 맞붙일 때에 50℃ 내지 70℃로 가열하여 맞붙이는 경우에 웨이퍼 표면의 요철에 대하여 밀착성이 뒤떨어지며, 연삭가공 중에 균열이나 딤플로 연결되는 일이 있다.
이것에 부가하여, 본 발명에서는, 저탄성률층의 25℃에서의 손실 탄젠트(tanδ(25℃))는 0.08 내지 0.15이며, 60℃에서의 손실 탄젠트(tanδ(60℃))와의 비(tanδ(60℃)/tanδ(25℃))가 4.0 이상이다.
손실 탄젠트(tanδ(25℃))가 0.08 미만이면 웨이퍼 표면 요철에 대한 밀착성이 뒤떨어지며, 연삭가공 중 먼지 침입이나 균열, 딤플 발생으로 연결되는 일이 있고, 반대로 0.15를 넘으면 테이프 맞붙일 때에 핸들링할 수 없는 등 불편함이 생기거나, 연삭가공 중에 테이프의 변형이 커짐으로써 웨이퍼 균열이나 면 연소로 연결되는 일이 있다.
또한, 상기 비가 4.0 미만인 경우, 반도체 웨이퍼에 50㎛ 이상의 전극을 가지며, 또 테이프 맞붙일 때에 50℃ 내지 70℃로 가열하여 맞붙이는 경우에 웨이퍼 표면의 요철에 대하여 밀착성이 뒤떨어져, 연삭가공 중에 균열이나 딤플로 연결되는 일이 있다.
손실 탄젠트(tanδ(25℃))는 바람직하게는 0.1 내지 0.12이다. 한편, 비(tanδ(60℃)/tanδ(25℃))는 바람직하게는 3 이상이다. 상기 비의 상한은 특별히 한정되지 않지만, 10 이하가 바람직하고, 8 이하가 보다 바람직하다.
한편, 저탄성률층의 저장 탄성률(G＇)이나 손실 탄젠트(tanδ)는, 동적 점탄성 측정 장치(예를 들면, TA인스트루먼트 사제의 ARES)에 의해 측정할 수 있다. 저탄성률층의 두께가 2㎜로 통일되고, 주파수 0.6rad/sec로 측정한다. 구체적으로는, 실시예에서 더 설명한다.
저탄성률층에 대해서는, 특별히 제한되지 않고, 종래 공지의 것을 이용할 수 있지만, 가교제에 의해 탄성률을 조정한 점착제나, 에틸렌 초산 비닐 공중합체(EVA) 등의 폴리올레핀 종류를 들 수 있다.
특히, 에틸렌 초산 비닐 공중합체(EVA)를 이용하는 경우는 그 초산 비닐 함유량은 10 내지 45 질량%가 바람직하고, 20 내지 45 질량%가 보다 바람직하며, 30 내지 45 질량%가 한층 더 바람직하다.
한편, 가교제에 의해 탄성률을 조정한 점착제로서는, 예를 들면, 수지 성분으로서는, 점착제의 주성분으로서 이용되는, (메타)아크릴산 에스테르를 주성분으로 하는 아크릴 수지 등을 들 수 있고, 가교제로서는 이소시아네이트계 경화제 등을 들 수 있다.
저탄성률층에는, 상기 수지 성분 이외에 테이프 착색을 위한 안료를 포함한 수지를 함유해도 좋다.
저탄성률층의 저장 탄성률(G＇)을 상기 범위로 조정하려면, 주성분인 EVA수지 중 초산 비닐 함유량을 증가시키는, 혹은 폴리머 중 경화제량을 감소시키는, 혹은 폴리머의 분자량을 줄이는 등의 방법으로 조정할 수 있고, 동일하게 손실 탄젠트(tanδ)를 상기 범위로 조정하려면, 주성분 폴리머 중의 측쇄길이를 변경하여 글라스 전이점을 변화시키는 등의 방법으로 조정할 수 있다.
저탄성률층의 두께는 특별히 한정되지 않고, 적당하게 설정해도 좋지만, 웨이퍼 표면 전극의 높이 이상인 것이 바람직하고, 50㎛ 내지 400㎛가 바람직하며, 250㎛ 내지 400㎛가 보다 바람직하다.
다만, 저탄성률층의 두께와 방사선 경화형 점착제층과의 두께는, 후술하는 관계를 충족한다.
또한, 본 발명에 있어서는, 저탄성률층의 두께는, 반도체 웨이퍼 가공용 점착 테이프의 두께의 1/2 이상인 것이 바람직하고, 0.4 이하인 것이 보다 바람직하다. 상기 두께 비의 하한은, 0.05 이상인 것이 바람직하고, 0.1 이상인 것이 보다 바람직하다.
〈점착제층〉
본 발명의 점착제는 특히 방사선 경화형이면, 특별히 제한되지 않으며, 종래의 것을 이용할 수 있지만, 바람직하게는, 아크릴 수지〔(메타)아크릴 수지〕이다.
이와 같은 아크릴 수지는, (메타)아크릴산 에스테르를 구성 성분으로 하는 단독 중합체나, (메타)아크릴산 에스테르를 구성 성분으로서 갖는 공중합체를 들 수 있다. 아크릴산 에스테르를 구성 성분으로서 포함하는 중합체를 구성하는 단량체 성분으로서는, 예를 들면, 메틸, 에틸, n－프로필, 이소프로필, n－부틸, t－부틸, 이소부틸, 아밀, 이소아밀, 헥실, 헵틸, 시클로헥실, 2－에틸헥실, 옥틸, 이소옥틸, 노닐, 이소노닐, 데실, 이소데실, 운데실, 라우릴, 트리데실, 테트라데실, 스테아릴, 옥타데실 및 도데실 등의 탄소수 30 이하, 바람직하게는 탄소수 4 내지 18의 직쇄 또는 분기의 알킬기를 갖는 알킬아크릴레이트 또는 알킬메타크릴레이트를 들 수 있다. 이들 알킬(메타)아크릴레이트는 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
(메타)아크릴산 에스테르와의 공중합 성분으로서는, 이하의 모노머 성분을 포함할 수 있다. 예를 들면, 아크릴산, 메타크릴산, 카르복실에틸(메타)아크릴레이트, 카르복실펜틸(메타)아크릴레이트, 이타콘산, 말레산, 푸말산 및 크로톤산 등의 카르복실기 함유 모노머, 무수말레산이나 무수이타콘산 등의 산무수물 모노머, (메타)아크릴산 2－하이드록시에틸, (메타)아크릴산 2－하이드록시프로필, (메타)아크릴산 4－하이드록시부틸, (메타)아크릴산 6－하이드록시헥실, (메타)아크릴산 8－하이드록시옥틸, (메타)아크릴산 10－하이드록시데실, (메타)아크릴산 12－하이드록시라우릴 및 (4－하이드록시메틸시클로헥실)메틸 (메타)아크릴레이트 등의 하이드록실기 함유 모노머, 스티렌설폰산, 알릴설폰산, 2－(메타)아크릴아미도-2－메틸프로판설폰산, (메타)아크릴아미드프로판 설폰산, 설포프로필(메타)아크릴레이트 및 (메타)아크릴로일옥시나프탈렌 설폰산 등의 설폰산기 함유 모노머, 2－하이드록시에틸아크릴로일 인산염 등의 인산기 함유 모노머, (메타)아크릴아미드, (메타)아크릴산 N－하이드록시메틸아미드, (메타)아크릴산 알킬아미노알킬 에스테르(예를 들면 디메틸아미노에틸 메타크릴레이트, t－부틸아미노에틸 메타크릴레이트 등), N－비닐피롤리돈, 아크릴로일 모르폴린, 초산비닐, 스티렌, 아크릴로니트릴 등을 들 수 있다. 이들 모노머 성분은 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
또한, 아크릴 수지로서는, 구성 성분으로서 이하의 다관능성 모노머를 포함할 수 있다. 예를 들면 헥산디올디(메타)아크릴레이트, (폴리)에틸렌글리콜디(메타)아크릴레이트, (폴리)프로필렌글리콜디(메타)아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트, 펜타에리스리톨디(메타)아크릴레이트, 트리메틸롤프로판트리(메타)아크릴레이트, 테트라메틸롤메탄테트라(메타)아크릴레이트, 펜타에리스리톨트리(메타)아크릴레이트, 펜타에리스리톨테트라(메타)아크릴레이트, 디펜타에리스리톨모노하이드록시펜타(메타)아크릴레이트, 디펜타에리스리톨헥사(메타)아크릴레이트, 에폭시(메타)아크릴레이트, 폴리에스테르(메타)아크릴레이트 및 우레탄(메타)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체는 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
아크릴산 에스테르 중, 바람직하게는, 아크릴산에틸, 아크릴산부틸, 아크릴산 2－에틸헥실, 아크릴산글리시딜, 아크릴산 2－하이드록시에틸 등 및 이들을 조합한 공중합체를 들 수 있다. 또 상기 아크릴산 에스테르를 예를 들면 메타크릴산 에스테르를 대신한 것 등의 아크릴계 폴리머와 경화제를 이용하여 이루어지는 것을 사용할 수 있다.
경화제로서는, 일본 공개특허공보 2007－146104호에 기재된 경화제를 사용할 수 있다. 예를 들면, 1,3－비스(N,N－디글리시딘아미노메틸)시클로헥산, 1,3－비스(N,N－디글리시딘아미노메틸)톨루엔, 1,3－비스(N,N－디글리시딘아미노메틸)벤젠, N,N,N,N＇－테트라글리시딘- m－크실렌디아민 등의 분자중에 2개 이상의 에폭시기를 갖는 에폭시 화합물, 2,4－톨릴렌디이소시아네이트, 2,6－톨릴렌디이소시아네이트, 1,3－크실릴렌디이소시아네이트, 1,4－크실렌 디이소시아네이트, 디페닐메탄-4,4＇－디이소시아네이트 등의 분자 중에 2개 이상의 이소시아네이트기를 갖는 이소시아네이트계 화합물, 테트라메틸롤-트리-β－아지리디닐프로피오네이트, 트리메틸롤-트리-β－아지리디닐프로피오네이트, 트리메틸롤프로판-트리-β－아지리디닐프로피오네이트, 트리메틸롤프로판-트리-β－(2－메틸아지리딘)프로피오네이트 등의 분자 중에 2개 이상의 아지리디닐기를 갖는 아지리딘계 화합물 등을 들 수 있다. 경화제의 함유량은, 원하는 점착력에 따라 조정하면 좋고, 상기와 같은 수지 성분 100질량부에 대하여, 0.01 내지 10질량부가 바람직하고, 보다 바람직하게는, 0.1 내지 5질량부이다.
점착제층 중에 광중합성 화합물 및 광중합 개시제를 포함시킴으로써, 자외선 등의 방사선을 조사함으로써 경화하고, 점착제는 점착력을 저하시킬 수 있다.
이와 같은 광중합성 화합물로서는, 예를 들면 일본 공개특허공보 소 60－196956호 및 일본 공개특허공보 소 60－223139호에 개시되어 있는 광조사에 의하여 삼차원 망형상화할 수 있는 분자 내에 광중합성 탄소-탄소이중결합(에틸렌성 이중결합)을 적어도 2개 이상 갖는 저분자량 화합물이 널리 이용된다.
구체적으로는, 트리메틸롤프로판트리아크릴레이트, 펜타에리스리톨트리아크릴레이트, 펜타에리스리톨테트라아크릴레이트, 디펜타에리스리톨모노하이드록시펜타아크릴레이트, 디펜타에리스리톨헥사아크릴레이트 또는 1,4－부틸렌글리콜디아크릴레이트, 1,6－헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 시판의 올리고에스테르아크릴레이트 등이 이용된다.
광중합 개시제로서는, 일본 공개특허공보 2007－146104호 또는 일본 공개특허공보 2004－186429호에 기재된 광중합 개시제를 사용할 수 있다. 이소프로필벤조인에테르, 이소부틸벤조인에테르, 벤조페논, 미힐러 케톤(Michler's ketone), 클로로티오크산톤, 벤질메틸케탈, α－하이드록시시클로헥실페닐케톤, 2－하이드록시메틸페닐프로판 등을 병용할 수 있다.
광중합성 화합물의 함유량은 상기 수지 성분 100질량부에 대하여, 50 내지 150질량부가 바람직하고, 광중합 개시제의 함유량은 상기 수지 성분 100질량부에 대하여, 1 내지 5질량부가 바람직하다.
또한, 점착제층으로서, 중합체중에 광중합성 탄소-탄소 이중 결합(에틸렌성 이중 결합)을 갖는 중합체, 광중합 개시제 및 경화제를 포함하는 수지 조성물을 이용하여 이루어지는 광중합성 점착제를 이용할 수 있다. 중합체중에 탄소-탄소 이중 결합을 갖는 중합체로서는, 예를 들면, 측쇄에, (메타)아크릴로일기, 비닐기, 알릴기를 갖는 것을 들 수 있고, 바람직하게는 측쇄에 탄소 원자수가 4 내지 12, 보다 바람직하게는 탄소 원자수(8)의 알킬기를 갖는 (메타)아크릴산 에스테르 등의 단량체나 공중합성 개질 단량체를 1종 또는 2종 이상을 임의의 방법으로 단독 중합 또는 공중합한 (메타)아크릴계 중합체가 바람직하다.
이와 같이 하여 형성되는 방사선 경화형 점착제층은, 방사선, 바람직하게는 자외선을 조사함으로써, 점착력을 초기의 것으로부터 크게 저하시키고, 용이하게 피착체로부터 점착 테이프를 박리할 수 있다.
본 발명에 있어서 방사선 경화형 점착제층의 두께는, 5㎛ 내지 100㎛이다. 상기 두께는 바람직하게는 10㎛ 내지 60㎛이며, 보다 바람직하게는 10㎛ 내지 50㎛이다.
본 발명에 있어서는, 상기 저탄성률층과 방사선 경화형 점착제층의 두께의 비(방사선 경화형 점착제층 두께/저탄성률층 두께)는 1/2 이하이다.
상기 두께의 비가 1/2을 넘으면, 저탄성률층의 쿠션성이 없어져, 연삭가공 중의 균열로 연결되는 일이 있다.
상기 두께의 비는 바람직하게는 0.1 이하, 보다 바람직하게는 0.05 이하이다. 상기 비의 하한은 바람직하게는 0.005 이상이며, 보다 바람직하게는 0.01 이상이다.
기재 필름상에 방사선 경화형 점착제층을 형성하기 위해서는, 기재 필름의 적어도 한 면의 저탄성률층 상에, 적어도 1 종류의 방사선 경화형 점착제를 임의의 방법으로 도포 혹은 전사(轉寫)하면 좋다. 기재 필름과 방사선 경화형 점착제층 사이에, 저탄성률층을 갖지만, 또한 필요에 따라 프라이머층 등의 중간층을 형성해도 좋다. 이와 같이 하여 고탄성 기재 필름과 저탄성률층과의 사이에도 필요에 따라서 접착층 등의 중간층을 형성해도 좋다.
또한, 필요에 따라서, 실용에 제공할 때까지, 방사선 경화형 점착제층을 보호하기 위해 통상 세퍼레이터로서 이용되는 합성 수지 필름을 점착제층 측에 붙여 두어도 좋다.
〈반도체 웨이퍼 가공용 점착 테이프 압축시 변형〉
본 발명의 반도체 웨이퍼 가공용 점착 테이프는, 두께 방향의 압축시 변형량이, 25℃에서 130㎛ 내지 170㎛인 것이 바람직하고, 50N의 응력 부가로 3분간 유지 후의 응력 감소율은 15% 이하가 바람직하다.
두께 방향의 압축시 변형량은 보다 바람직하게는, 130㎛ 내지 150㎛이며, 응력 감소율은 13% 이하가 보다 바람직하다.
이와 같이 바람직한 범위로 조정하려면, 구체적으로는, 저탄성률층의 탄성률(G＇)의 조정, 저탄성률층·점착제층의 두께를 조정함으로써 조정할 수 있다.
반도체 웨이퍼 가공용 점착 테이프의 두께 방향의 압축시 변형량과 응력 감소율은, 이하와 같이 하여 측정할 수 있다.
200㎜×200㎜정도의 크기로 5장 절단하여, 기재 필름과 점착제층과의 사이에서 적층하며, 그 적층된 것을 25㎜×55㎜로 절단하여, 이것을 시험편으로 한다. 이 시험편의 점착제층을 위로하고, 인장 시험기에 구비된 압축 시험용의 평행판 지그에 대치(戴置)하고, 굽힘시험(JIS　K7171)의 압자(壓子)로부터, 속도 1.0㎜/분으로 압축 응력을 인가한다. 응력 부여전에 압자가 샘플에 접촉한 부분을 제로점으로 하고, 50N의 압축 응력 부가시의 변위량을 측정치로 했다. 또한, 응력 감소율은 응력이 50N에 이른 시점을 0sec로 하고, 180sec 후의 응력치와의 비로 구할 수 있다.
〈반도체 웨이퍼 가공용 점착 테이프의 용도〉
본 발명의 반도체 웨이퍼 가공용 점착 테이프는, 웨이퍼 표면이 10㎛ 이상의 돌기를 갖는 반도체 웨이퍼에 사용함으로써, 본 발명의 효과를 효과적으로 가져올 수 있다.
본 발명의 웨이퍼 가공용 점착 테이프는, 반도체 웨이퍼를 백 그라인드할 때에 패턴 표면을 보호하는 용도로 이용할 수 있고, 전기적 접합을 목적으로 한 전극이 붙은 웨이퍼 표면에 있어서도 밀착하고, 연삭가공시의 먼지 침입이나 균열, 딤플의 발생을 억제할 수 있기 때문에 연삭가공에 이용하는데 적합하다.
실시예
이하, 본 발명을 실시예에 기초하여, 보다 상세하게 설명하지만, 본 발명은 이들 실시예로 한정되지 않는다.
〈실시예 1〉
고탄성 기재 필름으로서 영률 7.0×108Pa(25℃)로 두께 25㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
한편, 점착제(a)는, 이하의 조성이다.
측쇄에 방사선 중합성기의 메타크릴로일옥시기를 갖는 (메타)아크릴산 공중합체를 100질량부, 일본 폴리우레탄 사제：콜로네이트(L)를 2.0질량부, 일본 치바가이기 사제：이르가큐아 184를 5.0질량부 포함한다.
〈실시예 2〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 50㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄율층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다. 한편, 탄성률(G＇)의 측정은, 저탄성률층의 측정 방법으로 정리하여 기재한다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 3〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 100㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 4〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 38㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 5〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 50㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 42 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 6〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 38㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 300㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 7〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 38㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 42 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 8〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 38㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 42 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 80㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 9〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 38㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 42 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 480㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 10〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 188㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 11〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 38㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 50㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 12〉
고탄성 기재 필름으로서 영률 3.0×109Pa(25℃)로 두께 100㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 13〉
고탄성 기재 필름으로서 영률 5.0×109Pa(25℃)로 두께 100㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 20㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈실시예 14〉
고탄성 기재 필름으로서 영률 10.5×109Pa(25℃)로 두께 25㎛의 폴리에틸렌 나프탈레이트(PEN)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 이 (메타)아크릴산 공중합체를 주성분으로 하는 점착제(a)를 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
〈비교예 1〉
2－에틸헥실아크릴레이트를 69질량부, 2－하이드록시에틸아크릴레이트를 29질량부, 메타크릴산을 2질량부, 초산에틸 내에서 중합을 행하여, 아크릴계 공중합체를 얻었다. 중합한 아크릴계 공중합체에 어덕트(adduct)계 이소시아네이트계 가교제 콜로네이트(L)(상품명, 일본 폴리우레탄 사제)를 2.5질량부 배합하고, 도공하기 쉬운 점도로 조정하기 위해 초산에틸로 조정을 행하여, 점착제 조성물을 얻었다.
25㎛의 PET 세퍼레이터 상에 상기 점착제 조성물을 도포하여, 건조시키고, 두께 165㎛의 에틸렌-초산 비닐 공중합체(EVA) 필름상에 맞붙이게 함으로써 적층하고, 막 두께 40㎛ 두께의 점착제층을 적층하여 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
〈비교예 2〉
2－에틸헥실아크릴레이트를 69질량부, 2－하이드록시에틸아크릴레이트를 29질량부, 메타크릴산을 2질량부, 초산에틸 내에서 중합을 행하여, 아크릴계 공중합체를 얻었다. 중합한 아크릴계 공중합체에 어덕트계 이소시아네이트계 가교제 콜로네이트(L)(상품명, 일본 폴리우레탄 사제)를 2.5질량부 배합하고, 도공하기 쉬운 점도로 조정하기 위해 초산에틸로 조정을 행하여, 점착제 조성물을 얻었다.
25㎛의 PET 세퍼레이터 상에 상기 점착제 조성물을 도포하여, 건조시키고, 영률 8.0×109Pa(25℃)로 두께 100㎛의 폴리에틸렌 테레프탈레이트(PET) 필름상에 맞붙이게 함으로써 적층하고, 막 두께 40㎛ 두께의 점착제층을 적층하여 반도체 웨이퍼 가공용 점착 테이프를 제작했다.
〈비교예 3〉
고탄성 기재 필름으로서 영률 8.0×109Pa(25℃)로 두께 25㎛의 폴리에틸렌 테레프탈레이트(PET)를 이용하고, 그 위에 저탄성률층으로서 초산 비닐 함유율 32 질량%의 에틸렌-초산 비닐 공중합체(EVA)를 350㎛의 두께로 성형하여, 복합기재를 작성했다.
25㎛의 PET 세퍼레이터 상에 2－에틸헥실아크릴레이트를 69질량부, 2－하이드록시에틸아크릴레이트를 29질량부, 메타크릴산을 2질량부, 초산에틸 내에서 중합을 행하여, 아크릴계 공중합체를 얻었다. 중합한 아크릴계 공중합체에 어덕트계 이소시아네이트계 가교제 콜로네이트(L)(상품명, 일본 폴리우레탄 사제)를 2.5질량부 배합하고, 도공하기 쉬운 점도로 조정하기 위해 초산에틸로 조정을 행하며, 이 조정한 점착제 조성물을 도포하여, 120℃에서 2분간 건조시켜 생긴 두께 10㎛의 점착제층을, 상기 복합기재에 맞붙이게 함으로써 반도체 웨이퍼 가공용 점착 테이프를 작성했다.
［특성 평가 시험］
실시예 1 내지 14, 비교예 1 내지 3의 반도체 웨이퍼 가공용 점착 테이프에 대하여, 특성 평가 시험을 하기와 같이 행하였다.
·영률(인장 탄성률) 측정
각 실시예 및 비교예에서 적용한 기재 필름을 JIS 규격, JIS　K7127(플라스틱 필름 및 시트의 인장 시험 방법, 인장 탄성률 측정 방법)로 측정했다.
·수지 탄성률 측정
각 실시예 및 비교예에서 적용한 저탄성률층(별도, 이형(離型)처리로서 실리콘 처리한 PET 필름상에 각 실시예, 비교예와 동일하게 하여 각각의 저탄성층을 제작하고, PET 필름을 박리하여, 저탄성률층만 꺼냈다)을, 50㎜×50㎜의 시험편을 잘라내어, 10장을 겹쳐 가열로(加熱爐) 내 150℃에서 3시간 가열 실시 후, 펠릿형상으로 펀칭하고, 동적 점탄성 측정 장치(TA인스트루먼트 사제의 ARES 동적 점탄성 측정 장치)를 사용하여, 주파수 0.6rad/sec로 측정을 행하였다. 탄성률(G＇), 손실 탄젠트(tanδ)를 10℃ 내지 180℃까지 온도 의존성 측정을 실시한 후, 25℃ 및 60℃에서의 값을 확인했다.
·압축 변위량
실시예 및 비교예의 반도체 웨이퍼 가공용 점착 테이프를 200㎜×200㎜정도의 크기로 5장 절단하여, 기재 필름과 점착제층과의 사이에서 적층했다. 그 적층된 것을 25㎜×55㎜로 절단하고, 이것을 시험편으로 했다. 이 시험편의 점착제층을 위로 하여, 인장 시험기에 구비된 압축 시험용의 평행판 지그에 대치하고, 굽힘시험(JIS　K7171)의 압자로부터, 속도 1.0㎜/분으로 압축 응력을 인가했다. 응력 부여전에 압자가 샘플에 접촉된 부분을 제로점으로 하고, 50N의 압축 응력 부가시의 변위량을 측정치로 했다. 응력 감소율은 응력 50N 도달시로부터 180sec 후의 응력치와의 비로 구했다.
·테이프 맞붙임
제작한 테이프의 맞붙임성은, 자동 라미네이터(닛토 덴코우(日東電工)제 DR-3000Ⅱ)로 8인치(inch) PI막 부착(막 두께 5.5㎛) Si 웨이퍼로 맞붙임·컷을 행하였다. 또한, 100㎛ 높이 전극 부착 Si웨이퍼로 60℃에서의 가열 맞붙임·컷을 행하였다.
·전극 부착 웨이퍼 밀착성 시험
100㎛높이 전극 부착 Si웨이퍼로 맞붙인 것에 대해서는, 맞붙임 직후부터 24시간 방치 후 테이프 뜸이 발생하는지 관찰을 실시했다. 뜸이 전혀 발생하지 않은 것은 ○, 웨이퍼 표면의 30%이상 뜬 것을 △, 50%이상 뜬 것을 ×로 했다.
·장치 내 반송 테스트
웨이퍼 이면연삭 후의 장치 내 반송은, DISCO사제 플루오토글라인더 DGP8760＋웨퍼마운터 DFM2700를 이용하여, 흡착 에러가 발생하지 않는지, 마운터로의 자동 반송이 가능한지 확인했다. 흡착 에러, 마운터에서의 80℃ 다이싱 다이 본딩 테이프 맞붙일 때에 척 테이블 융착이 발생하지 않은 것을 ○, 반송시에 에러가 발생 혹은 척 테이블 융착이 발생한 것을 ×로 했다.
·먼지 침입(시피지)
표면의 전체면에 걸쳐 폭 50㎛, 깊이 30㎛의 홈이 5㎜간격으로 형성된 직경 8 인치의 실리콘 웨이퍼의, 홈을 형성한 면에 라미네이터(상품명：DR－8500Ⅱ, 닛토 덴코우(日東電工)제)를 이용하여 척 테이블을 60℃로 가온한 상태에서 반도체 웨이퍼 가공용 점착 테이프를 맞붙였다. 이 반도체 웨이퍼 가공용 점착 테이프가 맞붙여진 웨이퍼를, 그라인더(상품명：DGP8760, DISCO제)로 두께 50㎛까지 이면연삭을 행하고, 연삭 후의 웨이퍼 외주부로부터 홈으로의 절삭수(切削水)의 침입을 조사했다. 각 반도체 웨이퍼 가공용 점착 테이프를 이용하여 5회 이것을 평가하고, 5회 모두 침입이 전혀 없었던 것을 ◎, 5회 모두 침입을 거의 볼 수 없었던 것을 ○, 5회중 1회 약간 침입을 볼 수 있었던 것을 △, 5회 모두 침입이 분명하게 볼 수 있었던 것을 ×로 했다.
·박막 연삭성
100㎛ 높이 전극 부착 Si웨이퍼를 두께 50㎛까지 이면연삭을 행하고, 연삭 후의 웨이퍼에 균열·딤플이 없었던 것을 ○, 균열은 없었지만 딤플이 발생한 것을 △, 일부 균열이 있는 것을 ×로 했다.
이들 결과를 하기의 표 1 및 2에 정리하여 나타낸다.
Figure 112013057743611-pat00001
Figure 112013057743611-pat00002
상기 표 1 및 표 2에 나타내는 바와 같이, 비교예 1에서는 기재 필름을 가지지 않고, EVA단층인 것, 저탄성률층의 에틸렌-초산비닐공중합체의 초산비닐 함유량이 적기 때문에 웨이퍼에의 밀착도 생기지 않고, 연삭시의 균열·척 테이블 융착이 발생했다. 비교예 2에서는 저탄성률층을 가지지 않기 때문에 웨이퍼 표면의 전극에 밀착하지 않고, 밀착성, 먼지 침입 및 박막 연삭성이 불충분했다. 비교예 3에서는 점착제층에 방사선 경화형 점착제층을 사용하고 있지 않기 때문에, 밀착성과 먼지 침입이 불충분했다.
이것에 대하여 실시예 1 내지 14에서는, 기재 필름의 영률, 저탄성률층의 저장 탄성률 및 tanδ, 막 두께의 관계를 컨트롤함으로써, 모두 양호한 성능을 나타냈다.
1. 기재 필름(고탄성)
2. 저탄성률층
3. 점착제층
4. 웨이퍼 패턴층(배선·전극 등)
5. 웨이퍼 Si층

Claims (5)

  1. 고탄성 기재 필름의 한쪽 편 면에 적어도 1층 이상의 저탄성률층을 갖고, 상기 저탄성률층 상에 방사선 경화형 점착제층을 가지며,
    상기 고탄성 기재 필름의 영률(Young's modulus)이 5.0×108Pa 내지 1.1×1010Pa이고,
    상기 저탄성률층의 25℃에서의 저장 탄성률(G＇(25℃))이 2.5×105Pa 내지 4.0×105Pa이고, 60℃에서의 저장 탄성률(G＇(60℃))이 0.2×105Pa 내지 1.5×105Pa으로서, 그의 비(G＇(60℃)/G＇(25℃))가 0.5 이하이며,
    상기 저탄성률층의 25℃에서의 손실 탄젠트(tanδ(25℃))가 0.08 내지 0.15이고, 60℃에서의 손실 탄젠트(tanδ(60℃))와의 비(tanδ(60℃)/tanδ(25℃))가 4.0 이상이고, 또한,
    상기 방사선 경화형 점착제층의 두께가 5 내지 100㎛로서, 상기 저탄성률층과 상기 방사선 경화형 점착제층의 두께 비(방사선 경화형 점착제층 두께/저탄성률층 두께)가 1/2 이하인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
  2. 제 1 항에 있어서,
    상기 반도체 웨이퍼 가공용 점착 테이프가, 표면에 10㎛ 이상의 돌기를 갖는 반도체 웨이퍼의 상기 표면에 붙여 사용하는 반도체 웨이퍼 가공용 점착 테이프이며, 상기 저탄성률층의 두께가, 상기 반도체 웨이퍼 가공용 점착 테이프 두께의 1/2 이상으로서, 상기 저탄성률층이, 초산 비닐 성분이 10 내지 45 질량%인 에틸렌-초산 비닐 공중합체로 이루어지는 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
  3. 제 1 항에 있어서,
    상기 고탄성 기재 필름이, 폴리에스테르계 수지인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
  4. 제 2 항에 있어서,
    상기 고탄성 기재 필름이, 폴리에스테르계 수지인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서,
    상기 반도체 웨이퍼 가공용 점착 테이프의 두께 방향의 압축시 변형량이, 25℃에서 130㎛ 내지 170㎛이며, 50N의 응력 부가로 3분간 유지 후의 응력 감소율이 15% 이하인 것을 특징으로 하는 반도체 웨이퍼 가공용 점착 테이프.
KR1020130074472A 2012-06-28 2013-06-27 웨이퍼 가공용 점착 테이프 KR101411080B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-146005 2012-06-28
JP2012146005A JP5117629B1 (ja) 2012-06-28 2012-06-28 ウェハ加工用粘着テープ

Publications (2)

Publication Number Publication Date
KR20140001780A KR20140001780A (ko) 2014-01-07
KR101411080B1 true KR101411080B1 (ko) 2014-06-27

Family

ID=47692800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130074472A KR101411080B1 (ko) 2012-06-28 2013-06-27 웨이퍼 가공용 점착 테이프

Country Status (4)

Country Link
JP (1) JP5117629B1 (ko)
KR (1) KR101411080B1 (ko)
CN (1) CN103509479A (ko)
TW (1) TWI460248B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6431256B2 (ja) * 2013-10-11 2018-11-28 デクセリアルズ株式会社 接着フィルム、フィルム巻装体、接続構造体の製造方法、接続方法、接続構造体
CN106104759B (zh) * 2014-03-17 2019-05-17 琳得科株式会社 切割片及使用该切割片的芯片制造方法
JP5697061B1 (ja) * 2014-03-24 2015-04-08 古河電気工業株式会社 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
JP6068386B2 (ja) * 2014-03-31 2017-01-25 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6299405B2 (ja) * 2014-05-13 2018-03-28 旭硝子株式会社 複合体の製造方法および積層体の製造方法
KR20170008743A (ko) * 2014-05-14 2017-01-24 아사히 가라스 가부시키가이샤 복합체, 적층체 및 전자 디바이스, 그리고 그들의 제조 방법
US10858547B2 (en) * 2015-06-29 2020-12-08 Mitsui Chemicals Tohcello, Inc. Film for manufacturing semiconductor parts
MY196409A (en) * 2015-10-21 2023-03-29 Furukawa Electric Co Ltd Surface Protection Adhesive Tape for Semiconductor Wafer Backgrinding, And Semiconductor Wafer Grinding Method
KR20180039020A (ko) * 2015-10-29 2018-04-17 후루카와 덴키 고교 가부시키가이샤 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법
EP3383654B1 (en) * 2016-03-11 2021-01-13 Entrotech, Inc. Protective sheets, articles, and methods
WO2018066408A1 (ja) * 2016-10-03 2018-04-12 リンテック株式会社 半導体加工用粘着テープおよび半導体装置の製造方法
JP2018100423A (ja) * 2018-03-20 2018-06-28 リンテック株式会社 粘着テープおよび半導体装置の製造方法
KR102498684B1 (ko) 2018-04-24 2023-02-09 미쓰이 가가쿠 토세로 가부시키가이샤 점착성 필름 및 전자 장치의 제조 방법
CN112534554B (zh) * 2018-08-08 2024-02-06 琳得科株式会社 端子保护用胶带及带电磁波屏蔽膜的半导体装置的制造方法
KR20210134905A (ko) * 2019-03-07 2021-11-11 린텍 가부시키가이샤 다이 본딩 시트, 및 필름형 접착제가 형성된 반도체 칩의 제조 방법
WO2020203438A1 (ja) * 2019-03-29 2020-10-08 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
WO2020203437A1 (ja) * 2019-03-29 2020-10-08 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
KR102099071B1 (ko) * 2019-05-09 2020-05-18 길화소재 주식회사 반도체 웨이퍼 보호용 점착 필름 및 이의 제조방법
KR20200143258A (ko) * 2019-06-13 2020-12-23 닛토덴코 가부시키가이샤 다이싱 테이프 및 다이싱 다이 본드 필름

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000008010A (ja) 1998-06-25 2000-01-11 Mitsui Chemicals Inc 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法
JP2002053819A (ja) 2000-08-08 2002-02-19 Mitsui Chemicals Inc 半導体ウエハ表面保護用粘着フィルム及びそれを用いる半導体ウエハ表面の保護方法
JP2007053325A (ja) 2005-07-20 2007-03-01 Furukawa Electric Co Ltd:The ダイシングダイボンドテープおよびダイシングテープ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY111332A (en) * 1991-06-28 1999-11-30 Furukawa Electric Co Ltd Semiconductor wafer-securing adhesive tape.
DE19520238C2 (de) * 1995-06-02 1998-01-15 Beiersdorf Ag Selbstklebeband
JP4252805B2 (ja) * 2002-01-11 2009-04-08 三井化学株式会社 半導体ウエハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウエハの裏面加工方法
TW578222B (en) * 2002-01-11 2004-03-01 Mitsui Chemicals Inc Semiconductor wafer surface protective adhesive tape and backside process method of semiconductor wafer using the same
TWI298741B (en) * 2005-02-18 2008-07-11 Mitsui Chemicals Inc Surface protecting sheet for semiconductor wafer and method for protecting semiconductor wafer using the protecting sheet
JP4711777B2 (ja) * 2005-08-11 2011-06-29 日東電工株式会社 粘着シートとその製造方法、及び、製品の加工方法
JP5599157B2 (ja) * 2009-04-24 2014-10-01 株式会社きもと 粘着シート

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000008010A (ja) 1998-06-25 2000-01-11 Mitsui Chemicals Inc 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法
JP2002053819A (ja) 2000-08-08 2002-02-19 Mitsui Chemicals Inc 半導体ウエハ表面保護用粘着フィルム及びそれを用いる半導体ウエハ表面の保護方法
JP2007053325A (ja) 2005-07-20 2007-03-01 Furukawa Electric Co Ltd:The ダイシングダイボンドテープおよびダイシングテープ

Also Published As

Publication number Publication date
TW201400583A (zh) 2014-01-01
JP5117629B1 (ja) 2013-01-16
KR20140001780A (ko) 2014-01-07
CN103509479A (zh) 2014-01-15
JP2014011273A (ja) 2014-01-20
TWI460248B (zh) 2014-11-11

Similar Documents

Publication Publication Date Title
KR101411080B1 (ko) 웨이퍼 가공용 점착 테이프
CN104946151B (zh) 芯片接合薄膜、带切割片的芯片接合薄膜、半导体装置、以及半导体装置的制造方法
KR101417205B1 (ko) 다이싱ㆍ다이 본드 필름
JP7079200B2 (ja) 半導体ウェハ表面保護用粘着テープ及び半導体ウェハの加工方法
CN104946152B (zh) 切割薄膜、切割/芯片接合薄膜及半导体装置的制造方法
KR101518533B1 (ko) 반도체 장치 제조용 필름 롤
US9315692B2 (en) Base material film for dicing sheet and dicing sheet
JP6169067B2 (ja) 電子部品加工用粘着テープ
JP5294365B1 (ja) 放射線硬化型ダイシング用粘着テープ
KR20120030964A (ko) 다이싱ㆍ다이 본드 필름, 다이싱ㆍ다이 본드 필름의 제조 방법 및 반도체 장치의 제조 방법
KR101766174B1 (ko) 반도체 웨이퍼 가공용 점착 테이프 및 반도체 웨이퍼의 가공 방법
CN109328219B (zh) 半导体基板加工用粘合带
JP6437431B2 (ja) 半導体チップの製造方法
TWI642717B (zh) 切割膜片
JP7319134B2 (ja) 半導体素子の製造方法
KR102296363B1 (ko) 다이본드층 형성 필름, 다이본드층 형성 필름이 부착된 가공물, 및 반도체 장치
TW201802207A (zh) 半導體晶圓加工用黏著帶及半導體晶圓之加工方法
KR20150013048A (ko) 다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법
KR102171423B1 (ko) 수지막 형성용 시트
JP6915675B2 (ja) 粘着テープおよび粘着テープ用基材
KR20200101831A (ko) 방사선 경화형 다이싱용 점착 테이프
JP2020077799A (ja) 仮固定用テープ
JP7099575B2 (ja) 粘着テープ
JP5764600B2 (ja) 半導体ウェハの裏面研削加工用表面保護粘着テープおよび半導体ウェハの加工方法
JP7088388B1 (ja) 粘着テープ

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6