KR20180039020A - 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법 - Google Patents

반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20180039020A
KR20180039020A KR1020177035910A KR20177035910A KR20180039020A KR 20180039020 A KR20180039020 A KR 20180039020A KR 1020177035910 A KR1020177035910 A KR 1020177035910A KR 20177035910 A KR20177035910 A KR 20177035910A KR 20180039020 A KR20180039020 A KR 20180039020A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
pressure
sensitive adhesive
protecting
adhesive tape
Prior art date
Application number
KR1020177035910A
Other languages
English (en)
Inventor
마사또 오꾸라
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20180039020A publication Critical patent/KR20180039020A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C09J2201/622—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C09J2205/31—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)

Abstract

프리다이싱법 및 프리스텔스법에 있어서 커프 시프트를 억제하는 것, 및 반도체 웨이퍼를 파손이나 오염시키지 않고 박리 가능한 반도체 웨이퍼 표면 보호용 점착 테이프를 제공한다. 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프(1)는 기재 수지 필름(2)과, 상기 기재 수지 필름(2)의 적어도 편면측에 형성된 점착제층(4)을 갖고, 상기 기재 수지 필름(2)은 인장 탄성률이 1 내지 10GPa인 강성층을 적어도 1층 갖고, 상기 점착제층(4)이 방사선 경화형인 경우에는 방사선 경화시킨 후, 감압형인 경우에는 50℃로 가열했을 때에 있어서의 박리 각도 30°에서의 박리력이 0.1 내지 3.0N/25mm인 것을 특징으로 한다.

Description

반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법
본 발명은 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법에 관한 것이다. 더욱 상세하게는, 반도체 웨이퍼의 박막 연삭 공정에 적용할 수 있는 반도체 웨이퍼 표면 보호용 점착 테이프와 이 반도체 웨이퍼 표면 보호용 점착 테이프를 사용한 반도체 웨이퍼의 가공 방법에 관한 것이다.
반도체 웨이퍼의 제조 공정에 있어서는, 패턴 형성 후의 반도체 웨이퍼는, 통상, 그 두께를 얇게 하기 위해서, 반도체 웨이퍼 이면에 이면 연삭 가공, 에칭 등의 처리를 실시한다. 이때, 반도체 웨이퍼 표면의 패턴을 보호할 목적으로 그 패턴면에 반도체 웨이퍼 표면 보호용 점착 테이프가 부착된다. 반도체 웨이퍼 표면 보호용 점착 테이프는, 일반적으로, 기재 수지 필름에 점착제층이 적층되어 이루어지고, 반도체 웨이퍼의 이면에 점착제층을 부착하여 사용하게 되어 있다.
최근의 고밀도 실장 기술의 진보에 수반하여, 반도체 웨이퍼의 박육화 요구가 있고, 경우에 따라서는 50㎛ 이하의 두께까지 얇은 두께 가공할 것이 요구되고 있다. 이러한 가공 방법의 하나로서, 반도체 웨이퍼의 이면 연삭 가공 전에, 반도체 웨이퍼 표면에 소정 깊이의 홈을 형성하고, 계속하여 이면 연삭을 행함으로써 칩을 개편화하는 프리다이싱법이 있다(예를 들어, 특허문헌 1 참조). 또한, 이면 연삭 가공 전에, 반도체 웨이퍼 내부에 레이저를 조사함으로써 개질 영역을 형성하고, 계속하여 이면 연삭을 행함으로써 칩을 개편화하는 프리스텔스법이 있다(예를 들어, 특허문헌 2 참조).
그러나, 프리다이싱법 및 프리스텔스법에 있어서는 개편화 후의 칩 어긋남(커프 시프트)을 억제하기 위해서, 사용하는 반도체 웨이퍼 표면 보호용 점착 테이프의 탄성률이 높을 것이 요구되는데, 반도체 웨이퍼 표면 보호용 점착 테이프의 탄성률을 높이면, 구부러지기 어려워지기 때문에, 반도체 웨이퍼 표면 보호용 점착 테이프를 반도체 웨이퍼의 표면으로부터 박리할 때의 박리 각도가 예각이 되어, 반도체 웨이퍼가 파손되거나, 반도체 웨이퍼의 표면에 반도체 웨이퍼 표면 보호용 점착 테이프의 점착제 잔사가 부착되는 풀 잔류 등의 반도체 웨이퍼 오염이 일어나거나 하기 쉽다고 하는 문제점이 있었다.
또한, 프리다이싱법이나 프리스텔스법에 있어서는, 연삭 가공의 도중에 칩이 개편화되기 때문에, 반도체 웨이퍼 표면 보호용 점착 테이프의 박리성이 나쁘면, 박리 시에 반도체 웨이퍼의 이면에 접합되어 있는 다이싱 테이프 또는 다이싱 다이 본딩 필름으로부터 칩을 비틀어 떼버리는 현상(이하, 칩 박리라고 한다)이 발생한다.
따라서, 프리다이싱법 및 프리스텔스법에 적용하는 반도체 웨이퍼 표면 보호용 점착 테이프에 있어서는, 커프 시프트를 억제하는 것, 및 칩 박리를 포함한 웨이퍼의 파손이나 오염이 없을 것이 요구된다.
일본 특허 공개 평05-335411호 공보 일본 특허 공개 제2004-001076호 공보
그래서, 본 발명은 프리다이싱법 또는 프리스텔스법을 적용한 경우에 있어서 커프 시프트를 억제하는 것, 및 반도체 웨이퍼를 파손이나 오염시키지 않고 박리 가능한 반도체 웨이퍼 표면 보호용 점착 테이프를 제공하는 것을 목적으로 한다.
상기 과제에 대하여 예의 검토한 결과, 기재 수지 필름에 강성층을 설치함과 함께, 박리 각도가 낮은 상태에 있어서의 박리력을 저하시킴으로써, 상기 과제를 해결할 수 있음을 알아냈다. 본 발명은 이러한 지견에 기초하여 이루어진 것이다.
상기 과제를 해결하기 위해서, 본원 발명에 의한 반도체 웨이퍼 표면 보호용 점착 테이프는, 기재 수지 필름과, 상기 기재 수지 필름의 적어도 편면측에 형성된 방사선 경화성의 점착제층을 갖고, 상기 기재 수지 필름은, 인장 탄성률이 1 내지 10GPa인 강성층을 적어도 1층 갖고, 상기 점착제층을 방사선 경화시킨 후에 있어서의, JIS R 6253에 규정된 280번의 내수 연마지로 마무리한 JIS G 4305에 규정된 두께 1.5mm의 스테인리스강(Steel Use Stainless, SUS)에 대한 박리 각도 30°에서의 박리력이 0.1 내지 3.0N/25mm인 것을 특징으로 한다.
또한, 상기 과제를 해결하기 위해서, 본원 발명에 의한 반도체 웨이퍼 표면 보호용 점착 테이프는, 기재 수지 필름과, 상기 기재 수지 필름의 적어도 편면측에 형성되고, 방사선의 조사에 의해 경화되는 경우가 없는 점착제층을 갖고, 상기 기재 수지 필름은, 인장 탄성률이 1 내지 10GPa인 강성층을 적어도 1층 갖고, 50℃에서의, JIS R 6253에 규정된 280번의 내수 연마지로 마무리한 JIS G 4305에 규정된 두께 1.5mm의 스테인리스강(Steel Use Stainless, SUS)에 대한 박리 각도 30°에서의 박리력이 0.1 내지 3.0N/25mm인 것을 특징으로 한다.
상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 하기 조건 (a) 내지 (d)에서 측정한 루프 스티프니스의 부하 하중으로부터 구해진, 단위폭당의 반발력이 2 내지 15mN/mm인 것이 바람직하다.
(a) 장치
루프 스티프니스 테스터(상품명, 가부시키가이샤 도요 세끼 세이사꾸쇼제)
(b) 루프(시험편) 형상
길이 50mm, 폭 10mm, 시험편 방향은 테이프 MD 방향
(c) 압자의 압입 속도
3.3mm/sec
(d) 압자의 압입량
압자가 루프와 접촉한 시점부터 5mm 압입함
또한, 상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 상기 강성층과 상기 점착제층 사이의 층이, 인장 탄성률이 1GPa 미만인 층만으로 이루어지고, 상기 점착제층의 두께와 상기 인장 탄성률이 1GPa 미만인 층의 두께의 합계가 60㎛ 이하인 것이 바람직하다.
또한, 상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 상기 점착제층은, pH12의 수산화나트륨 수용액에 평균 입경 50nm의 콜로이달 실리카를 14중량％ 분산시킨 화학적 기계 연마용의 슬러리에 24시간 침지 후의 불용분의 상기 슬러리에 침지하기 전에 대한 비율이 75％ 이상인 것이 바람직하다.
또한, 상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 상기 점착제층이 측쇄에 에틸렌성 불포화기를 갖는 방사성 반응성 수지를 함유하고, 방사선을 조사함으로써, 상기 방사성 반응성 수지와 반응하여 박리력을 저하시키기 위한 개질제를 포함하는 것이 바람직하다.
또한, 상기 반도체 웨이퍼 표면 보호용 점착 테이프는, 상기 개질제가 비실리콘계인 것이 바람직하다.
또한, 상기 과제를 해결하기 위해서, 본원 발명에 의한 반도체 웨이퍼의 제조 방법은, (a) 반도체 웨이퍼의 분단 예정 라인에, 상기 반도체 웨이퍼의 표면으로부터 상기 반도체 웨이퍼의 두께 미만의 홈을 형성하는 공정과, (b) 상기 홈이 형성된 상기 반도체 웨이퍼 표면에, 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프를 접합하는 공정과, (c) 상기 반도체 웨이퍼 이면을 연삭함으로써 상기 반도체 웨이퍼를 개편화하는 공정을 포함하는 것을 특징으로 한다.
또한, 상기 과제를 해결하기 위해서, 본원 발명에 의한 반도체 웨이퍼의 제조 방법은, (a) 반도체 웨이퍼의 분단 예정 라인에 있어서의 상기 반도체 웨이퍼 내부에, 레이저를 조사함으로써 개질 영역을 형성하는 공정과, (b) 상기 (a)의 공정 전 또는 후에, 반도체 웨이퍼 표면에 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프를 접합하는 공정과, (c) 상기 반도체 웨이퍼 이면을 연삭함으로써 상기 반도체 웨이퍼를 개편화하는 공정을 포함하는 것을 특징으로 한다.
또한, 상기 반도체 웨이퍼의 제조 방법은, 상기 (c)의 공정에, 화학적 연마를 행하는 공정을 포함하고 있어도 된다.
본 발명에 따른 반도체 웨이퍼 표면 보호용 점착 테이프에 의하면, 프리다이싱법 또는 프리스텔스법을 적용한 반도체 웨이퍼의 이면 연삭 공정에 있어서, 개편화된 반도체 칩의 커프 시프트를 억제함과 함께, 반도체 웨이퍼를 파손이나 오염시키지 않고 가공할 수 있다.
도 1은 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프의 구조를 모식적으로 도시하는 단면도이다.
도 2는 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프를 사용한 백그라인드 공정을 모식적으로 도시하는 단면도이다.
도 3은 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프를 사용한 백그라인드 공정을 모식적으로 도시하는 단면도이다.
도 4는 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프를 사용한 백그라인드 공정 후의 다이싱 공정을 모식적으로 도시하는 단면도이다.
도 5는 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프를 사용한 백그라인드 공정 후의 다이싱 공정을 모식적으로 도시하는 단면도이다.
도 6은 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프를 사용한 백그라인드 공정 후의 익스팬드 공정을 모식적으로 도시하는 단면도이다.
도 7은 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프를 사용한 백그라인드 공정 후의 픽업 공정을 모식적으로 도시하는 단면도이다.
도 8은 실시예 및 비교예의 평가에 사용한 반도체 웨이퍼의 회로 패턴 및 절단 예정 부위에 형성된 홈을 모방한 의사 단차의 위치, 형상, 크기를 도시하는 단면도이다.
도 9는 실시예 및 비교예의 평가에 있어서의 커프폭의 관찰 지점을 도시하는 설명도이다.
도 10은 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프의 박리 각도 30°에서의 박리력의 측정 방법에 대하여 설명하기 위한 설명도이다.
이하에, 본 발명의 실시 형태를 도면에 기초하여 상세하게 설명한다. 도 1은, 본 발명의 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 구조를 모식적으로 도시하는 단면도이다.
도 1에 도시한 바와 같이, 본 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프(1)는 기재 수지 필름(2)을 갖고 있으며, 기재 수지 필름(2)의 적어도 편면측에는 점착제층(4)이 설치되어 있다. 점착제층(4) 상에는, 필요에 따라, 표면이 이형 처리된 박리 필름(도시하지 않음)의 이형 처리면이 점착제층(4)측에 오도록 적층되어 있어도 된다.
(기재 수지 필름(2))
본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 기재 수지 필름(2)으로서, 공지된 플라스틱, 고무 등을 사용할 수 있다. 기재 수지 필름(2)은 특히, 점착제층(4)에 방사선 경화성의 조성물을 사용하는 경우에는, 그 조성물이 경화되는 파장의 방사선의 투과성이 좋은 것을 선택하는 것이 좋다. 또한, 여기서, 방사선이란, 예를 들어, 자외선과 같은 광, 또는 레이저광, 또는 전자선과 같은 전리성 방사선을 총칭하여 말하는 것이며, 이하, 이들을 총칭하여 방사선이라고 한다.
이러한 기재 수지 필름(2)으로서 선택할 수 있는 예로서는, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체, 폴리부텐-1, 폴리-4-메틸펜텐-1, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산에틸 공중합체, 에틸렌-아크릴산메틸 공중합체, 에틸렌-아크릴산 공중합체, 아이오노머 등의 α-올레핀의 단독중합체 또는 공중합체 또는 이들의 혼합물, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카르보네이트, 폴리메틸메타크릴레이트 등의 엔지니어링 플라스틱, 폴리우레탄, 스티렌-에틸렌-부텐 또는 펜텐계 공중합체, 폴리아미드-폴리올 공중합체 등의 열가소성 엘라스토머, 및 이들의 혼합물이 있다. 또한, 이들을 복층으로 한 것을 사용해도 된다.
본 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 기재 수지 필름(2)은 프리다이싱법 및 프리스텔스법에 사용한 경우에 있어서는 커프 시프트량을 저감하고, 통상의 이면 연삭 공정에 사용한 경우에 있어서는 반도체 웨이퍼(5)(도 2 참조)의 휨을 억제하기 위해서, 인장 탄성률이 1 내지 10GPa인 강성층을 필수 요소로서 포함한다. 이 강성층을 구성하는 수지로서는, 예를 들어, 폴리에틸렌테레프탈레이트 등의 폴리에스테르계 필름 등을 들 수 있다.
단, 강성층을 가지면, 굽힘성이 저하되기 때문에, 반도체 웨이퍼 표면 보호용 점착 테이프(1)를 박리하기 어려워져, 박리할 때에 반도체 웨이퍼(5)의 파손이나 풀 잔류를 야기하기 쉬워진다. 이 점으로부터, 강성 필름의 두께는, 10 내지 100㎛가 적당하며, 10 내지 50㎛인 것이 바람직하고, 20 내지 40㎛인 것이 보다 바람직하다. 또한, 굽힘성의 지표인 루프 스티프니스에 있어서의 반발력이, 2 내지 15mN/25mm 이하인 것이 바람직하고, 5 내지 13mN/25mm인 것이 보다 바람직하다. 여기서, 루프 스티프니스에 있어서의 반발력은, 하기 조건 (a) 내지 (d)에서 측정한 루프 스티프니스의 부하 하중으로부터 구해진 단위폭당의 반발력이다.
(a) 장치
루프 스티프니스 테스터(상품명, 가부시키가이샤 도요 세끼 세이사꾸쇼제)
(b) 루프(시험편) 형상
길이 50mm, 폭 10mm, 시험편 방향은 테이프 MD 방향
(c) 압자의 압입 속도
3.3mm/sec
(d) 압자의 압입량
압자가 루프와 접촉한 시점부터 5mm 압입함
또한, 강성층의 편면 또는 양면에 폴리올레핀층을 적층한 기재 수지 필름(2)을 사용하는 것도, 반도체 웨이퍼(5)의 이면 연삭 시에 있어서의 쿠션성의 부여, 반도체 웨이퍼(5) 표면의 요철 점착제층(4)에의 매립성의 향상, 나아가 반도체 웨이퍼 표면 보호용 점착 테이프(1)를 박리할 때에 사용되는 히트 시일과의 밀착성의 향상이라고 하는 관점에서 바람직하다. 적층하는 폴리올레핀층에 적용하는 수지로서는, 저밀도 폴리에틸렌, 에틸렌-아세트산비닐 공중합체, 폴리프로필렌 등이 바람직하다.
각 층을 적층하여 기재 수지 필름(2)을 형성하는 방법으로서는, 예를 들어, 점착제, 접착제 등을 사용한 접합이나 공압출 등, 공지된 것을 적용할 수 있다.
기재 수지 필름(2)의 점착제층(4)이 설치되는 측의 표면에는, 점착제층(4)과의 밀착성을 향상시키기 위해서, 코로나 처리나 프라이머층을 형성하는 등의 처리를 적절히 실시해도 된다. 또한, 기재 수지 필름(2)의 점착제층(4)이 설치되지 않는 측의 표면을 무광 가공 또는 활제 코팅하는 것도 바람직하고, 이에 의해, 본 발명의 표면 보호용 점착 테이프 보관 시의 블로킹 방지 등의 효과를 얻을 수 있다.
(점착제층(4))
도 1에 도시한 바와 같이, 본 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프(1)는 기재 수지 필름(2) 상에 점착제층(4)이 형성되어 있다.
점착제층(4)을 구성하는 점착제 조성물은, 반도체 웨이퍼(5)의 연마 시에 반도체 웨이퍼(5)와의 밀착성을 충분히 유지할 수 있고, 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 박리 시에 반도체 웨이퍼(5)의 파손을 발생시키지 않는 것이기만 하면 특별히 한정되지 않지만, 하기에 기재하는 저각도에서의 박리력이 낮게 되는 것을 선택하는 것이 바람직하다. 주성분의 폴리머(점착제 베이스 수지)는 (메트)아크릴 수지인 것이 바람직하다. 주성분의 폴리머로서 (메트)아크릴 수지를 사용함으로써, 점착력의 제어가 용이해져, 탄성률 등을 컨트롤할 수 있다.
점착제층(4)을 구성하는 점착제 조성물로서는, 박리성의 관점에서, 방사선 경화형의 점착제를 사용하는 것이 바람직하다. 방사선의 조사로 경화시키기 위해서는, 점착제 베이스 수지 등의 수지가 에틸렌성 불포화기(비방향족성의 탄소-탄소 이중 결합)를 갖거나, 점착제 베이스 수지에 에틸렌성 불포화기를 갖는 화합물을 병용한다. 본 발명에 있어서는, 점착제 베이스 수지 등의 수지가 측쇄에 에틸렌성 불포화기를 갖는 수지를 사용하는 것도 박리성의 관점에서 특히 바람직하다. 또한, 점착제 조성물에 광중합 개시제 및 가교제를 함유하는 것이 바람직하고, 점착제층(4)의 탄성률이나 점착력을 조정함에 있어서 가교제를 함유하는 것이 바람직하다.
점착제층(4)을 구성하는 점착제 조성물로서, 방사선의 조사에 의해 경화되는 경우가 없는, 소위 감압형의 점착제를 사용하는 경우, 방사선의 조사 대신에, 박리 시에 예를 들어 50℃ 정도의 열을 가함으로써 박리력을 저하시키는 것도 가능하다. 이러한 감압형의 점착제로서는, (메트)아크릴산알킬에스테르 모노머로부터 유도되는 구성 단위와, 2-히드록시프로필 아크릴레이트, 2-히드록실에틸(메트)아크릴레이트 및/또는 2-히드록시부틸아크릴레이트로부터 유도되는 구성 단위를 포함하고, 그 (메트)아크릴산알킬에스테르 모노머로부터 유도되는 구성 단위가 포함되는 공중합체가, 이소시아네이트 화합물에 의해 가교된 것을 사용할 수 있다.
[에틸렌성 불포화기를 갖는 수지]
에틸렌성 불포화기를 갖는 수지는 어떤 것이어도 상관없지만, (메트)아크릴 수지가 바람직하다. 수지 중에 함유하는 이중 결합의 양의 지표인 요오드가는 0.5 내지 20인 것이 바람직하다. 이 요오드가는 보다 바람직하게는 0.8 내지 10이다. 요오드가가 0.5 이상이면 방사선 조사 후의 점착력의 저감 효과를 얻을 수 있고, 요오드가가 20 이하이면 과도한 방사선 경화를 방지할 수 있다. 또한, 에틸렌성 불포화기를 갖는 수지는, 유리 전이 온도(Tg)가 -70℃ 내지 0℃인 것이 바람직하다. 유리 전이 온도(Tg)가 -70℃ 이상이면, 반도체 웨이퍼(5)의 가공 공정에 수반하는 열에 대한 내열성이 증가한다.
에틸렌성 불포화기를 갖는 수지는 어떻게 제조된 것이어도 되지만, 측쇄에 관능기 (α)를 갖는 (메트)아크릴 수지에, 에틸렌성 불포화기와 상기 수지 중의 관능기 (α)와 반응하는 관능기 (β)를 갖는 화합물을 반응시켜, (메트)아크릴 수지의 측쇄에 에틸렌성 불포화기를 도입하는 방법이 바람직하다.
에틸렌성 불포화기로서는, 어떠한 기여도 상관없지만, (메트)아크릴로일기, (메트)아크릴로일옥시기, (메트)아크릴로일아미노기, 알릴기, 1-프로페닐기, 비닐기(스티렌 또는 치환 스티렌을 포함한다)가 바람직하고, (메트)아크릴로일기, (메트)아크릴로일옥시기가 보다 바람직하다. 관능기 (α)와 반응하는 관능기 (β)로서는, 카르복실기, 수산기, 아미노기, 머캅토기, 환상 산무수기, 에폭시기, 이소시아네이트기 등을 들 수 있다.
여기서, 관능기 (α)와 관능기 (β) 중 한쪽 관능기가 카르복실기, 수산기, 아미노기, 머캅토기, 또는 환상 산무수기인 경우에는, 다른 쪽 관능기는, 에폭시기, 이소시아네이트기를 들 수 있고, 한쪽 관능기가 환상 산무수기인 경우, 다른 쪽 관능기는 카르복실기, 수산기, 아미노기, 머캅토기를 들 수 있다. 또한, 한쪽 관능기가 에폭시기인 경우에는, 다른 쪽 관능기는 에폭시기여도 된다.
측쇄에 관능기 (α)를 갖는 (메트)아크릴 수지는, 관능기 (α)를 갖는 (메트)아크릴산에스테르, 아크릴산 또는 (메트)아크릴아미드를 중합시킴으로써 얻어진다. 관능기 (α)로서는, 카르복실기, 수산기, 아미노기, 머캅토기, 환상 산무수기, 에폭시기, 이소시아네이트기 등을 들 수 있고, 카르복실기, 수산기가 바람직하고, 수산기가 특히 바람직하다.
이러한 모노머로서는, 아크릴산, 메타크릴산, 신남산, 이타콘산, 푸마르산, 프탈산, 2-히드록시알킬아크릴레이트류, 2-히드록시알킬메타크릴레이트류, 글리콜모노아크릴레이트류, 글리콜모노메타크릴레이트류, N-메틸올아크릴아미드, N-메틸올메타크릴아미드, 알릴알코올, N-알킬아미노에틸아크릴레이트류, N-알킬아미노에틸메타크릴레이트류, 아크릴아미드류, 메타크릴아미드류, 무수 말레산, 무수 이타콘산, 무수 푸마르산, 무수 프탈산, 글리시딜아크릴레이트, 글리시딜메타크릴레이트, 알릴글리시딜에테르, 폴리이소시아네이트 화합물의 이소시아네이트기 일부를 수산기 또는 카르복실기 및 방사선 경화성 탄소-탄소 이중 결합을 갖는 단량체로 우레탄화한 것 등을 들 수 있다. 이들 중에서도, 아크릴산, 메타크릴산, 2-히드록시알킬아크릴레이트류, 2-히드록시알킬메타크릴레이트류, 글리시딜아크릴레이트, 글리시딜메타크릴레이트가 바람직하고, 아크릴산, 메타크릴산, 2-히드록시알킬아크릴레이트류, 2-히드록시알킬메타크릴레이트류가 보다 바람직하고, 2-히드록시알킬아크릴레이트류, 2-히드록시알킬메타크릴레이트류가 더욱 바람직하다.
에틸렌성 불포화기를 갖는 수지는, 상기 모노머와 함께, (메트)아크릴산에스테르 등의 다른 모노머와의 공중합체가 바람직하다. (메트)아크릴산에스테르로서는, 메틸아크릴레이트, 에틸아크릴레이트, n-프로필아크릴레이트, n-부틸아크릴레이트, 이소부틸아크릴레이트, n-펜틸아크릴레이트, n-헥실아크릴레이트, n-옥틸아크릴레이트, 이소옥틸아크릴레이트, 2-에틸헥실아크릴레이트, 도데실아크릴레이트, 데실아크릴레이트헥실아크릴레이트, 및 이들에 대응하는 메타크릴레이트를 들 수 있다. (메트)아크릴산에스테르는 1종이어도 되고, 2종 이상이어도 상관없지만, 알코올부의 탄소수가 5 이하인 것과 탄소수가 6 내지 12인 것을 병용하는 것이 바람직하다. 에틸렌성 불포화기를 갖는 수지는, (메트)아크릴산에스테르에 추가로, (메트)아크릴산을 더 공중합한 것이 바람직하다.
에틸렌성 불포화기를 갖는 수지, 특히, 에틸렌성 불포화기를 갖는 수지의 중합 반응은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 중 어느 것이어도 된다. 측쇄에 관능기 (α)를 갖는 (메트)아크릴 수지에, 에틸렌성 불포화기와 상기 수지 중의 관능기 (α)와 반응하는 관능기 (β)를 갖는 화합물을 반응시키는 경우, 한쪽을 과잉으로 해서 반응시켜서, 미반응된 관능기를 남기는 것에 의해, 원하는 점착 물성 및 탄성률로 조정할 수 있다.
중합 개시제로서는, α,α'-아조비스이소부틸니트릴 등의 아조비스계, 벤조일퍼옥시드 등의 유기 과산화물계 등의 라디칼 발생제를 통상 사용한다. 이때, 필요에 따라 촉매, 중합 금지제를 병용할 수 있고, 중합 온도 및 중합 시간을 조절함으로써 원하는 분자량의 수지를 얻을 수 있다. 또한, 분자량을 조절하는 것에 대해서는, 머캅탄, 사염화탄소계의 용제를 사용하는 것이 바람직하다.
에틸렌성 불포화기를 갖는 수지의 평균 분자량은, 20만 내지 150만 정도가 바람직하고, 70만 내지 120만이 보다 바람직하다. 저분자량 성분을 적게 함으로써 반도체 웨이퍼(5) 표면 오염을 억제할 수 있고, 예를 들어 분자량 10만 이하의 분자가 전체의 10％ 이하로 하는 것 등이 바람직하다. 분자량이 150만을 초과하면, 합성 시 및 도포 시공 시에 겔화할 가능성이 있다. 또한, 에틸렌성 불포화기를 갖는 수지가, 수산기가 5 내지 100mgKOH/g가 되는 OH기를 가지면, 방사선 조사 후의 점착력을 감소시킴으로써 테이프 박리 불량의 위험성을 더욱 저감할 수 있으므로 바람직하다.
에틸렌성 불포화기와 관능기 (α)와 반응하는 관능기 (β)를 갖는 화합물을 설명한다. 에틸렌성 불포화기는 앞서 설명한 기가 바람직하고, 바람직한 범위도 동일하다. 관능기 (α)와 반응하는 관능기 (β)는 앞서 설명한 기를 들 수 있다. 관능기 (β)로서는, 이소시아네이트기가 특히 바람직하다.
에틸렌성 불포화기와 관능기 (α)와 반응하는 관능기 (β)를 갖는 화합물로서는, 관능기 (α)를 갖는 모노머의 화합물, 알코올부에 이소시아네이트기를 갖는 (메트)아크릴레이트를 들 수 있고, 알코올부에 이소시아네이트기를 갖는 (메트)아크릴레이트가 바람직하다. 알코올부에 이소시아네이트기를 갖는 (메트)아크릴레이트로서는, 알코올부의 말단에 이소시아네이트기를 갖는 것이 바람직하고, 알코올부의 이소시아네이트기 이외의 탄소수는 2 내지 8이 바람직하고, 알코올부는 직쇄 알킬의 것이 바람직하다. 알코올부에 이소시아네이트기를 갖는 (메트)아크릴레이트로서는, 예를 들어, 2-이소시아나토에틸아크릴레이트, 2-이소시아나토에틸메타크릴레이트를 바람직하게 들 수 있다.
[가교제]
가교제로서는, 폴리이소시아네이트류, 멜라민·포름알데히드 수지 또는 2개 이상의 에폭시기를 갖는 에폭시 화합물이 바람직하고, 폴리이소시아네이트류가 특히 바람직하다. 가교제는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 가교제는 수지 폴리머를 가교함으로써, 점착제의 응집력을, 점착제 도포 후에 향상시킬 수 있다.
폴리이소시아네이트류로서는, 예를 들어, 헥사메틸렌디이소시아네이트, 2,2,4-트리메틸-헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 4,4'-디시클로헥실메탄디이소시아네이트, 2,4'-디시클로헥실메탄디이소시아네이트, 리신디이소시아네이트, 리신트리이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 톨릴렌디이소시아네이트, 크실릴렌디이소시아네이트, 4,4'-디페닐에테르디이소시아네이트, 4,4'-〔2,2-비스(4-페녹시페닐)프로판〕디이소시아네이트 등을 들 수 있고, 구체적으로는, 시판품으로서, 코로네이트 L(닛본 폴리우레탄 가부시끼가이샤제) 등을 사용할 수 있다.
멜라민·포름알데히드 수지는, 시판품으로서, 니칼락 MX-45(가부시키가이샤 산와 케미컬사제), 멜란(히타치 가세이 고교 가부시끼가이샤제) 등을 사용할 수 있다. 또한, 에폭시 수지로서는, TETRAD-X(미쯔비시 가가꾸 가부시끼가이샤제) 등을 사용할 수 있다.
가교제의 첨가량은, 에틸렌성 불포화기를 갖는 수지 100질량부에 대하여 0.1 내지 20질량부로 하는 것이 바람직하고, 1.0 내지 10질량부로 하는 것이 더욱 바람직하고, 에틸렌성 불포화기를 갖는 수지의 관능기 수에 맞춰서, 또한, 원하는 점착 물성이나 탄성률을 얻기 위하여 적절히 그 양이 조정된다. 가교제의 양이 0.1질량부 미만이면 응집력 향상 효과가 충분하지 않은 경향이 있고, 20질량부를 초과하면 점착제의 배합 및 도포 작업 중에 경화 반응이 급속하게 진행되어, 가교 구조가 형성되는 경향이 있기 때문에, 작업성이 손상될 우려가 있다.
[광중합 개시제]
점착제층(4)으로서 방사선 경화형 점착제를 선정한 경우에는, 필요에 따라 광중합 개시제를 포함할 수 있다. 광중합 개시제에는 기재를 투과하는 방사선에 의해 반응하는 것이라면, 특별히 제한은 없고, 종래 알려져 있는 것을 사용할 수 있다. 예를 들어, 벤조페논, 4,4'-디메틸아미노벤조페논, 4,4'-디에틸아미노벤조페논, 4,4'-디클로로벤조페논 등의 벤조페논류, 아세토페논, 디에톡시아세토페논 등의 아세토페논류, 2-에틸안트라퀴논, t-부틸안트라퀴논 등의 안트라퀴논류, 2-클로로티오크산톤, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질, 2,4,5-트리아릴이미다졸 이량체(로핀 이량체), 아크리딘계 화합물, 아실포스핀 옥사이드류, 등을 들 수 있고, 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 광중합 개시제의 첨가량은, 에틸렌성 불포화기를 갖는 수지 100질량부에 대하여 0.1 내지 10질량부로 하는 것이 바람직하고, 0.5 내지 5질량부로 하는 것이 보다 바람직하다.
[기타의 첨가물]
점착제층(4)에는 필요에 따라서 점착 부여제, 점착 조정제, 계면 활성제 등, 또는 개질제 등을 배합할 수 있다. 또한, 무기 화합물 필러를 적절히 첨가해도 된다. 본 발명에 있어서는, 개질제를 첨가하는 것도 박리성의 관점에서 바람직하다. 개질제는 실리콘 화합물, 불소계 화합물, 장쇄 알킬기 함유 화합물 등을 들 수 있고, 첨가에 의해 저각도에 있어서의 박리력을 저하시키는 것, 및 물에 대한 접촉각이 높아지는 것에 의해, 더스트 침입 억제를 억제하는 것이 가능하게 된다. 개질제의 반도체 웨이퍼(5) 표면에의 이행을 방지하기 위해서, 개질제는 에틸렌성 불포화기를 갖는 화합물인 것이 바람직하고, 또한, 점착제 베이스 수지가 측쇄에 에틸렌성 불포화기를 갖는 수지인 것이 보다 바람직하다. 에틸렌성 불포화기를 갖는 개질제로서, 구체적으로는 시판품으로서, 실리콘 아크릴레이트인 Ebecryl 360(다이셀·올넥스 가부시끼가이샤제)이나 불소계 표면 개질제인 메가페이스 RS-72-K(DIC가부시끼가이샤제) 등을 들 수 있다. 반도체 웨이퍼(5) 표면에 대한 영향의 관점에서, 불소계 화합물인 것이 보다 바람직하다.
점착제층(4)은 예를 들어, 상술한 점착제 조성물을 박리 필름 상에 도포, 건조시켜서 기재 수지 필름(2) 상에 전사함으로써 형성할 수 있다. 점착제층(4)의 두께는, 1 내지 60㎛인 것이 바람직하다.
여기서, 프리다이싱법 및 프리스텔스법에 있어서는, 반도체 웨이퍼의 이면 연삭중에, 칩 사이에 공극이 생기기 때문에, CMP(chemical mechanical polishing, 화학 기계 연마)나 에칭과 같은 연삭 후의 연마 처리를 행하면, 슬러리에 의해 반도체 웨이퍼가 오염되거나, 반도체 웨이퍼 표면 보호용 점착 테이프의 점착제가 슬러리에 침식되어, 물러진 점착제에 의해 반도체 웨이퍼가 오염될 것이 염려된다. 또한, 프리다이싱법 및 프리스텔스법에 있어서는, 연삭의 도중에 반도체 웨이퍼(5)가 칩(11)화되기 때문에, 통상의 연삭에 비해 연삭 더스트에 의한 반도체 웨이퍼(5) 표면에의 오염이 발생하기 쉽다.
그로 인해, 반도체 웨이퍼(5) 표면에의 표면 보호 테이프의 밀착성이 보다 요구된다. 그러나, 일반적으로 알려져 있는 밀착성을 높이기 위하여 점착제층(4)을 두껍게 한다라고 하는 방법에서는, 프리다이싱법이나 프리스텔스법에 있어서는 칩(11)이 연삭중에 깊이 방향으로 진동함으로써, 오히려 더스트 침입을 발생시키기 쉬운 상태로 되게 하는 것을 알았다. 따라서, 점착제층(4)은 오히려 얇은 쪽이 적합하고, 5 내지 30㎛인 것이 보다 바람직하고, 강성층과 점착제층(4) 사이에 형성되는 층이, 인장 탄성률이 1GPa 미만인 층만으로 이루어지는 경우에는, 점착제층(4)의 두께와 인장 탄성률이 1GPa 미만인 층의 두께의 합계가 5 내지 60㎛인 것이 바람직하고, 5 내지 30㎛인 것이 보다 바람직하다. 강성층과 점착제층(4) 사이에 형성되는 층이, 인장 탄성률이 1GPa 미만인 층만으로 이루어지는 경우이기 때문에, 강성층을 복수 갖는 경우에는, 가장 점착제층(4)에 가까운 강성층과 점착제층(4) 사이에 형성되는 층이, 인장 탄성률이 1GPa 미만인 층만으로 이루어지는 경우라고 하게 된다. 인장 탄성률이 1GPa 미만인 층으로서는, 강성층 이외의 기재 수지 필름을 구성하는 층이나, 기재 수지 필름을 구성하는 복수의 층을 접합하기 위한 접착제층 등을 들 수 있다.
또한, 점착제의 저장 탄성률은 25℃에서 0.01 내지 0.1MPa가 바람직하고, 50℃에서 0.02 내지 0.1MPa인 것이 보다 바람직하다. 점착제층(4)의 저장 탄성률을 이 범위로 함으로써, 점착제층(4)의 두께가 얇아도 더스트 침입을 방지하기 쉽고, 또한 박리 시의 풀 잔류나 칩 박리도 일어나기 어렵다. 또한, 점착제층(4)은 복수의 점착제층(4)이 적층된 구성이어도 된다.
또한, 점착제층(4)은 반도체 웨이퍼(5)의 이면 화학적 연마에 사용되는 슬러리에 24시간 침지 후의 불용분의 슬러리에 침지하기 전에 대한 비율(겔 분율)이 75％ 이상인 것이 바람직하고, 90％ 이상인 것이 보다 바람직하다. 점착제층(4)의 슬러리에 대한 겔 분율을 75％ 이상으로 함으로써 개편화된 칩(11) 사이로부터 침입한 슬러리에 의해 점착제가 침식되어, 웨이퍼 표면이 오염되는 것을 억제하는 것이 가능하게 된다. 슬러리는, 예를 들어 pH12의 수산화나트륨 수용액에 평균 입경 50nm의 콜로이달 실리카를 14중량％ 분산시킨 화학 기계 연마용의 슬러리로 할 수 있다.
또한, 본 발명에 의한 반도체 웨이퍼 표면 보호용 점착 테이프(1)는 점착제층(4)이 방사선 경화형의 점착제층(4)인 경우에는 방사선 조사 후에 있어서, 점착제층(4)이 감압형의 점착제층(4)인 경우에는 50℃ 가열 조건 하에서, 박리 각도 30°, 인장 속도 20mm/min에 있어서의 박리력이 0.1 내지 3.0N/25mm인 것을 필수로 하여, 바람직하게는 0.5 내지 1.8N/25mm이다. 점착제층(4)으로서 방사선 경화형의 점착제층(4)을 사용한 경우에도, 방사선 경화 후에 50℃ 가열 조건으로 박리함으로써 박리력을 저하시킬 수도 있고, 그 경우에는, 50℃ 가열 조건 하에서의 박리력을 가리키는 것으로 한다. 박리력이 0.1N/25mm 미만이면 반도체 웨이퍼(5)의 이면을 연삭하여 칩(11)으로 개편화한 후, 다음 공정에의 반송중에 칩(11)이 어긋날 가능성이 있고, 3.0N/25mm 초과하면, 반도체 웨이퍼 표면 보호용 점착 테이프(1)를 박리할 때에, 반도체 웨이퍼(5)의 이면에 접합되어 있는 다이싱 테이프(6) 또는 다이싱 다이 본딩 필름으로부터 칩(11)이 잡아 떼져버리는 칩 박리나 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 점착제 잔사가 반도체 웨이퍼(5)의 표면에 부착되는 풀 잔류가 발생하기 쉬워진다.
반도체 웨이퍼(5)로부터의 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 박리는, 점착 타입 또는 히트 시일 타입의 박리용 테이프를 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 단부에 접착하고, 단부로부터 박리한다. 박리의 초기에 있어서는 반도체 웨이퍼 표면 보호용 점착 테이프(1)와 반도체 웨이퍼(5)의 박리는 예각이기 때문에, 면에서의 박리에 가깝고, 90° 박리 등에 비해 매우 큰 박리력이 되어버린다. 예를 들어, 후술하는 비교예 1의 반도체 웨이퍼 표면 보호용 점착 테이프(1)에서는 90° 박리에서의 박리력은 0.4N/25mm임에도 불구하고, 30° 박리에서의 박리력은 3.6N/25mm이며, 이 상태에서 연삭 후의 얇은 반도체 웨이퍼(5)나 칩(11)화된 반도체 웨이퍼(5)로부터의 박리를 행하면, 웨이퍼 깨짐이나 칩 박리를 일으킬 리스크가 매우 높다. 특히, 기재 수지 필름(2)이 강성층을 갖기 때문에, 굽힘성이 떨어지기 때문에, 박리 계기가 파지하기 어렵기 때문에 웨이퍼 깨짐 등이 보다 일어나기 쉽다.
여기서, 본 발명에 있어서의 박리 각도 30°란, 피착체에 대한 인장 방향의 각도이며, 실제의 피착체와 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 박리 각도는 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 강성에 따라 변화한다.
박리 각도 30°에서의 박리력은, 반도체 웨이퍼 표면 보호용 점착 테이프(1)로부터 폭 25mm×길이 300mm의 시험편을 채취하고, 그 시료를, JIS R 6253에 규정된 280번의 내수 연마지로 마무리한 JIS G 4305에 규정된 두께 1.5mm의 스테인리스강(Steel Use Stainless, SUS)판 상에 상기 시험편을 2kg의 고무 롤러를 3왕복에 걸쳐서 압착하고, 점착제가 방사선 경화형인 경우에는 방사선에 의해 경화시켜서 1시간 방치 후, 점착제가 감압형인 경우에는 SUS판을 50℃로 가열한 상태에서, 측정값이 그 용량의 15 내지 85％의 범위에 있는 JIS B 7721에 적합한 인장 시험기를 사용하여, 인장 속도 20mm/min, 분위기 온도 25℃, 상대 습도 50％의 조건에서 떼고, 박리 각도 θ가 30°(도 10 참조)에서의 박리력을 측정함으로써 얻어진다.
박리 각도 30°에서의 박리력을 낮추기 위해서는, 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 굽힘성을 낮추는 것, 피착체와의 점착 부분에 있어서 국소적으로 신장되지 않는 것 등이 중요하다. 구체적으로는, 굽힘성에 대해서는 상술한 바와 같이, 기재 수지 필름(2)의 강성 및 두께를 조정하는 것, 국소적인 신장에 대해서는, 강성층 상의 두께나 개질층의 첨가, 기타 점착제 조성 구성 등에 의해 조정하는 것이 가능하다.
(박리 필름)
또한, 본 발명의 표면 보호용 점착 테이프에는, 필요에 따라 박리 필름이 점착제층(4) 상에 설치된다. 박리 필름은, 세퍼레이터나 박리층, 박리 라이너라고도 불리고, 점착제층(4)을 보호하는 목적을 위하여, 또한 점착제를 평활하게 하는 목적을 위해 설치된다. 박리 필름의 구성 재료로서는, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌테레프탈레이트 등의 합성 수지 필름이나 종이 등을 들 수 있다. 박리 필름의 표면에는 점착제층(4)으로부터의 박리성을 높이기 위해서, 필요에 따라 실리콘 처리, 장쇄 알킬 처리, 불소 처리 등의 박리 처리가 실시되어 있어도 된다. 또한, 필요에 따라, 점착제층(4)이 환경 자외선 등 의도하지 않은 자외선의 폭로에 의해 반응해버리지 않도록, 자외선 방지 처리를 실시하는 것도 바람직하다. 박리 필름의 두께는, 통상 10 내지 100㎛, 바람직하게는 25 내지 50㎛ 정도이다.
<용도>
본 발명의 웨이퍼 가공용 테이프(1)의 사용 용도로서는, 프리다이싱법 또는 프리스텔스법을 사용한 반도체 웨이퍼(5)의 제조 방법, 예를 들어, 이하의 반도체 웨이퍼(5)의 제조 방법 (A) 내지 (B)에 있어서 적합하게 사용할 수 있다.
반도체 웨이퍼(5)의 제조 방법 (A)
(a) 반도체 웨이퍼(5)의 분단 예정 라인에, 상기 반도체 웨이퍼(5)의 표면으로부터 상기 반도체 웨이퍼(5)의 두께 미만의 홈(7)을 형성하는 공정과,
(b) 상기 홈(7)이 형성된 상기 반도체 웨이퍼(5) 표면에, 상술한 반도체 웨이퍼 표면 보호용 점착 테이프(1)를 접합하는 공정과,
(c) 상기 반도체 웨이퍼(5) 이면을 연삭함으로써 상기 반도체 웨이퍼(5)를 개편화하는 공정을 포함하는 반도체 웨이퍼(5)의 제조 방법.
반도체 웨이퍼(5)의 제조 방법 (B)
(a) 반도체 웨이퍼(5)의 분단 예정 라인에 있어서의 상기 반도체 웨이퍼(5) 내부에, 레이저를 조사함으로써 개질 영역을 형성하는 공정과,
(b) 상기 (a)의 공정 전 또는 후에, 반도체 웨이퍼(5) 표면에 상술한 반도체 웨이퍼 표면 보호용 점착 테이프(1)를 접합하는 공정과,
(c) 상기 반도체 웨이퍼(5) 이면을 연삭함으로써 상기 반도체 웨이퍼(5)를 개편화하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼(5)의 제조 방법.
<사용 방법>
이어서, 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 사용 방법, 즉 반도체 웨이퍼(5)의 가공 방법의 일례에 대하여 설명한다. 먼저, 도 2에 도시한 바와 같이, 블레이드(도시 생략)나 레이저를 사용하여 반도체 웨이퍼(5)의 표면측으로부터 반도체 웨이퍼(5)에 최종 제품 두께와 동등 이상의 깊이의 홈(7)을 형성한(홈 형성 공정) 후, 회로 패턴이 형성된 반도체 웨이퍼(5)의 표면에, 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 점착제층(4)을 접합한다(보호 테이프 접합 공정).
이어서, 도 3의 (A)에 도시한 바와 같이, 홈(7)을 형성한 반도체 웨이퍼(5)에 대해서, 연삭 장치(8)로 이면을 연삭하는 연삭 공정에 의해, 도 3의 (B)에 도시한 바와 같이, 홈(7)에 도달할 때까지 연삭을 행한다. 이에 의해, 반도체 웨이퍼(5)가 칩(11)으로 개편화된다. 필요에 따라, 연삭 공정 후에 반도체 웨이퍼(5)의 항절 강도 향상 등을 목적으로 하여 연마나 에칭 처리를 행한다. 연마로서는, 화학 기계적 연마(CMP)를 사용할 수 있다. 이때, 점착제층(4)의 슬러리에 대한 겔 분율이 75％라면, 개편화된 칩(11) 사이로부터 침입한 슬러리에 의해 점착제가 침식되어, 웨이퍼 표면이 오염되는 것을 억제하는 것이 가능하게 된다.
연삭, 연마 공정이 종료한 후에는 도 4에 도시한 바와 같이, 다이싱 테이프(6) 또는 다이싱 다이 본딩 필름을 반도체 웨이퍼(5)의 이면에 접합함과 함께, 다이싱 테이프(6)의 외주부에 링 프레임(9)을 접합한다. 그 후, 도 5에 도시한 바와 같이, 반도체 웨이퍼 표면 보호용 점착 테이프(1)를 박리한다. 이때, 본 실시 형태에 따른 반도체 웨이퍼 표면 보호용 점착 테이프(1)는 박리 각도 30°, 인장 속도 20mm/min에 있어서의 박리력이 0.1 내지 3.0N/25mm이기 때문에, 반도체 웨이퍼(5)의 이면을 연삭하여 칩(11)으로 개편화한 후, 다음 공정에의 반송중에 칩(11)이 어긋나는 것(커프 시프트)을 저감할 수 있음과 함께, 칩 박리를 포함한 웨이퍼의 파손 발생을 저감할 수 있다.
그 후에는 예를 들어, 도 6에 도시한 바와 같이, 반도체 웨이퍼(5) 및 링 프레임(9)이 접합된 다이싱 테이프(6)를 익스팬드 장치의 스테이지(도시 생략) 상에 적재하고, 링 프레임(9)을 고정한 상태에서, 익스팬드 장치의 밀어올림 부재(10)를 상승시켜서, 다이싱 테이프(6)를 익스팬드한다.
그리고, 도 7에 도시한 바와 같이, 다이싱 테이프(6)의 이면측으로부터 밀어올림 핀(12)으로 칩(11)을 밀어올려서 콜릿(13)에 의해 흡착하여 픽업함으로써, 반도체 칩(11)을 얻을 수 있다.
상기에서는, 프리다이싱법을 사용한 반도체 웨이퍼 표면 보호용 점착 테이프(1)의 사용 방법에 대하여 설명했지만, 프리다이싱법 대신에 프리스텔스법을 사용해도 된다. 프리스텔스법을 사용하는 경우, 홈 형성 공정 대신에, 반도체 웨이퍼(5) 내부에 레이저를 조사함으로써 개질 영역을 형성하는 개질 영역 형성 공정을 실시한다. 개질 영역 형성 공정은, 보호 테이프 접합 공정 후에 실시해도 된다.
<실시예>
이하, 본 발명을 실시예에 기초하여 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
하기와 같이 점착제 조성물을 조제하고, 이하의 방법으로 반도체 웨이퍼 표면 보호용 점착 테이프를 제작하고, 그 성능을 평가하였다.
〔점착제층 조성물의 조제〕
[점착제층 조성물 2A]
2-에틸헥실아크릴레이트 83질량부, 2-히드록시아크릴레이트 16질량부, 메타크릴산 1질량부를 포함하는 공중합체 100질량부에 대하여 방사선 반응기로서 메타크릴로일옥시에틸이소시아네이트 10질량부를 반응시키고, 폴리이소시아네이트로서 코로네이트 L(상품명, 닛본 폴리우레탄 고교 가부시끼가이샤제) 0.8질량부, 광중합 개시제로서 SPEEDCURE BKL(상품명, DKSH 재팬 가부시끼가이샤제) 5.0질량부를 첨가하고 혼합하여, 점착제 조성물 2A를 얻었다.
[점착제층 조성물 2B]
불소계 개질제로서 메가페이스 RS-72-K(상품명, DIC가부시끼가이샤제)를 2질량부 첨가한 것 이외에는 점착제 조성물 2A와 동일하게 하여, 점착제 조성물 2B를 얻었다.
[점착제층 조성물 2C]
실리콘계 개질제로서 Ebecryl 360(상품명, 다이셀·올넥스 가부시끼가이샤제)을 0.2질량부 첨가한 것 이외에는 점착제 조성물 2A와 동일하게 하여, 점착제 조성물 2C를 얻었다.
[점착제층 조성물 2D]
2-에틸헥실아크릴레이트 80질량부, 2-히드록시아크릴레이트 19질량부, 메타크릴산 1질량부를 포함하는 공중합체 100질량부에 대하여 5관능의 우레탄아크릴레이트올리고머 80질량부, 3관능의 우레탄아크릴레이트올리고머 20질량부, 폴리이소시아네이트로서 코로네이트 L(상품명, 닛본 폴리우레탄 고교 가부시끼가이샤제) 5.0질량부, 광중합 개시제로서 SPEEDCURE BKL(상품명, DKSH 재팬 가부시끼가이샤제) 4.0질량부를 첨가하고 혼합하여, 점착제 조성물 2D를 얻었다.
[점착제층 조성물 2E]
2-에틸헥실아크릴레이트 80질량부, 2-히드록시아크릴레이트 19질량부, 메타크릴산 1질량부를 포함하는 공중합체 100질량부에 대하여 5관능의 우레탄아크릴레이트올리고머 100질량부, 3관능의 우레탄아크릴레이트올리고머 30질량부, 폴리이소시아네이트로서 코로네이트 L(상품명, 닛본 폴리우레탄 고교 가부시끼가이샤제) 5.0질량부, 광중합 개시제로서 SPEEDCURE BKL(상품명, DKSH 재팬 가부시끼가이샤제) 4.0질량부를 첨가하고 혼합하여, 점착제 조성물 2D를 얻었다.
[점착제층 조성물 2F]
2-에틸헥실아크릴레이트 80질량부, 2-히드록시아크릴레이트 19질량부, 메타크릴산 1질량부를 포함하는 공중합체 100질량부에 대하여 폴리이소시아네이트로서 코로네이트 L(상품명, 닛본 폴리우레탄 고교 가부시끼가이샤제) 3.0질량부를 첨가하고 혼합하여, 점착제 조성물 2E를 얻었다.
[반도체 웨이퍼 표면 보호용 점착 테이프의 제작]
[실시예 1]
두께 38㎛, 인장 탄성률 2GPa의 양면 코로나 처리된 폴리에틸렌테레프탈레이트 필름과, 두께 40㎛의 폴리프로필렌 필름을 2㎛의 접착제를 사용하여 접합하여, 합계 80㎛의 적층 기재 수지 필름을 얻었다. 이어서, 두께 38㎛의 폴리에틸렌테레프탈레이트(PET)의 세퍼레이터 상에, 건조 후의 막 두께가 30㎛로 되도록 점착제 조성물 2B를 도포하고, 건조시킨 후, 상기 80㎛의 적층 기재 수지 필름의 폴리에틸렌테레프탈레이트면과 접합하여, 두께 110㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[실시예 2]
점착제 조성물로서 2C를 사용한 것 이외에는 실시예 1과 동일한 방법으로, 두께 110㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[실시예 3]
점착제 조성물로서 2A를 사용한 것 이외에는 실시예 1과 동일한 방법으로, 두께 110㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[실시예 4]
점착제 조성물로서 2D를 사용한 것 이외에는 실시예 1과 동일한 방법으로, 두께 110㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[실시예 5]
두께 50㎛, 인장 탄성률 2GPa의 폴리에틸렌테레프탈레이트 필름의 양면에, 두께 30㎛로 되도록 저밀도 폴리에틸렌필름을 압출하여 성형하고, 저밀도 폴리에틸렌의 편면에 코로나 처리를 행하여, 합계 110㎛의 적층 기재 수지 필름을 얻었다. 이어서, 두께 38㎛의 폴리에틸렌테레프탈레이트(PET)의 세퍼레이터 상에, 건조 후의 막 두께가 20㎛로 되도록 점착제 조성물 2A를 도포하고, 건조시킨 후, 상기 110㎛의 적층 기재 수지 필름의 코로나 처리된 저밀도 폴리에틸렌면과 접합하여, 두께 130㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[실시예 6]
적층 기재 수지 필름의 폴리에틸렌테레프탈레이트 필름을, 두께를 25㎛, 인장 탄성률 2GPa의 폴리에틸렌테레프탈레이트 필름으로 한 이외에는 실시예 5와 동일한 방법으로, 두께 105㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[실시예 7]
두께 50㎛, 인장 탄성률 2GPa의 양면 코로나 처리된 폴리에틸렌테레프탈레이트 필름의 편면에, 두께 10㎛로 되도록 저밀도 폴리에틸렌필름을 압출하여 성형하여, 두께 60㎛의 적층 기재 수지 필름을 얻었다. 이어서, 두께 38㎛의 폴리에틸렌테레프탈레이트(PET)의 세퍼레이터 상에, 건조 후의 막 두께가 50㎛로 되도록 점착제 조성물 2F를 도포하고, 건조시킨 후, 상기 60㎛의 적층 기재 수지 필름의 폴리에틸렌테레프탈레이트면과 접합하였다. 또한, 두께 38㎛의 폴리에틸렌테레프탈레이트(PET)의 세퍼레이터 상에, 건조 후의 막 두께가 20㎛로 되도록 점착제 조성물 2C를 도포하고, 건조시킨 후, 상기 중간체의 세퍼레이터를 박리한 점착제 조성물 2F면에 접합하여, 두께 130㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[비교예 1]
두께 100㎛, 인장 탄성률 2GPa의 양면 코로나 처리된 폴리에틸렌테레프탈레이트 기재 수지 필름의 편면에, 두께 10㎛로 되도록 저밀도 폴리에틸렌필름 압출 성형하여, 두께 110㎛의 적층 기재 수지 필름을 얻었다. 이어서, 두께 38㎛의 폴리에틸렌테레프탈레이트(PET)의 세퍼레이터 상에, 건조 후의 막 두께가 20㎛로 되도록 점착제 조성물 2F를 도포하고, 건조시킨 후, 상기 110㎛의 적층 기재 필름의 폴리에틸렌테레프탈레이트면과 접합하였다. 또한, 두께 38㎛의 폴리에틸렌테레프탈레이트(PET)의 세퍼레이터 상에, 건조 후의 막 두께가 20㎛로 되도록 점착제 조성물 2C를 도포하고, 건조시킨 후, 상기 중간체의 세퍼레이터를 박리한 점착제 조성물 2F면에 접합하여, 두께 150㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[비교예 2]
공압출 제막에 의해, 저밀도 폴리에틸렌 수지 30㎛과 에틸렌-아세트산비닐 공중합체 80㎛의 두께 110㎛, 인장 탄성률 0.2GPa의 적층 기재 수지 필름을 제작하고, 에틸렌-아세트산비닐 공중합체면에 코로나 처리를 행하였다. 이어서, 두께 38㎛의 폴리에틸렌테레프탈레이트(PET)의 세퍼레이터 상에, 건조 후의 막 두께가 20㎛로 되도록 점착제 조성물 2C를 도포하고, 건조시킨 후, 상기 110㎛의 적층 기재 필름의 코로나 처리된 에틸렌-아세트산비닐 공중합체면과 접합하여, 두께 130㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[비교예 3]
공압출 제막에 의해, 고밀도 폴리에틸렌 수지 30㎛과 에틸렌-아세트산비닐 공중합체 80㎛의 두께 110㎛, 인장 탄성률 0.4GPa의 적층 기재 수지 필름을 제작하고, 에틸렌-아세트산비닐 공중합체면에 코로나 처리를 행하였다. 이어서, 두께 38㎛의 폴리에틸렌테레프탈레이트(PET)의 세퍼레이터 상에, 건조 후의 막 두께가 20㎛로 되도록 점착제 조성물 2E를 도포하고, 건조시킨 후, 상기 110㎛의 적층 기재 수지 필름의 코로나 처리된 에틸렌-아세트산비닐 공중합체면과 접합하여, 두께 130㎛의 반도체 웨이퍼 표면 보호용 점착 테이프를 얻었다.
[특성 평가 시험]
상기 실시예 및 비교예의 반도체 웨이퍼 표면 보호용 점착 테이프에 대해서, 특성 평가 시험을 하기와 같이 행하였다. 그 결과를 표 1 및 표 2에 나타내었다.
(1) 박리력
각 실시예 및 각 비교예에서 제작한 반도체 웨이퍼 표면 보호용 점착 테이프를 사용하여, 박리 각도 30°에 있어서의 박리력을 측정하였다.
반도체 웨이퍼 표면 보호용 점착 테이프로부터 폭 25mm, 길이 300mm의 시험편(14)(도 10 참조)을 잘라냈다. JIS R 6253에 규정된 280번의 내수 연마지로 마무리한 JIS G 4305에 규정된 두께 1.5mm의 스테인리스강(Steel Use Stainless, SUS)판 상에 상기 시험편(14)을 2kg의 고무 롤러를 3왕복에 걸쳐서 압착하였다. 1시간 방치 후, 반도체 웨이퍼 표면 보호용 점착 테이프 접합면의 기재 수지 필름 배면으로부터 500mJ/㎠(조도 40mW/㎠)의 자외선을 조사하고, 또한 1시간 방치 후, 측정값이 그 용량의 15 내지 85％의 범위에 있는 JIS B 7721에 적합한 인스트론사제의 인장 시험기(트윈 컬럼 탁상 모델 5567)를 사용하여 박리력을 측정하였다. 상세하게는, SUS판은 도 10과 같이, 30°의 경사가 있는 토대(15) 상에 고정하고, 시험편(14)의 단부를 손잡이구(16)로 파지하고, 인장 속도 20mm/min, 25℃, 상대 습도 50％의 조건에서 인장하여 측정하였다. 각 반도체 웨이퍼 표면 보호용 점착 테이프 각각에 대하여 3회 실시하고, 그 산술 평균값을 구하고, 이것을 30° 박리력으로 하였다. SUS판을 고정하는 토대(15)는 박리에 맞추어 구동하도록 조정하고, 항상 박리 각도 θ가 30°로 되도록 하였다. 토대(15)가 구동식이 아닐 경우, 30°보다도 예각에서 측정을 시작하고, 박리 각도 θ가 30°로 된 점의 박리력을 판독해도 상관없다. 또한, SUS판을 경사가 없는 토대에 고정하고, 90° 박리법에 의해 박리 속도 50mm/min로 박리한 이외에는 상기와 동일하게 하여 박리 각도 90°에 있어서의 90° 박리력도 구하였다. 점착제가 감압형인 경우에는, 자외선 조사 및 조사 후에 1시간 방치 대신에, SUS판을 50℃로 가열한 상태에서 마찬가지로 30° 박리력을 측정하였다.
(2) 반발력(루프 스티프니스)
가부시키가이샤 도요 세끼 세이사꾸쇼제의 루프 스티프니스 테스터(상품명)를 사용하여, 반발력 α를 측정하였다. 각 실시예 및 각 비교예에서 제작한 반도체 웨이퍼 표면 보호용 점착 테이프를 폭 10mm로 커트하여 시험편을 제작하고, 세퍼레이터를 박리한 상태에서, 루프 스티프니스 테스터에 설치하였다. 그 때, 루프 길이 50mm 이상의 띠상의 시험편의 중앙 부근에서, 루프 길이 50mm의 원형 루프를 점착제층이 내측이 되도록 만들고, 이 원형 루프를 외측으로부터 5mm 압입했을 때에 가해지는 하중을 측정하였다. 이 때 얻어진 하중을 폭당으로 환산하여, mN/mm 단위로 표시한 값을 반발력 α로 하였다. 각 실시예 및 각 비교예에서 제작한 반도체 웨이퍼 표면 보호용 점착 테이프에 대해서, 3 샘플 평가를 행하고, 산술 평균한 값을 사용하였다.
(3) 슬러리에 대한 겔 분율
각 실시예 및 각 비교예에서 제작한 반도체 웨이퍼 표면 보호용 점착 테이프를 50mm×50mm로 잘라냈다. 잘라낸 샘플로부터 세퍼레이터를 박리하고, 중량을 측정했다(침지 전 중량). 점착제를 도포하고 있지 않은 기재 수지 필름도 마찬가지로 50m×50mm로 잘라내고 중량을 측정했다(기재 중량). 중량 측정 후, 커트 샘플을 Ph12의 수산화나트륨 수용액에 평균 입경 50nm의 콜로이달 실리카를 14중량％ 분산시킨 CMP 슬러리로 채워진 500ml의 폴리프로필렌제 용기에 침지시켜, 24시간 방치 후, 샘플을 용기로부터 취출하고, 순수로 충분히 슬러리를 씻어 버렸다. 건조를 위해 3일 방치한 후, 샘플 중량을 측정했다(건조 후 중량). 겔 분율은 하기의 계산식에 의해 구한다.
겔 분율=(건조 후 중량-기재 중량)/(침지 전 중량-기재 중량×100(％)
또한, 기재 중량은 실측 대신에, 밀도×체적으로부터 계산으로 구해도 된다.
(4) 프리다이싱법에 의한 평가
[커프 시프트]
두께가 725㎛인 8인치 직경의 반도체 웨이퍼에, 도 9에 도시한 바와 같이, 반도체 웨이퍼의 회로 패턴 및 절단 예정 부위에 형성된 홈을 따른 의사 단차를, 다이서를 사용하여 형성하였다. 구체적으로는, 회로 패턴의 단차를 의사적으로 형성하기 위해서, 60㎛ 폭으로 10㎛ 깊이의 라인을 5mm 간격으로 격자상으로 설치하였다. 또한, 절단 예정 부위에 형성된 홈으로서, 상기 라인 폭의 중앙에 추가로 30㎛ 폭으로 60㎛ 깊이의 홈을 형성하였다.
각 실시예 및 각 비교예의 반도체 웨이퍼 표면 보호용 점착 테이프를, 접합기로서 닛토 세이키 가부시끼가이샤제의 DR8500II(상품명)을 사용하여, 상기 의사 단차를 형성한 반도체 웨이퍼의 표면에, 표면 보호 테이프 MD 방향과 반도체 웨이퍼 노치 방향이 일치하도록 접합하였다. 그 후, 그라인더로서 가부시키가이샤 도쿄 세이미쯔제의 PG3000RM(상품명)을 사용하여, 반도체 웨이퍼의 이면을 반도체 웨이퍼의 두께가 30㎛로 될 때까지 연삭하고, CMP 슬러리를 사용하여 연마하여, 의사 단차 웨이퍼를 개편화시켰다.
이면 연삭 후의 반도체 웨이퍼에 대해서, 도 9에 도시한 바와 같이, 반도체 웨이퍼 중심부 및 주변부 2점의 계 3점에 있어서 커프(홈)를 광학 현미경에 의해 관찰하고, 커프폭을 측정하였다. 커프폭의 관찰은, 반도체 웨이퍼 연삭 후 1시간이내에 실시하고, 표면 보호 테이프가 붙여진 상태에서, 표면 보호 테이프가 붙여져 있지 않은 반도체 웨이퍼 이면측으로부터 행하였다. 커프 시프트량에 대해서는, 연삭 후의 웨이퍼의 커프폭을 광학 현미경에 의해 측정하고, 연삭 전의 커프폭(30㎛)으로부터의 변화량의 절댓값을 X 방향 및 Y 방향에서 측정하고, 측정한 3점에 있어서의 X 방향의 평균값 Kx 및 Y 방향의 평균값 Ky으로 평가하였다. Kx와 Ky의 평균값이 5㎛ 미만 또한 0.8≤(Ky/Kx)≤1.1의 경우를, 양품으로서 ○, Kx와 Ky의 평균값이 5㎛ 이상 또는, Ky/Kx<0.8 또는 1.1<Ky/Kx의 경우를, 불량품으로서 ×로 하였다.
[칩 박리]
커프폭을 관찰 후에, 반도체 웨이퍼 표면 보호용 점착 테이프의 기재 필름측에서 500mJ/㎠의 자외선을 조사시켰다. 그 후, 반도체 웨이퍼의 연마면에 다이싱 다이 본딩 필름을 접합하였다. 그 후, 반도체 웨이퍼 표면 보호용 점착 테이프의 표면에 히트 시일을 접착하고, 반도체 웨이퍼 표면 보호용 점착 테이프를 박리하였다. 육안에 의해 칩 박리의 유무를 확인하고, 완전히 칩 박리가 보이지 않은 것을 양품으로서 ◎, 최단부의 정사각형이 아닌 칩은 박리되었만, 내부의 정사각형 칩은 박리되지 않은 것을 양품으로서 ○, 정사각형 칩의 일부 또는 전부가 박리된 것을 불량품으로서 ×로 하였다.
[풀 잔류]
또한, 반도체 웨이퍼 표면 보호용 점착 테이프를 박리한 후의 반도체 웨이퍼의 의사 단차면을 광학 현미경에 의해 관찰하였다. 반도체 웨이퍼의 의사 단차면에, 반도체 웨이퍼 표면 보호용 점착 테이프의 점착제 잔사를 확인할 수 없었던 것을 양품으로서 ○, 1개소라도 잔사가 있었던 것을 불량품으로서 ×로 하였다. 또한, 비교예 3에 대해서는, 더스트 침입이 많이 보였기 때문에, 풀 잔류의 판정이 행하지 않았다.
[더스트 침입]
또한, 반도체 웨이퍼 표면 보호용 점착 테이프를 박리한 후의 반도체 웨이퍼의 의사 단차면 및 반도체 웨이퍼 표면 보호용 점착 테이프를 박리한 후의 반도체 웨이퍼 표면 보호용 점착 테이프의 웨이퍼 접합면을 광학 현미경에 의해 관찰하고, 의사 단차면, 웨이퍼 접합면 모두 더스트가 확인되지 않고, 웨이퍼 접합면의 접합 시에 커프에 대응하고 있었던 부분의 변색도 보이지 않은 것을 양품으로서 ◎, 웨이퍼 접합면의 접합 시에 커프에 대응하고 있었던 부분의 변색이 보였지만, 의사 단차면, 웨이퍼 접합면 모두 더스트가 확인되지 않은 것을 양품으로서 ○, 의사 단차면 또는 웨이퍼 접합면에 더스트가 확인된 것을 불량품으로서 ×로 하였다.
(5) 통상 연삭에 의한 평가
[웨이퍼의 휨]
폴리이미드를 5㎛ 코팅한 두께 780㎛의 8inch의 웨이퍼에, 접합기로서 닛토 세이키 가부시끼가이샤제의 DR8500II(상품명)를 사용하여, 각 실시예 및 각 비교예의 반도체 웨이퍼 표면 보호용 점착 테이프를 접합하고, 그라인더로서 가부시키가이샤 디스코사제의 DGP8760(상품명)을 사용하여, 웨이퍼 두께 50㎛까지 연삭하였다. 각 반도체 웨이퍼 표면 보호용 점착 테이프에 대하여 웨이퍼 4매를 연삭하고, 그라인더 장치 내에서의 반송 과정에 있어서 웨이퍼의 휨에 기인하는 반송 에러가 1매도 발생하지 않은 것을 양품으로서 ○, 웨이퍼의 휨에 기인하는 반송 에러가 1매라도 발생한 것을 불량품으로서 ×로 하였다.
Figure pct00001
Figure pct00002
표 1에 나타낸 바와 같이, 기재 수지 필름에 강성층을 갖고, 박리 각도 30°에 있어서의 박리력이 0.1 내지 3.0N/25mm인 실시예 1 내지 7에 대해서는, 반도체 웨이퍼를 오염이나 파손없이 반도체 웨이퍼를 가공할 수 있었다. 한편, 표 2에 나타낸 바와 같이, 강성층을 갖지 않은 비교예 2, 3에 대해서는, 커프 시프트가 크고, 개편화된 칩이 접촉하는 것에 의한 칩의 깨짐도 보였다. 또한, 박리 각도 30°에 있어서의 3.0N/25mm보다 큰 비교예 1에 대해서는 칩 박리 및 풀 잔류가 발생하였다.
이들 실시예 및 비교예로부터 알 수 있는 바와 같이, 본 발명의 반도체 웨이퍼 표면 보호용 점착 테이프는, 커프 시프트량을 적게 하고, 웨이퍼의 오염이나 파손없이 가공 및 박리 가능하다고 하는 효과를 발휘한다.
1: 반도체 웨이퍼 표면 보호용 점착 테이프
2: 기재 수지 필름
4: 점착제층
5: 반도체 웨이퍼
6: 다이싱 테이프
7: 홈
8: 연삭 장치
9: 링 프레임
11: 칩

Claims (10)

  1. 기재 수지 필름과, 상기 기재 수지 필름의 적어도 편면측에 형성된 방사선 경화성의 점착제층을 갖고,
    상기 기재 수지 필름은, 인장 탄성률이 1 내지 10GPa인 강성층을 적어도 1층 갖고,
    상기 점착제층을 방사선 경화시킨 후에 있어서의, JIS R 6253에 규정된 280번의 내수 연마지로 마무리한 JIS G 4305에 규정된 두께 1.5mm의 스테인리스강(Steel Use Stainless, SUS)에 대한 박리 각도 30°에서의 박리력이 0.1 내지 3.0N/25mm인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 테이프.
  2. 기재 수지 필름과, 상기 기재 수지 필름의 적어도 편면측에 형성되고, 방사선의 조사에 의해 경화되지 않는 점착제층을 갖고,
    상기 기재 수지 필름은, 인장 탄성률이 1 내지 10GPa인 강성층을 적어도 1층 갖고,
    50℃에서의, JIS R 6253에 규정된 280번의 내수 연마지로 마무리한 JIS G 4305에 규정된 두께 1.5mm의 스테인리스강(Steel Use Stainless, SUS)에 대한 박리 각도 30°에서의 박리력이 0.1 내지 3.0N/25mm인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 테이프.
  3. 제1항 또는 제2항에 있어서, 하기 조건 (a) 내지 (d)에서 측정한 루프 스티프니스의 부하 하중으로부터 구해진, 단위폭당의 반발력이 2 내지 15mN/mm인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 테이프.
    (a) 장치
    루프 스티프니스 테스터(상품명, 가부시키가이샤 도요 세끼 세이사꾸쇼제)
    (b) 루프(시험편) 형상
    길이 50mm, 폭 10mm, 시험편 방향은 테이프 MD 방향
    (c) 압자의 압입 속도
    3.3mm/sec
    (d) 압자의 압입량
    압자가 루프와 접촉한 시점부터 5mm 압입함
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 강성층과 상기 점착제층 사이의 층이, 인장 탄성률이 1GPa 미만인 층만으로 이루어지고, 상기 점착제층의 두께와 상기 인장 탄성률이 1GPa 미만인 층의 두께의 합계가 60㎛ 이하인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 테이프.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 점착제층은, pH12의 수산화나트륨 수용액에 평균 입경 50nm의 콜로이달 실리카를 14중량％ 분산시킨 화학 기계 연마용의 슬러리에 24시간 침지 후의 불용분의 상기 슬러리에 침지하기 전에 대한 비율이 75％ 이상인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 테이프.
  6. 제1항에 있어서, 상기 점착제층이 측쇄에 에틸렌성 불포화기를 갖는 방사성 반응성 수지를 함유하고, 방사선을 조사함으로써, 상기 방사성 반응성 수지와 반응하여 박리력을 저하시키기 위한 개질제를 포함하는 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 테이프.
  7. 제6항에 있어서, 상기 개질제가 비실리콘계인 것을 특징으로 하는 반도체 웨이퍼 표면 보호용 점착 테이프.
  8. (a) 반도체 웨이퍼의 분단 예정 라인에, 상기 반도체 웨이퍼의 표면으로부터 상기 반도체 웨이퍼의 두께 미만의 홈을 형성하는 공정과, (b) 상기 홈이 형성된 상기 반도체 웨이퍼 표면에, 제1항 내지 제7항 중 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프를 접합하는 공정과, (c) 상기 반도체 웨이퍼 이면을 연삭함으로써 상기 반도체 웨이퍼를 개편화하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  9. (a) 반도체 웨이퍼의 분단 예정 라인에 있어서의 상기 반도체 웨이퍼 내부에, 레이저를 조사함으로써 개질 영역을 형성하는 공정과, (b) 상기 (a)의 공정 전 또는 후에, 반도체 웨이퍼 표면에 제1항 내지 제7항 중 어느 한 항에 기재된 반도체 웨이퍼 표면 보호용 점착 테이프를 접합하는 공정과, (c) 상기 반도체 웨이퍼 이면을 연삭함으로써 상기 반도체 웨이퍼를 개편화하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
  10. 제8항 또는 제9항에 있어서, 상기 (c)의 공정은, 화학적 연마를 행하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 제조 방법.
KR1020177035910A 2015-10-29 2015-10-29 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법 KR20180039020A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/080498 WO2017072901A1 (ja) 2015-10-29 2015-10-29 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法

Publications (1)

Publication Number Publication Date
KR20180039020A true KR20180039020A (ko) 2018-04-17

Family

ID=58630060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177035910A KR20180039020A (ko) 2015-10-29 2015-10-29 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법

Country Status (3)

Country Link
KR (1) KR20180039020A (ko)
CN (1) CN108028190A (ko)
WO (1) WO2017072901A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6790025B2 (ja) * 2018-05-31 2020-11-25 古河電気工業株式会社 電子デバイス加工用テープおよび電子デバイス加工用テープの製造方法
JP7141515B2 (ja) * 2019-03-07 2022-09-22 リンテック株式会社 ダイボンディングシート、及びフィルム状接着剤付き半導体チップの製造方法
CN111693368A (zh) * 2020-06-15 2020-09-22 苏州高泰电子技术股份有限公司 用于晶圆切割胶带微观表征性能的测试方法
KR102660802B1 (ko) * 2021-08-11 2024-04-26 (주)이녹스첨단소재 웨이퍼 처리용 점착 필름
CN113616017B (zh) * 2021-09-08 2023-10-20 今创集团股份有限公司 一种背靠背座椅及该背靠背座椅的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3539742B2 (ja) * 1992-08-03 2004-07-07 ソニーケミカル株式会社 粘着剤
DE19960466A1 (de) * 1999-12-15 2001-09-20 Beiersdorf Ag Klebeband, insbesondere zum Maskieren einer KTL-Grundierung
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
JP4851613B2 (ja) * 2009-12-22 2012-01-11 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ
JP5367903B2 (ja) * 2012-03-19 2013-12-11 古河電気工業株式会社 半導体ウェハ表面保護用粘着テープ
JP5117629B1 (ja) * 2012-06-28 2013-01-16 古河電気工業株式会社 ウェハ加工用粘着テープ
JP2015056446A (ja) * 2013-09-10 2015-03-23 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
JP2015185691A (ja) * 2014-03-24 2015-10-22 古河電気工業株式会社 半導体ウェハ加工用粘着テープ、該粘着テープの製造方法および半導体ウェハの加工方法
JP5823591B1 (ja) * 2014-10-01 2015-11-25 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法

Also Published As

Publication number Publication date
WO2017072901A1 (ja) 2017-05-04
CN108028190A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
JP5823591B1 (ja) 半導体ウエハ表面保護用粘着テープおよび半導体ウエハの加工方法
KR101447378B1 (ko) 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 제조방법
TWI465541B (zh) Insulating tape for semiconductor wafer surface protection
JP5603757B2 (ja) レーザーダイシング用粘着シート及び半導体装置の製造方法
KR20190059907A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조 방법
KR20180122610A (ko) 반도체 가공용 점착 테이프, 및 반도체 장치의 제조 방법
CN112334558B (zh) 半导体加工用粘着胶带及半导体装置的制造方法
CN107924864B (zh) 半导体晶片半切割后的背面研削加工用紫外线硬化型粘合片
TWI823944B (zh) 半導體加工用黏著帶及半導體裝置的製造方法
TW201602299A (zh) 背面研磨膠帶用基材、及背面研磨膠帶
JP6169067B2 (ja) 電子部品加工用粘着テープ
KR20180039020A (ko) 반도체 웨이퍼 표면 보호용 점착 테이프 및 반도체 웨이퍼의 가공 방법
TWI506118B (zh) 切割膠帶
KR20210088767A (ko) 수지막 형성용 시트 적층체
JP2012196906A (ja) 基材フィルムおよび該基材フィルムを備えた粘着シート
WO2015146856A1 (ja) 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
JP2018115331A (ja) 粘着テープおよび半導体装置の製造方法
JPWO2019172220A1 (ja) 粘着シート
KR20170128210A (ko) 반도체 웨이퍼 가공용 점착 테이프
KR101820964B1 (ko) 웨이퍼 가공용 테이프
JPWO2019172219A1 (ja) 粘着シート
TWI605502B (zh) Semiconductor wafer surface protection adhesive tape and semiconductor wafer processing method
JP5367996B2 (ja) 粘着シートの基材フィルムおよび粘着シート
JP2022109375A (ja) ウェハ研削用粘着テープおよびウェハの加工方法
JP2013074201A (ja) 脆性ウェハ加工用粘着テープ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application