KR20150013048A - 다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법 - Google Patents

다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150013048A
KR20150013048A KR1020140093213A KR20140093213A KR20150013048A KR 20150013048 A KR20150013048 A KR 20150013048A KR 1020140093213 A KR1020140093213 A KR 1020140093213A KR 20140093213 A KR20140093213 A KR 20140093213A KR 20150013048 A KR20150013048 A KR 20150013048A
Authority
KR
South Korea
Prior art keywords
bonding film
die bonding
die
dicing tape
resin
Prior art date
Application number
KR1020140093213A
Other languages
English (en)
Other versions
KR102273450B1 (ko
Inventor
겐지 오니시
유키 스고
유이치로 시시도
유타 기무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20150013048A publication Critical patent/KR20150013048A/ko
Application granted granted Critical
Publication of KR102273450B1 publication Critical patent/KR102273450B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 고온에서 장시간 열처리한 조건에 있어서도, 밀봉 공정 후에 다이본딩 필름과 피착체의 경계에 기포(보이드)가 저류되는 것을 억제할 수 있고, 또한, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 억제하는 것이 가능한 다이싱 테이프 부착 다이본딩 필름을 제공하기 위한 것으로, 다이싱 테이프와 다이본딩 필름을 갖고, 다이본딩 필름이, 열가소성 수지(a)와, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 함유하고, 열경화성 수지(b)가 에폭시 수지 및 페놀 수지로 이루어지는 군에서 선택되는 하나 이상이며, 열경화성 수지(b)의 전체 수지 성분에 대한 함유량이 1중량％ 이상 50중량% 이하이고, 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률이 0.05㎫ 이상인 다이싱 테이프 부착 다이본딩 필름.

Description

다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법{DICING TAPE ATTACHED DIE BONDING FILM AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체 장치의 제조 시에 있어서의 리드 프레임이나 전극 부재에의 반도체 칩의 고착에는, 은 페이스트가 사용되고 있다. 이러한 고착 처리는, 리드 프레임의 다이패드 등의 위에 페이스트상 접착제를 도포 시공하고, 거기에 반도체 칩을 탑재하여 페이스트상 접착제층을 경화시켜서 행하고 있다.
그러나, 페이스트상 접착제에서는 그 점도 거동이나 열화 등에 의해 도포 시공량이나 도포 시공 형상 등에 큰 변동을 일으킨다. 그 결과, 형성되는 페이스트상 접착제 두께는 불균일해지기 때문에, 반도체 칩에 관계되는 고착 강도의 신뢰성이 부족하다. 즉, 페이스트상 접착제의 도포 시공량이 부족하면, 반도체 칩과 전극 부재 사이의 고착 강도가 낮아지고, 그 후의 와이어 본딩 공정에서 반도체 칩이 박리된다. 한편, 페이스트상 접착제의 도포 시공량이 너무 많으면 반도체 칩 위까지 페이스트상 접착제가 유연해서 특성 불량을 발생하여, 수율이나 신뢰성이 저하된다. 이와 같은 고착 처리에 있어서의 문제는, 반도체 칩의 대형화에 수반하여 특별히 현저한 것으로 되어 있다. 그 때문에, 페이스트상 접착제의 도포 시공량의 제어를 빈번히 행할 필요가 있어, 작업성이나 생산성에 지장을 초래하고 있다.
이 페이스트상 접착제의 도포 시공 공정에 있어서, 페이스트상 접착제를 리드 프레임이나 형성 칩에 별도로 도포하는 방법이 있다. 그러나, 이 방법에서는, 페이스트상 접착제층의 균일화가 곤란하고, 또한 페이스트상 접착제의 도포에 특수 장치나 장시간을 필요로 한다. 이 때문에, 다이싱 공정에서 반도체 웨이퍼를 접착 보유함과 함께, 마운트 공정에 필요한 칩 고착용 접착제층도 부여하는 다이싱 테이프 부착 다이본딩 필름이 개시되어 있다(예를 들어, 하기 특허문헌 1 참조).
이러한 종류의 다이싱 테이프 부착 다이본딩 필름은, 다이싱 테이프 상에 접착제층(다이본딩 필름)이 적층된 구조를 갖고 있다. 또한, 다이싱 테이프는 지지 기재 상에 점착제층이 적층된 구조이다. 이 다이싱 테이프 부착 다이본딩 필름은 다음과 같이 하여 사용된다. 즉, 다이본딩 필름에 의한 보유 하에서 반도체 웨이퍼를 다이싱한 후, 지지 기재를 연신하여 반도체 칩을 다이본딩 필름과 함께 박리하고 이것을 개별적으로 회수한다. 또한, 반도체 칩을, 다이본딩 필름을 개재하여, BT 기판이나 리드 프레임 등의 피착체에 접착 고정시킨다.
일본 특허 공개 소화 60-57642호 공보
최근 들어, 반도체 칩 실장의 다단화가 진행되고, 와이어 본딩 공정이나 다이본딩 필름의 경화 공정에 장시간을 필요로 하는 경향이 있다. 이들 공정에서 다이싱 테이프 부착 다이본딩 필름의 다이본딩 필름을 고온에서 장시간 처리하고, 이후의 공정으로서 밀봉 수지에 의한 밀봉 공정을 행한 경우, 다이본딩 필름과 피착체의 경계에 기포(보이드)가 저류된 상태로 되는 경우가 있다. 이러한 보이드가 발생한 반도체 장치를 사용하여 반도체 관련 부품의 신뢰성 평가로서 행하여지는 내습 땜납 리플로우 시험을 행하면, 상기 경계에 있어서 박리가 발생해버려, 반도체 장치의 신뢰성으로서는 충분하다고 할 수 없는 상황이 되어버린다.
또한, 이러한 다이본딩 필름은 열경화성이기 때문에, 냉장으로 수송, 보관할 필요가 있지만, 그 때 다이본딩 필름에 금, 깨짐, 파편이 발생할 우려가 있어, 사용 가능한 필름이 감소해버린다는 과제도 있었다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 그 목적은, 고온에서 장시간 열처리한 조건에 있어서도, 밀봉 공정 후에 다이본딩 필름과 피착체의 경계에 기포(보이드)가 저류되는 것을 억제할 수 있고, 또한, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 억제하는 것이 가능한 다이싱 테이프 부착 다이본딩 필름 및 당해 다이싱 테이프 부착 다이본딩 필름을 사용한 반도체 장치의 제조 방법을 제공하는 데 있다.
본원 발명자들은, 상기 종래의 과제를 해결하도록, 다이싱 테이프 부착 다이본딩 필름에 대하여 검토하였다. 그 결과, 다이본딩 필름에, 열가소성 수지와, 특정한 점도를 갖는 열경 화성수지를 함유시킴으로써, 고온에서 장시간 열처리한 조건에 있어서도, 밀봉 공정 후에 다이본딩 필름과 피착체의 경계에 기포(보이드)가 저류되는 것을 억제할 수 있고, 또한, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 억제하는 것이 가능하게 되는 것을 알아내어, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 다이싱 테이프 부착 다이본딩 필름은,
기재 상에 점착제층이 적층된 다이싱 테이프와, 상기 점착제층 상에 적층된 다이본딩 필름을 갖는 다이싱 테이프 부착 다이본딩 필름이며,
상기 다이본딩 필름이, 열가소성 수지(a)와, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 함유하고,
상기 열경화성 수지(b)가 에폭시 수지 및 페놀 수지로 이루어지는 군에서 선택되는 하나 이상이며,
상기 열경화성 수지(b)의 전체 수지 성분에 대한 함유량이 1중량％ 이상 50중량% 이하이고,
상기 다이본딩 필름의 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률이 0.05㎫ 이상인 것을 특징으로 한다.
상기 구성에 의하면, 다이본딩 필름은, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 전체 수지 성분에 대하여 1중량％ 이상 50중량% 이하로 함유한다. 상기 다이본딩 필름이, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 전체 수지 성분에 대하여 1중량％ 이상 함유하기 때문에, 고온에서 장시간 열처리한 조건에 있어서도, 반응을 적절하게 억제할 수 있고, 밀봉 공정 후에 다이본딩 필름과 피착체의 경계에 기포(보이드)가 저류되는 것을 억제할 수 있다.
또한, 상기 다이본딩 필름이, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 전체 수지 성분에 대하여 1중량％ 이상 함유하기 때문에, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 억제하는 것이 가능하게 된다. 한편, 상기 열경화성 수지(b)를 전체 수지 성분에 대하여 50중량％ 이하 함유하기 때문에, 과도한 점착성을 억제할 수 있어, 픽업성을 양호하게 할 수 있다.
또한, 상기 다이본딩 필름의 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률이 0.05㎫ 이상이기 때문에, 내습 땜납 리플로우 시험에서의 신뢰성을 양호하게 할 수 있다.
이와 같이, 상기 구성에 의하면, 상기 다이본딩 필름이, 열가소성 수지(a)와, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 함유하고, 상기 열경화성 수지(b)가 에폭시 수지 및 페놀 수지로 이루어지는 군에서 선택되는 하나 이상이며, 상기 열경화성 수지(b)의 전체 수지 성분에 대한 함유량이 1중량％ 이상 50중량% 이하이고, 상기 다이본딩 필름의 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률이 0.05㎫ 이상이기 때문에, 고온에서 장시간 열처리한 조건에 있어서도, 밀봉 공정 후에 다이본딩 필름과 피착체의 경계에 기포(보이드)가 저류되는 것을 억제할 수 있고, 내습 땜납 리플로우 시험에서의 신뢰성을 양호하게 할 수 있고, 또한, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 억제하는 것이 가능하게 된다.
상기 구성에 있어서, 상기 열가소성 수지(a)가, 관능기 함유 아크릴 공중합체인 것이 바람직하다. 상기 열가소성 수지(a)가, 관능기 함유 아크릴 공중합체이면, 열경화 시에, 이 관능기와, 열경화성 수지(b) 사이에서 가교가 진행된다. 그 결과, 저분자 성분이 가교되는 결과, 내열 땜납 리플로우 시험에서의 신뢰성을 보다 양호하게 할 수 있다.
상기 구성에 있어서는, 상기 열경화성 수지(b)가, 하기 화학식(1)로 표시되는 열경화성 수지인 것이 바람직하다.
Figure pat00001
(1)
(단, 식 중, n은 0 내지 10의 정수이며, R1은 각각 독립적으로 알릴기 또는 H를 나타내고, 적어도 하나는 알릴기이며, m은 1 내지 3의 정수임)
상기 열경화성 수지(b)가, 상기 화학식(1)로 표시되는 열경화성 수지이면, 알릴기를 갖기 때문에, 알릴기의 부피 때문에, 열경화 반응의 진행 속도가 억제된다. 그 결과, 수송, 보관시에 경화 반응이 진행되어버리는 것을 억제할 수 있다.
상기 구성에 있어서, 상기 다이본딩 필름의 5℃에서의 파단 신도가 10％ 이상인 것이 바람직하다. 상기 다이본딩 필름의 5℃에서의 파단 신도가 10％ 이상이면 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 보다 억제하는 것이 가능하게 된다.
상기 구성에 있어서, 상기 점착제층이 아크릴산2-에틸헥실을 구성 단위로서 함유하는 아크릴 폴리머를 포함하는 것이 바람직하다. 본 발명에서는, 다이본딩 필름이, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 함유하고 있기 때문에, 점착제층과 다이본딩 필름이 과도하게 밀착되어버릴 우려가 있다. 그러나, 상기 점착제층이 아크릴산2-에틸헥실을 구성 단위로서 함유하는 아크릴 폴리머를 포함하고 있으면, 다이본딩 필름으로부터의 박리성을 양호하게 할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은, 상기에 기재된 다이싱 테이프 부착 다이본딩 필름의 다이본딩 필름과 반도체 웨이퍼의 이면을 접합하는 접합 공정과,
상기 반도체 웨이퍼를 상기 다이싱 테이프 부착 다이본딩 필름과 함께 다이싱하여 칩 형상의 반도체 소자를 형성하는 다이싱 공정과,
상기 반도체 소자를, 상기 다이싱 테이프 부착 다이본딩 필름으로부터 상기 다이본딩 필름과 함께 픽업하는 픽업 공정과,
상기 다이본딩 필름을 개재하여, 상기 반도체 소자를 피착체 상에 다이본딩하는 다이본딩 공정과,
상기 반도체 소자에 와이어 본딩을 하는 와이어 본딩 공정과,
상기 반도체 소자를 밀봉하는 공정을 갖는 것을 특징으로 한다.
상기 구성에 의하면, 상기 다이본딩 필름이, 열가소성 수지(a)와, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 함유하고, 상기 열경화성 수지(b)가 에폭시 수지 및 페놀 수지로 이루어지는 군에서 선택되는 하나 이상이며, 상기 열경화성 수지(b)의 전체 수지 성분에 대한 함유량이 1중량％ 이상 50중량％ 이하이고, 상기 다이본딩 필름의 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률이 0.05㎫ 이상이기 때문에, 고온에서 장시간 열처리한 조건에 있어서도, 밀봉 공정 후에 다이본딩 필름과 피착체의 경계에 기포(보이드)가 저류되는 것을 억제할 수 있고, 내습 땜납 리플로우 시험에서의 신뢰성을 양호하게 할 수 있고, 또한, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 억제하는 것이 가능하게 된다.
본 발명의 다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법에 의하면, 고온에서 장시간 열처리한 조건에 있어서도, 밀봉 공정 후에 다이본딩 필름과 피착체의 경계에 기포(보이드)가 저류되는 것을 억제할 수 있고, 내습 땜납 리플로우 시험에서의 신뢰성을 양호하게 할 수 있고, 또한, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 억제하는 것이 가능하게 된다.
도 1은 본 발명의 실시의 일 형태에 관한 다이싱 테이프 부착 다이본딩 필름을 도시하는 단면 모식도.
도 2는 상기 실시 형태에 따른 다른 다이싱 테이프 부착 다이본딩 필름을 도시하는 단면 모식도.
도 3은 상기 다이싱 테이프 부착 다이본딩 필름에 있어서의 다이본딩 필름을 개재하여 반도체 칩을 실장한 예를 도시하는 단면 모식도.
도 4는 상기 다이싱 테이프 부착 다이본딩 필름에 있어서의 다이본딩 필름을 개재하여 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도.
도 5는 상기 다이싱 테이프 부착 다이본딩 필름을 사용하여, 2개의 반도체 칩을 스페이서를 개재하여 다이본딩 필름에 의해 3차원 실장한 예를 도시하는 단면 모식도.
본 실시 형태에 따른 다이싱 테이프 부착 다이본딩 필름(10)은, 다이싱 테이프 상에 다이본딩 필름(3)이 적층된 구조이다(도 1 참조). 상기 다이싱 테이프는, 기재(1) 상에 점착제층(2)이 적층된 구조이다. 다이본딩 필름(3)은 다이싱 테이프의 점착제층(2) 상에 적층되어 있다.
<다이본딩 필름>
다이본딩 필름(3)은, 열가 소성 수지(a)와, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 함유한다. 다이본딩 필름(3)의 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률은, 0.05㎫ 이상이며, 0.07㎫ 이상인 것이 바람직하다. 또한, 다이본딩 필름(3)의 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률은, 특별히 제한되지 않지만, 예를 들어 2000㎫ 이하이다. 다이본딩 필름(3)의 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률은, 0.05㎫ 이상이기 때문에, 내습 땜납 리플로우 시험에서의 신뢰성을 양호하게 할 수 있다.
(열가소성 수지(a))
상기 열가소성 수지(a)로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 관능기 함유 아크릴 공중합체, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이 열가소성 수지는 단독으로, 또는 2종류 이상을 병용하여 사용할 수 있다. 이 열가소성 수지 중, 관능기 함유 아크릴 공중합체가 특히 바람직하다. 열경화 시에, 이 관능기와, 열경화성 수지(b) 사이에서 가교가 진행된다. 그 결과, 저분자 성분이 가교되는 결과, 내열 땜납 리플로우 시험에서의 신뢰성을 양호하게 할 수 있다.
상기 관능기 함유 아크릴 공중합체로서는, 관능기를 갖는 아크릴 공중합체이면 특별히 한정되지 않는다. 상기 관능기로서는, 글리시딜기, 카르복실기, 히드록실기 등을 들 수 있다. 관능기 함유 아크릴 공중합체에의 상기 관능기의 도입 방법은 특별히 한정되지 않고, 관능기 함유 모노머와 다른 모노머 성분의 공중합에 의해 도입해도 되고, 아크릴계 모노머의 공중합체를 제조한 후에 이 공중합체와 상기 관능기를 갖는 화합물을 반응시켜서 도입해도 된다. 관능기 함유 아크릴 공중합체의 제조 용이성 등을 고려하면, 관능기 함유 모노머와 다른 모노머의 공중합에 의한 도입이 바람직하다. 관능기 함유 모노머로서는, 상기 관능기를 갖고, 또한 공중합 가능한 에틸렌성 불포화 결합을 갖는 모노머를 적절하게 사용할 수 있지만, 예를 들어 글리시딜아크릴레이트, 글리시딜메타크릴레이트, 아크릴산, 히드록시에틸아크릴레이트 등을 들 수 있다. 관능기 함유 아크릴 공중합체에 있어서의 관능기 함유 모노머의 함유량으로서는, 목적으로 하는 관능기 함유 아크릴 공중합체의 유리 전이점(Tg) 등을 고려하여 정하면 된다.
상기 관능기 함유 아크릴 공중합체를 구성하는 다른 모노머로서는, 예를 들어 메틸아크릴레이트, 에틸아크릴레이트, 프로필아크릴레이트, 부틸아크릴레이트, 펜틸아크릴레이트, 헥실아크릴레이트 등의 탄소수 1 내지 8의 알킬기를 갖는 알킬아크릴레이트, 메틸메타크릴레이트, 에틸메타크릴레이트, 프로필메타크릴레이트, 부틸메타크릴레이트, 펜틸아크릴레이트, 헥실아크릴레이트 등의 탄소수 1 내지 8의 알킬기를 갖는 알킬메타크릴레이트, 아크릴로니트릴, 스티렌, 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카르복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산 무수물 모노머, (메타)아크릴산2-히드록시에틸, (메타)아크릴산2-히드록시프로필, (메타)아크릴산4-히드록시부틸, (메타)아크릴산6-히드록시헥실, (메타)아크릴산8-히드록시옥틸, (메타)아크릴산10-히드록시데실, (메타)아크릴산12-히드록시라우릴 또는(4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메타)아크릴아미드-2-메틸프로판술폰산, (메타)아크릴아미드프로판술폰산, 술포프로필(메타)아크릴레이트 또는 (메타)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머 등을 들 수 있다. 이들의 다른 모노머는 1종류 또는 2종류 이상 조합하여 사용해도 된다. 상기 다른 모노머 중에서도, 에틸아크릴레이트, 에틸메타크릴레이트, 부틸아크릴레이트, 부틸메타크릴레이트, 아크릴로니트릴, 중 적어도 1종류를 포함하는 것이 바람직하다. 혼합 비율은, 공중합체의 유리 전이점(Tg) 등을 고려하여 조정하는 것이 바람직하다.
상기 관능기 함유 아크릴 공중합체의 유리 전이점(Tg)은, 다이본딩 필름과 실리콘 웨이퍼 사이의 적당한 접착성이 얻어지는 한 특별히 한정되지 않지만, -30℃ 이상 40℃ 이하가 바람직하고, -20℃ 이상 30℃ 이하가 보다 바람직하다. 유리 전이점이 -30℃ 미만이면, 상기 관능기 함유 아크릴 공중합체에 상온에서 점착성이 발생해버려, 핸들링하기 어려워지는 경우가 있다. 한편, 유리 전이점이 40℃를 초과하면, 실리콘 웨이퍼에의 접착력이 저하될 우려가 있다.
(열경화성 수지(b))
상기 열경화성 수지(b)는, 25℃에서의 점도가 0.1 내지 50Pa·sec이며, 0.5 내지 40Pa·sec인 것이 보다 바람직하다. 또한, 상기 열경화성 수지(b)의 전체 수지 성분(다이본딩 필름의 전체 수지 성분)에 대한 함유량은, 1중량％ 이상 50중량％ 이하이고, 1중량％ 이상 40중량％ 이하인 것이 바람직하다. 다이본딩 필름(3)이, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 전체 수지 성분에 대하여 1중량％ 이상 함유하기 때문에, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 억제하는 것이 가능하게 된다. 한편, 상기 열경화성 수지(b)를 전체 수지 성분에 대하여 50중량％ 이하 함유하기 때문에, 과도한 점착성을 억제할 수 있어, 픽업성을 양호하게 할 수 있다.
상기 열경화성 수지(b)는, 에폭시 수지 및 페놀 수지로 이루어지는 군에서 선택되는 하나 이상이며, 상기 열가소성 수지(a), 특히, 상기 관능기 함유 아크릴 공중합체의 경화제로서 작용하는 것이 바람직하다.
상기 열경화성 수지(b)로서는, 예를 들어 액상 페놀노볼락 수지, 액상에폭시 수지, 액상 이소시아네이트 수지 등을 들 수 있고, 그 중에서도, 액상 페놀 수지, 액상에폭시 수지가 바람직하고, 액상 페놀 수지가 특히 바람직하다. 이들은 단독으로 또는 2종류 이상을 병용하여 사용할 수 있다. 또한, 액상이란, 25℃에서의 점도가 상기 범위 내에 있는 것을 말한다.
상기 열경화성 수지(b) 중에서도, 하기 화학식(1)로 표시되는 열경화성 수지가 바람직하다.
Figure pat00002
(1)
(단, 식 중, n은 0 내지 10의 정수이며, R1은 각각 독립적으로 알릴기 또는 H를 나타내고, 적어도 하나는 알릴기이며, m은 1 내지 3의 정수임)
상기 R1에 있어서의 알릴기의 수와 H의 수의 비율은, 적절하게 점도를 원하는 범위로 할 수 있다는 관점에서, (알릴기의 수): (H의 수)로 나타내면, 1:3인 것이 바람직하다.
또한, 상기 열경화성 수지(b)의 중량 평균 분자량은, 100 이상 5000 이하인 것이 바람직하고, 보다 바람직하게는 200 이상 3000 이하이다. 상기 열경화성 수지(b)의 중량 평균 분자량을 100 이상 5000 이하로 함으로써, 다른 재료와 상용성 좋게 분산할 수 있다. 또한, 다이싱 테이프에의 이행을 방지할 수 있다. 또한, 중량 평균 분자량은, GPC(겔·투과·크로마토그래피)에 의해 측정하고, 폴리스티렌 환산에 의해 산출된 값을 말한다.
상기 열경화성 수지(b)가, 상기 화학식(1)로 표시되는 열경화성 수지이면, 알릴기를 갖기 때문에, 알릴기의 부피 때문에, 열경화 반응의 진행 속도가 억제된다. 그 결과, 다이본딩 필름(3)의 수송, 보관시에 경화 반응이 진행되어버리는 것을 억제할 수 있다.
상기 열경화성 수지(b)의 구체적인 제품으로서는, 메이와 가세이사제의 MEH-8000-4L, MEH-8000H, MEH-8015, MEH-8005, 군에이 가가꾸 고교사제의 XPL-4437E 등을 들 수 있다.
다이본딩 필름(3)에는, 필요에 따라 무기 충전제, 첨가제를 적절하게 배합할 수 있다. 상기 무기 충전제(무기 필러)로서는 예를 들어, 실리카, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 질화알루미늄, 붕산 알루미늄 위스커, 알루미나, 산화아연, 질화붕소, 결정질 실리카, 비정질 실리카 등을 들 수 있다. 이들은 단독으로 또는 2종류 이상을 병용하여 사용할 수 있다. 그 중에서도, 열전도성 향상의 관점에서는, 산화 알루미늄, 질화알루미늄, 알루미나, 산화아연, 질화붕소, 결정성 실리카, 비정질성 실리카 등이 바람직하다. 상기 무기 충전제의 배합량은, 수지 성분 100중량부에 대하여 0 내지 95중량부로 설정하는 것이 바람직하다. 특히 바람직하게는 0 내지 90중량부이다. 다이본딩 필름(3)에 무기 충전제가 포함되어 있으면, 흡습성을 컨트롤할 수 있다.
상기 첨가제로서는, 예를 들어 난연제, 염료, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은, 단독으로, 또는 2종류 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독으로, 또는 2종류 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이들은, 단독으로, 또는 2종류 이상을 병용하여 사용할 수 있다.
다이본딩 필름(3)의 5℃에서의 파단 신도는, 10％ 이상인 것이 바람직하고, 15％ 이상인 것이 보다 바람직하다. 다이본딩 필름(3)의 5℃에서의 파단 신도가 10％ 이상이면, 냉장 수송, 보관했을 때에도 필름에 금, 깨짐, 파편이 발생하는 것을 보다 억제하는 것이 가능하게 된다. 또한, 상기 다이본딩 필름(3)의 5℃에서의 파단 신도는, 핸들링의 관점에서, 1500％ 이하인 것이 바람직하고, 1000％ 이하인 것이 보다 바람직하다.
또한, 다이본딩 필름(3)의 5℃의 파단 신도와 25℃의 파단 신도의 차가 1000％ 미만인 것이 바람직하고, 800％ 미만인 것이 보다 바람직하다. 상기 파단 신도의 차가 상기 수치 범위 내이면, 온도 변화에 의한 다이본딩 필름의 주름을 억제할 수 있다.
또한, 다이본딩 필름의 5℃의 파단 신도 및 25℃의 파단 신도의 측정은, 실시예에 기재된 방법에 의한다.
다이본딩 필름(3)의 두께(적층체의 경우에는, 총 두께)는 특별히 한정되지 않지만, 예를 들어 3 내지 200㎛ 정도, 바람직하게는 5 내지 150㎛ 정도이다.
또한, 다이본딩 필름(3)은, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용에 제공될 때까지 다이본딩 필름을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는, 또한, 다이싱 테이프에 다이본딩 필름(3, 3')을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는 다이본딩 필름 상에 워크를 부착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
또한, 본 발명에 따른 다이싱 테이프 부착 다이본딩 필름으로서는, 도 1에 도시하는 다이본딩 필름(3) 이외에, 도 2에 도시하는 바와 같이 반도체 웨이퍼 부착 부분에만 다이본딩 필름(3')을 적층한 다이싱 테이프 부착 다이본딩 필름(11)의 구성이어도 된다.
<다이싱 테이프>
다이싱 테이프 부착 다이본딩 필름(10, 11)을 구성하는 다이싱 테이프는, 기재(1) 상에 점착제층(2)이 적층된 구조이다. 이하, 기재 및 점착제층 순으로 설명한다.
(기재)
상기 기재(1)는 자외선 투과성을 갖는 것을 사용할 수 있고, 다이싱 테이프 부착 다이본딩 필름(10, 11)의 강도 모체로 되는 것이다. 예를 들어, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메타)아크릴산 공중합체, 에틸렌-(메타)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
또한 기재(1)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 비연신으로 사용해도 되고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용해도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(1)를 열수축시킴으로써 점착제층(2)과 다이본딩 필름(3, 3')의 접착 면적을 저하시켜서, 반도체 칩(반도체 소자)의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은, 인접하는 층과의 밀착성, 보유성 등을 높이기 위해서, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다. 상기 기재(1)는 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라 몇종을 블렌드한 것을 사용할 수 있다.
기재(1)의 두께는, 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
점착제층(2)의 형성에 사용하는 점착제로서는 특별히 제한되지 않고, 예를 들어 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 사용할 수 있다. 상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염을 싫어하는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 예를 들어 (메타)아크릴산 알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소 수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메타)아크릴산 시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종류 또는 2종류 이상을 모노머 성분으로서 사용한 아크릴계 폴리머 등을 들 수 있다. 그 중에서도, 아크릴산2-에틸헥실을 구성 단위로서 함유하는 것이 바람직하다. 점착제층(2)이 아크릴산2-에틸헥실을 구성 단위로서 함유하는 아크릴 폴리머를 포함하고 있으면, 다이본딩 필름(3)으로부터의 박리성을 양호하게 할 수 있다. 또한, (메타)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메타)와는 모두 마찬가지의 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메타)아크릴산 알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 된다. 이와 같은 모노머 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메타)아크릴레이트, 카르복시펜틸(메타)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산 무수물 모노머; (메타)아크릴산2-히드록시에틸, (메타)아크릴산2-히드록시프로필, (메타)아크릴산4-히드록시부틸, (메타)아크릴산6-히드록시헥실, (메타)아크릴산8-히드록시옥틸, (메타)아크릴산10-히드록시데실, (메타)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실) 메틸(메타)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메타)아크릴아미드-2-메틸프로판술폰산, (메타)아크릴아미드프로판술폰산, 술포프로필(메타)아크릴레이트, (메타)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1종류 또는 2종류 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40중량％ 이하가 바람직하다.
또한, 상기 아크릴계 폴리머는, 가교시키기 위해서, 다관능성 모노머 등도, 필요에 따라 공중합용 모노머 성분으로서 포함할 수 있다. 이와 같은 다관능성 모노머로서, 예를 들어 헥산디올디(메타)아크릴레이트, (폴리)에틸렌글리콜디(메타)아크릴레이트, (폴리)프로필렌글리콜디(메타)아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트, 펜타에리트리톨디(메타)아크릴레이트, 트리메틸올프로판트리(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트, 에폭시(메타)아크릴레이트, 폴리에스테르(메타)아크릴레이트, 우레탄(메타)아크릴레이트 등을 들 수 있다. 이 다관능성 모노머도 1종류 또는 2종류 이상 사용할 수 있다. 다관능성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30중량％ 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종류 이상의 모노머 혼합물을 중합에 부여함으로써 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어떠한 방식으로 행할 수도 있다. 청정한 피착체에 대한 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수 평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해서, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 할 베이스 폴리머와의 밸런스에 따라, 나아가서는, 점착제로서의 사용 용도에 따라 적절히 결정된다. 일반적으로는, 상기 베이스 폴리머 100중량부에 대하여 5중량부 정도 이하, 또한 0.1 내지 5중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 외에, 종래 공지된 각종 점착 부여제, 노화방지제 등의 첨가제를 사용해도 된다.
점착제층(2)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜서 그 점착력을 용이하게 저하시킬 수 있고, 도 2에 도시하는 점착제층(2)의 워크 부착 부분에 대응하는 부분(2a)만을 방사선 조사함으로써 다른 부분(2b)과의 점착력의 차를 설정할 수 있다.
또한, 도 2에 도시하는 다이본딩 필름(3')에 맞춰서 방사선 경화형 점착제층(2)을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화하고, 점착력이 저하된 상기 부분(2a)에 다이본딩 필름(3')이 부착되기 때문에, 점착제층(2)의 상기 부분(2a)과 다이본딩 필름(3')의 계면은, 픽업 시에 용이하게 박리되는 성질을 갖는다. 한편, 방사선을 조사하고 있지 않은 부분은 충분한 점착력을 갖고 있으며, 상기 부분(2b)을 형성한다.
전술한 바와 같이, 도 1에 도시하는 다이싱 테이프 부착 다이본딩 필름(10)의 점착제층(2)에 있어서, 미경화의 방사선 경화형 점착제에 의해 형성되어 있는 상기 부분(2b)은 다이본딩 필름(3)과 점착하고, 다이싱할 때의 보유 지지력을 확보할 수 있다. 이와 같이 방사선 경화형 점착제는, 칩 형상 워크(반도체 칩 등)를 기판 등의 피착체에 고착하기 위한 다이본딩 필름(3)을 접착·박리의 밸런스 좋게 지지할 수 있다. 도 2에 도시하는 다이싱 테이프 부착 다이본딩 필름(11)의 점착제층(2)에 있어서는, 상기 부분(2b)이 웨이퍼링을 고정할 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예를 들어 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 모노머 성분으로서는, 예를 들어 우레탄 올리고머, 우레탄(메타)아크릴레이트, 트리메틸올프로판트리(메타)아크릴레이트, 테트라메틸올메탄테트라(메타)아크릴레이트, 펜타에리트리톨트리(메타)아크릴레이트, 펜타에리트리톨테트라(메타)아크릴레이트, 디펜타에리스톨모노히드록시펜타(메타)아크릴레이트, 디펜타에리트리톨헥사(메타)아크릴레이트, 1,4-부탄디올디(메타)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 여러가지 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하시킬 수 있는 양을, 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100중량부에 대하여, 예를 들어 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄중 또는 주쇄 말단에 갖는 것을 사용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착 제재 중을 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이와 같은 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리 아크릴계 폴리머에 관능기를 갖는 모노머를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 상태로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이함 때문에, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이면, 관능기는 아크릴계 폴리머와 상기 화합물 중 어느 측에 있어도 되지만, 상기한 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 폴리머로서는, 상기 예시의 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 방사선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100중량부에 대하여 30중량부의 범위 내이며, 바람직하게는 0 내지 10중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시킨 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조 페논계 화합물 티오크산톤, 2-클로로 티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한 방사선 경화형 점착제로서는, 예를 들어 일본 특허 공개 소화 60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐화합물, 유기 황화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
점착제층(2)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 점착제층(2)에 있어서의 상기 부분(2a)의 점착력<그밖의 부분(2b)의 점착력으로 되도록 점착제층(2)의 일부를 방사선 조사해도 된다.
상기 점착제층(2)에 상기 부분(2a)을 형성하는 방법으로서는, 지지 기재(1)에 방사선 경화형 점착제층(2)을 형성한 후, 상기 부분(2a)에 부분적으로 방사선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 방사선 조사는, 워크 부착 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 개재하여 행할 수 있다. 또한, 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 방사선 경화형 점착제층(2)의 형성은, 세퍼레이터 상에 설치한 것을 지지 기재(1) 상에 전사함으로써 행할 수 있다. 부분적인 방사선 경화는 세퍼레이터 상에 설치한 방사선 경화형 점착제층(2)에 행할 수도 있다.
또한, 점착제층(2)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 지지 기재(1)의 적어도 편면의, 워크 부착 부분(3a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 사용하고, 이것에 방사선 경화형 점착제층(2)을 형성한 후에 방사선 조사하고, 워크 부착 부분(3a)에 대응하는 부분을 경화시켜, 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로서는, 지지 필름 상에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 제작할 수 있다. 이러한 제조 방법에 의하면, 효율적으로 본 발명의 다이싱 테이프 부착 다이본딩 필름(10)을 제조 가능하다.
또한, 방사선 조사 시에, 산소에 의한 경화 저해가 일어나는 경우에는, 방사선 경화형 점착제층(2)의 표면으로부터 어떠한 방법으로 산소(공기)를 차단하는 것이 바람직하다. 예를 들어, 상기 점착제층(2)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선의 조사를 행하는 방법 등을 들 수 있다.
점착제층(2)의 두께는, 특별히 한정되지 않지만, 칩 절단면의 절결 방지나 접착층의 고정 보유의 양립성 등의 점에서는, 1 내지 50㎛ 정도인 것이 바람직하다. 바람직하게는 2 내지 30㎛, 또한 5 내지 25㎛가 바람직하다.
<다이싱 테이프 부착 다이본딩 필름의 제조 방법>
본 실시 형태에 따른 다이싱 테이프 부착 다이본딩 필름(10, 11)은, 예를 들어 다이싱 테이프 및 다이본딩 필름을 따로따로 제작해 두고, 마지막으로 이들을 접합함으로써 제작할 수 있다. 구체적으로는, 이하와 같은 수순에 따라서 제작할 수 있다.
우선, 기재(1)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 점착제층 형성용 점착제 조성물을 제조한다. 점착제 조성물에는, 점착제층의 항에서 설명한 바와 같은 수지나 첨가물 등이 배합되어 있다. 제조한 점착제 조성물을 기재(1) 상에 도포하여 도포막을 형성한 후, 해당 도포막을 소정 조건 하에서 건조시켜(필요에 따라 가열 가교시켜), 점착제층(2)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예를 들어, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행하여진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜서 점착제층(2)을 형성해도 된다. 그 후, 기재(1) 상에 점착제층(2)을 세퍼레이터와 함께 접합한다. 이에 의해, 기재(1) 및 점착제층(2)을 구비하는 다이싱 테이프가 제작된다. 또한, 다이싱 테이프로서는, 적어도 기재 및 점착제층을 구비하고 있으면 되고, 세퍼레이터 등의 다른 요소를 갖고 있는 경우도 다이싱 테이프라고 한다.
다이본딩 필름(3, 3')은, 예를 들어 이하와 같이 하여 제작된다. 우선, 다이본딩 필름(3, 3')의 형성 재료인 접착제 조성물을 제작한다. 당해 접착제 조성물에는, 다이본딩 필름의 항에서 설명한 바와 같이, 열가소성 수지(a)나, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b), 각종 첨가제 등이 배합되어 있다.
이어서, 제조한 접착제 조성물을 기재 세퍼레이터 상에 소정 두께로 되도록 도포하여 도포막을 형성한 후, 해당 도포막을 소정 조건 하에서 건조시켜, 접착제층을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예를 들어, 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 70 내지 160℃, 건조 시간 1 내지 5분간의 범위 내에서 행하여진다. 또한, 세퍼레이터 상에 접착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜서 접착제층을 형성해도 된다. 그 후, 기재 세퍼레이터 상에 접착제층을 세퍼레이터와 함께 접합한다. 또한, 본 발명에는, 다이본딩 필름이 접착제층 단독으로 형성되어 있는 경우뿐만 아니라, 접착제층과 세퍼레이터 등의 다른 요소로 형성되어 있는 경우도 포함된다.
계속해서, 다이본딩 필름(3, 3') 및 다이싱 테이프로부터 각각 세퍼레이터를 박리하고, 접착제층과 점착제층이 접합면이 되도록 하여 양자를 접합한다. 접합은, 예를 들어 압착에 의해 행할 수 있다. 이때, 라미네이트 온도는 특별히 한정되지 않고, 예를 들어 30 내지 50℃가 바람직하고, 35 내지 45℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예를 들어 0.1 내지 20kgf/㎝가 바람직하고, 1 내지 10kgf/㎝가 보다 바람직하다. 이어서, 접착제층 상의 기재 세퍼레이터를 박리하고, 본 실시 형태에 따른 다이싱 테이프 부착 다이본딩 필름이 얻어진다.
<반도체 장치의 제조 방법>
이어서, 본 실시 형태에 따른 다이싱 테이프 부착 다이본딩 필름(10)을 사용한 반도체 장치의 제조 방법에 대해서, 이하에 설명한다.
우선, 도 1에 도시하는 바와 같이, 다이싱 테이프 부착 다이본딩 필름(10)에 있어서의 접착제층(3)의 반도체 웨이퍼 부착 부분(3a) 상에 반도체 웨이퍼(4)를 압착하고, 이것을 접착 보유시켜서 고정한다(접합 공정). 본 공정은, 압착 롤 등의 가압 수단에 의해 가압하면서 행한다.
이어서, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개편화하고, 반도체 칩(5)을 제조한다(다이싱 공정). 다이싱은, 예를 들어 반도체 웨이퍼(4)의 회로면 측에서 통상법에 따라 행하여진다. 또한, 본 공정에서는, 예를 들어 다이싱 테이프 부착 다이본딩 필름(10)까지 절입을 행하는 풀컷이라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 사용할 수 있다. 또한, 반도체 웨이퍼는, 다이싱 테이프 부착 다이본딩 필름(10)에 의해 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼(4)의 파손도 억제할 수 있다.
다이싱 테이프 부착 다이본딩 필름(10)에 접착 고정된 반도체 칩을 박리하기 위해서, 반도체 칩(5)의 픽업을 행한다(픽업 공정). 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(5)을 다이싱 테이프 부착 다이본딩 필름(10) 측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
여기서 픽업은, 점착제층(2)이 자외선 경화형인 경우, 해당 점착제층(2)에 자외선을 조사한 후에 행한다. 이에 의해, 점착제층(2)의 접착제층(3a)에 대한 점착력이 저하되고, 반도체 칩(5)의 박리가 용이해진다. 그 결과, 반도체 칩을 손상시키지 않고 픽업이 가능하게 된다. 자외선 조사 시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절히 필요에 따라 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로서는, 전술한 것을 사용할 수 있다.
이어서, 도 3에 도시하는 바와 같이, 다이싱에 의해 형성된 반도체 칩(5)을 다이본딩 필름(3a)을 개재하여 피착체(6)에 다이본딩한다(다이본딩 공정). 피착체(6)로서는, 리드 프레임, TAB 필름, 기판 또는 별도 제작한 반도체 칩 등을 들 수 있다. 피착체(6)는, 예를 들어 용이하게 변형되는 변형형 피착체이어도 되고, 변형되는 것이 곤란한 비변형형 피착체(반도체 웨이퍼 등)이어도 된다.
상기 기판으로서는, 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는, Cu 리드 프레임, 42Alloy 리드 프레임 등의 금속 리드 프레임이나 유리에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등을 포함하는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 이것에 한정되는 것이 아니라, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
다이본딩은 압착에 의해 행하여진다. 다이본딩의 조건으로서는 특별히 한정되지 않고, 적절히 필요에 따라 설정할 수 있다. 구체적으로는, 예를 들어 다이본딩 온도 80 내지 160℃, 본딩 압력 5N 내지 15N, 본딩 시간 1 내지 10초의 범위 내에서 행할 수 있다.
계속해서, 다이본딩 필름(3a)을 가열처리함으로써 이것을 열경화시키고, 반도체 칩(5)과 피착체(6)를 접착시킨다. 가열처리 조건으로서는, 온도 80 내지 180℃의 범위 내이며, 또한, 가열 시간 0.1 내지 24시간, 바람직하게는 0.1 내지 4시간, 보다 바람직하게는 0.1 내지 1시간의 범위 내인 것이 바람직하다.
이어서, 피착체(6)의 단자부(이너 리드)의 선단과 반도체 칩(5) 상의 전극 패드(도시 생략)를 본딩 와이어(7)로 전기적으로 접속한다(와이어 본딩 공정). 상기 본딩 와이어(7)로서는, 예를 들어 금선, 알루미늄선 또는 동선 등이 사용된다. 와이어 본딩을 행할 때의 온도는, 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행하여진다. 또한, 그 가열 시간은 몇초 내지 몇분간 행하여진다. 결선은, 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행하여진다.
또한, 와이어 본딩 공정은, 가열처리에 의해 다이본딩 필름(3)을 열경화시키지 않고 행해도 된다. 이 경우, 다이본딩 필름(3a)의 25℃에 있어서의 전단 접착력은, 피착체(6)에 대하여 0.2㎫ 이상인 것이 바람직하고, 0.2 내지 10㎫인 것이 보다 바람직하다. 상기 전단 접착력을 0.2㎫ 이상으로 함으로써, 다이본딩 필름(3a)을 열경화시키지 않고 와이어 본딩 공정을 행해도, 당해 공정에 있어서의 초음파 진동이나 가열에 의해, 다이본딩 필름(3a)과 반도체 칩(5) 또는 피착체(6)의 접착면에서 전단 변형을 발생하는 일이 없다. 즉, 와이어 본딩 시의 초음파 진동에 의해 반도체 소자가 움직이는 일이 없고, 이에 의해, 와이어 본딩의 성공률이 저하되는 것을 방지한다.
또한, 미경화의 다이본딩 필름(3a)은, 와이어 본딩 공정을 행해도 완전히 열경화하는 일은 없다. 또한, 다이본딩 필름(3a)의 전단 접착력은, 80 내지 250℃의 온도 범위 내이어도, 0.2㎫ 이상인 것이 필요하다. 당해 온도 범위 내에서 전단 접착력이 0.2㎫ 미만이면, 와이어 본딩 시의 초음파 진동에 의해 반도체 소자가 움직여, 와이어 본딩을 행할 수 없어, 수율이 저하되기 때문이다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 밀봉 공정을 행한다. 본 공정은, 피착체(6)에 탑재된 반도체 칩(5)이나 본딩 와이어(7)를 보호하기 위하여 행하여진다. 본 공정은, 밀봉용 수지를 금형으로 성형함으로써 행한다. 밀봉 수지(8)로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉 시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행하여지지만, 본 발명은 이것에 한정되지 않고, 예를 들어 165 내지 185℃에서 몇분간 큐어할 수 있다. 이에 의해, 밀봉 수지를 경화시킴과 함께, 다이본딩 필름(3a)이 열경화되어 있지 않은 경우에는 당해 다이본딩 필름(3a)도 열경화시킨다. 즉, 본 발명에 있어서는, 후술하는 후경화 공정이 행해지지 않는 경우에 있어서도, 본 공정에 있어서 다이본딩 필름(3a)을 열경화시켜서 접착시키는 것이 가능하여, 제조 공정수의 감소 및 반도체 장치의 제조 기간의 단축에 기여할 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지(8)를 완전히 경화시킨다. 밀봉 공정에 있어서 다이본딩 필름(3a)이 열경화되지 않는 경우에도, 본 공정에 있어서 밀봉 수지(8)의 경화와 함께 다이본딩 필름(3a)을 열경화시켜서 접착 고정이 가능해진다. 본 공정에 있어서의 가열 온도는, 밀봉 수지의 종류에 따라 상이하지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다.
또한, 본 발명의 다이싱 테이프 부착 다이본딩 필름은, 도 4에 도시하는 바와 같이, 복수의 반도체 칩을 적층해서 3차원 실장을 하는 경우에도 적절하게 사용할 수 있다. 도 4는, 다이본딩 필름을 개재하여 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도이다. 도 4에 도시하는 3차원 실장의 경우, 우선 반도체 칩과 동일 크기로 되도록 잘라낸 적어도 하나의 다이본딩 필름(3a)을 피착체(6) 상에 부착한 후, 다이본딩 필름(3a)을 개재하여 반도체 칩(5)을, 그 와이어 본딩면이 상측이 되도록 하여 다이본딩한다. 이어서, 다이본딩 필름(13)을 반도체 칩(5)의 전극 패드 부분을 피하여 부착한다. 또한, 다른 반도체 칩(15)을 다이본딩 필름(13) 상에, 그 와이어 본딩면이 상측이 되도록 하여 다이본딩한다. 그 후, 다이본딩 필름(3a, 13)을 가열함으로써 열경화시켜서 접착 고정하고, 내열 강도를 향상시킨다. 가열 조건으로서는, 전술한 것과 마찬가지로, 온도 80 내지 200℃의 범위 내이며, 또한, 가열 시간 0.1 내지 24시간의 범위 내인 것이 바람직하다.
또한 본 발명에 있어서는, 다이본딩 필름(3a, 13)을 열경화시키지 않고, 단순히 다이본딩시켜도 된다. 그 후, 가열 공정을 거치지 않고 와이어 본딩을 행하고, 또한 반도체 칩을 밀봉 수지로 밀봉하여, 당해 밀봉 수지를 후경화할 수도 있다.
이어서, 와이어 본딩 공정을 행한다. 이에 의해, 반도체 칩(5) 및 다른 반도체 칩(15)에 있어서의 각각의 전극 패드와, 피착체(6)를 본딩 와이어(7)로 전기적으로 접속한다. 또한, 본 공정은, 다이본딩 필름(3a, 13)의 가열 공정을 거치지 않고 실시된다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5) 등을 밀봉하는 밀봉 공정을 행하고, 밀봉 수지를 경화시킨다. 그와 함께, 열경화가 행해지지 않은 경우에는, 다이본딩 필름(3a)의 열경화에 의해 피착체(6)와 반도체 칩(5) 사이를 접착 고정한다. 또한, 다이본딩 필름(13)의 열경화에 의해, 반도체 칩(5)과 다른 반도체 칩(15) 사이도 접착 고정시킨다. 또한, 밀봉 공정 후, 후경화 공정을 행해도 된다.
반도체 칩의 3차원 실장의 경우에 있어서도, 다이본딩 필름(3a, 13)의 가열에 의한 가열처리를 행하지 않으므로, 제조 공정의 간소화 및 수율의 향상이 도모된다. 또한, 피착체(6)에 휨이 발생하거나, 반도체 칩(5) 및 다른 반도체 칩(15)에 크랙이 발생하거나 하는 일도 없으므로, 반도체 소자의 가일층의 박형화가 가능해진다.
또한, 도 5에 도시하는 바와 같이, 반도체 칩간에 다이본딩 필름을 개재하여 스페이서를 적층시킨 3차원 실장일 수도 있다. 도 5는, 2개의 반도체 칩을 스페이서를 개재하여 다이본딩 필름에 의해 3차원 실장한 예를 도시하는 단면 모식도이다.
도 5에 도시하는 3차원 실장의 경우, 우선 피착체(6) 상에 다이본딩 필름(3a), 반도체 칩(5) 및 다이본딩 필름(21)을 순차 적층하여 다이본딩한다. 또한, 다이본딩 필름(21) 상에 스페이서(9), 다이본딩 필름(21), 다이본딩 필름(3a) 및 반도체 칩(5)을 순차 적층하여 다이본딩한다. 그 후, 다이본딩 필름(3a, 21)을 가열함으로써 열경화시켜서 접착 고정하고, 내열 강도를 향상시킨다. 가열 조건으로서는, 전술한 것과 마찬가지로, 온도 80 내지 200℃의 범위 내이며, 또한, 가열 시간 0.1 내지 24시간의 범위 내인 것이 바람직하다.
또한 본 발명에 있어서는, 다이본딩 필름(3a, 21)을 열경화시키지 않고, 단순히 다이본딩시켜도 된다. 그 후, 가열 공정을 거치지 않고 와이어 본딩을 행하고, 또한 반도체 칩을 밀봉 수지로 밀봉하여, 당해 밀봉 수지를 후경화할 수도 있다.
이어서, 도 5에 도시하는 바와 같이, 와이어 본딩 공정을 행한다. 이에 의해, 반도체 칩(5)에 있어서의 전극 패드와 피착체(6)를 본딩 와이어(7)로 전기적으로 접속한다. 또한, 본 공정은, 다이본딩 필름(3a, 21)의 가열 공정을 거치지 않고 실시된다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 밀봉 공정을 행하고, 밀봉 수지(8)을 경화시킴과 함께, 다이본딩 필름(3a, 21)이 미경화인 경우에는, 이들을 열경화시킴으로써, 피착체(6)와 반도체 칩(5) 사이 및 반도체 칩(5)과 스페이서(9) 사이를 접착 고정시킨다. 이에 의해, 반도체 패키지가 얻어진다. 밀봉 공정은, 반도체 칩(5) 측만을 편면 밀봉하는 일괄 밀봉법이 바람직하다. 밀봉은 점착 시트 상에 부착 된 반도체 칩(5)을 보호하기 위하여 행해지고, 그 방법으로서는 밀봉 수지(8)를 사용하여 금형중에서 성형되는 것이 대표적이다. 그 때, 복수의 캐비티를 갖는 상부 금형과 하부 금형을 포함하는 금형을 사용하여, 동시에 밀봉 공정을 행하는 것이 일반적이다. 수지 밀봉 시의 가열 온도는, 예를 들어 170 내지 180℃의 범위 내인 것이 바람직하다. 밀봉 공정 후에, 후경화 공정을 행해도 된다.
또한, 상기 스페이서(9)로서는, 특별히 한정되는 것이 아니라, 예를 들어 종래 공지된 실리콘 칩, 폴리이미드 필름 등을 사용할 수 있다. 또한, 상기 스페이서로서 코어 재료를 사용할 수 있다. 코어 재료로서는 특별히 한정되는 것이 아니라, 종래 공지된 것을 사용할 수 있다. 구체적으로는, 필름(예를 들어 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직섬유로 강화된 수지 기판, 미러 실리콘 웨이퍼, 실리콘 기판 또는 유리 피착체를 사용할 수 있다.
(그 밖의 사항)
상기 피착체 상에 반도체 소자를 3차원 실장하는 경우, 반도체 소자의 회로가 형성되는 면측에는, 버퍼 코팅막이 형성되어 있다. 당해 버퍼 코팅막으로서는, 예를 들어 질화규소막이나 폴리이미드 수지 등의 내열 수지로 이루어지는 것을 들 수 있다.
또한, 반도체 소자의 3차원 실장 시에, 각 단에서 사용되는 다이본딩 필름은 동일한 조성으로 이루어지는 것에 한정되는 것이 아니라, 제조 조건이나 용도 등에 따라서 적절히 변경가능하다.
또한, 상기 실시 형태에 있어서 설명한 적층 방법은 단순한 예시이며, 필요에 따라서 적절히 변경할 수 있다. 예를 들어, 도 4를 참조하여 설명한 반도체 장치의 제조 방법에 있어서는, 3단째 이후의 반도체 소자를, 도 5를 참조하여 설명한 적층 방법으로 적층하는 것도 가능하다.
또한, 상기 실시 형태에 있어서는, 피착체에 복수의 반도체 소자를 적층시킨 후에, 일괄하여 와이어 본딩 공정을 행하는 형태에 대하여 설명했지만, 본 발명은 이것에 한정되는 것이 아니다. 예를 들어, 반도체 소자를 피착체 상에 적층할 때마다 와이어 본딩 공정을 행하는 것도 가능하다.
(실시예)
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 그것들에만 한정한다는 취지의 것이 아니고, 단순한 설명예에 불과하다. 또한, 부라고 되어 있는 것은, 중량부를 의미한다.
<다이싱 테이프의 제작>
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산2-에틸헥실(이하, 「2EHA」라고 함) 82.1부, 아크릴산-2-히드록시에틸(이하, 「HEA」라고 함) 13.2부, 과산화 벤조일 0.2부 및 톨루엔 67부를 넣고, 질소 기류 중에서 60℃에서 6시간 중합 처리를 하고, 아크릴계 폴리머A를 얻었다.
이 아크릴계 폴리머A에 2-메타크릴로일옥시에틸이소시아네이트(이하, 「MOI」라고 함) 11부를 첨가하고, 공기 기류 중에서 50℃에서 48시간, 부가 반응 처리를 하고, 아크릴계 폴리머A'를 얻었다.
이어서, 아크릴계 폴리머A' 100부에 대하여 폴리이소시아네이트 화합물(상품명 「코로네이트 L」, 닛본 폴리우레탄(주)제) 8부 및 광중합 개시제(상품명 「이르가큐어(651)」, 시바 스페셜티 케미컬즈사제) 5부를 첨가하여, 점착제 용액을 제작하였다.
상기에서 제조한 점착제 용액을, PET 박리 라이너의 실리콘 처리를 실시한 면 상에 도포하고, 120℃에서 2분간 가열 가교하여, 두께 10㎛의 점착제층을 형성하였다. 계속해서, 당해 점착제층면에, 두께 100㎛의 폴리올레핀 필름을 접합하였다. 그 후, 50℃에서 24시간 보존을 한 후, 다이싱 테이프A를 제작하였다.
(실시예 1)
열가소성 수지(a)로서의 글리시딜기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-P3) 100부와, 열경화성 수지(b)로서의 (메이와 가세이(주)제, MEH-8000-4L) 70부와, 에폭시 수지(DIC제, HP-4700) 15부와, 구상 실리카(애드마텍스(주)제, SO-25R) 30부를 메틸에틸케톤에 용해하여 농도 23.6중량％로 되도록 조정하였다. 또한, 메이와 가세이(주)제, MEH-8000-4L은, 오르토위(位)에 알릴기를 갖는 열경화성 수지이다. 즉, MEH-8000-4L은, 화학식(1)의 R1에 있어서의 알릴기의 수와 H의 수의 비율(알릴기의 수):(H의 수)가 1:3인 경우에 상당한다. MEH-8000-4L의 중량 평균 분자량은, 400이다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름A를 제작하였다.
이 다이본딩 필름A를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 실시예에 관한 다이싱 테이프 부착 다이본딩 필름A를 얻었다.
(실시예 2)
열가소성 수지(a)로서의 글리시딜기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-P3) 100부와, 열경화성 수지(b)로서의 (메이와 가세이(주)제, MEH-8015) 30부와, 에폭시 수지(DIC제, HP-4700) 10부와, 구상 실리카(애드마텍스(주)제, SO-25R) 150부를 메틸에틸케톤에 용해하여 농도 23.6중량％로 되도록 조정하였다. 또한, 메이와 가세이(주)제, MEH-8000H는, 오르토위에 알릴기를 갖는 열경화성 수지이다. 즉, MEH-8000H는, 화학식(1)의 R1에 있어서의 알릴기의 수와 H의 수의 비율(알릴기의 수):(H의 수)가 1:3인 경우에 상당한다. MEH-8000H의 중량 평균 분자량은, 510이다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름B를 제작하였다.
이 다이본딩 필름B를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 실시예에 관한 다이싱 테이프 부착 다이본딩 필름B를 얻었다.
(실시예 3)
열가소성 수지(a)로서의 글리시딜기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-P3) 100부와, 열경화성 수지(b)로서의 (메이와 가세이(주)제, MEH-8000-4L) 1.5부를 메틸에틸케톤에 용해하여 농도 23.6중량％로 되도록 조정하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름C를 제작하였다.
이 다이본딩 필름C를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 실시예에 관한 다이싱 테이프 부착 다이본딩 필름C를 얻었다.
(실시예 4)
열가소성 수지(a)로서의 카르복실기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-708-6) 100부와, 열경화성 수지(b)로서의 (메이와 가세이(주)제, MEH-8000-4L) 1.5부와, 에폭시 수지(DIC제, HP-4700) 1.5부를 메틸에틸케톤에 용해하여 농도 23.6 중량％로 되도록 조정하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름D를 제작하였다.
이 다이본딩 필름D를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 실시예에 관한 다이싱 테이프 부착 다이본딩 필름D를 얻었다.
(실시예 5)
열가소성 수지(a)로서의 글리시딜기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-P3) 100부와, 열경화성 수지(b)로서의 (미쯔비시 가가꾸(주)제, 828XA) 1.5부와, 에폭시 수지(DIC제, HP-4700) 1.5부를 메틸에틸케톤에 용해하여 농도 23.6중량％로 되도록 조정하였다. 또한, 미쯔비시 가가꾸(주)제, 828XA는, 비스페놀 A형의 에폭시 수지이다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름E를 제작하였다.
이 다이본딩 필름E를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 실시예에 관한 다이싱 테이프 부착 다이본딩 필름E를 얻었다.
(비교예 1)
열가소성 수지(a)로서의 글리시딜기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-P3) 100부와, 열경화성 수지(b)로서의 (메이와 가세이(주)제, HF-1M) 1.5부를 메틸에틸케톤에 용해하여 농도 23.6중량％로 되도록 조정하였다. 또한, 메이와 가세이(주)제, HF-1M식은, 일반적인 고형의 노볼락형 페놀 수지이다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름F를 제작하였다.
이 다이본딩 필름F를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 비교예에 관한 다이싱 테이프 부착 다이본딩 필름F를 얻었다.
(비교예 2)
열가소성 수지(a)로서의 글리시딜기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-P3) 100부와, 열경화성 수지(b)로서의 (메이와 가세이(주)제, HF-1M) 90부와, 에폭시 수지(DIC제, HP-4700) 90부를 메틸에틸케톤에 용해하여 농도 23.6중량％로 되도록 조정하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름G를 제작하였다. 이 다이본딩 필름G를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 비교예에 관한 다이싱 테이프 부착 다이본딩 필름G를 얻었다.
(비교예 3)
열가소성 수지(a)로서의 글리시딜기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-P3) 100부와, 열경화성 수지(b)로서의 (메이와 가세이(주)제, MEH-8000-4L) 1부를 메틸에틸케톤에 용해하여 농도 23.6중량％로 되도록 조정하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름H를 제작하였다.
이 다이본딩 필름H를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 비교예에 관한 다이싱 테이프 부착 다이본딩 필름H를 얻었다.
(비교예 4)
열가소성 수지(a)로서의 글리시딜기 함유 아크릴 공중합체(나가세 켐텍스(주)제, SG-P3) 100부와, 열경화성 수지(b)로서의 (메이와 가세이(주)제, MEH-8000-4L) 120부를 메틸에틸케톤에 용해하여 농도 23.6중량％로 되도록 조정하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름을 포함하는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 두께 25㎛의 다이본딩 필름I를 제작하였다.
이 다이본딩 필름I를 전술한 다이싱 테이프A에 있어서의 점착제층 측에 전사하고, 본 비교예에 관한 다이싱 테이프 부착 다이본딩 필름I를 얻었다.
(열경화성 수지(b)의 25℃에서의 점도 측정)
실시예, 비교예에서 사용한 열경화성 수지(b)에 대해서, 점도계(RE80U(도끼 산교(주)제))를 사용하고, 로터 코드 No.1을 사용하여 측정하였다. 측정 조건은, 하기와 같이 하였다. 결과를 표 1, 표 2에 나타낸다.
측정시간: 5분
회전수: 실시예 1 내지 4, 비교예 3 및 비교예 4는 20rpm
실시예 5는, 4rpm
(다이본딩 필름의 5℃에서의 파단 신도 측정)
실시예, 비교예에서 제작한 다이본딩 필름을 두께 200um, 폭 10㎜의 직사각형으로 하였다. 다음으로 인장 시험기(텐실론, 시마즈 세이사꾸쇼사제)를 사용하고, 인장 속도 0.5㎜/분, 척간 거리 20㎜로 측정하였다. 파단 신도는 하기 식에 의해 산출하였다. 결과를 표 1, 표 2에 나타낸다.
파단 신도(％)=(((파단 시의 척간 길이(㎜))-20)/20)×100
(저장 탄성률의 측정)
실시예, 비교예에서 제작한 다이본딩 필름을, 170℃에서 1시간 가열 경화시켰다. 그 후, 두께 200㎛, 폭 10㎜의 직사각형으로 하였다. 이어서, 고체 점탄성 측정 장치(RSA(III), 레오메트릭사이언티픽사제)를 사용하여, -50 내지 300℃에서의 저장 탄성률을 주파수 1㎐, 승온 속도 10℃/분의 조건 하에서 측정하였다. 그 때에 260℃에서의 저장 탄성률을, 표 1, 표 2에 나타낸다.
(밀봉 공정 후의 기포(보이드) 소실성1)
각 실시예 및 비교예에서 얻어진 다이본딩 필름을 60℃에서 한 변이 9.5㎜인 사각형의 미러 칩에 부착하고, 온도 120℃, 압력 0.1㎫, 시간 1s의 조건에서 BGA 기판에 본딩하였다. 이것을 또한 건조기로 130℃에서 2시간의 열처리를 실시하였다. 계속해서, 몰드 머신(TOWA 프레스사제, 매뉴얼 프레스Y-1)을 사용하여, 성형 온도 175℃, 클램프 압력 184kN, 트랜스퍼 압력 5kN, 시간 120초, 밀봉 수지 GE-100(닛토덴코(주)제)의 조건 하에서 밀봉 공정을 행하였다. 밀봉 공정 후의 보이드를 초음파 영상 장치(히타치 파인 테크사제, FS200II)를 사용하여 관찰하였다. 관찰 화상에 있어서 보이드가 차지하는 면적을 2치화 소프트(WinRoof ver.5.6)를 사용하여 산출하였다. 보이드가 차지하는 면적이 다이본딩 필름의 표면적에 대하여 10％ 미만이었던 경우를 「○」, 10％ 이상 30％ 미만이었던 경우를 「△」, 30％ 이상인 경우를 「×」로서 평가하였다. 결과를 표 1, 표 2에 나타낸다.
(밀봉 공정 후의 기포(보이드) 소실성2)
각 실시예 및 비교예에서 얻어진 다이본딩 필름을 60℃에서 한 변이 9.5㎜인 사각형의 미러 칩에 부착하고, 온도 120℃, 압력 0.1㎫, 시간 1s의 조건에서 BGA 기판에 본딩하였다. 이것을 또한 건조기로 170℃에서 1시간의 열처리를 실시하였다. 계속해서, 몰드 머신(TOWA 프레스사제, 매뉴얼 프레스Y-1)을 사용하여, 성형 온도 175℃, 클램프 압력 184kN, 트랜스퍼 압력 5kN, 시간 120초, 밀봉 수지 GE-100(닛토덴코(주)제)의 조건 하에서 밀봉 공정을 행하였다. 밀봉 공정 후의 보이드를 초음파 영상 장치(히타치 파인 테크 사제, FS200II)를 사용하여 관찰하였다. 관찰 화상에 있어서 보이드가 차지하는 면적을 2치화 소프트(WinRoof ver.5.6)를 사용하여 산출하였다. 보이드가 차지하는 면적이 다이본딩 필름의 표면적에 대하여 10％ 미만이었던 경우를 「○」, 10％ 이상 30％ 미만이었던 경우를 「△」, 30％ 이상인 경우를 「×」로서 평가하였다. 결과를 표 1, 표 2에 나타낸다.
(내습 땜납 리플로우 시험1)
각 실시예 및 비교예에서 얻어진 다이본딩 필름을 60℃에서 한 변이 9.5㎜인 사각형의 미러 칩에 부착하고, 온도 120℃, 압력 0.1㎫, 시간 1s의 조건에서 BGA 기판에 본딩하였다. 이것을 또한 건조기로 130℃에서 2시간의 열처리를 실시하였다. 계속해서, 몰드 머신(TOWA 프레스사제, 매뉴얼 프레스Y-1)을 사용하여, 성형 온도 175℃, 클램프 압력 184kN, 트랜스퍼 압력 5kN, 시간 120초, 밀봉 수지 GE-100(닛토덴코(주)제)의 조건 하에서 밀봉 공정을 행하였다. 그 후, 175℃×5h의 열경화를 행하고, 온도 30℃, 습도 60％ RH, 시간 72h의 조건에서 흡습 조작을 행하고, 260℃ 이상의 온도를 10초간 유지하도록 온도를 설정한 IR 리플로우로에 샘플을 통과시켰다. 9개의 미러 칩에 대해서, 다이본딩 필름과 기판의 계면에 박리가 발생하고 있는지 여부를 초음파 현미경으로 관찰하고, 박리가 발생한 비율을 산출하였다. 결과를 표 1, 표 2에 나타낸다.
(내습 땜납 리플로우 시험2)
각 실시예 및 비교예에서 얻어진 다이본딩 필름을 60℃에서 한 변이 9.5㎜인 사각형의 미러 칩에 부착하고, 온도 120℃, 압력 0.1㎫, 시간 1s의 조건에서 BGA 기판에 본딩하였다. 이것을 또한 건조기로 170℃에서 1시간의 열처리를 실시하였다. 계속해서, 몰드 머신(TOWA 프레스사제, 매뉴얼 프레스Y-1)을 사용하여, 성형 온도 175℃, 클램프 압력 184kN, 트랜스퍼 압력 5kN, 시간 120초, 밀봉 수지 GE-100(닛토덴코(주)제)의 조건 하에서 밀봉 공정을 행하였다. 그 후, 175℃×5h의 열경화를 행하고, 온도 30℃, 습도 60％ RH, 시간 72h의 조건에서 흡습 조작을 행하고, 260℃ 이상의 온도를 10초간 유지하도록 온도를 설정한 IR 리플로우로에 샘플을 통과시켰다. 9개의 미러 칩에 대해서, 다이본딩 필름과 기판의 계면에 박리가 발생하였는지 여부를 초음파 현미경으로 관찰하고, 박리가 발생한 비율을 산출하였다.
(픽업성)
각 실시예 및 비교예의 다이싱 테이프 부착 다이본딩 필름을 사용하여, 이하의 요령으로, 실제로 반도체 웨이퍼의 다이싱을 행한 후에 픽업을 행하고, 각 다이싱 테이프 부착 다이본딩 필름의 성능을 평가하였다.
반도체 웨이퍼(직경 8인치, 두께 0.6㎜)를 이면 연마 처리하고, 두께 0.075㎜의 미러 웨이퍼를 워크로서 사용하였다. 이면 연마 처리의 조건은, 다음의 <웨이퍼 연삭 조건>과 같이 하였다. 다이싱 테이프 부착 다이본딩 필름으로부터 세퍼레이터를 박리한 후, 그 다이본딩 필름 상에 미러 웨이퍼를 40℃에서 롤 압착하여 접합하고, 또한 다이싱을 행하였다. 롤 압착의 조건은, 다음의 <접합 조건>과 같이 하였다. 또한, 다이싱은 한 변이 10㎜인 사각형의 칩 크기로 되도록 풀컷하였다. 다이싱의 조건은, 다음의 <다이싱 조건>과 같이 하였다.
이어서, 각 다이싱 테이프 부착 다이본딩 필름에 대하여 자외선 조사를 행하고, 그들을 잡아늘여서, 각 칩간을 소정의 간격으로 하는 익스팬드 공정을 행하였다. 자외선 조사의 조건은, 다음의 <자외선의 조사 조건>과 같이 하였다. 또한, 각 다이싱 테이프 부착 다이본딩 필름의 기재측으로부터 니들에 의한 밀어올림 방식으로 반도체 칩을 픽업하고, 픽업성의 평가를 행하였다. 픽업의 조건은, 다음의 <픽업 조건>과 같이 하였다. 평가는, 100개의 반도체 칩을 연속하여 픽업하고, 성공률이 100％인 경우를 ○로 하고, 100％ 미만인 경우를 ×로 하였다. 결과를 표 1, 표 2에 나타낸다.
<웨이퍼 연삭 조건>
연삭 장치: 디스코사제 DFG-8560
반도체 웨이퍼: 8인치 직경(두께 0.6㎜로부터 0.075㎜로 이면 연삭)
<접합 조건>
부착 장치: 닛토 정밀기계제, MA-3000II
부착 속도계: 10㎜/min
부착 압력: 0.15㎫
부착시의 스테이지 온도: 40℃
<다이싱 조건>
다이싱 장치: 디스코사제, DFD-6361
다이싱 링: 2-8-1(디스코사제)
다이싱 속도: 80㎜/sec
다이싱 블레이드:
Z1; 디스코사제(2050)HEDD
Z2; 디스코사제(2050)HEBB
다이싱 블레이드 회전수:
Z1; 40,000rpm
Z2; 40,000rpm
블레이드 높이:
Z1; 0.170㎜(반도체 웨이퍼의 두께에 의한(웨이퍼 두께가 75㎛인 경우, 0.170㎜))
Z2; 0.085㎜
커트 방식: A 모드/스텝 커트
웨이퍼 칩 사이즈 : 한 변이 10.0㎜인 사각형
<자외선의 조사 조건>
자외선(UV) 조사 장치: 닛토 정밀기계(상품명, UM-810제)
자외선 조사 적산 광량: 300mJ/㎠
또한, 자외선 조사는 폴리올레핀 필름측부터 행하였다.
<픽업 조건>
SHINKAWA사제 SPA-300
픽업 하이트 350um
핀수 9
(냉장 평가)
각 실시예 및 비교예의 각각 다이본딩 필름을 사용하여, 이하의 요령으로, 냉장 평가를 행하였다. 한 변이 20㎝인 사각형으로 커트한 다이본딩 필름을 5℃의 냉장고 내에서 알루미늄판 상에 두고, 1시간 방치한 후, 그 필름을 절반으로 절곡하였다. 그 때, 필름의 깨짐, 파편이 발생하는지 여부를 확인하고, 깨짐, 절결이 없는 것은 ○, 있는 것은 ×로 서 평가를 행하였다. 표 1, 표 2에 나타낸다.
실시예1 실시예2 실시예3 실시예4 실시예5
열가소성 수지(a)(제품명) SG-P3 SG-P3 SG-P3 SG-708-6 SG-P3
열가소성 수지(a)의 함유량(부) 100 100 100 100 100
열경화성 수지(b)(제품명) MEH-8000-4L
(페놀 수지)		 MEH-8000H
(페놀 수지)		 MEH-8000-4L
(페놀 수지)		 MEH-8000-4L
(페놀 수지)		 828XA
(에폭시 수지)
열경화성 수지(b)의 함유량(부) 70 30 1.5 1.5 1.5
에폭시 수지(제품명) HP-4700 HP-4700 - HP-4700 HP-4700
에폭시 수지의 함유량(부) 15 10 0 1.5 1.5
무기 필러의 함유량(부) 30 150 0 0 0
열경화성 수지(b)의 25℃ 점도(Pa·sec) 1 25 1 1 10
열경화 후의 260℃에서의 저장 탄성률(170℃×1h) 0.5 2.5 0.08 0.3 0.9
열경화성 수지(b)의 함유량(wt%) 37.80 21.4 1.5 1.5 1.5
밀봉 공정 후의 기포(보이드) 소실성1(130℃×2h) ○ ○ ○ ○ ○
밀봉 공정 후의 기포(보이드) 소실성2(170℃×1h) ○ ○ ○ ○ △
내습 땜납 리플로우 시험1(130℃×2h)(%) 0 0 0 0 0
내습 땜납 리플로우 시험2(170℃×1h)(%) 0 0 0 0 22
다이본딩 필름의 5℃에서의 파단 신도(%) 250 19 600 510 590
픽업성 ○ ○ ○ ○ ○
냉장 평가 ○ ○ ○ ○ ○
비교예1 비교예2 비교예3 비교예4
열가소성 수지(a)(제품명) SG-P3 SG-P3 SG-P3 SG-P3
열가소성 수지(a)의 함유량(부) 100 100 100 100
열경화성 수지(b)(제품명) HF-1M
(페놀 수지)		 HF-1M
(페놀 수지)		 MEH-8000-4L
(페놀 수지)		 MEH-8000-4L
(페놀 수지)
열경화성 수지(b)의 함유량(부) 1.5 90 1 120
에폭시 수지(제품명) - HP-4700 - -
에폭시 수지의 함유량(부) 0 90 0 0
무기 필러의 함유량(부) 0 0 0 0
열경화성 수지(b)의 25℃ 점도(Pa·sec) 고체(측정 불가) 고체(측정 불가) 1 1
열경화 후의 260℃에서의 저장 탄성률(170℃×1h) 0.5 1 0.02 0.01
열경화성 수지(b)의 함유량(wt%) 1.5 32.1 1.0 54.5
밀봉 공정 후의 기포(보이드) 소실성1(130℃×2h) × × ○ ○
밀봉 공정 후의 기포(보이드) 소실성2(170℃×1h) × × ○ ○
내습 땜납 리플로우 시험1(130℃×2h)(%) 100 100 100 100
내습 땜납 리플로우 시험2(170℃×1h)(%) 100 100 100 100
다이본딩 필름의 5℃에서의 파단 신도(%) 110 8 610 230
픽업성 ○ × ○ ×
냉장 평가 ○ × ○ ○
1 : 기재
2 : 점착제층
3, 3', 13, 21 : 다이본딩 필름
4 : 반도체 웨이퍼
5 : 반도체 칩
6 : 피착체
7 : 본딩 와이어
8 : 밀봉 수지
9 : 스페이서
10, 11 : 다이싱 테이프 부착 다이본딩 필름
15 : 반도체 칩

Claims (6)

  1. 기재 상에 점착제층이 적층된 다이싱 테이프와, 상기 점착제층 상에 적층된 다이본딩 필름을 갖는 다이싱 테이프 부착 다이본딩 필름이며,
    상기 다이본딩 필름이 열가소성 수지(a)와, 25℃에서의 점도가 0.1 내지 50Pa·sec인 열경화성 수지(b)를 함유하고,
    상기 열경화성 수지(b)가 에폭시 수지 및 페놀 수지로 이루어지는 군에서 선택되는 하나 이상이며,
    상기 열경화성 수지(b)의 전체 수지 성분에 대한 함유량이 1중량％ 이상 50중량% 이하이고,
    상기 다이본딩 필름의 170℃에서 1시간 가열 경화한 후의 260℃에서의 저장 탄성률이 0.05㎫ 이상인 것을 특징으로 하는 다이싱 테이프 부착 다이본딩 필름.
  2. 제1항에 있어서,
    상기 열가소성 수지(a)가 관능기 함유 아크릴 공중합체인 것을 특징으로 하는 다이싱 테이프 부착 다이본딩 필름.
  3. 제1항에 있어서,
    상기 열경화성 수지(b)가 하기 화학식(1)로 표시되는 열경화성 수지인 것을 특징으로 하는 다이싱 시트 부착 다이본딩 필름.
    Figure pat00003
    (1)
    (단, 식 중, n은 0 내지 10의 정수이며, R1은 각각 독립적으로 알릴기 또는 H를 나타내고, 적어도 하나는 알릴기이며, m은 1 내지 3의 정수임)
  4. 제1항에 있어서,
    상기 다이본딩 필름의 5℃에서의 파단 신도가 10％ 이상인 것을 특징으로 하는 다이싱 테이프 부착 다이본딩 필름.
  5. 제1항에 있어서,
    상기 점착제층이 아크릴산2-에틸헥실을 구성 단위로서 함유하는 아크릴 폴리머를 포함하는 것을 특징으로 하는 다이싱 테이프 부착 다이본딩 필름.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 다이싱 테이프 부착 다이본딩 필름의 다이본딩 필름과 반도체 웨이퍼의 이면을 접합하는 접합 공정과,
    상기 반도체 웨이퍼를 상기 다이싱 테이프 부착 다이본딩 필름과 함께 다이싱하여 칩 형상의 반도체 소자를 형성하는 다이싱 공정과,
    상기 반도체 소자를, 상기 다이싱 테이프 부착 다이본딩 필름으로부터 상기 다이본딩 필름과 함께 픽업하는 픽업 공정과,
    상기 다이본딩 필름을 개재하여, 상기 반도체 소자를 피착체 상에 다이본딩하는 다이본딩 공정과,
    상기 반도체 소자에 와이어 본딩을 하는 와이어 본딩 공정과,
    상기 반도체 소자를 밀봉하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020140093213A 2013-07-26 2014-07-23 다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법 KR102273450B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013155170A JP6193663B2 (ja) 2013-07-26 2013-07-26 ダイシングテープ付きダイボンドフィルム、及び、半導体装置の製造方法
JPJP-P-2013-155170 2013-07-26

Publications (2)

Publication Number Publication Date
KR20150013048A true KR20150013048A (ko) 2015-02-04
KR102273450B1 KR102273450B1 (ko) 2021-07-06

Family

ID=52488940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140093213A KR102273450B1 (ko) 2013-07-26 2014-07-23 다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6193663B2 (ko)
KR (1) KR102273450B1 (ko)
CN (1) CN104342047B (ko)
TW (1) TWI673338B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6514561B2 (ja) * 2015-04-27 2019-05-15 リンテック株式会社 半導体装置の製造方法および接着剤組成物の製造方法
CN108350108B (zh) * 2015-10-29 2021-04-20 琳得科株式会社 保护膜形成用膜及保护膜形成用复合片
CN109315069B (zh) * 2016-07-07 2021-01-08 名幸电子有限公司 立体配线基板、立体配线基板的制造方法及立体配线基板用基材
JP2018178002A (ja) * 2017-04-17 2018-11-15 日東電工株式会社 ダイシングダイボンドフィルム
CN114600229A (zh) * 2019-10-31 2022-06-07 昭和电工材料株式会社 临时固定用树脂组合物、基板搬送用支承带及电子设备装置的制造方法
TW202128938A (zh) * 2019-11-22 2021-08-01 日商琳得科股份有限公司 膜狀燒成材料、具支撐片之膜狀燒成材料、積層體、以及裝置之製造方法
CN111261527B (zh) * 2020-02-11 2021-10-01 深圳市法本电子有限公司 一种半导体封装构件及其制备方法
KR20240118058A (ko) * 2021-12-06 2024-08-02 도레이 카부시키가이샤 Led 실장 기판의 제조 방법
CN117511426B (zh) * 2024-01-05 2024-04-12 深圳市长松科技有限公司 用于封装阻隔水气的薄膜、半导体薄膜封装方法及构造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057642A (ja) 1983-08-03 1985-04-03 ナショナル　スタ−チ　アンド　ケミカル　コ−ポレイション ダイシングフイルムおよび方法
JP2011116897A (ja) * 2009-12-04 2011-06-16 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2012012585A (ja) * 2010-05-31 2012-01-19 Toray Ind Inc 電子機器用接着剤組成物および電子機器用接着剤シート

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001214028A (ja) * 2000-02-02 2001-08-07 Ube Ind Ltd 耐熱性液状フェノールノボラック樹脂及びその硬化物
MY142246A (en) * 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
US20050227064A1 (en) * 2004-04-01 2005-10-13 Hwail Jin Dicing die bonding film
KR101140512B1 (ko) * 2007-03-01 2012-04-30 닛토덴코 가부시키가이샤 열경화형 다이본드 필름
US20090230568A1 (en) * 2007-04-10 2009-09-17 Hiroyuki Yasuda Adhesive Film for Semiconductor and Semiconductor Device Therewith
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
WO2011058997A1 (ja) * 2009-11-13 2011-05-19 日立化成工業株式会社 半導体用接着剤組成物、半導体装置及び半導体装置の製造方法
JP5820170B2 (ja) * 2011-07-13 2015-11-24 日東電工株式会社 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
TWI614322B (zh) * 2011-07-25 2018-02-11 日東電工股份有限公司 接著片及其用途

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057642A (ja) 1983-08-03 1985-04-03 ナショナル　スタ−チ　アンド　ケミカル　コ−ポレイション ダイシングフイルムおよび方法
JP2011116897A (ja) * 2009-12-04 2011-06-16 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2012012585A (ja) * 2010-05-31 2012-01-19 Toray Ind Inc 電子機器用接着剤組成物および電子機器用接着剤シート

Also Published As

Publication number Publication date
JP2015026707A (ja) 2015-02-05
KR102273450B1 (ko) 2021-07-06
CN104342047B (zh) 2020-10-27
JP6193663B2 (ja) 2017-09-06
CN104342047A (zh) 2015-02-11
TW201510162A (zh) 2015-03-16
TWI673338B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
KR101884024B1 (ko) 다이 본드 필름 및 그 용도
JP5305501B2 (ja) 熱硬化型ダイボンドフィルム
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
KR101417205B1 (ko) 다이싱ㆍ다이 본드 필름
KR101420902B1 (ko) 다이싱ㆍ다이 본드 필름
TWI673338B (zh) 帶切割帶的晶粒接合膜及半導體裝置的製造方法
TWI538976B (zh) 熱硬化型黏晶膜
JP5632695B2 (ja) ダイシングフィルム付き接着フィルム、及び、該ダイシングフィルム付き接着フィルムを用いた半導体装置の製造方法
JP4976481B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2011187571A (ja) ダイシング・ダイボンドフィルム
KR20150113878A (ko) 다이싱 필름, 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
KR101999856B1 (ko) 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법
JP2011023607A (ja) 放熱性ダイボンドフィルム
JP2017183705A (ja) ダイシングダイボンドフィルム、及び、半導体装置の製造方法
JP6670177B2 (ja) ダイボンドフィルム、ダイシングダイボンドフィルム、及び、半導体装置の製造方法
JP2008135448A (ja) ダイシング・ダイボンドフィルム
TWI666290B (zh) 黏晶（ｄｉｅ ｂｏｎｄ）薄膜、附有切割片之黏晶薄膜、半導體裝置、及半導體裝置之製造方法
KR20150113853A (ko) 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
JP5749314B2 (ja) 放熱性ダイボンドフィルム
JP5976716B2 (ja) 熱硬化型ダイボンドフィルム
JP5930625B2 (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5328631B2 (ja) 熱硬化型ダイボンドフィルム
JP2012069953A (ja) 半導体装置製造用接着シート、及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant