KR101999856B1 - 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 - Google Patents

적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101999856B1
KR101999856B1 KR1020120142578A KR20120142578A KR101999856B1 KR 101999856 B1 KR101999856 B1 KR 101999856B1 KR 1020120142578 A KR1020120142578 A KR 1020120142578A KR 20120142578 A KR20120142578 A KR 20120142578A KR 101999856 B1 KR101999856 B1 KR 101999856B1
Authority
KR
South Korea
Prior art keywords
laminated sheet
resin composition
tape
sensitive adhesive
pressure
Prior art date
Application number
KR1020120142578A
Other languages
English (en)
Other versions
KR20130066519A (ko
Inventor
히로유키 센자이
슘페이 다나카
고지 미즈노
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011271282A external-priority patent/JP5944155B2/ja
Priority claimed from JP2011271279A external-priority patent/JP5911284B2/ja
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20130066519A publication Critical patent/KR20130066519A/ko
Application granted granted Critical
Publication of KR101999856B1 publication Critical patent/KR101999856B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23B—TURNING; BORING
    • B23B3/00—General-purpose turning-machines or devices, e.g. centre lathes with feed rod and lead screw; Sets of turning-machines
    • B23B3/30—Turning-machines with two or more working-spindles, e.g. in fixed arrangement
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether

Abstract

[과제] 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지 가능하고, 또한, 다이싱 후에 백그라인드 테이프를 복수의 반도체 소자로부터 일괄적으로 박리 가능한 적층 시트를 제공하는 것.
[해결 수단] 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 백그라인드 테이프의 점착제층 상에 마련된 수지 조성물층을 갖는 적층 시트로서, 점착제층의 인장 탄성률이 23℃에서 0.1∼5.0 MPa이고, 점착제층과 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼5 N/20 mm인 적층 시트.

Description

적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법{LAMINATED SHEET AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING LAMINATED SHEET}
본 발명은, 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 박형화, 소형화가 한층 더 요구되고 있다. 그 때문에, 반도체 장치 및 그 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된 플립 칩형의 반도체 장치가 널리 이용되고 있다. 플립 칩 본딩은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다.
플립 칩 본딩한 후의 반도체 소자와 기판 사이에는 공극이 형성되어 있고, 종래, 상기 공극에는 밀봉재(밀봉 수지 등)를 충전시켜 밀봉하였다. 그러나, 일반적으로 반도체 소자와 기판의 공극은 좁아, 액체의 밀봉재를 보이드를 발생시키지 않고 이 공극에 함침시키는 것은 어렵고, 공정 시간을 요한다는 문제가 있었다.
따라서, 종래, 밀봉재로서 접착 필름을 이용하고, 이 접착 필름을 개재하여 반도체 소자와 기판을 접착함으로써, 간편하고 확실하게 반도체 소자와 기판의 공극을 밀봉하는 방법이 개시되어 있다(예컨대, 특허문헌 1∼3 참조).
또, 종래, 반도체 장치 및 그 패키지의 박형화, 소형화의 요청에 따라, 반도체 소자가 얇게 연삭되는 것이 행해지고 있다. 특허문헌 4 및 특허문헌 5에는, 반도체 소자를 얇게 연삭하는 공정을 구비하고, 반도체 소자와 기판의 공극을 접착 필름을 이용하여 밀봉하는 공정을 구비하는 제조 방법이 개시되어 있다.
특허문헌 1 : 일본 특허공개 평9-213741호 공보 특허문헌 2 : 일본 특허공개 평10-242208호 공보 특허문헌 3 : 일본 특허공개 평10-270497호 공보 특허문헌 4 : 일본 특허공개 제2002-118147호 공보 특허문헌 5 : 일본 특허공개 제2008-130588호 공보
특허문헌 4에는, 하기〔a〕∼〔g〕의 단계를 포함하는, 반도체 칩을 프린트 배선 기판에 장착하는 방법이 개시되어 있다. 〔a〕합성 수지 필름의 한쪽 면에 열경화성 수지층을 마련하여 이루어지는 반도체 칩 장착용 시트를 제조하는 단계. 〔b〕반도체 웨이퍼의 범프 전극이 설치된 면에, 반도체 칩 장착용 시트의 열경화성 수지층을 압착하는 단계. 〔c〕반도체 칩 장착용 시트가 압착된 상태의 반도체 웨이퍼의 이면을 연삭하여 원하는 두께로 하는 단계. 〔d〕이면이 연삭된 반도체 웨이퍼를, 반도체 칩 장착용 시트가 압착된 채의 상태로 개편(個片)의 반도체 칩에 다이싱하는 단계. 〔e〕다이싱에 의해 얻어진 반도체 칩의 범프 전극면에 압착되어 있는 반도체 칩 장착용 시트의 합성 수지 필름을 박리하는 단계. 〔f〕반도체 칩의 범프 전극이, 대응하는 프린트 배선 기판 상의 단자부에 정확하게 대면하여 접촉하도록 위치 결정하는 단계. [g〕반도체 칩의 범프 전극을, 프린트 배선 기판 상의 대응하는 단자부에 접합하고, 열경화성 수지를 가열 경화시키는 단계.
특허문헌 4에서는, 반도체 칩 장착용 시트가 압착된 채의 상태로 개편의 반도체 칩에 다이싱하고(상기 〔d〕 참조), 그 후, 다이싱에 의해 얻어진 반도체 칩의 범프 전극면에 압착되어 있는 반도체 칩 장착용 시트의 합성 수지 필름을 박리하고 있다(상기 〔e〕 참조). 그러나, 이러한 공정에서는, 다이싱에 의해 합성 수지 필름도 개편화되어 있기 때문에, 반도체 칩으로부터 합성 수지 필름을 박리할 때에는, 복수의 반도체 칩으로부터 일괄적으로 박리할 수 없고, 개별적으로 박리해야 하므로, 공정수를 요한다고 하는 문제가 있다.
또, 특허문헌 5에는, 서로 전기적 접속되어 있지 않은 복수의 전자 소자와 전극과 전극이 형성되어 있는 면에 형성된 반도체용 접착 조성물과 반도체용 접착 조성물 상에 라미네이트된 플라스틱 필름을 갖는 전자 디바이스 기판을 이용한 전자 디바이스 시스템의 제조 방법이 개시되어 있다. 이 제조 방법에서는, 전자 디바이스 기판의 반도체 접착 조성물 상에 점착제층을 형성하고, 계속해서 전자 소자가 형성되어 있지 않은 전자 디바이스 웨이퍼면을 연마 가공하고, 플라스틱 필름을 박리한 후, 다이싱에 의해 개편화를 행하고, 개편화한 반도체용 접착 조성물이 부착된 전자 소자를 회로 기판에 탑재하여, 전자 소자 상에 형성된 전극과 회로 기판 상의 전극을 직접 접촉시킴으로써 전기적 접속을 행하고 있다.
그러나, 특허문헌 5에서는, 플라스틱 필름을 박리한 후 다이싱을 행하고 있다. 즉, 반도체용 접착 조성물이 노출된 상태로 다이싱이 행해지고 있다. 그 때문에, 다이싱시의 물이 반도체용 접착 조성물에 흡착되어, 플립 칩 실장시에 반도체용 접착 조성물의 층에 공극이나 보이드가 생기는 원인이 된다. 또, 절삭 부스러기가 부착될 우려가 있다. 그 때문에, 접착력의 저하나 전기적 신뢰성의 저하를 야기한다고 하는 문제가 있다.
본 발명은, 전술한 과제를 감안하여 이루어진 것으로, 그 목적은, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지 가능하고, 다이싱 후에 백그라인드 테이프를 복수의 반도체 소자로부터 일괄적으로 박리 가능한 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법을 제공하는 것에 있다.
본원 발명자들은 상기 종래의 문제점을 해결하기 위해, 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법에 관해 검토했다. 그 결과, 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 마련된 수지 조성물층을 갖는 접착 시트로서, 상기 점착제층의 인장 탄성률이 특정의 범위내에 있고, 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 특정의 범위내에 있는 적층 시트를 이용함으로써, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지 가능하고, 다이싱 후에 백그라인드 테이프를 복수의 반도체 소자로부터 일괄적으로 박리 가능한 것을 발견하여, 본 발명을 완성하였다.
즉, 제1 본 발명에 따른 적층 시트는, 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 마련된 수지 조성물층을 갖는 적층 시트로서, 상기 점착제층의 인장 탄성률이 23℃에서 0.1∼5.0 MPa이고, 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼5 N/20 mm인 것을 특징으로 한다.
상기 적층 시트는, 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법에서 사용되는 것이다.
상기 적층 시트에 의하면, 백그라인드 테이프가 수지 조성물층 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층이 흡수하거나, 절삭 부스러기가 수지 조성물층에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또, 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다. 또, 상기 점착제층의 인장 탄성률이 23℃에서 0.1 MPa 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 점착제층의 상기 인장 탄성률이 5.0 MPa 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
상기 구성에서는, 상기 수지 조성물층이 열경화성 수지를 포함하는 것이 바람직하다. 상기 수지 조성물층이 열경화성 수지를 포함하면, 반도체 소자를 플립 칩 실장할 때, 반도체 소자와 피착체 사이의 밀봉재로 할 수 있다.
상기 구성에서는, 상기 열경화성 수지가 에폭시 수지인 것이 바람직하다.
또, 제1 본 발명에 따른 반도체 장치의 제조 방법은, 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 마련된 수지 조성물층을 가지며, 상기 점착제층의 인장 탄성률이 23℃에서 0.1∼5.0 Pa이고, 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼5 N/20 mm인 적층 시트를 이용한 반도체 장치의 제조 방법으로서, 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 것을 특징으로 한다.
제1 본 발명에 따른 반도체 장치의 제조 방법에 의하면, 백그라인드 테이프가 수지 조성물층 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층이 흡수하거나, 절삭 부스러기가 수지 조성물층에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또, 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다. 또, 상기 점착제층의 인장 탄성률이 23℃에서 0.1 MPa 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 점착제층의 상기 인장 탄성률이 5.0 MPa 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
상기 구성에서는, 상기 수지 조성물층이 열경화성 수지를 포함하는 것이 바람직하다. 상기 수지 조성물층이 열경화성 수지를 포함하면, 반도체 소자를 플립 칩 실장할 때, 반도체 소자와 피착체 사이의 밀봉재로 할 수 있다.
상기 구성에서는, 상기 열경화성 수지가 에폭시 수지인 것이 바람직하다.
또, 제2 본 발명에 따른 적층 시트는, 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 마련된 수지 조성물층을 갖는 적층 시트로서, 상기 점착제층은 방사선 경화형의 점착제층이며, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1∼5.0 MPa이고, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼20 N/20 mm이고, 방사선 경화후의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.01∼5 N/20 mm인 것을 특징으로 한다.
상기 적층 시트는, 하기 (1)∼(4) 중의 어느 반도체 장치의 제조 방법에서 사용되는 것이다.
(1) 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법.
(2) 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 방사선 조사후의 상기 적층 시트에 점착 테이프를 접착하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법.
(3) 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 점착 테이프의 접착후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법.
(4) 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 방사선 조사후의 상기 적층 시트에 점착 테이프를 접착하는 공정, 점착 테이프의 접착후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법.
상기 적층 시트에 의하면, 백그라인드 테이프가 수지 조성물층 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층이 흡수하거나, 절삭 부스러기가 수지 조성물층에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 방사선 경화후의 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다. 또, 상기 점착제층의 방사선 경화후의 인장 탄성률이 23℃에서 0.1 MPa 이상 5.0 MPa 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
상기 구성에서는, 상기 수지 조성물층이 열경화성 수지를 포함하는 것이 바람직하다. 상기 수지 조성물층이 열경화성 수지를 포함하면, 반도체 소자를 플립 칩 실장할 때, 반도체 소자와 피착체 사이의 밀봉재로 할 수 있다.
상기 구성에서는, 상기 열경화성 수지가 에폭시 수지인 것이 바람직하다.
또, 제2 본 발명에 따른 반도체 장치의 제조 방법은, 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 마련된 수지 조성물층을 가지며, 상기 점착제층은 방사선 경화형의 점착제층이며, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1∼5.0 MPa이고, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼5 N/20 mm인 적층 시트를 이용한 반도체 장치의 제조 방법으로서, 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 것을 특징으로 한다.
제2 본 발명에 따른 반도체 장치의 제조 방법에 의하면, 백그라인드 테이프가 수지 조성물층 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층이 흡수하거나, 절삭 부스러기가 수지 조성물층에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또, 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다. 또, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1 MPa 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 점착제층의 방사선 경화전의 상기 인장 탄성률이 5.0 MPa 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
상기 구성에서는, 상기 수지 조성물층이 열경화성 수지를 포함하는 것이 바람직하다. 상기 수지 조성물층이 열경화성 수지를 포함하면, 반도체 소자를 플립 칩 실장할 때, 반도체 소자와 피착체 사이의 밀봉재로 할 수 있다.
상기 구성에서는, 상기 열경화성 수지가 에폭시 수지인 것이 바람직하다.
또, 제2 본 발명에 따른 반도체 장치의 제조 방법은, 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 마련된 수지 조성물층을 가지며, 상기 점착제층은 방사선 경화형의 점착제층이며, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1∼5.0 MPa이고, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼20 N/20 mm이고, 방사선 경화후의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.01∼5 N/20 mm인 적층 시트를 이용한 반도체 장치의 제조 방법으로서, 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 방사선 조사후의 상기 적층 시트에 점착 테이프를 접착하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 의하면, 백그라인드 테이프가 수지 조성물층 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층이 흡수하거나, 절삭 부스러기가 수지 조성물층에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 방사선 경화후의 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다. 또, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1 MPa 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 5.0 MPa 이하이므로, 방사선 조사량을 컨트롤함으로써, 방사선 조사후의 23℃에서의 인장 탄성률을 0.1 MPa 이상 5.0 MPa 이하로 할 수 있다. 그 결과, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
상기 구성에서는, 상기 수지 조성물층이 열경화성 수지를 포함하는 것이 바람직하다. 상기 수지 조성물층이 열경화성 수지를 포함하면, 반도체 소자를 플립 칩 실장할 때, 반도체 소자와 피착체 사이의 밀봉재로 할 수 있다.
상기 구성에서는, 상기 열경화성 수지가 에폭시 수지인 것이 바람직하다.
또, 제2 본 발명에 따른 반도체 장치의 제조 방법은, 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 형성된 수지 조성물층을 가지며, 상기 점착제층은 방사선 경화형의 점착제층이며, 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1∼5.0 MPa이고, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼20 N/20 mm이고, 방사선 경화후의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.01∼5 N/20 mm인 적층 시트를 이용한 반도체 장치의 제조 방법으로서, 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 점착 테이프의 접착후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 의하면, 백그라인드 테이프가 수지 조성물층 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층이 흡수하거나, 절삭 부스러기가 수지 조성물층에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 방사선 경화후의 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다. 또, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1 MPa 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 5.0 MPa 이하이므로, 방사선 조사량을 컨트롤함으로써, 방사선 조사후의 23℃에서의 인장 탄성률을 0.1 MPa 이상 5.0 MPa 이하로 할 수 있다. 그 결과, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
상기 구성에서는, 상기 수지 조성물층이 열경화성 수지를 포함하는 것이 바람직하다. 상기 수지 조성물층이 열경화성 수지를 포함하면, 반도체 소자를 플립 칩 실장할 때, 반도체 소자와 피착체 사이의 밀봉재로 할 수 있다.
상기 구성에서는, 상기 열경화성 수지가 에폭시 수지인 것이 바람직하다.
또, 제2 본 발명에 따른 반도체 장치의 제조 방법은, 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 마련된 수지 조성물층을 가지며, 상기 점착제층은 방사선 경화형의 점착제층이며, 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1∼5.0 MPa이고, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼20 N/20 mm이고, 방사선 경화후의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.01∼5 N/20 mm인 적층 시트를 이용한 반도체 장치의 제조 방법으로서, 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 방사선 조사후의 상기 적층 시트에 점착 테이프를 접착하는 공정, 점착 테이프의 접착후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 의하면, 백그라인드 테이프가 수지 조성물층 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층이 흡수하거나, 절삭 부스러기가 수지 조성물층에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또, 방사선 경화전의 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 방사선 경화후의 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다. 또, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 0.1 MPa 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 상기 점착제층의 방사선 경화전의 인장 탄성률이 23℃에서 5.0 MPa 이하이므로, 방사선 조사량을 컨트롤함으로써, 방사선 조사후의 23℃에서의 인장 탄성률을 0.1 MPa 이상 5.0 MPa 이하로 할 수 있다. 그 결과, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
상기 구성에서는, 상기 수지 조성물층이 열경화성 수지를 포함하는 것이 바람직하다. 상기 수지 조성물층이 열경화성 수지를 포함하면, 반도체 소자를 플립 칩 실장할 때, 반도체 소자와 피착체 사이의 밀봉재로 할 수 있다.
상기 구성에서는, 상기 열경화성 수지가 에폭시 수지인 것이 바람직하다.
본 발명에 의하면, 수지 조성물층의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지 가능하고, 다이싱 후에 백그라인드 테이프를 복수의 반도체 소자로부터 일괄적으로 박리 가능한 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 제1 본 발명의 일실시형태에 따른 적층 시트를 나타내는 단면 모식도이다.
도 2는 도 1에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 3은 도 1에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 4는 도 1에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 5는 도 1에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 6은 도 1에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 7은 도 1에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 8은 도 1에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 9는 도 1에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 10은 제2 본 발명의 일실시형태에 따른 적층 시트를 나타내는 단면 모식도이다.
도 11은 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 12는 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 13은 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 14는 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 15는 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 16은 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 17은 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 18은 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 19는 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
도 20은 도 10에 나타낸 적층 시트를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
<제1 본 발명>
제1 본 발명의 실시형태에 관해, 도면을 참조하면서 설명하지만, 제1 본 발명은 이들 예에 한정되지 않는다. 도 1은, 제1 본 발명의 일실시형태에 따른 적층 시트를 나타내는 단면 모식도이다. 또한, 도면에서는 설명에 불필요한 부분은 생략하고, 또 설명을 용이하게 위해 확대 또는 축소하거나 하여 도시한 부분이 있다.
(적층 시트)
적층 시트(10)는, 기재(12) 상에 점착제층(14)이 형성된 구성을 갖는 백그라인드 테이프(11)와, 백그라인드 테이프(11)의 점착제층(14) 상에 형성된 수지 조성물층(16)을 갖는다.
적층 시트(10)는, 점착제층(14)의 일반적 감압성 접착제에 의해 형성된 것이며, 하기 공정을 구비하는 반도체 장치의 제조 방법에서 사용된다.
적층 시트(10)의 수지 조성물층(16)면을 반도체 웨이퍼(40)의 회로면에 접합하여, 적층 시트(10)가 부착된 반도체 웨이퍼(40)를 얻는 공정(도 2 참조), 적층 시트(10)가 부착된 반도체 웨이퍼(40)의 적층 시트(10)가 접착되어 있지 않은 면을 연삭하여 박화하는 공정(도 3 참조), 박화한 적층 시트(10)가 부착된 반도체 웨이퍼(40)의 연삭면에 다이싱 테이프(20)를 접합하여, 다이싱 테이프(20)와 적층 시트(10)가 접합된 반도체 웨이퍼(40)를 얻는 공정(도 4 참조), 다이싱 테이프(20)와 적층 시트(10)가 접합된 반도체 웨이퍼(40)를, 적층 시트(10)측으로부터 다이싱하는 공정(도 5 참조), 다이싱 후에, 적층 시트(10)에 점착 테이프(30)를 접착하는 공정(도 6 참조), 및, 점착 테이프(30)를 백그라인드 테이프(11)와 함께 수지 조성물층(16)으로부터 박리하는 공정(도 7 참조)을 구비하는 반도체 장치의 제조 방법.
(기재)
기재(12)는 적층 시트(10)의 강도 모체가 되는 것이다. 기재(12)의 재질로서는, 예컨대, 저밀도 폴리에틸렌, 직쇄형 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전(全)방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 클로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
또 기재(12)의 재료로는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용해도 좋고, 필요에 따라서 일축 또는 이축의 연신 처리를 실시한 것을 이용해도 좋다.
기재(12)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예컨대, 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다. 기재(12)의 재질은, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라서 여러 종류를 블렌드한 것을 이용할 수 있다. 또, 기재(12)에는, 대전 방지능을 부여하기 위해, 상기 기재(12) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30∼500 Å 정도인 도전성 물질의 증착층을 마련할 수 있다. 기재(12)는 단층 혹은 2종 이상의 복층이어도 좋다. 또한, 기재(12)로서는, 점착제층이 방사선 경화형 점착제층인 경우, X선, 자외선, 전자선 등의 방사선을 적어도 일부 투과하는 것을 이용하는 것이 바람직하다.
기재(12)의 두께는 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5∼200 ㎛ 정도이다.
(점착제층)
점착제층(14)의 형성에 이용하는 점착제로서는, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 이용할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알콜 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로는, 예컨대, (메트)아크릴산알킬에스테르(예컨대, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1∼30, 특히 탄소수 4∼18의 직쇄형 또는 분기쇄형의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 제1 본 발명의 (메트)와는 완전히 동일한 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로서, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이와 같은 모노머 성분으로서, 예컨대, 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산무수물 모노머; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량% 이하가 바람직하다.
또한, 상기 아크릴계 폴리머는, 가교시키기 위해, 다작용성 모노머 등도 필요에 따라 공중합용 모노머 성분으로서 포함할 수 있다. 이와 같은 다작용성 모노머로서, 예컨대, 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다작용성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다작용성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합함으로써 얻을 수 있다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로도 행할 수 있다. 청정한 피착체의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이러한 점에서, 아크릴계 폴리머의 수평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만∼300만 정도이다.
또, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해, 외부 가교제를 적절하게 채택할 수도 있다. 외부 가교 방법의 구체적 수단으로는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 할 베이스 폴리머와의 균형에 따라, 나아가 점착제로서의 사용 용도에 따라 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여, 5 중량부 정도 이하, 나아가 0.1∼5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 외에 종래 공지의 각종 점착 부여제, 노화 방지제 등의 첨가제를 이용해도 좋다.
점착제층(14)의 두께는 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지나 수지 조성물층(16)의 고정 유지의 양립성 등의 점에서는, 1∼50 ㎛ 정도인 것이 바람직하다. 바람직하게는 2∼30 ㎛, 나아가 5∼25 ㎛가 바람직하다.
점착제층(14)의 인장 탄성률은, 23℃에서 0.1∼5.0 MPa이고, 0.1∼1.0 MPa인 것이 보다 바람직하다. 점착제층(14)의 인장 탄성률이 23℃에서 0.1 MPa 이상이므로, 다이싱시의 백그라인드 테이프의 비산을 억제할 수 있다. 또, 점착제층(14)의 상기 인장 탄성률이 5.0 MPa 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
또, 점착제층(14)과 수지 조성물층(16)의 T 박리 강도는, 23℃, 300 mm/분의 조건에서 0.1∼5 N/20 mm이고, 0.3∼5.0 N/20 mm인 것이 바람직하고, 0.5∼5.0 N/20 mm인 것이 보다 바람직하다. 점착제층(14)과 수지 조성물층(16)의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프(11)의 비산을 억제할 수 있다. 또, 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 수 있다.
(수지 조성물층)
수지 조성물층(16)은, 반도체 장치의 제조시에, 웨이퍼 회로면에 배치되어 회로면에 대한 밀봉 수지로서의 기능을 갖는다. 또, 수지 조성물층(16)은, 웨이퍼 연삭시에는 웨이퍼를 유지ㆍ고정하기 위해 이용된다. 수지 조성물층(16)은, 칩 탑재시에는 칩 탑재용 기판과의 공간의 충전 및 서로의 고착에 이용된다.
수지 조성물층(16)에 이용되는 수지로서는, 수지 조성물층(16)을 웨이퍼의 회로면에 접합하는 공정에서, 가열과 압착력에 의해 어느 정도의 유동성을 나타내어 회로면의 요철을 잘 추종하며 가열에 의해 접착성을 발현하는 수지가 이용된다. 이러한 수지로는, 예컨대, B 스테이지의 수지, 점접착제를 들 수 있다.
상기 B 스테이지의 수지로는, 예컨대 반경화의 에폭시 수지를 들 수 있다.
상기 점접착제로는, 예컨대, 상온에서 감압 접착성을 갖는 바인더 수지와 열경화성 수지의 혼합물을 들 수 있다. 상기 상온에서 감압 접착성을 갖는 바인더 수지로는, 예컨대, 아크릴 수지, 폴리에스테르 수지, 폴리비닐에테르, 우레탄 수지, 폴리아미드 등을 들 수 있다. 상기 열경화성 수지로는, 예컨대, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 요소 수지, 멜라민 수지, 레조르시놀 수지 등이 이용되며, 바람직하게는 에폭시 수지를 들 수 있다. 상기 열경화성 수지는, 적당한 경화 촉진제와 조합하여 이용할 수 있다. 상기 상온에서 감압 접착성을 갖는 바인더 수지, 상기 열경화성 수지, 상기 경화 촉진제는, 종래 공지의 것을 적절하게 채택할 수 있다.
상기와 같은 각 성분을 갖는 점접착제는, 가열과 압착력에 의해 적절한 유동성이 발현되어, 회로면의 요철을 잘 추종하는 수지 조성물층(16)을 형성하는 것이 가능하다. 또 웨이퍼 연삭시에는 백그라인드 테이프(11)에 밀착하여 웨이퍼의 고정에 기여하고, 실장시에는 칩과 칩 탑재용 기판을 접착하는 접착제로서 사용 가능하다. 그리고 열경화를 거쳐 최종적으로는 내충격성이 높은 경화물을 부여할 수 있고, 게다가 전단 강도와 박리 강도의 밸런스도 우수하여, 엄격한 열습 조건하에서도 충분한 접착 물성을 유지할 수 있다.
수지 조성물층(16)은, 다이싱시에 얼라이먼트 정밀도를 향상시키기 위해, 가시광 영역광이 고투과율인 것이 바람직하다. 수지 조성물층(16)의 가시광 투과율은, 70∼99%의 범위에 있는 것이 바람직하다.
수지 조성물층(16)의 두께(TA)는 통상은 3∼150 ㎛이다. 웨이퍼 표면에 범프가 형성되어 있는 경우에는, 보이드의 발생을 억제하고 회로면을 덮기 위해, 범프의 평균 높이(HB)와 수지 조성물층(16)의 두께(TA)의 비(HB/TA)가 1.0/0.8∼1.0/1.8, 바람직하게는 1.0/1.0∼1.0/1.5의 범위에 있는 것이 바람직하다. 범프의 평균 높이(HB)는, 칩 표면(범프를 제외한 회로면)으로부터 범프 꼭대기부까지의 높이이며, 범프가 복수인 경우에는 이들의 산술 평균에 따른다.
수지 조성물층(16)의 두께에 대해 범프 높이가 지나치게 높으면, 칩 표면(범프를 제외한 회로면)과 칩 탑재용 기판의 간격이 벌어져 보이드의 발생 요인이 된다. 한편, 수지 조성물층의 두께가 지나치게 두꺼우면, 범프가 접착제층을 관통하지 않기 때문에 도통 불량의 원인이 된다.
(적층 시트의 제조 방법)
본 실시형태에 따른 적층 시트(11)는, 예컨대 다음과 같이 하여 제작된다.
우선, 기재(12)는, 종래 공지의 제막 방법에 의해 제막할 수 있다. 상기 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
다음으로, 기재(12) 상에, 점착제층(14)의 형성 재료인 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건하에서 건조시켜(필요에 따라서 가열 가교시켜) 점착제층(14)을 형성한다. 도포 방법으로는 특별히 한정되지 않고, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또, 건조 조건으로는, 예컨대 건조 온도 80∼150℃, 건조 시간 0.5∼5분간의 범위내에서 행해진다. 또, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 점착제층(14)을 형성해도 좋다. 그 후, 기재(12) 상에 점착제층(14)을 세퍼레이터와 함께 접합한다. 이로써, 백그라인드 테이프(11)가 제작된다.
수지 조성물층(16)은, 예컨대 다음과 같이 하여 제작된다.
우선, 수지 조성물층(16)의 형성 재료인 점접착제 조성물 용액을 제작한다. 상기 점접착제 조성물 용액에는, 전술한 바와 같이, 상온에서 감압 접착성을 갖는 바인더 수지, 열경화성 수지, 경화 촉진제 등이 배합되어 있다.
다음으로, 점접착제 조성물 용액을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건하에서 건조시켜 수지 조성물층(16)(점접착제층)을 형성한다. 도포 방법으로는 특별히 한정되지 않고, 예컨대, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또, 건조 조건으로는, 예컨대 건조 온도 70∼160℃, 건조 시간 1∼5분간의 범위내에서 행해진다. 또, 세퍼레이터 상에 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 수지 조성물층(16)을 형성해도 좋다. 그 후, 기재 세퍼레이터 상에, 수지 조성물층(16)을 세퍼레이터와 함께 접합한다.
계속해서, 백그라인드 테이프(11) 및 수지 조성물층(16)으로부터 각각 세퍼레이터를 박리하고, 수지 조성물층(16)과 백그라인드 테이프(11)의 점착제층(14)이 접합면이 되도록 하여 양자를 접합한다. 백그라인드 테이프(11)와 수지 조성물층(16)의 접합 방법으로는, 예컨대 프레스법, 라미네이트법 등을 들 수 있지만, 생산성을 고려하면 라미네이터법이 바람직하다. 이 때, 라미네이트 온도는 특별히 한정되지 않고, 예컨대 30∼90℃가 바람직하고, 60∼80℃가 보다 바람직하다. 또, 선압은 특별히 한정되지 않고, 예컨대 0.1∼20 kgf/cm이 바람직하고, 1∼10 kgf/cm이 보다 바람직하다. 이에 의해, 본 실시형태에 따른 적층 시트(10)를 얻을 수 있다.
(반도체 장치의 제조)
다음으로, 반도체 장치의 제조 방법에 관해 설명한다. 도 2∼도 9는, 적층 시트(10)를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다. 우선, 적층 시트(10)의 수지 조성물층(16)면을 반도체 웨이퍼(40)의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는다(도 2 참조). 본 공정은, 압착 롤 등의 압박 수단에 의해 압박하면서 행한다. 마운트시의 접착 온도는 특별히 한정되지 않고, 예컨대 20∼100℃의 범위내인 것이 바람직하다.
다음으로, 적층 시트(10)가 부착된 반도체 웨이퍼(40)의 적층 시트(10)가 접착되어 있지 않은 면을 연삭하여 박화한다(도 3 참조). 박형 가공은 통상의 방법을 채택할 수 있다. 박형 가공기로는, 연삭기(백그라인드), CMP 패드 등을 들 수 있다. 박형 가공은, 반도체 웨이퍼가 원하는 두께가 될 때까지 행해진다.
다음으로, 박화한 적층 시트(10)가 부착된 반도체 웨이퍼(40)의 연삭면에 다이싱 테이프(20)를 접합하여, 다이싱 테이프(20)와 적층 시트(10)가 접합된 반도체 웨이퍼(40)를 얻는다(도 4 참조). 반도체 웨이퍼(40)의 연삭면과 다이싱 테이프(20)의 접합 방법으로는, 예컨대 프레스법, 라미네이트법 등을 들 수 있지만, 생산성을 고려하면 라미네이터법이 바람직하다. 이 때, 라미네이트 온도는 특별히 한정되지 않고, 예컨대 30∼50℃가 바람직하고, 35∼45℃가 보다 바람직하다. 또, 선압은 특별히 한정되지 않고, 예컨대 0.1∼20 kgf/cm이 바람직하고, 1∼10 kgf/cm이 보다 바람직하다. 다이싱 테이프(20)로서는, 예컨대, 기재와 점착제층을 갖는 종래 공지의 것을 채택할 수 있다. 다이싱 테이프(20)를 구성하는 점착제층으로서는, 예컨대, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 채택해도 좋고, 자외선 경화형의 점착제층을 채택해도 좋다.
다음으로, 다이싱 테이프(20)와 적층 시트(10)가 접합된 반도체 웨이퍼(40)를, 예컨대, 다이싱 블레이드(62)를 이용하여 적층 시트(10)측으로부터 다이싱한다(도 5 참조). 이에 의해, 반도체 웨이퍼(40)를 소정의 사이즈로 절단하여 개편화하여 반도체 칩(42)을 얻는다. 본 공정에서는, 예컨대 다이싱 테이프(20)까지 컷팅하는 풀컷이라고 불리는 절단 방식 등을 채택할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 이용할 수 있다. 본 실시형태에서는, 백그라인드 테이프(11)가 수지 조성물층(16) 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층(16)이 흡수하거나, 절삭 부스러기가 수지 조성물층(16)에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층(16)의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또한, 본 공정에서, 적층 시트(10)는, 반도체 웨이퍼(40)와 함께 칩형으로 개편화되어 있다.
다음으로, 적층 시트(10)에 점착 테이프(30)를 접착한다(도 6 참조). 이 때, 점착 테이프(30)는, 칩형으로 개편화된 복수의 적층 시트(10)를 덮는 형태로 접착된다. 점착 테이프(30)로서는, 점착 테이프(30)와 기재(12)의 접착력이, 점착제층(14)과 수지 조성물층(16)의 접착력보다 커지는 것이라면, 종래 공지의 것을 채택할 수 있다.
다음으로, 점착 테이프(30)를 백그라인드 테이프(11)와 함께 수지 조성물층(16)으로부터 박리한다(도 7 참조). 이 때, 백그라인드 테이프(11)는, 상기 다이싱에 의해 개편화되어 있기 때문에, 개편화된 복수의 백그라인드 테이프(11)는, 점착 테이프(30)와 함께 일괄적으로 수지 조성물층(16)으로부터 박리된다.
다음으로, 다이싱 테이프(20)의 점착제층이 자외선 경화형인 경우에는, 다이싱 테이프(20)에 자외선을 조사하여, 점착제층의 점착력을 저하시킨다.
다음으로, 다이싱하여 얻어진 반도체 칩을 다이싱 테이프(20)로부터 박리하기 위해, 반도체 칩(42)의 픽업(박리)을 행한다(도 8 참조). 픽업의 방법으로는 특별히 한정되지 않고, 종래 공지의 여러가지 방법을 채택할 수 있다. 예컨대, 개개의 반도체 칩(42)을 다이싱 테이프(20)측으로부터 니들에 의해 들어 올리고, 들어 올린 반도체 칩(42)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
픽업한 반도체 칩(42)은, 도 9에 나타낸 바와 같이, 수지 조성물층(16)을 개재하여 플립 칩 본딩 방식(플립 칩 실장 방식)으로 피착체(44)에 접착 고정된다(플립 칩 본딩 공정). 구체적으로는, 반도체 칩(42)을, 반도체 칩(42)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 칭해짐)이 피착체(44)와 대향하는 형태로, 피착체(44)에 통상의 방법에 따라서 고정시킨다. 예컨대, 반도체 칩(42)의 회로면측에 형성되어 있는 범프(도시하지 않음)를, 피착체(44)의 접속 패드에 피착된 접합용의 도전재(도시하지 않음)에 접촉시켜 압박하면서 도전재를 용융시킴으로써, 반도체 칩(42)과 피착체(44)의 전기적 도통을 확보하여, 반도체 칩(42)을 피착체(44)에 고정시킬 수 있다. 또, 반도체 칩(42)과 피착체(44) 사이의 공극에는, 수지 조성물층(16)이 배치되게 된다. 즉, 수지 조성물층(16)은, 반도체 칩(42) 탑재시에는, 반도체 칩(42)과 피착체(44)와의 공간의 충전 및 상호 고착을 행할 수 있다.
피착체(44)로는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로는, 특별히 한정되는 것이 아니지만, 세라믹 기판이나 플라스틱 기판을 들 수 있다. 플라스틱 기판으로는, 예컨대, 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
상기 범프나 상기 도전재의 재질로는, 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
다음으로, 플립 칩 본딩된 반도체 칩(42)과 피착체(44) 사이의 배치되어 있는 수지 조성물층(16)의 열경화를 행한다. 예컨대 165℃∼185℃에서 수분간∼1시간 정도 경화할 수 있다.
<제2 본 발명>
이하, 제2 본 발명에 관해 제1 본 발명과 상이한 점을 설명한다. 제2 본 발명은, 특히 본 제2 본 발명의 항에서 설명한 것 외에는, 제1 본 발명과 동일한 구성이다.
이하, 제2 본 발명의 실시형태에 관해 도면을 참조하면서 설명하지만, 제2 본 발명은 이들 예에 한정되지 않는다. 도 10은, 제2 본 발명의 일실시형태에 따른 적층 시트를 나타내는 단면 모식도이다. 또한, 도면에서는, 설명에 불필요한 부분은 생략하고, 또 설명을 용이하게 하기 위해 확대 또는 축소 등을 하여 나타낸 부분이 있다.
(적층 시트)
적층 시트(100)는, 기재(120) 상에 점착제층(140)이 형성된 구성을 갖는 백그라인드 테이프(110)와, 백그라인드 테이프(110)의 점착제층(140) 상에 마련된 수지 조성물층(160)을 갖는다.
적층 시트(100)는, 점착제층(140)이 방사선 경화형 점착제에 의해 형성된 것이며, 하기 (1)∼(4) 중의 어느 반도체 장치의 제조 방법에서 사용할 수 있다.
(1) 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법.
(2) 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 방사선 조사후의 상기 적층 시트에 점착 테이프를 접착하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법.
(3) 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 점착 테이프의 접착후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법.
(4) 상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정, 상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정, 박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정, 상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정, 다이싱 후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 방사선 조사후의 상기 적층 시트에 점착 테이프를 접착하는 공정, 점착 테이프의 접착후에, 상기 적층 시트측으로부터 방사선을 조사하는 공정, 및, 상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정을 구비하는 반도체 장치의 제조 방법.
(기재)
기재(120)로서는, 제1 본 발명의 항에서 설명한 것(예컨대, 기재(12))을 이용할 수 있다. 따라서, 여기서의 상세한 설명은 생략한다.
(점착제층)
점착제층(140)은, 자외선 경화형 점착제를 포함하여 구성되어 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있고, 예컨대, 점착제층(140)에서의 수지 조성물층을 접착하는 부분에 대응하는 부분에 방사선 조사함으로써 다른 부분과의 점착력의 차이를 둘 수 있다.
점착제층(140) 중, 방사선 조사되어 있지 않은 미경화의 방사선 경화형 점착제에 의해 형성되어 있는 부분은 수지 조성물층(160)과 점착하여, 반도체 웨이퍼를 백그라인드할 때나, 다이싱할 때의 유지력을 확보할 수 있다. 이와 같이 방사선 경화형 점착제는, 반도체 칩을 기판 등의 피착체에 고착하기 위한 수지 조성물층(160)을, 접착ㆍ박리의 균형을 이루어 지지할 수 있다.
상기 방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 작용기를 가지며 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예컨대, 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알콜 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로는, 예컨대, (메트)아크릴산알킬에스테르(예컨대, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1∼30, 특히 탄소수 4∼18의 직쇄형 또는 분기쇄형의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예컨대, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 제2 본 발명의 (메트)와는 완전히 동일한 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이와 같은 모노머 성분으로서, 예컨대, 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산무수물 모노머; (메트) 아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량% 이하가 바람직하다.
또한, 상기 아크릴계 폴리머는, 가교시키기 위해, 다작용성 모노머 등도 필요에 따라서 공중합용 모노머 성분으로서 포함할 수 있다. 이와 같은 다작용성 모노머로서, 예컨대, 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다작용성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다작용성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30 중량% 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합함으로써 얻을 수 있다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로도 행할 수 있다. 청정한 피착체의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이러한 점에서, 아크릴계 폴리머의 수평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만∼300만 정도이다.
또, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해, 외부 가교제를 적절하게 채택할 수도 있다. 외부 가교 방법의 구체적 수단으로는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 할 베이스 폴리머와의 균형에 따라, 나아가 점착제로서의 사용 용도에 따라 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여, 5 중량부 정도 이하, 나아가 0.1∼5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 외에, 종래 공지의 각종 점착 부여제, 노화 방지제 등의 첨가제를 이용해도 좋다.
배합하는 상기 방사선 경화성의 모노머 성분으로는, 예컨대, 우레탄올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 여러가지 올리고머를 들 수 있고, 그 분자량이 100∼30000 정도의 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라서, 점착제층의 점착력을 저하할 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5∼500 중량부, 바람직하게는 40∼150 중량부 정도이다.
또, 방사선 경화형 점착제로는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 이용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 많이는 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 중을 이동하지 않고, 안정된 층구조의 점착제층을 형성할 수 있어 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지며 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이와 같은 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에 대한 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채택할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예컨대, 미리, 아크릴계 폴리머에 작용기를 갖는 모노머를 공중합한 후, 이 작용기와 반응할 수 있는 작용기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 작용기의 조합의 예로는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 작용기의 조합 중에서도 반응 추적의 용이함의 관점에서, 히드록실기와 이소시아네이트기의 조합이 바람직하다. 또, 이들 작용기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이라면, 작용기는 아크릴계 폴리머와 상기 화합물의 어느 측에 있어도 좋지만, 상기 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 바람직하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로는, 예컨대, 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또, 아크릴계 폴리머로는, 상기 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 방사선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부의 범위내이고, 바람직하게는 0∼10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로는, 예컨대, 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티옥산톤, 2-클로로티옥산톤, 2-메틸티옥산톤, 2,4-디메틸티옥산톤, 이소프로필티옥산톤, 2,4-디클로로티옥산톤, 2,4-디에틸티옥산톤, 2,4-디이소프로필티옥산톤 등의 티옥산톤계 화합물; 캄파퀴논; 할로겐화케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05∼20 중량부 정도이다.
또 방사선 경화형 점착제로는, 예컨대, 일본 특허공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
점착제층(140)의 두께는 특별히 한정되지 않지만, 칩 절단면의 이지러짐 방지나 수지 조성물층(160)의 고정 유지의 양립성 등의 점에서는, 1∼50 ㎛ 정도인 것이 바람직하다. 바람직하게는 2∼30 ㎛, 나아가 5∼25 ㎛가 바람직하다.
점착제층(140)의 방사선 경화전의 인장 탄성률은, 23℃에서 0.1∼5.0 MPa인 것이 바람직하고, 0.1∼1.0 MPa인 것이 보다 바람직하다. 점착제층(140)의 방사선 경화전의 인장 탄성률을, 23℃에서 0.1∼5.0 MPa로 함으로써, 다이싱시의 백그라인드 테이프(110)의 비산을 억제할 수 있다.
또, 상기 (1)의 반도체 장치의 제조 방법에 사용되는 경우, 방사선 경화전의 점착제층(140)과 수지 조성물층(160)의 T 박리 강도는, 23℃, 300 mm/분의 조건에서 0.1∼5 N/20 mm이고, 0.3∼5.0 N/20 mm인 것이 바람직하고, 0.5∼5.0 N/20 mm인 것이 보다 바람직하다. 방사선 경화전의 점착제층(140)과 수지 조성물층(160)의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프(110)의 비산을 억제할 수 있다.
또, 상기 (2)∼(4) 중의 어느 반도체 장치의 제조 방법에 사용되는 경우, 방사선 경화전의 점착제층(140)과 수지 조성물층(160)의 T 박리 강도는, 23℃, 300 mm/분의 조건에서 0.1∼20 N/20 mm이고, 0.3∼5.0 N/20 mm인 것이 바람직하고, 0.5∼5.0 N/20 mm인 것이 보다 바람직하다. 방사선 경화전의 점착제층(140)과 수지 조성물층(160)의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1 N/20 mm 이상이므로, 다이싱시의 백그라인드 테이프(110)의 비산을 억제할 수 있다.
또, 상기 (2)∼(4) 중의 어느 반도체 장치의 제조 방법에 사용되는 경우, 방사선 경화후의 점착제층(140)과 수지 조성물층(160)의 T 박리 강도는, 23℃, 300 mm/분의 조건에서 0.01∼5 N/20 mm이고, 0.01∼1.0 N/20 mm인 것이 바람직하고, 0.01∼0.5 N/20 mm인 것이 보다 바람직하다. 방사선 경화후의 상기 T 박리 강도가 5 N/20 mm 이하이므로, 점착 테이프(30)를 백그라인드 테이프(110)와 함께 수지 조성물층(160)으로부터 일괄 박리할 수 있다.
(수지 조성물층)
수지 조성물층(160)으로서는, 제1 본 발명의 항에서 설명한 것(예컨대, 수지 조성물층(16))을 이용할 수 있다. 따라서, 여기서의 상세한 설명은 생략한다.
(적층 시트의 제조 방법)
본 실시형태에 따른 적층 시트(11)의 제조 방법으로는, 제1 본 발명의 항에서 설명한 방법을 채택할 수 있다. 따라서, 여기서의 상세한 설명은 생략한다.
(반도체 장치의 제조)
다음으로, 반도체 장치의 제조 방법에 관해 설명한다. 도 11∼도 20은, 적층 시트(100)를 이용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다. 우선, 적층 시트(100)의 수지 조성물층(160)면을 반도체 웨이퍼(400)의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는다(도 11 참조). 본 공정은, 압착 롤 등의 압박 수단에 의해 압박하면서 행한다. 마운트시의 접착 온도는 특별히 한정되지 않고, 예컨대 20∼100℃의 범위내인 것이 바람직하다.
다음으로, 적층 시트(100)가 부착된 반도체 웨이퍼(400)의 적층 시트(100)가 접착되어 있지 않은 면을 연삭하여 박화한다(도 12 참조). 박형 가공은 통상의 방법을 채택할 수 있다. 박형 가공기로는, 연삭기(백그라인드), CMP 패드 등을 들 수 있다. 박형 가공은, 반도체 웨이퍼가 원하는 두께가 될 때까지 행해진다.
다음으로, 박화한 적층 시트(100)가 부착된 반도체 웨이퍼(400)의 연삭면에 다이싱 테이프(200)를 접합하여, 다이싱 테이프(200)와 적층 시트(100)가 접합된 반도체 웨이퍼(400)를 얻는다(도 13 참조). 반도체 웨이퍼(400)의 연삭면과 다이싱 테이프(200)의 접합 방법으로는, 예컨대 프레스법, 라미네이트법 등을 들 수 있지만, 생산성을 고려하면 라미네이터법이 바람직하다. 이 때, 라미네이트 온도는 특별히 한정되지 않고, 예컨대 30∼50℃가 바람직하고, 35∼45℃가 보다 바람직하다. 또, 선압은 특별히 한정되지 않고, 예컨대 0.1∼20 kgf/cm가 바람직하고, 1∼10 kgf/cm가 보다 바람직하다. 다이싱 테이프(200)로서는, 예컨대, 기재와 점착제층을 갖는 종래 공지의 것을 채택할 수 있다. 다이싱 테이프(200)를 구성하는 점착제층으로서는, 예컨대, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 채택해도 좋고, 자외선 경화형의 점착제층을 채택해도 좋다.
다음으로, 다이싱 테이프(200)와 적층 시트(100)가 접합된 반도체 웨이퍼(400)를, 예컨대, 다이싱 블레이드(620)를 이용하여 적층 시트(100)측으로부터 다이싱한다(도 14 참조). 이에 의해, 반도체 웨이퍼(400)를 소정 사이즈로 절단하여 개편화하여, 반도체 칩(420)을 얻는다. 본 공정에서는, 예컨대 다이싱 테이프(200)까지 컷팅하는 풀컷이라고 불리는 절단 방식 등을 채택할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 이용할 수 있다. 본 실시형태에서는, 백그라인드 테이프(110)가 수지 조성물층(160) 상에 접착된 상태로 다이싱이 행해지므로, 다이싱시의 물을 수지 조성물층(160)이 흡수하거나, 절삭 부스러기가 수지 조성물층(160)에 부착되거나 하는 것을 억제할 수 있다. 그 결과, 수지 조성물층(160)의 접착력의 저하나 전기적 신뢰성의 저하를 야기하는 것을 방지할 수 있다. 또한, 본 공정에서, 적층 시트(100)는, 반도체 웨이퍼(400)와 함께 칩형으로 개편화되어 있다.
다음으로, 필요에 따라서(상기 (2) 또는 상기 (4)의 반도체 장치의 제조 방법을 채택하는 경우), 적층 시트(100)측으로부터 방사선을 조사한다(도 15 참조). 이에 의해, 점접착제층(14)이 경화하여 점착력이 저하된다. 상기 방사선의 조사량으로서는, 예컨대, 파장 10 nm∼400 nm의 자외선의 조사 강도가 10 mW/㎠∼1000 mW/㎠(바람직하게는 20 mW/㎠∼200 mW/㎠)의 범위내이고, 상기 자외선의 적산 광량이 10 mJ/㎠∼50 mJ/㎠(바람직하게는 30 mJ/㎠∼50 mJ/㎠)의 범위내인 것을 들 수 있다. 구체적으로는, 예컨대, 고압 수은 램프에 의한 광조사에서, 조사 강도가 10 mW/㎠∼1000 mW/㎠(바람직하게는 20 mW/㎠∼200 mW/㎠)의 범위내이고, 상기 자외선의 적산 광량이 10 mJ/㎠∼50 mJ/㎠(바람직하게는 30 mJ/㎠∼50 mJ/㎠)의 범위내인 조사 조건이어도 좋다.
다음으로, 적층 시트(100)에 점착 테이프(300)를 접착한다(도 16 참조). 이 때, 점착 테이프(300)는, 칩형으로 개편화된 복수의 적층 시트(100)를 덮는 형태로 접착된다. 점착 테이프(300)로서는, 점착 테이프(300)와 기재(120)의 접착력이, 점착제층(140)과 수지 조성물층(160)의 접착력보다 커지는 것이라면, 종래 공지의 것을 채택할 수 있다.
다음으로, 필요에 따라서(상기 (3) 또는 상기 (4)의 반도체 장치의 제조 방법을 채택하는 경우), 적층 시트(100)측으로부터 자외선을 조사한다(도 17 참조). 이에 의해, 점접착제층(14)이 경화하여 점착력이 저하된다. 상기 방사선의 조사량으로서는, 예컨대, 파장 10 nm∼400 nm의 자외선의 조사 강도가 10 mW/㎠∼1000 mW/㎠(바람직하게는 20 mW/㎠∼200 mW/㎠)의 범위내이고, 상기 자외선의 적산 광량이 100 mJ/㎠∼1000 mJ/㎠(바람직하게는 400 mJ/㎠∼1000 mJ/㎠)의 범위내인 것을 들 수 있다. 구체적으로는, 예컨대, 고압 수은 램프에 의한 광조사에서, 조사 강도가 10 mW/㎠∼1000 mW/㎠(바람직하게는 20 mW/㎠∼200 mW/㎠)의 범위내이고, 상기 자외선의 적산 광량이 100 mJ/㎠∼1000 mJ/㎠(바람직하게는 400 mJ/㎠∼1000 mJ/㎠)의 범위내인 조사 조건이어도 좋다.
다음으로, 점착 테이프(300)를 백그라인드 테이프(110)와 함께 수지 조성물층(160)으로부터 박리한다(도 18 참조). 이 때, 백그라인드 테이프(110)는, 상기 다이싱에 의해 개편화되어 있기 때문에, 개편화된 복수의 백그라인드 테이프(110)는, 점착 테이프(300)와 함께 일괄적으로 수지 조성물층(160)으로부터 박리된다.
다음으로, 다이싱 테이프(200)의 점착제층이 자외선 경화형인 경우에는, 다이싱 테이프(200)에 자외선을 조사하여, 점착제층의 점착력을 저하시킨다.
다음으로, 다이싱하여 얻어진 반도체 칩을 다이싱 테이프(200)로부터 박리하기 위해, 반도체 칩(420)의 픽업(박리)을 행한다(도 19 참조). 픽업의 방법으로는 특별히 한정되지 않고, 종래 공지의 여러가지 방법을 채택할 수 있다. 예컨대, 개개의 반도체 칩(420)을 다이싱 테이프(200)측으로부터 니들에 의해 들어 올리고, 들어 올린 반도체 칩(420)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
픽업한 반도체 칩(420)은, 도 20에 나타낸 바와 같이, 수지 조성물층(160)을 개재하여 플립 칩 본딩 방식(플립 칩 실장 방식)으로 피착체(440)에 접착 고정된다(플립 칩 본딩 공정). 구체적으로는, 반도체 칩(420)을, 반도체 칩(420)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 칭해짐)이 피착체(440)와 대향하는 형태로, 피착체(440)에 통상의 방법에 따라서 고정시킨다. 예컨대, 반도체 칩(420)의 회로면측에 형성되어 있는 범프(도시하지 않음)를, 피착체(440)의 접속 패드에 피착된 접합용의 도전재(도시하지 않음)에 접촉시켜 압박하면서 도전재를 용융시킴으로써, 반도체 칩(420)과 피착체(440)의 전기적 도통을 확보하여, 반도체 칩(420)을 피착체(440)에 고정시킬 수 있다. 또, 반도체 칩(420)과 피착체(440) 사이의 공극에는, 수지 조성물층(160)이 배치되게 된다. 즉, 수지 조성물층(160)은, 반도체 칩(420) 탑재시에는, 반도체 칩(420)과 피착체(440)와의 공간의 충전 및 상호 고착을 행할 수 있다.
피착체(440)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로는, 예컨대, 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
상기 범프나 상기 도전재의 재질로는, 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
다음으로, 플립 칩 본딩된 반도체 칩(420)과 피착체(440) 사이의 배치되어 있는 수지 조성물층(160)의 열경화를 행한다. 예컨대 165℃∼185℃에서 수분간∼1시간 정도 경화할 수 있다.
상기 (2)의 반도체 장치의 제조 방법은, 다이싱 후에 자외선 조사를 행하고, 점착 테이프(300)의 접합후에는 자외선 조사를 행하지 않는다. 상기 (2)의 반도체 장치의 제조 방법의 경우, 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 때의 박리력을 저감할 수 있어, 박리가 용이해지는 점에서 바람직하다.
상기 (3)의 반도체 장치의 제조 방법은, 다이싱 후에 자외선 조사를 행하지 않고, 점착 테이프(300)의 접합후에 자외선 조사를 행한다. 상기 (3)의 반도체 장치의 제조 방법의 경우, 점착 테이프와 백그라인드 테이프의 밀착력을 향상시킬 수 있고, 또한 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 때의 박리력을 저감할 수 있어, 박리가 용이해지는 점에서 바람직하다.
상기 (4)의 반도체 장치의 제조 방법은, 다이싱 후에 자외선 조사를 행하고, 점착 테이프(300)의 접합후에도 자외선 조사를 행한다. 상기 (4)의 반도체 장치의 제조 방법의 경우, 점착 테이프와 백그라인드 테이프의 밀착력을 향상시킬 수 있고, 또한 점착 테이프를 백그라인드 테이프와 함께 수지 조성물층으로부터 일괄 박리할 때의 박리력을 저감할 수 있어, 박리가 용이해지는 점에서 바람직하다.
전술한 실시형태에서는, 방사선이 자외선인 경우에 관해 설명했지만, 본 발명에서는, 이 예에 한정되지 않고, X선, 전자선 등이어도 좋다. 이 경우, 점착제층에는, 사용하는 방사선에 대응하는 점착제(예컨대, X선 경화형 점착제, 전자선 경화형 점착제)를 사용하면 된다.
실시예
이하에, 본 발명의 바람직한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 요지를 이들에만 한정한다는 취지의 것은 아니다. 또, 부라고 되어 있는 것은 중량부를 의미한다.
[제1 본 발명]
이하의 각 실시예 등은 제1 본 발명에 대응한다.
[수지 조성물층의 제조]
하기에 나타내는 에폭시 수지, 페놀 수지, 아크릴 수지, 경화 촉진제를 준비했다.
에폭시 수지 A : 에폭시기 당량이 142 g/eq인 나프탈렌형 에폭시 수지(제품명 : HP4032D, DIC사 제조)
에폭시 수지 B : 에폭시기 당량이 169 g/eq인 트리스페놀메탄형 에폭시 수지(제품명 : EPPN501HY, 니혼카야쿠사 제조)
페놀노볼락 수지 : 페놀 당량 175 g/eq의 아랄킬형 페놀 수지(제품명 : MEH-7800M/MEH-7800SS, 메이와카세이사 제조)
아크릴 수지 : 중량 평균 분자량 450000의 아크릴산에틸과 아크릴산부틸과 아크릴로니트릴의 공중합 폴리머(제품명 : 테이산레진 SG-P3, 나가세켐텍스사 제조)
경화 촉진제 : 트리페닐포스핀(제품명 : TPP-K, 호코카가쿠사 제조)
상기 에폭시 수지 A를 60부, 상기 에폭시 수지 B를 15부, 상기 페놀노볼락 수지를 90부, 상기 아크릴 수지를 115부, 상기 경화 촉진제를 2부 혼합하여, 수지 조성물을 얻었다. 다음으로, 박리 필름(미쯔비시카가쿠(주) 제조, MRA, 두께 50 um)의 박리 처리면에 상기 수지 조성물을, 건조후의 도포 두께가 100 um가 되도록 도포하여, 110℃에서 5분간 건조시켰다. 이에 따라 수지 조성물층을 얻었다.
(실시예 1)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 2-에틸헥실아크릴레이트 100부 및 2-히드록시에틸아크릴레이트 중량 20부를 넣고, 톨루엔 용액 중에서 질소 기류중 60℃에서 8시간 중합 처리를 하여, 아크릴계 폴리머 A를 얻었다.
다음으로, 아크릴계 폴리머 A 100부에 대하여, 폴리이소시아네이트계 가교제(상품명 「콜로네이트 X」, 니혼폴리우레탄코교사 제조) 15부를 첨가하여, 점착제 조성물 용액 A를 얻었다.
점착제 조성물 용액 A를 두께 50 ㎛의 PET 필름 상에 도포하고, 120℃에서 3분간 가열 건조시켜, 두께 30 ㎛의 점착제층 A를 형성했다. PET 필름 상에 점착제층 A가 형성된 테이프를 백그라인드 테이프 A로 했다.
(비교예 1)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산부틸 100부, 에틸아크릴레이트 80부 및 2-히드록시에틸아크릴레이트 40부를 넣고, 톨루엔 용액 중에서 질소 기류중 60℃에서 8시간 중합 처리를 하여, 아크릴계 폴리머 B를 얻었다.
아크릴계 폴리머 B에 대하여, 45부의 2-메타크릴로일옥시에틸이소시아네이트를 첨가하고, 공기 기류중 50℃에서 12시간, 부가 반응 처리를 하여, 아크릴계 폴리머 B'를 얻었다.
다음으로, 아크릴계 폴리머 B' 100부에 대하여, 폴리이소시아네이트계 가교제(상품명 「콜로네이트 L」, 니혼폴리우레탄코교사 제조) 0.2부를 첨가하여, 점착제 조성물 용액 B를 얻었다.
점착제 조성물 용액 B를 두께 50 ㎛의 PET 필름 상에 도포하고, 120℃에서 3분간 가열 건조시켜, 두께 30 ㎛의 점착제층 B를 형성했다. PET 필름 상에 점착제층 B가 형성된 테이프를 백그라인드 테이프 B로 했다.
(비교예 2)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 2-에틸헥실아크릴레이트 100부 및 2-히드록시에틸아크릴레이트 중량 20부를 넣고, 톨루엔 용액 중에서 질소 기류중 60℃에서 8시간 중합 처리를 하여, 아크릴계 폴리머 C를 얻었다.
다음으로, 아크릴계 폴리머 C 100부에 대하여, 폴리이소시아네이트계 가교제(상품명 「콜로네이트 X」, 니혼폴리우레탄코교사 제조) 30부를 첨가하여, 점착제 조성물 용액 C를 얻었다.
점착제 조성물 용액 C를 두께 50 ㎛의 PET 필름 상에 도포하고, 120℃에서 3분간 가열 건조시켜, 두께 30 ㎛의 점착제층 C를 형성했다. 그 후, 점착제층 C에 대하여 400 mJ/㎠의 자외선을 조사했다. 이것을 백그라인드 테이프 C로 했다.
(점착제층의 인장 탄성률의 측정)
점착제층 A∼C의 인장 탄성률을 구했다. 구체적으로는, 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)를 사용하여, 측정한 하중-신장 곡선의 접선에 의한 계산치로부터 인장 탄성률을 얻었다. 측정 조건은, 척간을 10 mm, 인장 속도를 50 mm/min으로 했다. 결과를 표 1에 나타낸다.
(점착제층과 수지 조성물층의 T 필 강도 측정)
접착 장치(타이쇼라미네이터(주) 제조)를 이용하여, 고무제 라미네이트 롤러로, 접착 속도 0.6 m/min, 롤러 온도 25℃, 하중 0.5 MPa의 조건하에서, 상기 백그라인드 테이프 A의 점착제면과 상기 수지 조성물층을 접합하여, 적층 시트 A를 제작했다. 적층 시트 A를 실시예 1에 따른 적층 시트로 했다. 또, 백그라인드 테이프 B∼C에 관해서도, 동일하게 하여 상기 수지 조성물층을 접합하여, 적층 시트 B∼C를 제작했다. 적층 시트 B를 비교예 1에 따른 적층 시트로 했다. 적층 시트 C를 비교예 2에 따른 적층 시트로 했다.
적층 시트 A∼C의 점착제층과 수지 조성물층의 T 필 강도 측정을 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)에 의해 측정했다. 박리 조건은 300 mm/min의 속도로 했다. 결과를 표 1에 나타낸다.
(다이싱시의 백그라인드 테이프의 비산 평가)
상기와 동일하게 하여 적층 시트 A∼C를 제작했다. 다음으로, 접착 장치(타이쇼라미네이터(주) 제조)를 이용하여, 고무제 라미네이트 롤러로, 접착 속도 0.6 m/min, 롤러 온도 70℃, 하중 0.5 MPa의 조건하에서, 적층 시트의 수지 조성물층면과 웨이퍼의 미러면을 접합했다. 웨이퍼는 편면 미러 웨이퍼(시너지테크 제조, 8 인치)를 이용했다.
다음으로, 접합한 적층 시트를 웨이퍼 형상으로 컷트하고, 백그라인드 장치((주)디스코 제조)를 이용하여, 적층 시트가 부착된 웨이퍼의 웨이퍼면을 두께 200 ㎛로 연삭했다.
다음으로, 접착 장치(타이쇼라미네이터, (주) 제조)를 이용하여, 고무제 라미네이트 롤러로, 접착 속도 0.6 m/min, 롤러 온도 25℃, 하중 0.5 MPa의 조건하에서, 적층 시트가 부착된 웨이퍼의 연삭면과 다이싱 테이프(닛토덴코(주) 제조, DU-300)의 점착제면을 접합했다.
다음으로, 다이서((주)디스코 제조)를 이용하여, 백그라인드 테이프측으로부터, 스핀들 회전수 40,000 rpm, 절단 속도 30 mm/sec로 1회째는 백그라인드 테이프의 점착제층안까지, 2회째는 다이싱 테이프 기재 필름안까지 다이싱을 행했다. 다이싱시에 백그라인드 테이프의 비산이 없는 경우를 ○, 있는 경우를 ×로서 평가했다. 결과를 표 1에 나타낸다.
(다이싱 후의 백그라인드 테이프의 박리성 평가)
다이싱 후, 접착 장치(타이쇼라미네이터(주) 제조)를 이용하여, 고무제 라미네이트 롤러로, 접착 속도 0.6 m/min, 롤러 온도 25℃, 하중 0.5 MPa의 조건하에서, 다이싱 테이프가 부착된 웨이퍼의 백그라인드 테이프면에 점착 테이프(닛토덴코(주) 제조, BT-315)를 접합했다. 다음으로, 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)를 이용하여, 박리 속도 300 mm/min, T 박리법으로 점착 테이프를 인장했다. 백그라인드 테이프가 점착 테이프에 접합된 상태로, 수지 조성물층으로부터 박리할 수 있는 경우를 ○, 백그라인드 테이프가 점착 테이프에 접합된 상태로, 수지 조성물층으로부터 박리되지 않은 경우를 ×로서 평가했다. 단, 적층 시트 C에 관해서는, 다이싱시에 백그라인드 테이프에 비산이 발생했기 때문에 평가하지 않았다. 결과를 표 1에 나타낸다.
Figure 112012102228013-pat00001
[제2 본 발명]
이하의 각 실시예 등은 제2 본 발명에 대응한다.
[수지 조성물층의 제조]
하기에 나타내는 에폭시 수지, 페놀 수지, 아크릴 수지, 경화 촉진제를 준비했다.
에폭시 수지 A : 에폭시기 당량이 142 g/eq인 나프탈렌형 에폭시 수지(제품명 : HP4032D, DIC사 제조)
에폭시 수지 B : 에폭시기 당량이 169 g/eq인 트리스페놀메탄형 에폭시 수지(제품명 : EPPN501HY, 니혼카야쿠사 제조)
페놀노볼락 수지 : 페놀 당량 175 g/eq의 아랄킬형 페놀 수지(제품명 : MEH-7800M/MEH-7800SS, 메이와카세이사 제조)
아크릴 수지 : 중량 평균 분자량 450000의 아크릴산에틸과 아크릴산부틸과 아크릴로니트릴의 공중합 폴리머(제품명 : 테이산레진 SG-P3, 나가세켐텍스사 제조)
경화 촉진제 : 트리페닐포스핀(제품명 : TPP-K, 호코카가쿠사 제조)
상기 에폭시 수지 A를 60부, 상기 에폭시 수지 B를 15부, 상기 페놀노볼락 수지를 90부, 상기 아크릴 수지를 115부, 상기 경화 촉진제를 2부 혼합하여, 수지 조성물을 얻었다. 다음으로, 박리 필름(미쯔비시카가쿠(주) 제조, MRA, 두께 50 um)의 박리 처리면에 상기 수지 조성물을, 건조후의 도포 두께가 100 um가 되도록 도포하고, 110℃에서 5분간 건조시켰다. 이에 의해 수지 조성물층을 얻었다.
(실시예 1)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 2-에틸헥실아크릴레이트 100부 및 2-히드록시에틸아크릴레이트 중량 20부를 넣고, 톨루엔 용액 중에서 질소 기류중 60℃에서 8시간 중합 처리를 하여, 아크릴계 폴리머 A를 얻었다.
아크릴계 폴리머 A에 대하여, 15부의 2-메타크릴로일옥시에틸이소시아네이트를 첨가하고, 공기 기류중 50℃에서 12시간, 부가 반응 처리를 하여, 아크릴계 폴리머 A'를 얻었다.
다음으로, 아크릴계 폴리머 A' 100부에 대하여, 폴리이소시아네이트계 가교제(상품명 「콜로네이트 L」, 니혼폴리우레탄코교사 제조) 2부, 아세토페논계 광중합 개시제(상품명 「일가큐어 651」, 치바ㆍ스페셜티ㆍ케미컬사 제조) 2부를 첨가하여, 점착제 조성물 용액 A를 얻었다.
점착제 조성물 용액 A를 두께 50 ㎛의 PET 필름 상에 도포하고, 120℃에서 3분간 가열 건조시켜, 두께 30 ㎛의 점착제층 A를 형성했다. PET 필름 상에 점착제층 A가 형성된 테이프를 백그라인드 테이프 A로 했다.
(실시예 2)
실시예 1의 백그라인드 테이프 A와 동일한 백그라인드 테이프를 실시예 2에 따른 백그라인드 테이프 B로 한다. 또, 백그라인드 테이프 B를 구성하는 점착제층을 점착제층 B로 한다. 또한, 실시예 2에 따른 백그라인드 테이프 B는, 후술하는 바와 같이, 다이싱 후 그리고 점착 테이프 접합전에 50 mJ/㎠의 자외선을 조사하여 사용된다.
(실시예 3)
실시예 1의 백그라인드 테이프 A와 동일한 백그라인드 테이프를 실시예 3에 따른 백그라인드 테이프 C로 한다. 또, 백그라인드 테이프 C를 구성하는 점착제층을 점착제층 C로 한다. 또한, 실시예 3에 따른 백그라인드 테이프 C는, 후술하는 바와 같이, 점착 테이프 접합후에 400 mJ/㎠의 자외선을 조사하여 사용된다.
(실시예 4)
실시예 1의 백그라인드 테이프 A와 동일한 백그라인드 테이프를 실시예 4에 따른 백그라인드 테이프 D로 한다. 또, 백그라인드 테이프 D를 구성하는 점착제층을 점착제층 D로 한다. 또한, 실시예 4에 따른 백그라인드 테이프 D는, 후술하는 바와 같이, 다이싱 후 그리고 점착 테이프 접합전에 50 mJ/㎠의 자외선을 조사하고, 또한, 점착 테이프 접합후에 400 mJ/㎠의 자외선을 조사하여 사용된다.
(비교예 1)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산부틸 100부, 에틸아크릴레이트 80부 및 2-히드록시에틸아크릴레이트 40부를 넣고, 톨루엔 용액 중에서 질소 기류중 60℃에서 8시간 중합 처리를 하여, 아크릴계 폴리머 E를 얻었다.
아크릴계 폴리머 E에 대하여, 45부의 2-메타크릴로일옥시에틸이소시아네이트를 첨가하고, 공기 기류중 50℃에서 12시간, 부가 반응 처리를 하여, 아크릴계 폴리머 E'를 얻었다.
다음으로, 아크릴계 폴리머 E' 100부에 대하여, 폴리이소시아네이트계 가교제(상품명 「콜로네이트 L」, 니혼폴리우레탄코교사 제조) 0.2부, 아세토페논계 광중합 개시제(상품명 「일가큐어 651」, 치바ㆍ스페셜티ㆍ케미컬사 제조) 3부를 첨가하여, 점착제 조성물 용액 E를 얻었다.
점착제 조성물 용액 E를 두께 50 ㎛의 PET 필름 상에 도포하고, 120℃에서 3분간 가열 건조시켜, 두께 30 ㎛의 점착제층 E를 형성했다. PET 필름 상에 점착제층 E가 형성된 테이프를 백그라인드 테이프 E로 했다.
(비교예 2)
실시예 1의 백그라인드 테이프 A에 기재 필름면(PET 필름면)측으로부터, UV 조사 장치(니토세이키(주))를 이용하여, 400 mJ/㎠의 자외선을 조사했다. 이것을 백그라인드 테이프 F로 했다. 또한, 백그라인드 테이프 F를 구성하는 점착제층을 점착제층 F로 한다.
(비교예 3)
실시예 1의 백그라인드 테이프 A와 동일한 백그라인드 테이프를 비교예 3에 따른 백그라인드 테이프 G로 한다. 또, 백그라인드 테이프 G를 구성하는 점착제층을 점착제층 G로 한다. 또한, 비교예 3에 따른 백그라인드 테이프 G는, 후술하는 바와 같이, 다이싱 후 그리고 점착 테이프 접합전에 400 mJ/㎠의 자외선을 조사하여 사용된다.
(점착제층의 인장 탄성률의 측정)
점착제층 A∼G의 인장 탄성률을 구했다. 구체적으로는, 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)를 사용하여, 측정한 하중-신장 곡선의 접선에 의한 계산치로부터 인장 탄성률을 얻었다. 측정 조건은, 척간을 10 mm, 인장 속도를 50 mm/min으로 했다. 결과를 표 2에 나타낸다.
(점착제층과 수지 조성물층의 T 필 강도 측정)
접착 장치(타이쇼라미네이터(주) 제조)를 이용하여, 고무제 라미네이트 롤러로, 접착 속도 0.6 m/min, 롤러 온도 25℃, 하중 0.5 MPa의 조건하에서, 상기 백그라인드 테이프 A의 점착제면과 상기 수지 조성물층을 접합하여, 적층 시트 A를 제작했다. 적층 시트 A를 실시예 1에 따른 적층 시트로 했다. 또, 백그라인드 테이프 B∼G에 관해서도, 동일하게 하여 상기 수지 조성물층을 접합하여, 적층 시트 B∼G를 제작했다. 적층 시트 B를 실시예 2에 따른 적층 시트로 했다. 적층 시트 C를 실시예 3에 따른 적층 시트로 했다. 적층 시트 D를 실시예 4에 따른 적층 시트로 했다. 적층 시트 E를 비교예 1에 따른 적층 시트로 했다. 적층 시트 F를 비교예 2에 따른 적층 시트로 했다. 적층 시트 G를 비교예 3에 따른 적층 시트로 했다.
적층 시트 A∼G의 점착제층과 수지 조성물층의 T 필 강도 측정을 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)에 의해 측정했다. 박리 조건은 300 mm/min의 속도로 했다. 결과를 표 2에 나타낸다.
(다이싱시의 백그라인드 테이프의 비산 평가)
상기와 동일하게 하여 적층 시트 A∼G를 제작했다. 다음으로, 접착 장치(타이쇼라미네이터(주) 제조)를 이용하여, 고무제 라미네이트 롤러로, 접착 속도 0.6 m/min, 롤러 온도 70℃, 하중 0.5 MPa의 조건하에서, 적층 시트의 수지 조성물층면과 웨이퍼의 미러면을 접합했다. 웨이퍼는, 편면 미러 웨이퍼(시너지테크 제조, 8 인치)를 이용했다.
다음으로, 접합한 적층 시트를 웨이퍼 형상으로 컷트하고, 백그라인드 장치((주)디스코 제조)를 이용하여, 적층 시트가 부착된 웨이퍼의 웨이퍼면을 두께 200 ㎛로 연삭했다.
다음으로, 접착 장치(타이쇼라미네이터(주) 제조)를 이용하여, 고무제 라미네이트 롤러로, 접착 속도 0.6 m/min, 롤러 온도 25℃, 하중 0.5 MPa의 조건하에서, 적층 시트가 부착된 웨이퍼의 연삭면과 다이싱 테이프(닛토덴코(주) 제조, DU-300)의 점착제면을 접합했다.
다음으로, 다이서((주)디스코 제조)를 이용하여, 백그라인드 테이프측으로부터, 스핀들 회전수 40,000 rpm, 절단 속도 30 mm/sec로 1회째는 백그라인드 테이프 A의 점착제층안까지, 2회째는 다이싱 테이프 기재 필름안까지 다이싱을 행했다. 다이싱시에 백그라인드 테이프의 비산이 없는 경우를 ○, 있는 경우를 ×로서 평가했다. 결과를 표 2에 나타낸다.
(다이싱 후에 자외선 조사(1)를 행한 후의 인장 탄성률 및 T 필 강도 측정)
다이싱 후, 실시예 2, 실시예 4, 비교예 3의 적층 시트에 관해서는, 점착제층에 표 2에 기재된 양만큼 자외선을 조사했다(자외선 조사(1)). 그 후, 각 점착제층의 인장 탄성률을 구했다. 구체적으로는, 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)를 사용하여, 측정한 하중-신장 곡선의 접선에 의한 계산치로부터 인장 탄성률을 얻었다. 측정 조건은, 척간을 10 mm, 인장 속도를 50 mm/min으로 했다. 결과를 표 2에 나타낸다.
또, 각 적층 시트의 점착제층과 수지 조성물층의 T 필 강도 측정을 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)에 의해 측정했다. 박리 조건은 300 mm/min의 속도로 했다. 결과를 표 2에 나타낸다.
(박리 테이프 접합후에 자외선 조사(2)를 행한 후의 인장 탄성률 및 T 필 강도 측정)
다이싱 후, 접착 장치(타이쇼라미네이터(주) 제조)를 이용하여, 고무제 라미네이트 롤러로, 접착 속도 0.6 m/min, 롤러 온도 25℃, 하중 0.5 MPa의 조건하에서, 다이싱 테이프가 부착된 웨이퍼의 백그라인드 테이프면에 점착 테이프(닛토덴코(주) 제조, BT-315)를 접합했다. 다음으로, 실시예 3, 실시예 4의 적층 시트에 관해서는, 점착제층에 표 2에 기재된 양만큼 자외선을 조사했다(자외선 조사(2)). 그 후, 각 점착제층의 인장 탄성률을 구했다. 구체적으로는, 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)를 사용하여, 측정한 하중-신장 곡선의 접선에 의한 계산치로부터 인장 탄성률을 얻었다. 측정 조건은, 척간을 10 mm, 인장 속도를 50 mm/min으로 했다. 결과를 표 2에 나타낸다.
또, 각 적층 시트의 점착제층과 수지 조성물층의 T 필 강도 측정을 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)에 의해 측정했다. 박리 조건은 300 mm/min의 속도로 했다. 결과를 표 2에 나타낸다.
(다이싱 후의 백그라인드 테이프의 박리성 평가)
자외선 조사(1) 및/또는 자외선 조사(2)의 후, 텐실론형 인장 시험기((주)시마즈세이사쿠쇼, AGS-J)를 이용하여, 박리 속도 300 mm/min, T 박리법으로 점착 테이프를 인장했다. 백그라인드 테이프가 점착 테이프에 접합된 상태로, 수지 조성물층으로부터 박리할 수 있는 경우를 ○, 백그라인드 테이프가 점착 테이프에 접합된 상태로, 수지 조성물층으로부터 박리되지 않은 경우를 ×로서 평가했다. 단, 적층 시트 F에 관해서는, 다이싱시에 백그라인드 테이프에 비산이 발생했기 때문에 평가하지 않았다. 결과를 표 2에 나타낸다.
Figure 112012102228013-pat00002
10, 100 : 적층 시트 11, 110 : 백그라인드 테이프
12, 120 : 기재 14, 140 : 점착제층
16, 160 : 수지 조성물층 20, 200 : 다이싱 테이프
30, 300 : 점착 테이프 40, 400 : 반도체 웨이퍼
42, 420 : 반도체 칩

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기재 상에 점착제층이 형성된 구성을 갖는 백그라인드 테이프와, 상기 백그라인드 테이프의 상기 점착제층 상에 마련된 수지 조성물층을 가지며, 상기 점착제층의 인장 탄성률이 23℃에서 0.1∼5.0 MPa이고, 상기 점착제층과 상기 수지 조성물층의 T 박리 강도가 23℃, 300 mm/분의 조건에서 0.1∼5 N/20 mm인 적층 시트를 이용한 반도체 장치의 제조 방법으로서,
    상기 적층 시트의 수지 조성물층면을 반도체 웨이퍼의 회로면에 접합하여, 적층 시트가 부착된 반도체 웨이퍼를 얻는 공정,
    상기 적층 시트가 부착된 반도체 웨이퍼의 적층 시트가 접착되어 있지 않은 면을 연삭하여 박화하는 공정,
    박화한 적층 시트가 부착된 반도체 웨이퍼의 연삭면에 다이싱 테이프를 접합하여, 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를 얻는 공정,
    상기 다이싱 테이프와 적층 시트가 접합된 반도체 웨이퍼를, 상기 적층 시트측으로부터 다이싱하는 공정,
    다이싱 후에, 상기 적층 시트에 점착 테이프를 접착하는 공정, 및,
    상기 점착 테이프를 상기 백그라인드 테이프와 함께 상기 수지 조성물층으로부터 박리하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 수지 조성물층이 열경화성 수지를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 열경화성 수지가 에폭시 수지인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020120142578A 2011-12-12 2012-12-10 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법 KR101999856B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-271282 2011-12-12
JP2011271282A JP5944155B2 (ja) 2011-12-12 2011-12-12 積層シート、及び、積層シートを用いた半導体装置の製造方法
JPJP-P-2011-271279 2011-12-12
JP2011271279A JP5911284B2 (ja) 2011-12-12 2011-12-12 積層シート、及び、積層シートを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20130066519A KR20130066519A (ko) 2013-06-20
KR101999856B1 true KR101999856B1 (ko) 2019-07-12

Family

ID=48572351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120142578A KR101999856B1 (ko) 2011-12-12 2012-12-10 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US8951843B2 (ko)
KR (1) KR101999856B1 (ko)
CN (1) CN103165544A (ko)
TW (1) TW201341199A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674972B (zh) * 2013-08-23 2019-10-21 日商味之素股份有限公司 零件封裝用薄膜之製造方法
CN105683319A (zh) * 2013-10-30 2016-06-15 琳得科株式会社 半导体接合用粘接片及半导体装置的制造方法
JP6417711B2 (ja) * 2014-05-21 2018-11-07 日立化成株式会社 研削された基材の製造方法、並びにこれに用いられるフィルム状粘着剤及び積層体
JP6677966B2 (ja) * 2014-11-17 2020-04-08 日東電工株式会社 セパレータ付き封止用シート、及び、半導体装置の製造方法
TWI641494B (zh) * 2015-11-04 2018-11-21 日商琳得科股份有限公司 第一保護膜形成用片、第一保護膜形成方法以及半導體晶片的製造方法
CN107431004B (zh) * 2015-11-09 2021-11-19 古河电气工业株式会社 掩模一体型表面保护带
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法
TW202313888A (zh) * 2021-06-21 2023-04-01 日商日東電工股份有限公司 半導體晶圓加工用黏著片材

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056407A (ja) 2008-08-29 2010-03-11 Hitachi Chem Co Ltd ウエハ加工用テープ
JP2011054940A (ja) 2009-08-07 2011-03-17 Nitto Denko Corp 半導体ウェハ保持保護用粘着シート及び半導体ウェハの裏面研削方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3539528B2 (ja) 1996-01-31 2004-07-07 日立化成工業株式会社 半導体装置およびその製造方法
JP3604248B2 (ja) 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法
JPH10270497A (ja) 1997-03-27 1998-10-09 Sumitomo Bakelite Co Ltd 半導体素子固定方法
JP2002118147A (ja) 2000-10-11 2002-04-19 Mitsui Chemicals Inc 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
US20100178501A1 (en) * 2006-01-23 2010-07-15 Takashi Masuko Adhesive composition, film-like adhesive, adhesive sheet, and semiconductor device made with the same
JP2008130588A (ja) 2006-11-16 2008-06-05 Toray Ind Inc 半導体用接着組成物付き電子デバイス基板、それを用いた電子デバイスシステムおよび電子デバイスシステムの製造方法
CN101689513B (zh) * 2007-02-09 2011-07-13 Lg伊诺特有限公司 多功能芯片贴膜以及使用此贴膜的半导体封装方法
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
TWI425068B (zh) * 2009-06-15 2014-02-01 Lg Chemical Ltd 晶片加工用的基材
JP2011054939A (ja) * 2009-08-07 2011-03-17 Nitto Denko Corp 半導体ウェハ保持保護用粘着シート及び半導体ウェハの裏面研削方法
JP5143196B2 (ja) * 2009-09-28 2013-02-13 日東電工株式会社 半導体装置用フィルム
JP5313837B2 (ja) * 2009-10-23 2013-10-09 日東電工株式会社 再剥離性粘着シート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056407A (ja) 2008-08-29 2010-03-11 Hitachi Chem Co Ltd ウエハ加工用テープ
JP2011054940A (ja) 2009-08-07 2011-03-17 Nitto Denko Corp 半導体ウェハ保持保護用粘着シート及び半導体ウェハの裏面研削方法

Also Published As

Publication number Publication date
KR20130066519A (ko) 2013-06-20
US8951843B2 (en) 2015-02-10
TW201341199A (zh) 2013-10-16
US20150104649A1 (en) 2015-04-16
US20130149842A1 (en) 2013-06-13
CN103165544A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
KR101999856B1 (ko) 적층 시트, 및 적층 시트를 이용한 반도체 장치의 제조 방법
KR101417205B1 (ko) 다이싱ㆍ다이 본드 필름
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
KR101370771B1 (ko) 다이싱·다이본드 필름
KR101420902B1 (ko) 다이싱ㆍ다이 본드 필름
TWI428419B (zh) Cut crystal sticky film
WO2010074060A1 (ja) 熱硬化型ダイボンドフィルム
KR101518533B1 (ko) 반도체 장치 제조용 필름 롤
JP2011174042A (ja) 半導体装置製造用フィルム及び半導体装置の製造方法
KR20160002714A (ko) 열경화성 수지 조성물 및 반도체 장치의 제조 방법
JP2010056544A (ja) ダイシング・ダイボンドフィルム
JP2010062540A (ja) ダイシング・ダイボンドフィルム
JP5944155B2 (ja) 積層シート、及び、積層シートを用いた半導体装置の製造方法
CN104342047B (zh) 带有切割胶带的芯片接合薄膜以及半导体装置的制造方法
KR20130000343A (ko) 적층 필름 및 그 사용 방법
JP5911284B2 (ja) 積層シート、及び、積層シートを用いた半導体装置の製造方法
JP4614700B2 (ja) ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR20180116751A (ko) 다이싱 다이 본드 필름
JP6502026B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP4790073B2 (ja) ダイシング・ダイボンドフィルム
JP2009111431A (ja) ウェハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2010177699A (ja) ダイシング・ダイボンドフィルム
JP2017098309A (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant