CN104342047A - 带有切割胶带的芯片接合薄膜以及半导体装置的制造方法 - Google Patents

带有切割胶带的芯片接合薄膜以及半导体装置的制造方法 Download PDF

Info

Publication number
CN104342047A
CN104342047A CN201410360476.6A CN201410360476A CN104342047A CN 104342047 A CN104342047 A CN 104342047A CN 201410360476 A CN201410360476 A CN 201410360476A CN 104342047 A CN104342047 A CN 104342047A
Authority
CN
China
Prior art keywords
die bonding
bonding film
dicing tape
film
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410360476.6A
Other languages
English (en)
Other versions
CN104342047B (zh
Inventor
大西谦司
菅生悠树
宍户雄一郎
木村雄大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN104342047A publication Critical patent/CN104342047A/zh
Application granted granted Critical
Publication of CN104342047B publication Critical patent/CN104342047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本发明涉及带有切割胶带的芯片接合薄膜以及半导体装置的制造方法。本发明提供即使在高温下长时间热处理的条件下，也可以抑制在密封工序后在芯片接合薄膜与被粘物的边界处积聚气泡(空隙)，并且在冷藏输送、保存时也可以抑制薄膜产生裂纹、破裂、碎片的带有切割胶带的芯片接合薄膜。一种带有切割胶带的芯片接合薄膜，其具有切割胶带和芯片接合薄膜，所述芯片接合薄膜含有热塑性树脂(a)和25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，热固性树脂(b)为选自由环氧树脂和酚醛树脂组成的组中的一种以上，热固性树脂(b)相对于全部树脂成分的含量为1重量％以上且50重量％以下，所述芯片接合薄膜在170℃加热固化1小时后的、260℃下的储能弹性模量为0.05MPa以上。

Description

带有切割胶带的芯片接合薄膜以及半导体装置的制造方法
技术领域
本发明涉及带有切割胶带的芯片接合薄膜以及半导体装置的制造方法。
背景技术
以往，在半导体装置的制造过程中，在将半导体芯片固着到引线框或电极构件上时使用银浆。所述固着处理通过在引线框的芯片焊盘等上涂布浆状胶粘剂，在其上搭载半导体芯片并使浆状胶粘剂层固化来进行。
但是，浆料胶粘剂由于其粘度行为或劣化等而在涂布量或涂布形状等方面产生大的偏差。结果，形成的浆状胶粘剂厚度不均匀，因此半导体芯片的固着强度的可靠性差。即，浆状胶粘剂的涂布量不足时半导体芯片与电极构件之间的固着强度降低，在后续的引线接合工序中半导体芯片剥离。另一方面，浆状胶粘剂的涂布量过多时，浆状胶粘剂流延到半导体芯片上而产生特性不良，成品率或可靠性下降。这样的固着处理中的问题随着半导体芯片的大型化变得特别显著。因此，需要频繁地进行浆状胶粘剂的涂布量的控制，从而给作业性和生产率带来问题。
在该浆状胶粘剂的涂布工序中，有将浆状胶粘剂另行涂布到引线框或形成的芯片上的方法。但是，在该方法中，浆状胶粘剂层难以均匀化，另外浆状胶粘剂的涂布需要特殊装置或长时间。因此，公开了在切割工序中胶粘保持半导体芯片、并且提供安装工序中所需的芯片固着用的胶粘剂层的带有切割胶带的芯片接合薄膜(例如，参见下述专利文献1)。
这种带有切割胶带的芯片接合薄膜具有在切割胶带上层叠有胶粘剂层(芯片接合薄膜)的结构。另外，切割胶带具有在支撑基材上层叠有粘合剂层的结构。该带有切割胶带的芯片接合薄膜以下述方式使用。即，在利用芯片接合薄膜的保持下切割半导体晶片，然后将支撑基材拉伸而将半导体芯片与芯片接合薄膜一起剥离并各自回收。另外，通过芯片接合薄膜将半导体芯片胶粘固定到BT衬底或引线框等被粘物上。
现有技术文献
专利文献
专利文献1：日本特开昭60-57642号公报
发明内容
发明所要解决的问题
近年来，进行半导体芯片安装的多段化，因此具有引线接合工序或芯片接合薄膜的固化工序需要长时间的倾向。这些工序中将带有切割胶带的芯片接合薄膜在高温下长时间处理，在作为随后工序通过密封树脂进行密封工序时，有时成为在芯片接合薄膜与被粘物的边界积聚气泡(空隙)的状态。使用产生了这样的空隙的半导体装置进行作为半导体相关部件的可靠性评价而进行的耐湿回流焊接试验时，会导致在所述边界产生剥离，从而成为半导体装置的可靠性不能说是充分的状况。
另外，这样的芯片接合薄膜为热固性，因此需要在冷藏中进行输送、保存，但是此时存在芯片接合薄膜有可能产生裂纹、破裂、碎片，从而能够使用的薄膜减少的问题。
本发明鉴于前述问题而创立，其目的在于提供带有切割胶带的芯片接合薄膜以及使用该带有切割胶带的芯片接合薄膜的半导体装置的制造方法。所述带有切割胶带的芯片接合薄膜即使在高温下长时间热处理的条件下，也可以抑制在密封工序后在芯片接合薄膜与被粘物的边界处积聚气泡(空隙)，并且在冷藏输送、保存时也可以抑制薄膜产生裂纹、破裂、碎片。
用于解决问题的手段
本申请发明人等为了解决前述现有的问题对带有切割胶带的芯片接合薄膜进行了研究。结果发现，通过使芯片接合薄膜中含有热塑性树脂以及具有特定粘度的热固性树脂，即使在高温下长时间热处理的条件下，也可以抑制在密封工序后在芯片接合薄膜与被粘物的边界处积聚气泡(空隙)，并且在冷藏输送、保存时也可以抑制薄膜产生裂纹、破裂、碎片，从而完成了本发明。
即，本发明的带有切割胶带的芯片接合薄膜，其具有在基材上层叠有粘合剂层的切割胶带和层叠在所述粘合剂层上的芯片接合薄膜，其特征在于，
所述芯片接合薄膜含有热塑性树脂(a)和25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，
所述热固性树脂(b)为选自由环氧树脂和酚醛树脂组成的组中的一种以上，
所述热固性树脂(b)相对于全部树脂成分的含量为1重量％以上且50重量％以下，
所述芯片接合薄膜在170℃加热固化1小时后的、260℃下的储能弹性模量为0.05MPa以上。
根据前述构成，芯片接合薄膜含有相对于全部树脂成分1重量％以上且50重量％以下25℃下的粘度为0.1～50Pa·s的热固性树脂(b)。所述芯片接合薄膜含有相对于全部树脂成分1重量％以上25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，因此即使在高温下长时间热处理的条件下，也可以适度地抑制反应，可以抑制在密封工序后在芯片接合薄膜与被粘物的边界处积聚气泡(空隙)。
另外，所述芯片接合薄膜含有相对于全部树脂成分1重量％以上25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，因此即使在冷藏输送、保存时也可以抑制薄膜产生裂纹、破裂、碎片。另一方面，含有相对于全部树脂成分50重量％以下所述热固性树脂(b)，因此可以抑制过度的粘性，可以改善拾取性。
另外，所述芯片接合薄膜在170℃加热固化1小时后的、260℃下的储能弹性模量为0.05MPa以上，因此可以改善耐湿回流焊接试验中的可靠性。
可见，根据前述构成，所述芯片接合薄膜含有热塑性树脂(a)和25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，所述热固性树脂(b)为选自由环氧树脂和酚醛树脂组成的组中的一种以上，所述热固性树脂(b)相对于全部树脂成分的含量为1重量％以上且50重量％以下，所述芯片接合薄膜在170℃加热固化1小时后的、260℃下的储能弹性模量为0.05MPa以上，因此即使在高温下长时间热处理的条件下，也可以抑制在密封工序后在芯片接合薄膜与被粘物的边界处积聚气泡(空隙)，可以改善耐湿回流焊接试验中的可靠性，并且即使在冷藏输送、保存时也可以抑制薄膜产生裂纹、破裂、碎片。
前述构成中，所述热塑性树脂(a)优选为含有官能团的丙烯酸类共聚物。所述热塑性树脂(a)为含有官能团的丙烯酸类共聚物时，在热固化时进行该官能团与热固性树脂(b)之间的交联。结果，低分子量成分被交联，结果可以进一步改善耐湿回流焊接试验中的可靠性。
在前述构成中，所述热固性树脂(b)优选为由下述化学式(1)表示的热固性树脂，
式(1)中，n为0～10的整数，R1各自独立地表示烯丙基或H，且至少一个R1为烯丙基，m为1～3的整数。
所述热固性树脂(b)为由上述化学式(1)表示的热固性树脂时，具有烯丙基，因此由于烯丙基的体积大而可以抑制热固化反应的进行速度。结果，可以抑制在输送、保存时进行固化反应。
在前述构成中，所述芯片接合薄膜的5℃下的断裂伸长率优选为10％以上。所述芯片接合薄膜的5℃下的断裂伸长率为10％以上时，即使在冷藏输送、保存时也可以进一步抑制薄膜产生裂纹、破裂、碎片。
在前述构成中，所述粘合剂层优选包含含有丙烯酸2-乙基己酯作为构成单元的丙烯酸类聚合物。本发明中，芯片接合薄膜含有25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，因此有可能粘合剂层与芯片接合薄膜过度粘附。但是，所述粘合剂层包含含有丙烯酸2-乙基己酯作为构成单元的丙烯酸类聚合物时，可以改善从芯片接合薄膜的剥离性。
另外，本发明的半导体装置的制造方法，其特征在于，包括如下工序：
将前述的带有切割胶带的芯片接合薄膜的芯片接合薄膜与半导体晶片的背面贴合的贴合工序，
将所述半导体晶片与所述带有切割胶带的芯片接合薄膜一起切割而形成芯片状的半导体元件的切割工序，
将所述半导体元件与所述芯片接合薄膜一起从所述带有切割胶带的芯片接合薄膜上拾取的拾取工序，
通过所述芯片接合薄膜将所述半导体元件芯片接合到被粘物上的芯片接合工序，
对所述半导体元件进行引线接合的引线接合工序，和
将所述半导体元件密封的工序。
根据前述构成，所述芯片接合薄膜含有热塑性树脂(a)和25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，所述热固性树脂(b)为选自由环氧树脂和酚醛树脂组成的组中的一种以上，所述热固性树脂(b)相对于全部树脂成分的含量为1重量％以上且50重量％以下，所述芯片接合薄膜在170℃加热固化1小时后的、260℃下的储能弹性模量为0.05MPa以上，因此即使在高温下长时间热处理的条件下，也可以抑制在密封工序后在芯片接合薄膜与被粘物的边界处积聚气泡(空隙)，可以改善耐湿回流焊接试验中的可靠性，并且即使在冷藏输送、保存时也可以抑制薄膜产生裂纹、破裂、碎片。
发明效果
根据本发明的带有切割胶带的芯片接合薄膜以及半导体装置的制造方法，即使在高温下长时间热处理的条件下，也可以抑制在密封工序后在芯片接合薄膜与被粘物的边界处积聚气泡(空隙)，可以改善耐湿回流焊接试验中的可靠性，并且即使在冷藏输送、保存时也可以抑制薄膜产生裂纹、破裂、碎片。
附图说明
图1是表示本发明的一个实施方式的带有切割胶带的芯片接合薄膜的剖视示意图。
图2是表示上述实施方式的另一个带有切割胶带的芯片接合薄膜的剖视示意图。
图3是表示通过所述带有切割胶带的芯片接合薄膜中的芯片接合薄膜安装半导体芯片的例子的剖视示意图。
图4是表示通过所述带有切割胶带的芯片接合薄膜中的芯片接合薄膜三维安装半导体芯片的例子的剖视示意图。
图5是表示使用所述带有切割胶带的芯片接合薄膜，通过间隔物(spacer)利用芯片接合薄膜三维安装两个半导体芯片的例子的剖视示意图。
附图标记
1  基材
2  粘合剂层
3、3’、13、21 芯片接合薄膜
4  半导体晶片
5  半导体芯片
6  被粘物
7  接合线
8  密封树脂
9  间隔物
10、11 带有切割胶带的芯片接合薄膜
15 半导体芯片
具体实施方式
本实施方式的带有切割胶带的芯片接合薄膜10具有在切割胶带上层叠有芯片接合薄膜3的结构(参见图1)。所述切割胶带具有在基材1上层叠有粘合剂层2的结构。芯片接合薄膜3层叠在切割胶带的粘合剂层2上。
<芯片接合薄膜>
芯片接合薄膜3含有热塑性树脂(a)和25℃下的粘度为0.1～50Pa·s的热固性树脂(b)。芯片接合薄膜3在170℃加热固化1小时后的、260℃下的储能弹性模量为0.05MPa以上，优选为0.07MPa以上。另外，芯片接合薄膜3在170℃加热固化1小时后的、260℃下的储能弹性模量没有特别限制，例如为2000MPa以下。芯片接合薄膜3在170℃加热固化1小时后的、260℃下的储能弹性模量为0.05MPa以上，因此可以改善耐湿回流焊接试验中的可靠性。
(热塑性树脂(a))
作为所述热塑性树脂(a)，可以列举：天然橡胶、丁基橡胶、异戊二烯橡胶、氯丁橡胶、含有官能团的丙烯酸类共聚物、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯树脂、聚碳酸酯树脂、热塑性聚酰亚胺树脂、尼龙6、尼龙6,6等聚酰胺树脂、苯氧基树脂、丙烯酸类树脂、PET或PBT等饱和聚酯树脂、聚酰胺酰亚胺树脂或者含氟树脂等。这些热塑性树脂可以单独使用或者两种以上组合使用。这些热塑性树脂中，特别优选含有官能团的丙烯酸类共聚物。热固化时，该官能团与热固性树脂(b)之间进行交联。结果，低分子量成分被交联，结果可以改善耐湿回流焊接试验中的可靠性。
作为所述含有官能团的丙烯酸类共聚物，只要是具有官能团的丙烯酸类共聚物则没有特别限制。作为所述官能团，可以列举缩水甘油基、羧基、羟基等。向含有官能团的丙烯酸类共聚物中引入所述官能团的方法没有特别限制，可以通过将含有官能团的单体与其它单体成分共聚而引入，也可以通过在制备丙烯酸类单体的共聚物后使该共聚物与具有所述官能团的化合物反应而引入。考虑到含有官能团的丙烯酸类共聚物的制备的容易性等，优选通过含有官能团的单体与其它单体的共聚而引入。作为含有官能团的单体，可以优选使用具有所述官能团并且具有可共聚的烯属不饱和键的单体，可以列举例如：丙烯酸缩水甘油酯、甲基丙烯酸缩水甘油酯、丙烯酸、丙烯酸羟基乙酯等。作为含有官能团的共聚物中含有官能团的单体的含量，可以考虑目标的含有官能团的丙烯酸类共聚物的玻璃化转变温度(Tg)等而确定。
作为构成所述含有官能团的丙烯酸类共聚物的其它单体，可以列举例如：丙烯酸甲酯、丙烯酸乙酯、丙烯酸丙酯、丙烯酸丁酯、丙烯酸戊酯、丙烯酸己酯等具有碳原子数1～8的烷基的丙烯酸烷基酯、甲基丙烯酸甲酯、甲基丙烯酸乙酯、甲基丙烯酸丙酯、甲基丙烯酸丁酯、甲基丙烯酸戊酯、甲基丙烯酸己酯等具有碳原子数1～8的烷基的甲基丙烯酸烷基酯、丙烯腈、苯乙烯、丙烯酸、甲基丙烯酸、丙烯酸羧基乙酯、丙烯酸羧基戊酯、衣康酸、马来酸、富马酸或巴豆酸等各种含羧基单体、马来酸酐或衣康酸酐等各种酸酐单体、(甲基)丙烯酸2-羟基乙酯、(甲基)丙烯酸2-羟基丙酯、(甲基)丙烯酸4-羟基丁酯、(甲基)丙烯酸6-羟基己酯、(甲基)丙烯酸8-羟基辛酯、(甲基)丙烯酸10-羟基癸酯、(甲基)丙烯酸12-羟基月桂酯或(甲基)丙烯酸(4-羟甲基环己基)甲酯等各种含羟基单体、苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺基丙酯或(甲基)丙烯酰氧基萘磺酸等各种含磺酸基单体、或者丙烯酰磷酸2-羟基乙酯等各种含磷酸基单体等。这些其它单体可以使用一种或者两种以上组合使用。前述其它单体中，优选包含丙烯酸乙酯、甲基丙烯酸乙酯、丙烯酸丁酯、甲基丙烯酸丁酯、丙烯腈中的至少一种。混合比率优选考虑共聚物的玻璃化转变温度(Tg)等进行调节。
所述含有官能团的丙烯酸类共聚物的玻璃化转变温度(Tg)只要可以得到芯片接合薄膜与硅晶片之间的适度的胶粘性则没有特别限制，优选为-30℃以上且40℃以下，更优选为-20℃以上且30℃以下。玻璃化转变温度低于-30℃时，有时所述含有官能团的丙烯酸类共聚物在常温下产生粘性，从而难以操作。另一方面，玻璃化转变温度超过40℃时，有可能对硅晶片的胶粘力下降。
(热固性树脂(b))
所述热固性树脂(b)的25℃下的粘度为0.1～50Pa·s，更优选为0.5～40Pa·s。另外，所述热固性树脂(b)相对于全部树脂成分(芯片接合薄膜的全部树脂成分)的含量为1重量％以上且50重量％以下，优选为1重量％以上且40重量％以下。芯片接合薄膜3含有相对于全部树脂成分1重量％以上的25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，因此即使在冷藏输送、保存时也可以抑制薄膜产生裂纹、破裂、碎片。另一方面，含有相对于全部树脂成分50重量％以下的所述热固性树脂(b)，可以抑制过度的粘性，可以改善拾取性。
所述热固性树脂(b)优选为选自由环氧树脂和酚醛树脂组成的组中的一种以上，作为所述热塑性树脂(a)、特别是所述含有官能团的丙烯酸类共聚物的固化剂起作用。
作为所述热固性树脂(b)，可以列举例如：液态苯酚酚醛清漆树脂、液态环氧树脂、液态异氰酸酯树脂等，其中，优选液态酚醛树脂、液态环氧树脂，特别优选液态酚醛树脂。这些树脂可以单独使用或者两种以上组合使用。另外，液态是指25℃下的粘度在前述范围内。
所述热固性树脂(b)中，优选由下述化学式(1)表示的热固性树脂。
式(1)中，n为0～10的整数，R1各自独立地表示烯丙基或H，且至少一个R1为烯丙基，m为1～3的整数。
所述R1中的烯丙基的个数与H的个数的比例，从可以适度地将粘度调节至所需的范围内的观点考虑，以(烯丙基的个数)：(H的个数)表示，优选为1：3。
另外，所述热固性树脂(b)的重均分子量优选为100以上且5000以下，更优选为200以上且3000以下。通过将所述热固性树脂(b)的重均分子量调节为100以上且5000以下，可以与其它材料相容性良好地进行分散。另外，可以防止转移到切割胶带。另外，重均分子量是指利用GPC(凝胶渗透色谱法)进行测定，并通过聚苯乙烯换算而计算的值。
所述热固性树脂(b)为由上述化学式(1)表示的热固性树脂时，具有烯丙基，因此由于烯丙基的体积大而抑制热固化反应的进行速度。结果，可以抑制芯片接合薄膜3在输送、保存时进行固化反应。
作为所述热固性树脂(b)的具体制品，可以列举明和化成公司制造的MEH-8000-4L、MEH-8000H、MEH-8015、MEH-8005、群荣化学工业公司制造的XPL-4437E等。
芯片接合薄膜3中根据需要可以适当配合无机填充剂、添加剂。作为所述无机填充剂(无机填料)，可以列举例如：二氧化硅、氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氮化铝、硼酸铝晶须、氧化铝、氧化锌、氮化硼、结晶二氧化硅、非晶二氧化硅等。这些物质可以单独使用或者两种以上组合使用。其中，从提高热传导性的观点考虑，优选氧化铝、氮化铝、氧化铝、氧化锌、氮化硼、结晶二氧化硅、非晶二氧化硅等。所述无机填充剂的配合量相对于树脂成分100重量份优选设定为0～95重量份。特别优选为0～90重量份。芯片接合薄膜3中含有无机填充剂时，可以控制吸湿性。
作为所述添加剂，可以列举例如：阻燃剂、染料、硅烷偶联剂或离子捕获剂等。作为所述阻燃剂，可以列举例如：三氧化二锑、五氧化二锑、溴化环氧树脂等。这些阻燃剂可以单独使用或者两种以上组合使用。作为所述硅烷偶联剂，可以列举例如：β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷等。这些化合物可以单独使用或者两种以上组合使用。作为所述离子捕获剂，可以列举例如：水滑石类、氢氧化铋等。这些离子捕获剂可以单独使用或者两种以上组合使用。
芯片接合薄膜3的5℃下的断裂伸长率优选为10％以上，更优选为15％以上。芯片接合薄膜3的5℃下的断裂伸长率为10％以上时，可以进一步抑制在冷藏输送、保存时薄膜产生裂纹、破裂、碎片。另外，从操作性的观点考虑，所述芯片接合薄膜3的5℃下的断裂伸长率优选为1500％以下，更优选为1000％以下。
另外，芯片接合薄膜3的5℃的断裂伸长率与25℃的断裂伸长率之差优选小于1000％，更优选小于800％。所述断裂伸长率之差在前述数值范围内时，可以抑制由温度变化造成芯片接合薄膜的褶皱。
另外，芯片接合薄膜的5℃的断裂伸长率以及25℃的断裂伸长率的测定可以通过实施例记载的方法。
芯片接合薄膜3的厚度(层叠体的情况下为总厚度)没有特别限制，例如为约3μm～约200μm，优选约5μm～约150μm。
另外，芯片接合薄膜3优选由隔片保护(未图示)。隔片具有在供给实际应用之前作为保护芯片接合薄膜的保护材料的功能。另外，隔片还可以作为将芯片接合薄膜3、3’转印到切割胶带时的支撑基材使用。隔片在将工件粘贴到芯片接合薄膜上时剥离。作为隔片，可以使用聚对苯二甲酸乙二醇酯(PET)、聚乙烯、聚丙烯或者利用含氟型剥离剂、长链烷基丙烯酸酯类剥离剂等剥离剂进行了表面涂布的塑料薄膜或纸等。
另外，作为本发明的带有切割胶带的芯片接合薄膜，除了图1所示的芯片接合薄膜3以外，也可以如图2所示，为仅在半导体晶片粘贴部分层叠有芯片接合薄膜3’的带有切割胶带的芯片接合薄膜11的构成。
<切割胶带>
构成带有切割胶带的芯片接合薄膜10、11的切割胶带具有在基材1上层叠有粘合剂层2的结构。以下，以基材和粘合剂层的顺序进行说明。
(基材)
所述基材1可以使用具有紫外线透过性的基材，其作为带有切割胶带的芯片接合薄膜10、11的强度母体。可以列举例如：低密度聚乙烯、线性聚乙烯、中密度聚乙烯、高密度聚乙烯、超低密度聚乙烯、无规共聚聚丙烯、嵌段共聚聚丙烯、均聚丙烯、聚丁烯、聚甲基戊烯等聚烯烃、乙烯-乙酸乙烯酯共聚物、离聚物树脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(无规、交替)共聚物、乙烯-丁烯共聚物、乙烯-己烯共聚物、聚氨酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚碳酸酯、聚酰亚胺、聚醚醚酮、聚酰亚胺、聚醚酰亚胺、聚酰胺、全芳族聚酰胺、聚苯硫醚、芳族聚酰胺(纸)、玻璃、玻璃布、含氟树脂、聚氯乙烯、聚偏二氯乙烯、纤维素类树脂、聚硅氧烷树脂、金属(箔)、纸等。
作为基材1的材料，可以列举前述树脂的交联物等聚合物。所述塑料薄膜可以不拉伸而使用，也可以根据需要进行单轴或双轴拉伸处理后使用。利用通过拉伸处理等而赋予了热收缩性的树脂片，通过在切割后使该基材1热收缩，可以减小粘合剂层2与芯片接合薄膜3、3’的胶粘面积，从而可以容易地回收半导体芯片(半导体元件)。
为了提高与邻接层的密合性、保持性等，基材1的表面可以实施惯用的表面处理，例如，铬酸处理、暴露于臭氧、暴露于火焰、暴露于高压电击、电离辐射处理等化学或物理处理、利用底涂剂(例如后述的粘合物质)的涂布处理。所述基材1可以适当选择使用同种或不同种类的材料，根据需要也可以使用将数种材料共混而得到的材料。
基材1的厚度没有特别限制，可以适当确定，一般为约5μm～约200μm。
作为粘合剂层2的形成中使用的粘合剂，没有特别限制，可以使用例如：丙烯酸类粘合剂、橡胶类粘合剂等一般的压敏胶粘剂。作为所述压敏胶粘剂，从半导体晶片或玻璃等忌避污染的电子部件的利用超纯水或醇等有机溶剂的清洁洗涤性等的观点考虑，优选以丙烯酸类聚合物作为基础聚合物的丙烯酸类粘合剂。
作为所述丙烯酸类聚合物，可以列举例如：使用(甲基)丙烯酸烷基酯(例如，甲酯、乙酯、丙酯、异丙酯、丁酯、异丁酯、仲丁酯、叔丁酯、戊酯、异戊酯、己酯、庚酯、辛酯、2-乙基己酯、异辛酯、壬酯、癸酯、异癸酯、十一烷酯、十二烷酯、十三烷酯、十四烷酯、十六烷酯、十八烷酯、二十烷酯等烷基的碳原子数1～30、特别是碳原子数4～18的直链或支链烷基酯等)和(甲基)丙烯酸环烷酯(例如，环戊酯、环己酯等)的一种或两种以上作为单体成分的丙烯酸类聚合物等。其中，优选含有丙烯酸2-乙基己酯作为构成单元。粘合剂层2包含含有丙烯酸2-乙基己酯作为构成单元的丙烯酸类聚合物时，可以改善从芯片接合薄膜3的剥离性。另外，(甲基)丙烯酸酯表示丙烯酸酯和/或甲基丙烯酸酯，本发明的(甲基)全部表示相同的含义。
为了改善凝聚力、耐热性等，所述丙烯酸类聚合物根据需要可以含有与能够与所述(甲基)丙烯酸烷基酯或环烷酯共聚的其它单体成分对应的单元。作为这样的单体成分，可以列举例如：丙烯酸、甲基丙烯酸、(甲基)丙烯酸羧基乙酯、(甲基)丙烯酸羧基戊酯、衣康酸、马来酸、富马酸、巴豆酸等含羧基单体；马来酸酐、衣康酸酐等酸酐单体；(甲基)丙烯酸2-羟基乙酯、(甲基)丙烯酸2-羟基丙酯、(甲基)丙烯酸4-羟基丁酯、(甲基)丙烯酸6-羟基己酯、(甲基)丙烯酸8-羟基辛酯、(甲基)丙烯酸10-羟基癸酯、(甲基)丙烯酸12-羟基月桂酯、(甲基)丙烯酸(4-羟甲基环己基)甲酯等含羟基单体；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯酰胺基-2-甲基丙磺酸、(甲基)丙烯酰胺基丙磺酸、(甲基)丙烯酸磺基丙酯、(甲基)丙烯酰氧基萘磺酸等含磺酸基单体；丙烯酰磷酸2-羟基乙酯等含磷酸基单体；丙烯酰胺、丙烯腈等。这些可共聚单体成分可以使用一种或两种以上。这些可共聚单体的使用量优选为全部单体成分的40重量％以下。
另外，为了进行交联，所述丙烯酸类聚合物根据需要还可以含有多官能单体等作为共聚用单体成分。作为这样的多官能单体，可以列举例如：己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、环氧(甲基)丙烯酸酯、聚酯(甲基)丙烯酸酯、氨基甲酸酯(甲基)丙烯酸酯等。这些多官能单体可以使用一种或两种以上。从粘合特性等观点考虑，多官能单体的使用量优选为全部单体成分的30重量％以下。
所述丙烯酸类聚合物可以通过将单一单体或两种以上单体的混合物聚合而得到。聚合可以通过溶液聚合、乳液聚合、本体聚合、悬浮聚合等任意方式进行。从防止对洁净被粘物的污染等观点考虑，优选低分子量物质的含量少。从该观点考虑，丙烯酸类聚合物的数均分子量优选为约30万以上，更优选为约40万～约300万。
另外，为了提高作为基础聚合物的丙烯酸类聚合物等的数均分子量，所述粘合剂中也可以适当采用外部交联剂。作为外部交联方法的具体手段，可以列举：添加多异氰酸酯化合物、环氧化合物、氮丙啶化合物、三聚氰胺类交联剂等所谓的交联剂并使其反应的方法。使用外部交联剂的情况下，其使用量根据与欲交联的基础聚合物的平衡以及作为粘合剂的使用用途适当确定。一般而言，相对于所述基础聚合物100重量份，优选配合约5重量份以下，更优选配合0.1～5重量份。另外，根据需要，在粘合剂中除了前述成分以外还可以使用现在有公知的各种增粘剂、抗老化剂等添加剂。
粘合剂层2可以由辐射固化型粘合剂形成。辐射固化型粘合剂通过紫外线等辐射的照射而使交联度增大，可以容易地降低其粘合力。例如，通过仅对图2所示的粘合剂层2的与工件粘贴部分对应的部分2a照射辐射，可以设置与其它部分2b之间的粘合力差。
另外，通过依照图2所示的芯片接合薄膜3’使辐射固化型粘合剂层2固化，可以容易地形成粘合力显著下降的所述部分2a。由于芯片接合薄膜3’粘贴在固化而粘合力下降的所述部分2a上，因此粘合剂层2的所述部分2a与芯片接合薄膜3’的界面具有在拾取时容易剥离的性质。另一方面，未照射辐射的部分具有充分的粘合力，形成所述部分2b。
如前所述，图1所示的带有切割胶带的芯片接合薄膜10的粘合剂层2中，由未固化的辐射固化型粘合剂形成的所述部分2b与芯片接合薄膜3粘合，可以确保切割时的保持力。这样，辐射固化型粘合剂可以以良好的胶粘-剥离平衡支撑用于将芯片状工件(半导体芯片等)固着到衬底等被粘物上的芯片接合薄膜3。图2所示的带有切割胶带的芯片接合薄膜11的粘合剂层2中，所述部分2b能够将贴片环(wafer ring)固定。
辐射固化型粘合剂可以没有特别限制地使用具有碳-碳双键等辐射固化性官能团，并且显示粘合性的粘合剂。作为辐射固化型粘合剂，可以例示例如：在前述丙烯酸类粘合剂、橡胶类粘合剂等一般的压敏粘合剂中配合有辐射固化性单体成分或低聚物成分的添加型辐射固化型粘合剂。
作为配合的辐射固化性单体成分，可以列举例如：氨基甲酸酯低聚物、氨基甲酸酯(甲基)丙烯酸酯、三羟甲基丙烷三(甲基)丙烯酸酯、四羟甲基甲烷四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇单羟基五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯等。另外，辐射固化性低聚物成分可以列举聚氨酯类、聚醚类、聚酯类、聚碳酸酯类、聚丁二烯类等各种低聚物，其分子量在约100～约30000的范围内是适当的。辐射固化性单体成分或低聚物成分的配合量可以根据所述粘合剂层的种类适当确定能够降低粘合剂层的粘合力的量。一般而言，相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份，例如为约5重量份～约500重量份，优选为约40重量份～约150重量份。
另外，作为辐射固化型粘合剂，除了前面说明的添加型辐射固化型粘合剂以外，还可以列举使用在聚合物侧链或主链中或者主链末端具有碳-碳双键的聚合物作为基础聚合物的内在型辐射固化型粘合剂。内在型辐射固化型粘合剂无需含有或者不大量含有作为低分子量成分的低聚物成分等，因此低聚物成分等不会随时间推移在粘合剂中移动，可以形成稳定的层结构的粘合剂层，因此优选。
所述具有碳-碳双键的基础聚合物，可以没有特别限制地使用具有碳-碳双键并且具有粘合性的聚合物。作为这样的基础聚合物，优选以丙烯酸类聚合物作为基本骨架的聚合物。作为丙烯酸类聚合物的基本骨架，可以列举前面例示的丙烯酸类聚合物。
向所述丙烯酸类聚合物中引入碳-碳双键的方法没有特别限制，可以采用各种方法，将碳-碳双键引入聚合物侧链在分子设计上是容易的。可以列举例如：预先在丙烯酸类聚合物中共聚具有官能团的单体后，使具有能够与该官能团反应的官能团和碳-碳双键的化合物在保持碳-碳双键的辐射固化性的情况下进行缩合或加成反应的方法。
作为这些官能团的组合例，可以列举例如：羧基与环氧基、羧基与氮丙啶基、羟基与异氰酸酯基等。这些官能团的组合中，从容易跟踪反应的观点考虑，优选羟基与异氰酸酯基的组合。另外，如果是通过这些官能团的组合而生成所述具有碳-碳双键的丙烯酸类聚合物的组合，则官能团可以在丙烯酸类聚合物与所述化合物的任意一方上，在所述的优选组合中，优选丙烯酸类聚合物具有羟基、所述化合物具有异氰酸酯基的情况。此时，作为具有碳-碳双键的异氰酸酯化合物，可以列举例如：甲基丙烯酰异氰酸酯、2-甲基丙烯酰氧乙基异氰酸酯、间异丙烯基-α,α-二甲基苄基异氰酸酯等。另外，作为丙烯酸类聚合物，可以使用将前面例示的含羟基单体或2-羟基乙基乙烯基醚、4-羟基丁基乙烯基醚、二乙二醇单乙烯基醚的醚类化合物等共聚而得到的聚合物。
所述内在型辐射固化型粘合剂可以单独使用所述具有碳-碳双键的基础聚合物(特别是丙烯酸类聚合物)，也可以在不使特性劣化的范围内配合所述辐射固化性单体成分或低聚物成分。辐射固化性低聚物成分等相对于基础聚合物100重量份通常在30重量份的范围内，优选为0～10重量份的范围。
所述辐射固化型粘合剂中，在通过紫外线等固化时含有光聚合引发剂。作为光聚合引发剂，可以列举例如：4-(2-羟基乙氧基)苯基(2-羟基-2-丙基)甲酮、α-羟基-α,α’-二甲基苯乙酮、2-甲基-2-羟基苯丙酮、1-羟基环己基苯基甲酮等α-酮醇类化合物；甲氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮、2,2-二乙氧基苯乙酮、2-甲基-1-[4-(甲硫基)苯基]-2-吗啉基丙烷-1-酮等苯乙酮类化合物；苯偶姻乙醚、苯偶姻异丙醚、茴香偶姻甲醚等苯偶姻醚类化合物；联苯酰二甲基缩酮等缩酮类化合物；2-萘磺酰氯等芳香族磺酰氯类化合物；1-苯基-1,2-丙烷二酮-2-(O-乙氧基羰基)肟等光活性肟类化合物；二苯甲酮、苯甲酰苯甲酸、3,3’-二甲基-4-甲氧基二苯甲酮等二苯甲酮类化合物；噻吨酮、2-氯噻吨酮、2-甲基噻吨酮、2,4-二甲基噻吨酮、异丙基噻吨酮、2,4-二氯噻吨酮、2,4-二乙基噻吨酮、2,4-二异丙基噻吨酮等噻吨酮类化合物；樟脑醌；卤代酮；酰基氧化膦；酰基膦酸酯等。光聚合引发剂的配合量相对于构成粘合剂的丙烯酸类聚合物等基础聚合物100重量份，例如为约0.05重量份～约20重量份。
另外，作为辐射固化型粘合剂，可以列举例如：日本特开昭60-196956号公报中公开的、含有具有2个以上不饱和键的可加成聚合化合物、具有环氧基的烷氧基硅烷等可光聚合化合物、和羰基化合物、有机硫化合物、过氧化物、胺、盐类化合物等光聚合引发剂的橡胶类粘合剂或丙烯酸类粘合剂等。
通过辐射固化型粘合剂形成粘合剂2的情况下，可以对粘合剂层2的一部分进行辐射照射使得粘合剂层2中的所述部分2a的粘合力<其它部分2b的粘合力。
作为在所述粘合剂层2中形成所述部分2a的方法，可以列举：在支撑基材1上形成辐射固化型粘合剂层2后，对所述部分2a局部地照射辐射使其固化的方法。局部的辐射照射可以通过形成有与工件粘贴部分3a以外的部分3b等对应的图案的光掩模来进行。另外，可以列举点状照射紫外线进行固化的方法等。辐射固化型粘合剂层2的形成可以通过将设置在隔片上的辐射固化型粘合剂层转印到支撑基材1上来进行。局部的辐射固化也可以对设置在隔片上的辐射固化型粘合剂层2进行。
另外，通过辐射固化型粘合剂形成粘合剂层2的情况下，可以使用对支撑基材1的至少单面的、与工件粘贴部分3a对应的部分以外的部分的全部或局部进行遮光的基材，在该基材上形成辐射固化型粘合剂层2后进行辐射照射，使与工件粘贴部分3a对应的部分固化，从而形成粘合力下降的所述部分2a。作为遮光材料，可以通过在支撑薄膜上印刷或蒸镀能够成为光掩模的材料来制作。通过所述制造方法，可以有效地制造本发明的带有切割胶带的芯片接合薄膜10。
另外，辐射照射时因氧而产生造成固化障碍时，优选利用任意方法从辐射固化型粘合剂层2的表面隔绝氧(空气)。可以列举例如：用隔片将所述粘合剂层2的表面覆盖的方法或者在氮气氛围中进行紫外线等辐射的照射的方法等。
粘合剂层2的厚度没有特别限制，从兼顾防止芯片切割面的缺损和胶粘层的固定保持等观点考虑，优选为约1μm～约50μm。优选2μm～30μm、更优选5μm～25μm。
(带有切割胶带的芯片接合薄膜的制造方法)
本实施方式的带有切割胶带的芯片接合薄膜10、11例如可以通过分别制作切割胶带以及芯片接合薄膜，最后将它们贴合来制作。具体而言，可以按照以下的步骤制作。
首先，基材1可以通过现有公知的制膜方法制膜。作为该制膜方法，可以例示例如：压延制膜法、有机溶剂中的浇注法、密闭体系中的吹胀挤出法、T形模头挤出法、共挤出法、干式层压法等。
然后，制备粘合剂层形成用粘合剂组合物。粘合剂组合物中配合有如粘合剂层的项目中所说明的树脂或添加物。在基材1上涂布所制备的粘合剂组合物溶液而形成涂膜，然后在规定条件下将该涂膜干燥(根据需要加热交联)而形成粘合剂层2。作为涂布方法，没有特别限制，可以列举例如：辊涂、丝网涂布、凹版涂布等。另外，作为干燥条件，可以在例如：干燥温度80～150℃、干燥时间0.5～5分钟的范围内进行。另外，也可以在隔片上涂布粘合剂组合物而形成涂膜后，在所述干燥条件下将涂膜干燥来形成粘合剂层2。然后，将粘合剂层2与隔片一起贴合到基材1上。由此，制作具有基材1和粘合剂层2的切割胶带。另外，作为切割胶带，只要至少具备基材和粘合剂层即可，具有隔片等其它要素的情况下也称为切割胶带。
芯片接合薄膜3、3’例如以下述方式制作。首先，制作作为芯片接合薄膜3、3’的形成材料的胶粘剂组合物。该胶粘剂组合物中，如芯片接合薄膜的项目中所说明的，配合有热塑性树脂(a)、25℃下的粘度为0.1～50Pa·s的热固性树脂(b)、各种添加剂等。
然后，将制备的胶粘剂组合物涂布到基材隔片上使得达到规定厚度而形成涂膜，然后在规定条件下将该涂膜干燥，从而形成胶粘剂层。作为涂布方法，没有特别限制，可以列举例如：辊涂、丝网涂布、凹版涂布等。另外，作为干燥条件，例如可以在干燥温度70～160℃、干燥时间1～5分钟的范围内进行。另外，也可以将胶粘剂组合物涂布到隔片上形成涂膜后，在前述干燥条件下将涂膜干燥而形成胶粘剂层。然后，将胶粘剂层与隔片一起贴合到基材隔片上。另外，本发明中不仅包括芯片接合薄膜由胶粘剂层单独形成的情况，也包括由胶粘剂层和隔片等其它要素形成的情况。
接着，从芯片接合薄膜3、3’以及切割胶带上分别剥离隔片，并以胶粘剂层与粘合剂层为贴合面的方式将两者贴合。贴合例如可以通过压接来进行。此时，层压温度没有特别限制，优选例如30～50℃，更优选35～45℃。另外，线压没有特别限制，优选例如0.1～20kgf/cm，更优选1～10kgf/cm。然后，将胶粘剂层上的基材隔片剥离，得到本实施方式的带有切割胶带的芯片接合薄膜。
<半导体装置的制造方法>
以下，对于使用本实施方式的带有切割胶带的芯片接合薄膜10的半导体装置制造方法进行说明。
首先，如图1所示，将半导体晶片4压接到带有切割胶带的芯片接合薄膜10中的胶粘剂层3的半导体晶片粘贴部分3a上，将其胶粘保持而固定(贴合工序)。本工序在利用压接辊等挤压手段挤压的同时进行。
然后，进行半导体晶片4的切割。由此，将半导体晶片4切割为规定尺寸而形成单片，制作半导体芯片5(切割工序)。切割例如按照常规方法从半导体晶片4的电路面一侧进行。另外，本工序中，可以采用例如切入到带有切割胶带的芯片接合薄膜10的、称为全切割的切割方式等。本工序中使用的切割装置没有特别限制，可以采用现有公知的切割装置。另外，半导体晶片由带有切割胶带的芯片接合薄膜10胶粘固定，因此可以抑制芯片缺损或芯片飞散，并且可以抑制半导体晶片4的破损。
为了剥离由带有切割胶带的芯片接合薄膜10胶粘固定的半导体芯片，进行半导体芯片5的拾取(拾取工序)。拾取方法没有特别限制，可以采用现有公知的各种方法。可以列举例如：用针将各个半导体芯片5从带有切割胶带的芯片接合薄膜10一侧上推，并利用拾取装置拾取上推的半导体芯片5的方法等。
在此，粘合剂层2为紫外线固化型的情况下，在对该粘合剂层2照射紫外线后进行拾取。由此，粘合剂层2对胶粘剂层3a的粘合力下降，半导体芯片5的剥离变得容易。结果，可以进行拾取而不损伤半导体芯片。紫外线照射时的照射强度、照射时间等条件没有特别限制，可以根据需要适当设定。另外，作为紫外线照射时使用的光源，可以使用前述的光源。
然后，如图3所示，将通过切割而形成的半导体芯片5通过芯片接合薄膜3a芯片接合到被粘物6上(芯片接合工序)。作为被粘物6，可以列举引线框、TAB薄膜、衬底或者另外制作的半导体芯片等。被粘物6例如可以是容易变形的变形型被粘物，也可以是难以变形的非变形型被粘物(半导体晶片等)。
作为所述衬底，可以使用现有公知的衬底。另外，作为所述引线框，可以使用Cu引线框、42合金引线框等金属引线框或包含玻璃环氧、BT(双马来酰亚胺-三嗪)、聚酰亚胺等的有机衬底。但是，本发明不限于此，也包括可以安装半导体元件并与半导体元件电连接后使用的电路板。
芯片接合通过压接来进行。作为芯片接合的条件，没有特别限制，可以根据需要适当设定。具体而言，例如可以在芯片接合温度80～160℃、芯片接合压力5N～15N、芯片接合时间1～10秒的范围内进行。
接着，通过对芯片接合薄膜3a进行加热处理而使其热固化，将半导体芯片5与被粘物6胶粘。作为加热处理条件，优选温度在80～180℃的范围内，并且加热时间在0.1～24小时、优选0.1～4小时、更优选0.1～1小时的范围内。
然后，利用接合线7将被粘物6的端子部(内部引线)的末端与半导体芯片5上的电极焊盘(未图示)电连接(引线接合工序)。作为所述接合线7，可以使用例如：金线、铝线或铜线等。进行引线接合时的温度在80～250℃、优选80～220℃的范围内进行。另外，其加热时间进行数秒～数分钟。线连接是在加热到所述温度范围内的状态下，通过组合使用超声波振动能和加压产生的压接能来进行。
另外，引线接合工序可以在不通过加热处理使芯片接合薄膜3热固化的情况下进行。此时，芯片接合薄膜3a的25℃下的剪切胶粘力对被粘物6优选为0.2MPa以上，更优选为0.2～10MPa。通过将所述剪切胶粘力调节为0.2MPa以上，即使在不使芯片接合薄膜3a热固化的情况下进行引线接合工序，也不会由于该工序中的超声波振动或加热而在芯片接合薄膜3a与半导体芯片5或被粘物6的胶粘面上产生剪切变形。即，半导体元件不会由于引线接合时的超声波振动而活动，由此，可以防止引线接合的成功率下降。
另外，未固化的芯片接合薄膜3a虽然进行引线接合工序但是不会完全热固化。另外，芯片接合薄膜3a的剪切胶粘力即使在80～250℃的温度范围内也需要为0.2MPa以上。这是因为：该温度范围内的剪切胶粘力低于0.2MPa时，有时半导体元件由于引线接合时的超声波振动而活动，不能进行引线接合，从而成品率下降。
接着，进行用密封树脂8将半导体芯片5密封的密封工序。本工序为了保护搭载在被粘物6上的半导体芯片5或接合线7而进行。本工序通过用模具将密封用树脂成形来进行。作为密封树脂8，可以使用例如环氧树脂。树脂密封时的加热温度通常在175℃下进行60～90秒，但是，本发明不限于此，例如，也可以在165～185℃下固化数分钟。由此，使密封树脂固化，并且即使在芯片接合薄膜3a未热固化的情况下，也使该芯片接合薄膜3a热固化。即，本发明中，即使在不进行后述的后固化工序的情况下，本工序中也可以通过使芯片接合薄膜3a热固化来进行胶粘，从而可以有助于减少制造工序数及缩短半导体装置的制造时间。
所述后固化工序中，使在前述密封工序中固化不充分的密封树脂8完全固化。即使在密封工序中芯片接合薄膜3a未完全热固化的情况下，在本工序中也可以与密封树脂8一起使芯片接合薄膜3a热固化，从而可以进行胶粘固定。本工序中的加热温度因密封树脂的种类而异，例如在165～185℃的范围内，加热时间为约0.5小时～约8小时。
另外，本发明的带有切割胶带的芯片接合薄膜也可以适合用于如图4所示将多个半导体芯片层叠进行三维安装的情况。图4是表示通过芯片接合薄膜三维安装半导体芯片的例子的剖视示意图。图4所示的三维安装的情况下，首先，将切割为与半导体芯片相同尺寸的至少一个芯片接合薄膜3a粘贴到被粘物6上，然后，通过芯片接合薄膜3a将半导体芯片5以其引线接合面为上侧的方式进行芯片接合。然后，避开半导体芯片5的电极焊盘部分粘贴芯片接合薄膜13。进而，将另一个半导体芯片15以其引线接合面为上侧的方式芯片接合到芯片接合薄膜13上。然后，通过将芯片接合薄膜3a、13加热使其热固化而胶粘固定，提高耐热强度。作为加热条件，与前述同样，优选温度在80～200℃的范围内，并且加热时间在0.1小时～24小时的范围内。
另外，本发明中可以不使芯片接合薄膜3a、13热固化而仅仅进行芯片接合。之后，也可以不经加热工序而进行引线接合，再用密封树脂将半导体芯片密封，并将该密封树脂后固化。
然后，进行引线接合工序。由此，用接合线7将半导体芯片5及另一个半导体芯片15中各自的电极焊盘与被粘物6电连接。另外，本工序可以在不经过芯片接合薄膜3a、13的加热工序的情况下实施。
接着，进行利用密封树脂8将半导体芯片5等密封的密封工序，并使密封树脂固化。与此同时，在未进行热固化的情况下，通过芯片接合薄膜3a的热固化将被粘物6与半导体芯片5之间胶粘固定。另外，通过芯片接合薄膜13的热固化将半导体芯片5与另一个半导体芯片15之间胶粘固定。另外，密封工序后，可以进行后固化工序。
即使在半导体芯片的三维安装的情况下，由于不进行芯片接合薄膜3a、13的利用加热的加热处理，因此实现了简化制造工序并且提高成品率。另外，被粘物6不发生翘曲，或者半导体芯片5及另一个半导体芯片15不产生裂纹，因此能够实现半导体元件的进一步薄型化。
另外，可以如图5所示进行通过芯片接合薄膜在半导体芯片间层叠间隔物的三维安装。图5是表示通过间隔物利用芯片接合薄膜三维安装两个半导体芯片的例子的剖视示意图。
图5所示的三维安装的情况下，首先，在被粘物6上依次层叠芯片接合薄膜3a、半导体芯片5和芯片接合薄膜21并进行芯片接合。进而，在芯片接合薄膜21上，依次层叠间隔物9、芯片接合薄膜21、芯片接合薄膜3a和半导体芯片5并进行芯片接合。之后，通过对芯片接合薄膜3a、21进行加热使其热固化而胶粘固定，提高耐热强度。作为加热条件，与前述同样，优选温度在80～200℃的范围内，并且加热时间在0.1小时～24小时的范围内。
另外，本发明中可以不使芯片接合薄膜3a、21热固化而仅仅进行芯片接合。之后，也可以不经加热工序而进行引线接合，再用密封树脂将半导体芯片密封，并将该密封树脂后固化。
然后，如图5所示，进行引线接合工序。由此，用接合线7将半导体芯片5中的电极焊盘与被粘物6电连接。另外，本工序可以在不经过芯片接合薄膜3a、21的加热工序的情况下实施。
接着，进行利用密封树脂8将半导体芯片5密封的密封工序，并使密封树脂8固化。并且，在芯片接合薄膜3a、21未固化的情况下，将它们热固化，由此，将被粘物6与半导体芯片5之间以及半导体芯片5与间隔物9之间胶粘固定。由此，得到半导体封装。密封工序优选仅将半导体芯片5一侧单面密封的一次密封法。为了保护粘贴在粘合片上的半导体芯片5而进行密封，作为其方法，代表性的是使用密封树脂8在模具中成形。此时，一般使用包含具有多个模腔的上模和下模的模具，同时进行密封工序。树脂密封时的加热温度例如优选在170～180℃的范围内。密封工序后，可以进行后固化工序。
另外，作为所述间隔物9没有特别限制，例如，可以使用现有公知的硅芯片、聚酰亚胺薄膜等。另外，可以使用芯材作为所述间隔物。作为芯材没有特别限制，可以使用现有公知的芯材。具体而言，可以使用薄膜(例如，聚酰亚胺薄膜、聚酯薄膜、聚对苯二甲酸乙二醇酯薄膜、聚萘二甲酸乙二醇酯薄膜、聚碳酸酯薄膜等)、用玻璃纤维或塑料制无纺纤维增强的树脂衬底、镜面硅晶片、硅衬底或玻璃被粘物。
(其它事项)
将半导体元件在所述被粘物上进行三维安装的情况下，在半导体元件的要形成电路的面侧形成缓冲涂膜。作为该缓冲涂膜，可以列举例如：氮化硅膜或包含聚酰亚胺树脂等耐热树脂的膜。
另外，半导体元件的三维安装时，各阶段中使用的芯片接合薄膜不限于由相同组成构成的芯片接合薄膜，可以根据制造条件、用途等适当变更。
另外，在前述实施方式中说明的层叠方法仅仅是例示，根据需要可以适当变更。例如，在参照图4说明的半导体装置的制造方法中，也可以通过参照图5说明的层叠方法层叠第三阶段以后的半导体元件。
另外，在前述实施方式中，对于在将多个半导体元件层叠到被粘物上后批量进行引线接合工序的方式进行了说明，但是，本发明不限于此。例如，也可以每当将半导体元件层叠到被粘物上时都进行引线接合工序。
实施例
以下，对本发明的优选实施例进行例示性地详细说明，但是，该实施例中记载的材料、配合量等只要没有特别限定的记载，则无意将本发明的范围仅限于此，其仅仅是说明例。另外，提到“份”是指“重量份”。
<切割胶带的制作>
在具有冷凝管、氮气引入管、温度计和搅拌装置的反应容器中加入丙烯酸2-乙基己酯(以下称为“2EHA”)82.1份、丙烯酸2-羟基乙酯(以下称为“HEA”)13.2份、过氧化苯甲酰0.2份以及甲苯67份，在氮气气流中在60℃下进行6小时聚合处理，得到丙烯酸类聚合物A。
在该丙烯酸类聚合物A中加入2-甲基丙烯酰氧乙基异氰酸酯(以下称为“MOI”)11份，在空气气流中在50℃下进行48小时加成反应处理，得到丙烯酸类聚合物A’。
然后，相对于丙烯酸类聚合物A’100份，添加多异氰酸酯化合物(商品名“コロネートL”，日本聚氨酯株式会社制造)8份以及光聚合引发剂(商品名“イルガキャア651”，汽巴特殊化学品公司制造)5份，制作粘合剂溶液。
将前述制备的粘合剂溶液涂布到PET剥离衬垫的实施了聚硅氧烷处理的面上，在120℃下加热交联2分钟，从而形成厚度10μm的粘合剂层。然后，在该粘合剂层面上贴合厚度100μm的聚烯烃薄膜。然后，在50℃保存24小时后，制作切割胶带A。
(实施例1)
将作为热塑性树脂(a)的含有缩水甘油基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-P3)100份、作为热固性树脂(b)的(明和化成株式公社制造，MEH-8000-4L)70份、环氧树脂(DIC制造，HP-4700)15份和球形二氧化硅(アドマテックス株式会社制，SO-25R)30份溶解到甲乙酮中并调节为浓度23.6重量％。另外，明和化成株式公社制造的MEH-8000-4L为在邻位具有烯丙基的热固性树脂。即，MEH-8000-4L相当于化学式(1)的R1中的烯丙基的个数与H的个数的比例(烯丙基的个数)：(H的个数)为1：3的情况。MEH-8000-4L的重均分子量为400。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜A。
将该芯片接合薄膜A转印到前述的切割胶带A中的粘合剂层侧，从而得到本实施例的带有切割胶带的芯片接合薄膜A。
(实施例2)
将作为热塑性树脂(a)的含有缩水甘油基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-P3)100份、作为热固性树脂(b)的(明和化成株式公社制造，MEH-8000H)30份、环氧树脂(DIC制造，HP-4700)10份和球形二氧化硅(アドマテックス株式会社制，SO-25R)150份溶解到甲乙酮中并调节为浓度23.6重量％。另外，明和化成株式公社制造的MEH-8000H为在邻位具有烯丙基的热固性树脂。即，MEH-8000H相当于化学式(1)的R1中的烯丙基的个数与H的个数的比例(烯丙基的个数)：(H的个数)为1：3的情况。MEH-8000H的重均分子量为510。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜B。
将该芯片接合薄膜B转印到前述的切割胶带A中的粘合剂层侧，从而得到本实施例的带有切割胶带的芯片接合薄膜B。
(实施例3)
将作为热塑性树脂(a)的含有缩水甘油基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-P3)100份和作为热固性树脂(b)的(明和化成株式公社制造，MEH-8000-4L)1.5份溶解到甲乙酮中并调节为浓度23.6重量％。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜C。
将该芯片接合薄膜C转印到前述的切割胶带A中的粘合剂层侧，从而得到本实施例的带有切割胶带的芯片接合薄膜C。
(实施例4)
将作为热塑性树脂(a)的含有羧基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-708-6)100份、作为热固性树脂(b)的(明和化成株式公社制造，MEH-8000-4L)1.5份和环氧树脂(DIC制造，HP-4700)1.5份溶解到甲乙酮中并调节为浓度23.6重量％。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜D。
将该芯片接合薄膜D转印到前述的切割胶带A中的粘合剂层侧，从而得到本实施例的带有切割胶带的芯片接合薄膜D。
(实施例5)
将作为热塑性树脂(a)的含有缩水甘油基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-P3)100份、作为热固性树脂(b)的(三菱化学株式公社制造，828XA)1.5份和环氧树脂(DIC制造，HP-4700)1.5份溶解到甲乙酮中并调节为浓度23.6重量％。另外，三菱化学株式公社制造的828XA为双酚A型环氧树脂。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜E。
将该芯片接合薄膜E转印到前述的切割胶带A中的粘合剂层侧，从而得到本实施例的带有切割胶带的芯片接合薄膜E。
(比较例1)
将作为热塑性树脂(a)的含有缩水甘油基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-P3)100份、作为热固性树脂(b)的(明和化成株式公社制造，HF-1M)1.5份溶解到甲乙酮中并调节为浓度23.6重量％。另外，明和化成株式公社制造的HF-1M为普通的固体的酚醛清漆型酚醛树脂。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜F。
将该芯片接合薄膜F转印到前述的切割胶带A中的粘合剂层侧，从而得到本比较例的带有切割胶带的芯片接合薄膜F。
(比较例2)
将作为热塑性树脂(a)的含有缩水甘油基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-P3)100份、作为热固性树脂(b)的(明和化成株式公社制造，HF-1M)90份和环氧树脂(DIC制造，HP-4700)90份溶解到甲乙酮中并调节为浓度23.6重量％。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜G。
将该芯片接合薄膜G转印到前述的切割胶带A中的粘合剂层侧，从而得到本比较例的带有切割胶带的芯片接合薄膜G。
(比较例3)
将作为热塑性树脂(a)的含有缩水甘油基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-P3)100份和作为热固性树脂(b)的(明和化成株式公社制造，MEH-8000-4L)1份溶解到甲乙酮中并调节为浓度23.6重量％。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜H。
将该芯片接合薄膜H转印到前述的切割胶带A中的粘合剂层侧，从而得到本比较例的带有切割胶带的芯片接合薄膜H。
(比较例4)
将作为热塑性树脂(a)的含有缩水甘油基的丙烯酸类共聚物(ナガセケムテックス株式会社制造，SG-P3)100份和作为热固性树脂(b)的(明和化成株式公社制造，MEH-8000-4L)120份溶解到甲乙酮中并调节为浓度23.6重量％。
将该胶粘剂组合物溶液涂布到作为剥离衬垫的、由经聚硅氧烷脱模处理后的厚度50μm的聚对苯二甲酸乙二醇酯薄膜构成的脱模处理薄膜上，然后在130℃干燥2分钟。由此，制作厚度25μm的芯片接合薄膜I。
将该芯片接合薄膜I转印到前述的切割胶带A中的粘合剂层侧，得到本比较例的带有切割胶带的芯片接合薄膜I。
(热固性树脂(b)的25℃下的粘度测定)
对于实施例、比较例中使用的热固性树脂(b)，使用粘度计(RE80U(东机产业株式会社制造))，使用1号转子进行测定。测定条件如下所述。结果如表1、表2所示。
测定时间：5分钟
转速：实施例1～4、比较例3以及比较例4为20rpm
实施例5为4rpm
(芯片接合薄膜的5℃下的断裂伸长率测定)
将实施例、比较例中制作的芯片接合薄膜制成厚200μm、宽10mm的条状。然后，使用拉伸试验机(テンシロン，岛津制作所公司制造)，在拉伸速度0.5mm/分钟，夹盘间距20mm的条件下进行测定。断裂伸长率由下式计算。结果如表1、表2所示。
断裂伸长率(％)＝(((断裂时的夹盘间长度(mm))-20)/20)×100
(储能弹性模量的测定)
将实施例、比较例中制作的芯片接合薄膜在170℃加热固化1小时。然后，制成厚200μm、宽10mm的条状。然后，使用固态粘弹性测定装置(RSA(III)、Rheometric Scientific公司制)，在频率1Hz、升温速度10℃/分钟的条件下测定-50～300℃下的储能弹性模量。将此时的260℃下的储能弹性模量示于表1、表2。
(密封工序后的气泡(空隙)消失性1)
将各实施例和比较例中得到的芯片接合薄膜在60℃下粘贴到9.5mm见方的镜面芯片上，并在温度120℃、压力0.1MPa、时间1秒的条件下接合到BGA衬底上。再利用干燥机在130℃下对其进行2小时热处理。然后，使用模压机(TOWAプレス公司制造，マニュアルプレスY-1)，在成形温度175℃、合模压力184kN、传递压力5kN、时间120秒、密封树脂GE-100(日东电工株式会社制造)的条件下进行密封工序。使用超声波映像装置(日立ファインテック公司制造，FS200II)观察密封工序后的空隙。使用二值化软件(WinRoof 5.6版本)计算在观察的图像中空隙所占的面积。将空隙所占的面积相对于芯片接合薄膜的表面积低于10％的情况评价为“○”、将10％以上且小于30％的情况评价为“△”、将30％以上的情况评价为“×”。结果如表1、表2所示。
(密封工序后的气泡(空隙)消失性2)
将各实施例和比较例中得到的芯片接合薄膜在60℃下粘贴到9.5mm见方的镜面芯片上，并在温度120℃、压力0.1MPa、时间1秒的条件下接合到BGA衬底上。再利用干燥机在170℃下对其进行1小时热处理。然后，使用模压机(TOWAプレス公司制造，マニュアルプレスY-1)，在成形温度175℃、合模压力184kN、传递压力5kN、时间120秒、密封树脂GE-100(日东电工株式会社制造)的条件下进行密封工序。使用超声波映像装置(日立ファインテック公司制造，FS200II)观察密封工序后的空隙。使用二值化软件(WinRoof 5.6版本)计算在观察的图像中空隙所占的面积。将空隙所占的面积相对于芯片接合薄膜的表面积低于10％的情况评价为“○”、将10％以上且小于30％的情况评价为“△”、将30％以上的情况评价为“×”。结果如表1、表2所示。
(耐湿回流焊接试验1)
将各实施例和比较例中得到的芯片接合薄膜在60℃下粘贴到9.5mm见方的镜面芯片上，并在温度120℃、压力0.1MPa、时间1秒的条件下接合到BGA衬底上。再利用干燥机在130℃下对其进行2小时热处理。然后，使用模压机(TOWAプレス公司制造，マニュアルプレスY-1)，在成形温度175℃、合模压力184kN、传递压力5kN、时间120秒、密封树脂GE-100(日东电工株式会社制造)的条件下进行密封工序。然后，进行175℃×5小时的热固化，在温度30℃、湿度60％RH、时间72小时的条件下进行吸湿操作，并使样品通过以保持260℃以上的温度10秒的方式进行温度设定的IR回流炉。对于9个镜面芯片，用超声波显微镜观察在芯片接合薄膜与衬底的界面处是否产生剥离，并计算产生剥离的比例。结果如表1、表2所示。
(耐湿回流焊接试验2)
将各实施例和比较例中得到的芯片接合薄膜在60℃下粘贴到9.5mm见方的镜面芯片上，并在温度120℃、压力0.1MPa、时间1秒的条件下接合到BGA衬底上。再利用干燥机在170℃下对其进行1小时热处理。然后，使用模压机(TOWAプレス公司制造，マニュアルプレスY-1)，在成形温度175℃、合模压力184kN、传递压力5kN、时间120秒、密封树脂GE-100(日东电工株式会社制造)的条件下进行密封工序。然后，进行175℃×5小时的热固化，在温度30℃、湿度60％RH、时间72小时的条件下进行吸湿操作，并使样品通过以保持260℃以上的温度10秒的方式进行温度设定的IR回流炉。对于9个镜面芯片，用超声波显微镜观察在芯片接合薄膜与衬底的界面处是否产生剥离，并计算产生剥离的比例。
(拾取性)
使用各实施例和比较列的带有切割胶带的芯片接合薄膜，以下述的要点实际进行半导体晶片的切割后进行拾取，并评价各带有切割胶带的芯片接合薄膜的性能。
对半导体晶片(直径8英寸、厚度0.6mm)进行背面研磨处理，使用厚度0.075mm的镜面晶片作为工件。背面研磨处理的条件如下述的<晶片磨削条件>所述。从带有切割胶带的芯片接合薄膜上剥离隔片后，在40℃下在该芯片接合薄膜上通过辊压接贴合镜面晶片，再进行切割。辊压接的条件如下述的<贴合条件>所述。另外，切割是进行全切割，得到10mm见方的芯片尺寸。切割的条件如下述的<切割条件>所述。
然后，对各带有切割胶带的芯片接合薄膜进行紫外线照射，进行将它们拉伸，使各芯片间达到规定间隔的扩张工序。紫外线照射的条件如下述的<紫外线的照射条件>所述。进而，从各带有切割胶带的芯片接合薄膜的基材一侧通过用针上推的方式拾取半导体芯片，进行拾取性评价。拾取条件如下述的<拾取条件>所述。评价中，连续地拾取100个半导体芯片，将成功率为100％的情况评价为○、将成功率小于100％的情况评价为×。结果如表1、表2所述。
<晶片磨削条件>
磨削装置：ディスコ公司制，DFG-8560
半导体晶片：8英寸直径(从厚度0.6mm背面磨削至0.075mm)
<贴合条件>
粘贴装置：日东精机制，MA-3000II
粘贴速度：10mm/分钟
粘贴压力：0.15MPa
粘贴时的平台温度：40℃
<切割条件>
切割装置：ディスコ公司制，DFD-6361
切割环：2-8-1(ディスコ公司制)
切割速度：80mm/秒
切割刀片：
Z1：ディスコ公司制2050HEDD
Z2：ディスコ公司制2050HEBB
切割刀片转速：
Z1：40000rpm
Z2：40000rpm
刀片高度：
Z1：0.170mm(取决于半导体晶片厚度(晶片厚度为75μm的情况下为0.170mm))
Z2：0.085mm
切割方式：A模式/阶段式切割
晶片芯片尺寸：10.0mm见方
<紫外线照射条件>
紫外线(UV)照射装置：日东精机(商品名，UM-810)
紫外线照射累积光量：300mJ/cm2
另外，紫外线照射从聚烯烃薄膜一侧进行。
<拾取条件>
SHINKAWA公司制造的SPA-300
拾取高度：350μm
针数：9
(冷藏评价)
使用各实施例和比较例的各芯片接合薄膜，以下述的要点进行冷藏评价。将切割为20cm见方的芯片接合薄膜在5℃的冰箱内置于铝板上，放置1小时后，将该薄膜折弯一半。确认此时是否产生薄膜的破裂、碎片，无破裂、碎片的情况评价为○，有破裂、碎片的情况评价为×。如表1、表2所示。
表1
表2

Claims (6)

1.一种带有切割胶带的芯片接合薄膜，其具有在基材上层叠有粘合剂层的切割胶带和层叠在所述粘合剂层上的芯片接合薄膜，其特征在于，
所述芯片接合薄膜含有热塑性树脂(a)和25℃下的粘度为0.1～50Pa·s的热固性树脂(b)，
所述热固性树脂(b)为选自由环氧树脂和酚醛树脂组成的组中的一种以上，
所述热固性树脂(b)相对于全部树脂成分的含量为1重量％以上且50重量％以下，
所述芯片接合薄膜在170℃加热固化1小时后的、260℃下的储能弹性模量为0.05MPa以上。
2.如权利要求1所述的带有切割胶带的芯片接合薄膜，其特征在于，
所述热塑性树脂(a)为含有官能团的丙烯酸类共聚物。
3.如权利要求1所述的带有切割胶带的芯片接合薄膜，其特征在于，
所述热固性树脂(b)为由下述化学式(1)表示的热固性树脂，
式(1)中，n为0～10的整数，R1各自独立地表示烯丙基或H，且至少一个R1为烯丙基，m为1～3的整数。
4.如权利要求1所述的带有切割胶带的芯片接合薄膜，其特征在于，
所述芯片接合薄膜的5℃下的断裂伸长率为10％以上。
5.如权利要求1所述的带有切割胶带的芯片接合薄膜，其特征在于，
所述粘合剂层包含含有丙烯酸2-乙基己酯作为构成单元的丙烯酸类聚合物。
6.一种半导体装置的制造方法，其特征在于，包括如下工序：
将权利要求1～5中任一项所述的带有切割胶带的芯片接合薄膜的芯片接合薄膜与半导体晶片的背面贴合的贴合工序，
将所述半导体晶片与所述带有切割胶带的芯片接合薄膜一起切割而形成芯片状的半导体元件的切割工序，
将所述半导体元件与所述芯片接合薄膜一起从所述带有切割胶带的芯片接合薄膜上拾取的拾取工序，
通过所述芯片接合薄膜将所述半导体元件芯片接合到被粘物上的芯片接合工序，
对所述半导体元件进行引线接合的引线接合工序，和
将所述半导体元件密封的工序。
CN201410360476.6A 2013-07-26 2014-07-25 带有切割胶带的芯片接合薄膜以及半导体装置的制造方法 Active CN104342047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013155170A JP6193663B2 (ja) 2013-07-26 2013-07-26 ダイシングテープ付きダイボンドフィルム、及び、半導体装置の製造方法
JP2013-155170 2013-07-26

Publications (2)

Publication Number Publication Date
CN104342047A true CN104342047A (zh) 2015-02-11
CN104342047B CN104342047B (zh) 2020-10-27

Family

ID=52488940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410360476.6A Active CN104342047B (zh) 2013-07-26 2014-07-25 带有切割胶带的芯片接合薄膜以及半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP6193663B2 (zh)
KR (1) KR102273450B1 (zh)
CN (1) CN104342047B (zh)
TW (1) TWI673338B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108350108A (zh) * 2015-10-29 2018-07-31 琳得科株式会社 保护膜形成用膜及保护膜形成用复合片
CN109315069A (zh) * 2016-07-07 2019-02-05 名幸电子有限公司 立体配线基板、立体配线基板的制造方法及立体配线基板用基材
CN111261527A (zh) * 2020-02-11 2020-06-09 张正 一种半导体封装构件及其制备方法
CN114269493A (zh) * 2019-11-22 2022-04-01 琳得科株式会社 膜状烧成材料、带支撑片的膜状烧成材料、层叠体、及装置的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6514561B2 (ja) * 2015-04-27 2019-05-15 リンテック株式会社 半導体装置の製造方法および接着剤組成物の製造方法
JP2018178002A (ja) * 2017-04-17 2018-11-15 日東電工株式会社 ダイシングダイボンドフィルム
WO2023106177A1 (ja) * 2021-12-06 2023-06-15 東レ株式会社 Ｌｅｄ実装基板の製造方法
CN117511426B (zh) * 2024-01-05 2024-04-12 深圳市长松科技有限公司 用于封装阻隔水气的薄膜、半导体薄膜封装方法及构造

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1680504A (zh) * 2004-04-01 2005-10-12 国家淀粉及化学投资控股公司 切片粘合膜
CN1802421A (zh) * 2003-06-10 2006-07-12 日立化成工业株式会社 膜状粘接剂及其制造方法以及粘接片和半导体装置
CN101617395A (zh) * 2007-03-01 2009-12-30 日东电工株式会社 热固化型芯片接合薄膜
CN101641773A (zh) * 2007-04-10 2010-02-03 住友电木株式会社 用于半导体的粘合膜和使用该粘合膜的半导体器件
CN102576681A (zh) * 2009-11-13 2012-07-11 日立化成工业株式会社 半导体用粘接剂组合物、半导体装置以及半导体装置的制造方法
TW201305311A (zh) * 2011-07-25 2013-02-01 Nitto Denko Corp 接著片及其用途

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE55238B1 (en) 1983-08-03 1990-07-04 Nat Starch Chem Corp Carrier film with conductive adhesive for dicing of semiconductor wafers
JP2001214028A (ja) * 2000-02-02 2001-08-07 Ube Ind Ltd 耐熱性液状フェノールノボラック樹脂及びその硬化物
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP4976481B2 (ja) * 2009-12-04 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5760702B2 (ja) * 2010-05-31 2015-08-12 東レ株式会社 電子機器用接着剤組成物および電子機器用接着剤シート
JP5820170B2 (ja) * 2011-07-13 2015-11-24 日東電工株式会社 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802421A (zh) * 2003-06-10 2006-07-12 日立化成工业株式会社 膜状粘接剂及其制造方法以及粘接片和半导体装置
CN1680504A (zh) * 2004-04-01 2005-10-12 国家淀粉及化学投资控股公司 切片粘合膜
CN101617395A (zh) * 2007-03-01 2009-12-30 日东电工株式会社 热固化型芯片接合薄膜
CN101641773A (zh) * 2007-04-10 2010-02-03 住友电木株式会社 用于半导体的粘合膜和使用该粘合膜的半导体器件
CN102576681A (zh) * 2009-11-13 2012-07-11 日立化成工业株式会社 半导体用粘接剂组合物、半导体装置以及半导体装置的制造方法
TW201305311A (zh) * 2011-07-25 2013-02-01 Nitto Denko Corp 接著片及其用途

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108350108A (zh) * 2015-10-29 2018-07-31 琳得科株式会社 保护膜形成用膜及保护膜形成用复合片
CN108350108B (zh) * 2015-10-29 2021-04-20 琳得科株式会社 保护膜形成用膜及保护膜形成用复合片
CN109315069A (zh) * 2016-07-07 2019-02-05 名幸电子有限公司 立体配线基板、立体配线基板的制造方法及立体配线基板用基材
CN109315069B (zh) * 2016-07-07 2021-01-08 名幸电子有限公司 立体配线基板、立体配线基板的制造方法及立体配线基板用基材
CN114269493A (zh) * 2019-11-22 2022-04-01 琳得科株式会社 膜状烧成材料、带支撑片的膜状烧成材料、层叠体、及装置的制造方法
CN111261527A (zh) * 2020-02-11 2020-06-09 张正 一种半导体封装构件及其制备方法
CN111261527B (zh) * 2020-02-11 2021-10-01 深圳市法本电子有限公司 一种半导体封装构件及其制备方法

Also Published As

Publication number Publication date
KR102273450B1 (ko) 2021-07-06
JP6193663B2 (ja) 2017-09-06
CN104342047B (zh) 2020-10-27
TW201510162A (zh) 2015-03-16
TWI673338B (zh) 2019-10-01
KR20150013048A (ko) 2015-02-04
JP2015026707A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
CN102676093B (zh) 芯片接合薄膜及其用途
CN104342047A (zh) 带有切割胶带的芯片接合薄膜以及半导体装置的制造方法
US9953945B2 (en) Adhesive resin compostition for bonding semiconductors and adhesive film for semiconductors
CN103081069B (zh) 半导体装置用薄膜以及半导体装置
CN109111867A (zh) 切割芯片接合薄膜
CN104946152A (zh) 切割薄膜、切割/芯片接合薄膜及半导体装置的制造方法
KR102267657B1 (ko) 접착 시트, 및 다이싱·다이 본딩 필름
CN103140917A (zh) 切割/芯片接合薄膜以及半导体装置制造方法
CN102190977A (zh) 切割/芯片接合薄膜
KR20120030964A (ko) 다이싱ㆍ다이 본드 필름, 다이싱ㆍ다이 본드 필름의 제조 방법 및 반도체 장치의 제조 방법
CN101857778A (zh) 热固型芯片接合薄膜
CN102399505A (zh) 切割/芯片接合薄膜
CN109309039A (zh) 芯片接合薄膜、切割芯片接合薄膜以及半导体装置制造方法
CN102153956A (zh) 热固型胶粘薄膜、带有切割薄膜的胶粘薄膜、以及使用它们制造半导体装置的方法
CN102265388A (zh) 热固型芯片接合薄膜
CN102074494A (zh) 热固型芯片接合薄膜
JP2017183705A (ja) ダイシングダイボンドフィルム、及び、半導体装置の製造方法
CN103923573A (zh) 胶粘薄膜、切割/芯片接合薄膜、半导体装置的制造方法及半导体装置
CN108076669A (zh) 电子器件封装用带
TW202035605A (zh) 接著膜、附有切晶帶之接著膜、及半導體裝置製造方法
CN102911616B (zh) 芯片接合薄膜、切割/芯片接合薄膜及半导体装置
CN104946146A (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
CN110527444A (zh) 切割芯片接合薄膜以及半导体装置制造方法
CN102911617A (zh) 切割/芯片接合薄膜
CN104946149A (zh) 带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant