KR102313586B1 - 반도체 가공용 시트 - Google Patents

반도체 가공용 시트 Download PDF

Info

Publication number
KR102313586B1
KR102313586B1 KR1020187026994A KR20187026994A KR102313586B1 KR 102313586 B1 KR102313586 B1 KR 102313586B1 KR 1020187026994 A KR1020187026994 A KR 1020187026994A KR 20187026994 A KR20187026994 A KR 20187026994A KR 102313586 B1 KR102313586 B1 KR 102313586B1
Authority
KR
South Korea
Prior art keywords
adhesive
adhesive layer
semiconductor
sheet
film
Prior art date
Application number
KR1020187026994A
Other languages
English (en)
Other versions
KR20180127984A (ko
Inventor
히데아키 스즈키
나츠키 나카아키
사야카 츠치야마
아키노리 사토
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20180127984A publication Critical patent/KR20180127984A/ko
Application granted granted Critical
Publication of KR102313586B1 publication Critical patent/KR102313586B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

기재 상에 점착제층을 구비하고, 이하의 특성을 갖는 반도체 가공용 시트: 이 점착제층의 두께를 200㎛로 했을 때, 이 두께 200㎛인 점착제층의 0℃에 있어서의 저장 탄성률이 1000MPa 이하이며, 또한, 이 반도체 가공용 시트를 반도체 웨이퍼의 미러면에 첩부했을 때, 이 미러면에 대한 이 점착제층의 점착력이 200mN/25㎜ 이하이다.

Description

반도체 가공용 시트
본 발명은 반도체 가공용 시트에 관한 것이다.
본원은 2016년 3월 30일에 일본에 출원된 일본 특허출원 2016-069603호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
다이싱 시트는 반도체 웨이퍼를 다이싱에 의해 반도체 칩으로 개편화할 때 사용된다. 다이싱 시트는 예를 들면, 기재 상에 점착제층을 구비하여 구성되고, 상기 점착제층에 의해 반도체 웨이퍼에 첩부되어 사용된다. 다이싱 후에는 예를 들면, 자외선 등의 에너지선의 조사에 의한 경화로 상기 점착제층의 점착력을 저하시킴으로써, 반도체 칩이 경화 후의 점착제층으로부터 분리되어, 용이하게 픽업된다.
한편, 픽업 후의 반도체 칩은 예를 들면, 필름상 접착제에 의해 기판의 회로면에 다이 본딩되고, 필요에 따라, 이 반도체 칩에 추가로 다른 반도체 칩이 1개 이상 적층되어, 와이어 본딩된 후, 전체가 수지에 의해 봉지된다.
이와 같이 하여 얻어진 반도체 패키지를 사용하여, 최종적으로는 목적으로 하는 반도체 장치가 제조된다. 이에, 반도체 칩을 그 다이 본딩의 대상이 되는 면에 필름상 접착제를 구비한 상태로 픽업하도록 구성하는 경우가 있다.
이와 같이 필름상 접착제를 사용하는 경우에는, 상술한 다이싱 시트의 점착제층 상에 미절단의 필름상 접착제가 형성된 다이싱 다이 본딩 시트가 사용되는 경우가 있다. 한편, 필름상 접착제 상에, 미리 개편화되어 있는 복수 개의 반도체 칩을 형성해 두는 경우가 있으며, 이 경우에도, 다이싱 다이 본딩 시트와 동일한 구성을 갖는 가공용 시트가 사용된다. 이러한 가공용 시트를 사용하는 경우에는, 예를 들면, 그 필름상 접착제 상에 미리 개편화되어 있는 복수 개의 반도체 칩을 형성해 두고, 가공용 시트를 저온 하에서 익스팬드함으로써, 필름상 접착제를 반도체 칩의 외형에 맞추어 절단하고, 목적으로 하는 면에 절단 후의 필름상 접착제를 구비한 반도체 칩을 제조하는 경우가 있다.
이와 같이 필름상 접착제를 익스팬드에 의해 절단하는데 바람직한 가공용 시트(웨이퍼 가공용 테이프)로는, 예를 들면, 점착제층과 필름상 접착제(접착제층)의 25℃에 있어서의 전단력이 0.2N/㎟ 이상이며, 200mJ/㎠의 에너지선 조사 후의 JIS-Z0237에 준거한 표준 상태에 있어서의 박리 속도 300㎜/min, 박리 각도 180°에서의 상기 점착제층과 상기 필름상 접착제의 박리력이 0.3N/25㎜ 이하인 것이 개시되어 있다(특허문헌 1 참조).
국제공개 제2013/103116호
그러나, 특허문헌 1에 개시되어 있는 가공용 시트는 사용시 에너지선 조사가 필요하다고 하는 문제점이 있다. 이 가공용 시트에 있어서는, 필름상 접착제의 익스팬드에 의한 절단시에는 필름상 접착제를 구비한 반도체 칩의 점착제층으로부터의 들뜸이나 비산을 억제하기 위해, 에너지선 조사 전의 점착제층의 점착력이 높아지도록 설계되며, 한편으로, 필름상 접착제를 구비한 반도체 칩의 픽업을 용이하게 하기 위해, 에너지선 조사 후의 점착제층의 점착력이 낮아지도록 설계되어 있다.
이에, 본 발명은 기재 상에 점착제층을 구비한 구성이며, 반도체 칩에 첩부된 필름상 접착제의 절단시 사용하기 위한 반도체 가공용 시트로서, 사용시의 에너지선 조사가 불필요하고, 필름상 접착제의 익스팬드에 의한 절단시에 있어서는 필름상 접착제를 구비한 반도체 칩의 점착제층으로부터의 들뜸이나 비산을 억제할 수 있으며, 필름상 접착제를 구비한 반도체 칩을 용이하게 픽업할 수 있는 반도체 가공용 시트를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은 기재 상에 점착제층을 구비하고, 두께가 200㎛인 상기 점착제층의 0℃에 있어서의 저장 탄성률이 1000MPa 이하이며, 반도체 웨이퍼의 미러면에 대한 상기 점착제층의 점착력이 200mN/25㎜ 이하인 반도체 가공용 시트를 제공한다.
본 발명의 반도체 가공용 시트에 있어서는 상기 점착제층이 비에너지선 경화성인 것이 바람직하다.
본 발명의 반도체 가공용 시트는 상기 점착제층 상에 추가로 필름상 접착제를 구비하여 이루어지는 것이어도 된다.
[1] 기재 상에 점착제층을 구비하고, 이하의 특성을 갖는 반도체 가공용 시트:
상기 점착제층의 두께를 200㎛로 했을 때, 상기 두께 200㎛인 점착제층의 0℃에 있어서의 저장 탄성률이 1000MPa 이하이며, 또한
상기 반도체 가공용 시트를 반도체 웨이퍼의 미러면에 첩부했을 때, 상기 미러면에 대한 상기 점착제층의 점착력이 200mN/25㎜ 이하이다.
[2] 상기 점착제층이 비에너지선 경화성인 [1]에 기재된 반도체 가공용 시트.
[3] 상기 점착제층 상에 추가로 필름상 접착제를 구비하여 이루어지는 [1] 또는 [2]에 기재된 반도체 가공용 시트.
본 발명에 의하면, 기재 상에 점착제층을 구비한 구성이며, 반도체 칩에 첩부된 필름상 접착제의 절단시 사용하기 위한 반도체 가공용 시트로서, 사용시의 에너지선 조사가 불필요하고, 필름상 접착제의 익스팬드에 의한 절단시에 있어서는 필름상 접착제를 구비한 반도체 칩의 점착제층으로부터의 들뜸이나 비산을 억제할 수 있으며, 필름상 접착제를 구비한 반도체 칩을 용이하게 픽업할 수 있는 반도체 가공용 시트가 제공된다.
도 1은 본 발명의 반도체 가공용 시트의 일 실시형태를 모식적으로 나타내는 단면도이다.
도 2는 본 발명의 반도체 가공용 시트를 사용한 경우의 반도체 장치의 제조 방법의 일 실시형태를 모식적으로 설명하기 위한 단면도이다.
도 3은 반도체 웨이퍼에 홈을 형성하여 반도체 칩을 얻는 방법의 일 실시형태를 모식적으로 설명하기 위한 단면도이다.
도 4는 반도체 웨이퍼에 개질층을 형성하여 반도체 칩을 얻는 방법의 일 실시형태를 모식적으로 설명하기 위한 단면도이다.
도 5는 종래의 반도체 가공용 시트를 사용한 경우의 필름상 접착제의 익스팬드시에 있어서의 반도체 칩의 상태를 모식적으로 나타내는 단면도이다.
도 6은 종래의 반도체 가공용 시트를 사용한 경우의 필름상 접착제가 형성된 반도체 칩의 픽업을 시도했을 때의 상태를 모식적으로 나타내는 단면도이다.
＜＜반도체 가공용 시트＞＞
본 발명의 반도체 가공용 시트는 기재 상에 점착제층을 구비하고, 두께가 200㎛인 상기 점착제층의 0℃에 있어서의 저장 탄성률이 1000MPa 이하이며, 반도체 웨이퍼의 미러면에 대한 상기 점착제층의 점착력이 200mN/25㎜ 이하인 것이다.
다른 측면으로서, 본 발명의 반도체 가공용 시트는 기재 상에 점착제층을 구비하고, 이하의 특성을 갖는 반도체 가공용 시트이다:
상기 점착제층의 두께를 200㎛로 했을 때, 상기 두께 200㎛인 점착제층의 0℃에 있어서의 저장 탄성률이 1000MPa 이하이며, 또한
상기 반도체 가공용 시트를 반도체 웨이퍼의 미러면에 첩부했을 때, 상기 미러면에 대한 상기 점착제층의 점착력이 200mN/25㎜ 이하이다.
본 발명의 반도체 가공용 시트는 그 점착제층 상에 필름상 접착제를 형성하고, 상기 필름상 접착제 상에, 미리 분할을 끝낸 복수 개의 반도체 칩을 형성한 구성으로 한 후, 상기 반도체 가공용 시트와 함께 상기 필름상 접착제를, 그 표면 방향(표면을 따른 방향, 즉, 필름상 접착제의 표면에 대해 수평인 방향)에 있어서 확장시키는, 이른바 익스팬드를 저온 하에서 행함으로써, 상기 필름상 접착제를 상기 반도체 칩의 외형에 맞추어 절단하는 공정에서 사용하기에 바람직하다. 회로가 형성되어 있는 면(이하, 「회로 형성면」으로 약기하는 경우가 있다)과는 반대측 면(이면)에 절단 후의 상기 필름상 접착제를 구비한 반도체 칩(본 명세서에 있어서는 「필름상 접착제가 형성된 반도체 칩」이라고 칭하는 경우가 있다)은 픽업한 후에 반도체 장치의 제조에 사용된다.
본 발명의 반도체 가공용 시트는 상술한 바와 같이, 필름상 접착제를 익스팬드하여 절단하는, 이른바 익스팬드 시트로서 바람직하다.
또한, 본 발명의 반도체 가공용 시트는 이를 단독으로 다이싱 시트로서 사용하기에도 바람직하다.
본 발명의 반도체 가공용 시트에 의하면, 상기 반도체 가공용 시트 상에 형성된 필름상 접착제의 익스팬드에 의한 절단시에 있어서, 필름상 접착제가 형성된 반도체 칩의 점착제층(다시 말하면, 반도체 가공용 시트)으로부터의 들뜸이나 비산을 억제할 수 있고, 나아가 필름상 접착제가 형성된 반도체 칩을, 공정 이상을 수반하지 않고 용이하게 픽업할 수 있다.
상술한 바와 같은, 필름상 접착제의 익스팬드에 의한 절단은 예를 들면, 두께가 얇은 반도체 칩을 구비한 필름상 접착제가 형성된 반도체 칩을 제조할 때, 적용하기에 바람직하다.
분할된 복수 개의 반도체 칩은 예를 들면, 반도체 웨이퍼에 있어서의 상기 필름상 접착제의 첩부면(이면)과는 반대측 회로 형성면(표면)에서 홈을 형성하고, 이 홈에 도달할 때까지 상기 이면을 연삭함으로써 제작할 수 있다. 이와 같이, 반도체 웨이퍼를 분할하지 않으며, 홈의 저부를 남기도록 반도체 웨이퍼를 절입하는 조작은 하프 컷이라고 불린다. 다만, 본 발명에 있어서 「하프 컷」이란, 홈의 깊이가 예를 들면, 반도체 웨이퍼의 두께의 절반 등 특정 값이 되도록 반도체 웨이퍼를 절입하는 조작만을 의미하는 것은 아니며, 상기와 같이 홈의 저부를 남기도록 반도체 웨이퍼를 절입하는 조작 전반을 의미한다.
상기 홈을 형성하는 방법으로는, 예를 들면, 블레이드를 이용하여 반도체 웨이퍼를 절입함으로써 홈을 형성하는 방법(즉, 블레이드 다이싱), 레이저 조사에 의해 반도체 웨이퍼를 절입함으로써 홈을 형성하는 방법(즉, 레이저 다이싱), 연마제를 포함하는 물의 분사에 의해 반도체 웨이퍼를 절입함으로써 홈을 형성하는 방법(즉, 워터 다이싱) 등을 들 수 있다. 그러나, 이들과 같이, 반도체 웨이퍼의 일부를 잘라냄으로써 반도체 칩을 제조하는 경우에는, 반도체 웨이퍼의 두께가 얇으면, 균열된 반도체 칩이 얻어지기 쉽고 수율이 저하되기 쉽다. 또한, 반도체 칩에 수염 형상의 절삭 잔여물이 잔존하거나, 반도체 웨이퍼의 절삭 찌꺼기가 반도체 칩에 부착됨으로써, 필름상 접착제가 형성된 반도체 칩의 픽업에 이상이 발생하거나, 얻어진 반도체 장치의 성능이 저하된다.
한편, 분할된 복수 개의 반도체 칩은 반도체 웨이퍼의 내부에 설정된 초점에 집속되도록 적외역의 레이저광을 조사하여, 반도체 웨이퍼의 내부에 개질층을 형성한 후, 반도체 웨이퍼의 상기 이면을 연삭함과 함께, 추가로, 상기 이면을 연삭 중의 반도체 웨이퍼에 대해, 연삭 시의 힘을 가함으로써, 상기 개질층의 형성 부위에 있어서 반도체 웨이퍼를 분할하는 것으로도 제작할 수 있다. 이 방법에서는, 반도체 웨이퍼의 일부를 잘라내는 공정이 존재하지 않기 때문에, 반도체 웨이퍼의 두께가 얇아도, 상술한 바와 같은 반도체 칩의 균열, 반도체 칩에서의 절삭 잔여물의 잔존, 반도체 웨이퍼에 대한 절삭 찌꺼기의 부착 등이 억제된다.
이와 같이, 개질층의 형성 부위에서 반도체 웨이퍼를 분할하는 방법은 반도체 웨이퍼의 두께가 얇은 경우에 바람직하고, 이러한 반도체 웨이퍼로부터 얻어진 두께가 얇은 반도체 칩을 필름상 접착제와 함께 픽업할 때, 본 발명의 반도체 가공용 시트는 바람직하다.
＜기재＞
상기 기재의 구성 재료는 각종 수지인 것이 바람직하고, 구체적으로는 예를 들면, 폴리에틸렌(저밀도 폴리에틸렌(LDPE로 약기하는 경우가 있다), 직쇄 저밀도 폴리에틸렌(LLDPE로 약기하는 경우가 있다), 고밀도 폴리에틸렌(HDPE로 약기하는 경우가 있다) 등), 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 스티렌·에틸렌부틸렌·스티렌 블록 공중합체, 폴리염화비닐, 염화비닐 공중합체, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리우레탄, 폴리우레탄아크릴레이트, 폴리이미드, 에틸렌초산비닐 공중합체, 아이오노머 수지, 에틸렌·(메타)아크릴산 공중합체, 에틸렌·(메타)아크릴산에스테르 공중합체, 폴리스티렌, 폴리카보네이트, 불소 수지, 이들 중 어느 수지의 수첨가물, 변성물, 가교물 또는 공중합물 등을 들 수 있다.
상기 중에서도, 저밀도 폴리에틸렌(LDPE)이 바람직하다.
한편, 본 명세서에 있어서, 「(메타)아크릴산」이란, 「아크릴산」 및 「메타크릴산」의 양쪽 모두를 포함하는 개념으로 한다. (메타)아크릴산과 유사한 용어에 대해서도 동일하며, 예를 들면, 「(메타)아크릴레이트」란, 「아크릴레이트」 및 「메타크릴레이트」의 양쪽 모두를 포함하는 개념이고, 「(메타)아크릴로일기」란, 「아크릴로일기」 및 「메타크릴로일기」의 양쪽 모두를 포함하는 개념이다.
기재를 구성하는 수지는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
기재는 1층(단층)으로 이루어지는 것이어도 되고, 2층 이상의 복수층으로 이루어지는 것이어도 된다. 기재가 복수층으로 이루어지는 경우, 이들 복수층은 서로 동일해도 되고 상이해도 되며, 이들 복수층의 조합은 본 발명의 효과를 저해하지 않는 한 특별히 한정되지 않는다.
한편, 본 명세서에 있어서는, 기재의 경우에 한정되지 않고, 「복수층이 서로 동일해도 되고 상이해도 된다」란, 「모든 층이 동일해도 되고, 모든 층이 상이해도 되며, 일부의 층만이 동일해도 된다」는 것을 의미하며, 또한 「복수층이 서로 상이하다」란, 「각 층의 구성 재료 및 두께 중 적어도 한쪽이 서로 상이하다」는 것을 의미한다.
기재의 두께는 목적에 따라 적절히 선택할 수 있지만, 50∼300㎛인 것이 바람직하고, 70∼150㎛인 것이 보다 바람직하다.
여기서, 「기재의 두께」란, 기재 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 기재의 두께란, 기재를 구성하는 모든 층의 합계 두께를 의미한다.
한편, 본 명세서에 있어서 「두께」란, 임의의 5지점에서, 접촉식 두께계로 두께를 측정한 평균으로 나타내는 값을 의미한다.
기재는 그 위에 형성되는 점착제층 등의 다른 층과의 밀착성을 향상시키기 위해, 샌드 블라스트 처리, 용제 처리 등에 의한 요철화 처리나, 코로나 방전 처리, 전자선 조사 처리, 플라즈마 처리, 오존·자외선 조사 처리, 화염 처리, 크롬산 처리, 열풍 처리 등의 산화 처리 등이 표면에 실시된 것이어도 된다.
또한, 기재는 표면이 프라이머 처리를 실시한 것이어도 된다.
또한, 기재는 대전 방지 코트층, 반도체 가공용 시트를 중첩하여 보존할 때, 기재가 다른 시트에 접착하는 것이나, 기재가 흡착 테이블에 접착하는 것을 방지하는 층 등을 갖는 것이어도 된다.
＜점착제층＞
상기 점착제층은 이하에 나타내는 저장 탄성률의 조건을 만족하고, 비에너지선 경화성인 것이 바람직하다.
본 발명에 있어서, 「비에너지선 경화성」이란, 에너지선을 조사해도 경화되지 않는 성질을 의미한다. 이와는 반대로 에너지선을 조사함으로써 경화되는 성질을 「에너지선 경화성」이라고 칭한다.
본 발명에 있어서, 「에너지선」이란, 전자파 또는 하전 입자선 중에서 에너지 양자를 갖는 것을 의미하고, 그 예로서, 자외선, 전자선 등을 들 수 있다.
자외선은 예를 들면, 자외선원으로서 고압 수은 램프, 퓨전 H 램프, 크세논 램프 또는 발광 다이오드 등을 이용함으로써 조사할 수 있다. 전자선은 전자선 가속기 등에 의해 발생시킨 것을 조사할 수 있다.
점착제층은 1층(단층)만이어도 되고, 2층 이상의 복수층이어도 되며, 복수층인 경우, 이들 복수층은 서로 동일해도 되고 상이해도 되며, 이들 복수층의 조합은 특별히 한정되지 않는다.
점착제층의 두께는 목적에 따라 적절히 선택할 수 있지만, 1∼100㎛인 것이 바람직하고, 1∼60㎛인 것이 보다 바람직하며, 1∼30㎛인 것이 특히 바람직하다.
여기서, 「점착제층의 두께」란, 점착제층 전체의 두께를 의미하고, 예를 들면, 복수층으로 이루어지는 점착제층의 두께란, 점착제층을 구성하는 모든 층의 합계 두께를 의미한다.
상기 저장 탄성률을 구하는 대상의 점착제층은 두께가 200㎛인 단층의 점착제층이어도 되고, 두께가 200㎛ 미만인 점착제층을, 합계 두께가 200㎛가 되도록 2층 이상 적층하여 얻어진 적층체여도 된다.
한편, 본 명세서에 있어서는, 저장 탄성률을 구하는 대상의 점착제층이 단층의 점착제층 및 상기 적층체 중 어느 것이어도, 간단히 「점착제층」이라고 기재하는 경우가 있다.
또한, 본 명세서에 있어서, 상술한 「점착제층의 저장 탄성률」, 「적층체의 저장 탄성률」이란, 특별히 언급이 없는 한, 점착제층이 경화성인 경우에는, 각각 「경화되기 전의 점착제층의 저장 탄성률」, 「점착제층이 경화되기 전의 적층체의 저장 탄성률」을 의미한다.
상기 점착제층 또는 적층체의 0℃에 있어서의 저장 탄성률은 1000MPa 이하이며, 996MPa 이하인 것이 바람직하다. 상기 저장 탄성률이 상기 상한값 이하임으로써, 후술하는 바와 같이, 필름상 접착제의 익스팬드에 의한 절단시에 있어서, 필름상 접착제가 형성된 반도체 칩의 점착제층으로부터의 들뜸이나 비산이 억제된다.
상기 점착제층 또는 적층체의 0℃에 있어서의 저장 탄성률의 하한값은 특별히 한정되지 않으며, 예를 들면, 100MPa, 300MPa, 500MPa 중 어느 것으로 할 수 있지만, 이들은 일례이다.
즉, 일 측면으로서, 상기 점착제층 또는 적층체의 0℃에 있어서의 저장 탄성률은 100MPa∼1000MPa이며, 300MPa∼1000MPa가 바람직하고, 500MPa∼996MPa가 보다 바람직하며, 533MPa∼994MPa가 특히 바람직하다.
본 발명에 있어서, 상기 저장 탄성률(MPa)은 측정 대상의 상기 점착제층 또는 적층체를, 승온 속도 10℃/min, 주파수 11Hz의 조건에서, 예를 들면, -50℃에서 50℃까지 등 특정 온도 범위에서 승온시켰을 때의 저장 탄성률(MPa)을 측정함으로써 구할 수 있다.
보다 구체적으로는, 점착제층의 두께를 200㎛로 했을 때, 동적 점탄성 측정 장치에 의해, 승온 속도 10℃/min, 주파수 11Hz, 온도 -50∼50℃의 조건에서 승온시켰을 때의, 0℃에 있어서의 저장 탄성률(MPa)을 측정함으로써 구할 수 있다.
상기 저장 탄성률은 예를 들면, 점착제층의 함유 성분의 종류 및 양 등을 조절함으로써, 적절히 조절할 수 있다.
예를 들면, 후술하는 점착성 수지를 구성하고 있는 모노머의 비율, 가교제의 배합량, 충전제의 함유량 등을 조절함으로써, 상기 점착제층의 저장 탄성률 및 상기 적층체의 저장 탄성률을 용이하게 조절할 수 있다.
다만, 이들 조절 방법은 일례에 불과하다.
본 발명의 반도체 가공용 시트에 있어서의 상기 점착제층의 반도체 웨이퍼에 대한 점착력(반도체 웨이퍼의 미러면에 대한 점착력)은 200mN/25㎜ 이하이며, 196mN/25㎜ 이하인 것이 바람직하다. 상기 점착력이 상기 상한값 이하임으로써, 후술하는 바와 같이, 에너지선 조사 등에 의한 점착제층의 경화를 행하지 않아도, 필름상 접착제가 형성된 반도체 칩을 용이하게 픽업할 수 있다.
상기 점착제층의 반도체 웨이퍼에 대한 점착력의 하한값은 특별히 한정되지 않으며, 예를 들면, 10mN/25㎜, 30mN/25㎜, 50mN/25㎜ 중 어느 것으로 할 수 있지만, 이들은 일례이다.
즉, 일 측면으로서, 본 발명의 반도체 가공용 시트에 있어서의 상기 점착제층의 반도체 웨이퍼에 대한 점착력은 10∼200mN/25㎜이며, 30∼200mN/25㎜가 바람직하고, 50∼196mN/25㎜가 보다 바람직하며, 55∼194mN/25㎜가 특히 바람직하다.
한편, 본 명세서에 있어서, 「점착제층의 반도체 웨이퍼에 대한 점착력」이란, 특별히 언급이 없는 한, 점착제층이 경화성인 경우에는 「경화 전의 점착제층의 반도체 웨이퍼에 대한 점착력」을 의미한다. 또한, 상기 점착력의 측정은 특별히 언급이 없는 한, JIS Z0237 2008에서 규정되어 있는 표준 상태에서의 점착력의 측정이다.
본 발명에 있어서, 상기 점착력(mN/25㎜)은 이하의 방법으로 측정할 수 있다. 즉, 폭이 25㎜이고 길이가 임의인 상기 반도체 가공용 시트를 제작한다. 이어서, 상온(예를 들면, 23℃) 하에서 점착제층에 의해, 이 반도체 가공용 시트를 반도체 웨이퍼(즉, 반도체 웨이퍼의 미러면)에 첩부한다. 그리고, 이 온도인 채로, 반도체 웨이퍼에서 반도체 가공용 시트를, 점착제층 및 반도체 웨이퍼의 서로 접촉하고 있던 면끼리가 180°의 각도를 이루도록 박리 속도 300㎜/min으로 박리하는, 이른바 180°박리를 행한다. 이 때의 박리력을 측정하고, 그 측정값을 상기 점착력(mN/25㎜)으로 한다. 측정에 제공하는 상기 반도체 가공용 시트의 길이는 박리력을 안정적으로 측정할 수 있는 범위이면, 특별히 한정되지 않는다. 예를 들면, 측정에 제공하는 상기 반도체 가공용 시트의 길이는 150㎜여도 된다.
반도체 웨이퍼로는, 예를 들면 실리콘 웨이퍼 등을 들 수 있다.
상기 점착제층의 반도체 웨이퍼에 대한 점착력은 예를 들면, 점착제층의 함유 성분의 종류 및 양 등을 조절함으로써, 적절히 조절할 수 있다.
예를 들면, 후술하는 점착성 수지를 구성하고 있는 모노머의 조합, 상기 모노머의 비율, 가교제의 배합량, 충전제의 함유량 등을 조절함으로써, 점착제층의 상기 점착력을 용이하게 조절할 수 있다.
다만, 이들 조절 방법은 일례에 불과하다.
실리콘 웨이퍼 등의 반도체 웨이퍼는 그 종류가 상이하거나, 동일한 종류이며 제조 로트가 상이해도, 그 동일한 부위에 동일한 점착제층을 첩부한 경우이면, 점착제층과의 점착력의 편차가 작다. 이 때문에, 점착제층의 점착력은 그 측정 대상물로서 반도체 웨이퍼를 선택함으로써, 고정밀도로 특정할 수 있다. 본 발명에 있어서는, 점착제층으로서, 그 반도체 웨이퍼의 미러면에 대한 점착력이 200mN/25㎜ 이하인 것을 선택함으로써, 필름상 접착제가 형성된 반도체 칩을 점착제층으로부터 분리하여 픽업할 때, 공정 이상의 발생을 억제하여 용이하게 픽업할 수 있도록, 점착제층의 필름상 접착제에 대한 점착력을 조절할 수 있다. 이러한 본 발명의 효과는 이 분야에서 사용되는 필름상 접착제 전반에 대해 발현한다.
상기 점착제층은 점착제를 함유하는 점착제 조성물로 형성할 수 있다. 예를 들면, 점착제층의 형성 대상면에 점착제 조성물을 도공하고, 필요에 따라 건조시킴으로써, 목적으로 하는 부위에 점착제층을 형성할 수 있다. 점착제층의 보다 구체적인 형성 방법은 다른 층의 형성 방법과 함께, 이후에 상세히 설명한다. 점착제 조성물 중의 상온에서 기화하지 않는 성분끼리의 함유량의 비율은 통상, 점착제층의 상기 성분끼리의 함유량의 비율과 동일하다.
점착제 조성물의 도공은 공지의 방법으로 행하면 되고, 예를 들면, 에어 나이프 코터, 블레이드 코터, 바 코터, 그라비아 코터, 롤 코터, 롤 나이프 코터, 커튼 코터, 다이 코터, 나이프 코터, 스크린 코터, 메이어 바 코터, 키스 코터 등의 각종 코터를 이용하는 방법을 들 수 있다.
점착제 조성물의 건조 조건은 특별히 한정되지 않지만, 점착제 조성물은 후술하는 용매를 함유하고 있는 경우, 가열 건조시키는 것이 바람직하고, 이 경우, 예를 들면, 70∼130℃에서 10초간∼5분간의 조건에서 건조시키는 것이 바람직하다.
[점착제 조성물]
상기 점착제 조성물은 비에너지선 경화성인 것이 바람직하다.
비에너지선 경화성 점착제 조성물로는, 예를 들면, 아크릴계 수지, 우레탄계 수지, 고무계 수지, 실리콘계 수지, 에폭시계 수지, 폴리비닐에테르, 또는 폴리카보네이트 등의 점착성 수지(이하, 「점착성 수지(i)」이라고 칭한다)를 함유하는 것을 들 수 있다.
(점착성 수지(i))
상기 점착성 수지(i)은 상기 아크릴계 수지인 것이 바람직하다.
점착성 수지(i)에 있어서의 상기 아크릴계 수지로는, 예를 들면, 적어도 (메타)아크릴산알킬에스테르 유래의 구성 단위를 갖는 아크릴계 중합체를 들 수 있다.
상기 아크릴계 수지가 갖는 구성 단위는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
여기서, 「유래」란, 중합하기 위해 화학 구조가 변화하는 것을 의미한다.
상기 (메타)아크릴산알킬에스테르로는, 예를 들면, 알킬에스테르를 구성하는 알킬기의 탄소수가 1∼20인 것을 들 수 있고, 상기 알킬기는 직쇄형 또는 분기쇄형인 것이 바람직하다.
(메타)아크릴산알킬에스테르로서, 보다 구체적으로는, (메타)아크릴산메틸, (메타)아크릴산에틸, (메타)아크릴산 n-프로필, (메타)아크릴산이소프로필, (메타)아크릴산 n-부틸, (메타)아크릴산이소부틸, (메타)아크릴산 sec-부틸, (메타)아크릴산 tert-부틸, (메타)아크릴산펜틸, (메타)아크릴산헥실, (메타)아크릴산헵틸, (메타)아크릴산 2-에틸헥실, (메타)아크릴산이소옥틸, (메타)아크릴산 n-옥틸, (메타)아크릴산 n-노닐, (메타)아크릴산이소노닐, (메타)아크릴산데실, (메타)아크릴산운데실, (메타)아크릴산도데실((메타)아크릴산라우릴이라고도 한다), (메타)아크릴산트리데실, (메타)아크릴산테트라데실((메타)아크릴산미리스틸이라고도 한다), (메타)아크릴산펜타데실, (메타)아크릴산헥사데실((메타)아크릴산팔미틸이라고도 한다), (메타)아크릴산헵타데실, (메타)아크릴산옥타데실((메타)아크릴산스테아릴이라고도 한다), (메타)아크릴산노나데실, (메타)아크릴산이코실 등을 들 수 있다.
상기 중에서도, (메타)아크릴산 2-에틸헥실이 바람직하다.
점착제층의 점착력이 향상된다는 점에서는, 상기 아크릴계 중합체는 상기 알킬기의 탄소수가 4 이상인 (메타)아크릴산알킬에스테르 유래의 구성 단위를 갖는 것이 바람직하다. 그리고, 점착제층의 점착력이 보다 향상된다는 점에서, 상기 알킬기의 탄소수는 4∼12인 것이 바람직하고, 4∼8인 것이 보다 바람직하다. 또한, 상기 알킬기의 탄소수가 4 이상인 (메타)아크릴산알킬에스테르는 아크릴산알킬에스테르인 것이 바람직하다.
상기 아크릴계 중합체는 (메타)아크릴산알킬에스테르 유래의 구성 단위 이외에, 추가로 관능기 함유 모노머 유래의 구성 단위를 갖는 것이 바람직하다.
상기 관능기 함유 모노머로는, 예를 들면, 상기 관능기가 후술하는 가교제와 반응함으로써 가교의 기점이 되거나, 상기 관능기가 불포화기 함유 화합물 중의 불포화기와 반응함으로써 아크릴계 중합체의 측쇄에 불포화기의 도입을 가능하게 하는 것을 들 수 있다.
관능기 함유 모노머 중의 상기 관능기로는, 예를 들면, 수산기, 카르복시기, 아미노기, 에폭시기 등을 들 수 있다.
즉, 관능기 함유 모노머로는, 예를 들면, 수산기 함유 모노머, 카르복시기 함유 모노머, 아미노기 함유 모노머, 에폭시기 함유 모노머 등을 들 수 있다.
상기 수산기 함유 모노머로는, 예를 들면, (메타)아크릴산히드록시메틸, (메타)아크릴산 2-히드록시에틸, (메타)아크릴산 2-히드록시프로필, (메타)아크릴산 3-히드록시프로필, (메타)아크릴산 2-히드록시부틸, (메타)아크릴산 3-히드록시부틸, (메타)아크릴산 4-히드록시부틸 등의 (메타)아크릴산히드록시알킬; 비닐알코올, 알릴알코올 등의 비(메타)아크릴계 불포화 알코올((메타)아크릴로일 골격을 갖지 않는 불포화 알코올) 등을 들 수 있다.
상기 중에서도, (메타)아크릴산 2-히드록시에틸, (메타)아크릴산 4-히드록시부틸 등이 바람직하다.
상기 카르복시기 함유 모노머로는, 예를 들면, (메타)아크릴산, 크로톤산 등의 에틸렌성 불포화 모노카르복실산(에틸렌성 불포화 결합을 갖는 모노카르복실산); 푸마르산, 이타콘산, 말레산, 시트라콘산 등의 에틸렌성 불포화 디카르복실산(에틸렌성 불포화 결합을 갖는 디카르복실산); 상기 에틸렌성 불포화 디카르복실산의 무수물; 2-카르복시에틸메타크릴레이트 등의 (메타)아크릴산카르복시알킬에스테르 등을 들 수 있다.
관능기 함유 모노머는 수산기 함유 모노머, 카르복시기 함유 모노머가 바람직하고, 수산기 함유 모노머가 보다 바람직하다.
상기 아크릴계 중합체를 구성하는 관능기 함유 모노머는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
상기 아크릴계 중합체에 있어서, 관능기 함유 모노머 유래의 구성 단위의 함유량은 상기 아크릴계 중합체를 구성하는 구성 단위의 전체량(총질량)에 대해, 1∼35질량％인 것이 바람직하고, 3∼32질량％인 것이 보다 바람직하며, 5∼30질량％인 것이 특히 바람직하다.
상기 아크릴계 중합체는 (메타)아크릴산알킬에스테르 유래의 구성 단위, 및 관능기 함유 모노머 유래의 구성 단위 이외에, 추가로 다른 모노머 유래의 구성 단위를 갖고 있어도 된다.
상기 다른 모노머는 (메타)아크릴산알킬에스테르 등과 공중합 가능한 것이면 특별히 한정되지 않는다.
상기 다른 모노머로는, 예를 들면, 스티렌, α-메틸스티렌, 비닐톨루엔, 포름산비닐, 초산비닐, 아크릴로니트릴, 아크릴아미드 등을 들 수 있다.
상기 아크릴계 중합체를 구성하는 상기 다른 모노머는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
상기 아크릴계 중합체 이외의 점착성 수지(i)도, 상기 아크릴계 중합체와 동일하게, 관능기 함유 모노머 유래의 구성 단위를 갖는 것이 바람직하다.
점착제 조성물이 함유하는 점착성 수지(i)은 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
점착성 수지(i)의 함유량은 점착제 조성물을 구성하는 용매 이외의 성분의 총질량에 대해(즉, 점착제층의 총질량에 대해), 45∼90질량％인 것이 바람직하고, 55∼87질량％인 것이 보다 바람직하며, 65∼84질량％인 것이 보다 더욱 바람직하고, 72∼81질량％인 것이 특히 바람직하다. 점착성 수지(i)의 함유량의 상기 비율이 이러한 범위임으로써, 점착제층의 점착성이 보다 양호해진다.
(가교제(ii))
점착제 조성물은 가교제(ii)를 함유하는 것이 바람직하다.
가교제(ii)는 예를 들면, 상기 관능기와 반응하여, 점착성 수지(i)끼리를 가교하는 것이다.
가교제(ii)로는, 예를 들면, 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 자일릴렌디이소시아네이트, 이들 디이소시아네이트의 어덕트체 등의 이소시아네이트계 가교제(즉, 이소시아네이트기를 갖는 가교제); 에틸렌글리콜글리시딜에테르 등의 에폭시계 가교제(즉, 글리시딜기를 갖는 가교제); 헥사[1-(2-메틸)-아지리디닐]트리포스파트리아진 등의 아지리딘계 가교제(즉, 아지리디닐기를 갖는 가교제); 알루미늄 킬레이트 등의 금속 킬레이트계 가교제(즉, 금속 킬레이트 구조를 갖는 가교제); 이소시아누레이트계 가교제(즉, 이소시아눌산 골격을 갖는 가교제) 등을 들 수 있다.
점착제의 응집력을 향상시켜 점착제층의 점착력을 향상시킨다는 점, 및 입수가 용이하다는 등의 점에서, 가교제(ii)는 이소시아네이트계 가교제인 것이 바람직하고, 예를 들면, 트리메틸올프로판의 톨릴렌디이소시아네이트 삼량체 부가물 등을 들 수 있다.
점착제 조성물이 함유하는 가교제(ii)는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
점착제 조성물이 가교제(ii)를 함유하는 경우, 점착제 조성물에 있어서, 가교제(ii)의 함유량은 점착성 수지(i)의 함유량 100질량부에 대해, 5∼50질량부인 것이 바람직하고, 10∼45질량부인 것이 보다 바람직하며, 15∼40질량부인 것이 특히 바람직하다. 또한, 다른 측면으로서, 가교제(ii)의 함유량은 점착성 수지(i)의 함유량 100질량부에 대해, 22∼38질량부여도 되고, 22.62∼37.70질량부여도 된다. 가교제(ii)의 상기 함유량이 상기 하한값 이상임으로써, 가교제(ii)를 사용한 것에 의한 효과가 보다 현저히 얻어진다. 또한, 가교제(ii)의 상기 함유량이 상기 상한값 이하임으로써, 점착제층의 필름상 접착제에 대한 점착력의 조절이 보다 용이해진다.
(그 밖의 첨가제)
점착제 조성물은 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 상술한 어느 성분에도 해당하지 않는 그 밖의 첨가제를 함유하고 있어도 된다.
상기 그 밖의 첨가제로는, 예를 들면, 대전 방지제, 산화 방지제, 연화제(가소제), 충전재(필러), 방청제, 착색제(안료, 염료), 증감제, 점착 부여제, 반응 지연제, 가교 촉진제(촉매) 등의 공지의 첨가제를 들 수 있다.
한편, 「반응 지연제」란, 예를 들면, 점착제 조성물 중에 혼입되어 있는 촉매의 작용에 의해, 보존 중인 점착제 조성물에 있어서, 목적으로 하지 않는 가교 반응의 진행을 억제하는 것이다. 반응 지연제로는, 예를 들면, 촉매에 대한 킬레이트에 의해 킬레이트 착체를 형성하는 화합물을 들 수 있으며, 보다 구체적으로는, 1분자 중에 카르보닐기(-C(=O)-)를 2개 이상 갖는 화합물을 들 수 있다.
점착제 조성물이 함유하는 그 밖의 첨가제는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
점착제 조성물에 있어서, 그 밖의 첨가제의 함유량은 특별히 한정되지 않으며, 그 종류에 따라 적절히 선택하면 된다.
(용매)
점착제 조성물은 용매를 함유하고 있어도 된다. 점착제 조성물은 용매를 함유하고 있음으로써, 도공 대상면에 대한 도공 적성이 향상된다.
상기 용매는 유기 용매인 것이 바람직하다. 상기 유기 용매로는, 예를 들면, 메틸에틸케톤, 아세톤 등의 케톤; 초산에틸 등의 에스테르(예를 들면, 카르복실산에스테르); 테트라히드로푸란, 디옥산 등의 에테르; 시클로헥산, n-헥산 등의 지방족 탄화수소; 톨루엔, 자일렌 등의 방향족 탄화수소; 1-프로판올, 2-프로판올 등의 알코올 등을 들 수 있다.
상기 용매로는, 예를 들면, 점착성 수지(i)의 제조시 사용된 용매를 점착성 수지(i)로부터 제거하지 않고, 그대로 점착제 조성물에 있어서 사용해도 되고, 점착성 수지(i)의 제조시 사용된 용매와 동일 또는 상이한 종류의 용매를 점착제 조성물의 제조시 별도 첨가해도 된다.
점착제 조성물이 함유하는 용매는 1종만이어도 되고, 2종 이상이어도 되며, 2종 이상인 경우, 이들의 조합 및 비율은 임의로 선택할 수 있다.
점착제 조성물에 있어서, 용매의 함유량은 특별히 한정되지 않으며, 적절히 조절하면 된다.
[점착제 조성물의 제조 방법]
점착제 조성물은 이를 구성하기 위한 각 성분을 배합함으로써 얻어진다.
각 성분의 배합시에 있어서의 첨가 순서는 특별히 한정되지 않으며, 2종 이상의 성분을 동시에 첨가해도 된다.
용매를 사용하는 경우에는, 용매를 용매 이외의 어느 배합 성분과 혼합하여 이 배합 성분을 미리 희석해 두어도 되고, 용매 이외의 어느 배합 성분을 미리 희석해 두지 않고, 용매를 이들 배합 성분과 혼합해도 된다.
배합시 각 성분을 혼합하는 방법은 특별히 한정되지 않으며, 교반자 또는 교반 날개 등을 회전시켜 혼합하는 방법; 믹서를 이용하여 혼합하는 방법; 초음파를 가하여 혼합하는 방법 등, 공지의 방법에서 적절히 선택하면 된다.
각 성분의 첨가 및 혼합시의 온도 및 시간은 각 배합 성분이 열화되지 않는 한 특별히 한정되지 않으며, 적절히 조절하면 되나, 온도는 15∼30℃인 것이 바람직하다.
도 1은 본 발명의 반도체 가공용 시트의 일 실시형태를 모식적으로 나타내는 단면도이다. 또한, 이하의 설명에서 사용하는 도면은 본 발명의 특징을 알기 쉽게 하기 위해, 편의상, 주요부가 되는 부분을 확대하여 나타내고 있는 경우가 있으며, 각 구성 요소의 치수 비율 등이 실제와 동일하다고는 할 수 없다.
도 1에 나타내는 반도체 가공용 시트(1)는 기재(11) 상에 점착제층(12)이 형성되어 이루어지는 시트이다. 반도체 가공용 시트(1)에 있어서, 점착제층(12)은 기재(11)의 한쪽 표면(11a)에 적층되어 있다.
한편, 본 발명의 반도체 가공용 시트는 도 1에 나타내는 것에 한정되지 않으며, 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 도 1에 나타내는 것에 있어서 일부의 구성이 변경, 삭제 또는 추가된 것이어도 된다.
＜＜반도체 가공용 시트의 제조 방법＞＞
본 발명의 반도체 가공용 시트는 기재 상에 점착제층을 적층함으로써 제조할 수 있다. 점착제층의 형성 방법은 앞서 설명한 바와 같다.
예를 들면, 박리 필름 상에 점착제 조성물을 도공하고, 필요에 따라 건조시킴으로써, 박리 필름 상에 점착제층을 미리 형성해 두고, 이 형성된 점착제층에 있어서의 상기 박리 필름과 접촉하고 있는 측과는 반대측 노출면을 기재의 한쪽 표면과 첩합시킴으로써, 상기 반도체 가공용 시트가 얻어진다. 박리 필름은 반도체 가공용 시트가 얻어진 후, 임의의 타이밍에 제거하면 된다. 점착제 조성물은 박리 필름의 박리 처리면에 도공하는 것이 바람직하다.
또한, 반도체 가공용 시트는 통상, 그 기재와는 반대측 최표층(즉, 점착제층)의 표면에 박리 필름이 첩합된 상태로 보관된다. 따라서, 상술한 방법으로 박리 필름 상에 점착제층을 형성한 후에는 이 점착제층을 기재와 첩합시킨 후에도, 박리 필름을 제거하지 않고 첩합시킨 상태인 채로 해도 된다.
＜＜반도체 장치의 제조 방법＞＞
본 발명의 반도체 가공용 시트를 사용한 경우의 반도체 장치의 제조 방법으로는, 예를 들면, 상기 반도체 가공용 시트에 있어서의 점착제층의 표면에 필름상 접착제가 형성되고, 상기 필름상 접착제에 있어서의 상기 점착제층이 형성되어 있는 측과는 반대측 표면에, 분할된 복수 개의 반도체 칩이 형성된 적층 구조체를 형성하는 공정(이하, 「적층 구조체 형성 공정」으로 약기하는 경우가 있다)과, 상기 적층 구조체에 있어서의 상기 필름상 접착제를 냉각시키면서, 상기 필름상 접착제의 표면 방향으로 익스팬드함으로써, 상기 필름상 접착제를 절단하는 공정(이하, 「절단 공정」으로 약기하는 경우가 있다)과, 절단 후의 상기 필름상 접착제를 구비한 상기 반도체 칩(즉, 필름상 접착제가 형성된 반도체 칩)을, 상기 점착제층으로부터 픽업하는(분리하는) 공정(이하, 「분리 공정」으로 약기하는 경우가 있다)을 포함하는 제조 방법을 들 수 있다.
본 발명의 반도체 가공용 시트를 사용함으로써, 상기 절단 공정에 있어서는, 반도체 가공용 시트의 익스팬드, 다시 말하면 상기 필름상 접착제의 익스팬드에 의한 상기 필름상 접착제의 절단시, 상기 필름상 접착제가 형성된 반도체 칩의 점착제층으로부터의 들뜸이나 비산이 억제된다. 또한, 상기 분리 공정에 있어서는, 에너지선 조사 등에 의한 상기 점착제층의 경화를 행하지 않아도, 상기 필름상 접착제가 형성된 반도체 칩을 용이하게 점착제층으로부터 분리하여 픽업할 수 있다. 이와 같이, 본 발명의 반도체 가공용 시트를 사용한 경우에는, 상기 점착제층의 경화를 행하지 않고, 상기 필름상 접착제가 형성된 반도체 칩을 픽업할 수 있기 때문에, 반도체 장치의 제조 공정을 간략화할 수 있다.
이하, 도 2를 참조하면서, 상기 제조 방법에 대해 설명한다. 도 2는 본 발명의 반도체 가공용 시트를 사용한 경우의 반도체 장치의 제조 방법의 일 실시형태를 모식적으로 설명하기 위한 단면도이다. 여기서는 도 1에 나타내는 반도체 가공용 시트를 사용한 경우의 제조 방법에 대해 설명한다. 한편, 도 2에 있어서, 도 1에 나타내는 것과 동일한 구성 요소에는 도 1의 경우와 동일한 부호를 부여하고, 그 상세한 설명은 생략한다. 또한, 도 2에서는 반도체 가공용 시트, 필름상 접착제 및 반도체 칩에 관련되는 구성만 단면 표시하고 있다. 이들은 도 3 이후의 도면에 있어서도 동일하다.
＜적층 구조체 형성 공정＞
도 2(a)에 나타내는 적층 구조체(101)는 반도체 가공용 시트(1)의 점착제층(12)의 표면(12a)(점착제층(12)에 있어서의 기재를 구비하고 있는 측과는 반대측 면)에 필름상 접착제(9)가 형성되고, 필름상 접착제(9)에 있어서의 점착제층(12)을 구비하고 있는 측과는 반대측 표면(9a)에, 분할된 복수 개의 반도체 칩(8)이 형성된 적층 구조체이다. 한편, 반도체 가공용 시트(1)는 기재(11)의 표면(11a)에 점착제층(12)이 적층되어 이루어지는 본 발명의 반도체 가공용 시트이다.
도 2에서는 복수 개의 반도체 칩(8)끼리의 사이의 공극부(상기 홈에서 유래하는 것)를 강조 표시하고 있다.
상기 적층 구조체 형성 공정에 있어서는, 예를 들면, 분할된 복수 개의 반도체 칩(8)의 이면(8b)(반도체 칩(8)에 있어서의 회로 형성면과는 반대측 면)에, 1장의 필름상 접착제(9)를 첩부한 후, 이 필름상 접착제(9)에 있어서의 반도체 칩(8)을 구비하고 있는 측과는 반대측 표면(9b)에, 본 발명의 반도체 가공용 시트(1)에 있어서의 점착제층(12)을 첩부함으로써, 적층 구조체(101)를 형성할 수 있다. 또한, 본 발명의 반도체 가공용 시트(1)에 있어서의 점착제층(12)의 표면(12a)에 1장의 필름상 접착제(9)를 첩부한 후, 이 필름상 접착제(9)에 있어서의 점착제층(12)을 구비하고 있는 측과는 반대측 표면(9a)을, 분할된 복수 개의 반도체 칩(8)의 이면(8b)에 첩부하는 것으로도 상기 적층 구조체를 형성할 수 있다.
분할된 복수 개의 반도체 칩(8)은 상술한 바와 같이, 반도체 웨이퍼에 있어서의 필름상 접착제(9)의 첩부면(이면)과는 반대측 회로 형성면(표면)으로부터 홈을 형성하고, 이 홈에 도달할 때까지 상기 이면을 연삭함으로써 제작할 수 있다. 그리고, 상기 홈은 블레이드 다이싱, 레이저 다이싱, 워터 다이싱 등의 방법으로 형성할 수 있다.
도 3은 이러한 반도체 웨이퍼에 홈을 형성하여 반도체 칩을 얻는 방법의 일 실시형태를 모식적으로 설명하기 위한 단면도이다.
이 방법에서는 도 3(a)에 나타내는 바와 같이, 반도체 웨이퍼(8')에, 그 회로 형성면인 한쪽 표면(8a')으로부터 블레이드 다이싱, 레이저 다이싱, 워터 다이싱 등의 방법으로 홈(80')을 형성한다.
이어서, 도 3(b)에 나타내는 바와 같이, 반도체 웨이퍼(8')의 상기 표면(회로 형성면)(8a')과는 반대측 면(이면)(8b')을 연삭한다. 상기 이면(8b')의 연삭은 공지의 방법에 의해, 예를 들면, 그라인더(62)를 이용하여 행할 수 있다. 상기 이면(8b')의 연삭은 여기에 나타내는 바와 같이, 반도체 웨이퍼(8')의 상기 표면(8a')에 백 그라인드 테이프(63)을 첩부하여 행하는 것이 바람직하다.
그리고, 홈(80')에 도달할 때까지 상기 이면(8b')을 연삭함으로써, 도 3(c)에 나타내는 바와 같이, 반도체 웨이퍼(8')로부터 복수 개의 반도체 칩(8)이 얻어진다. 반도체 웨이퍼(8')의 상기 이면(8b')은 반도체 칩(8)의 이면(8b), 즉, 필름상 접착제(9)를 형성하기 위한 면이 된다.
다만, 반도체 장치의 상기 제조 방법에서는 이들 반도체 웨이퍼의 일부를 잘라내는 방법이 아닌, 앞서 설명한 바와 같이, 반도체 웨이퍼의 내부에 개질층을 형성하고, 이 개질층의 형성 부위에 있어서 반도체 웨이퍼를 분할하는 방법을 채용하는 것이 바람직하다.
즉, 반도체 장치의 상기 제조 방법에 있어서는, 상기 적층 구조체 형성 공정 전에, 추가로, 반도체 웨이퍼의 내부에 설정된 초점에 집속하도록 적외역의 레이저광을 조사하여 상기 반도체 웨이퍼의 내부에 개질층을 형성하는 공정(이하, 「개질층 형성 공정」으로 약기하는 경우가 있다)과, 상기 개질층이 형성된 상기 반도체 웨이퍼에 있어서 상기 필름상 접착제를 형성하기 위한 면을 연삭함과 함께, 연삭 시의 힘을 상기 반도체 웨이퍼에 가함으로써 상기 개질층의 부위에 있어서 상기 반도체 웨이퍼를 분할하여 복수 개의 반도체 칩을 얻는 공정(이하, 「분할 공정」으로 약기하는 경우가 있다)을 갖고, 상기 분할 공정으로 얻어진 복수 개의 반도체 칩을 상기 적층 구조체 형성 공정에서 사용하는 것이 바람직하다.
도 4는 이러한 반도체 웨이퍼에 개질층을 형성하여 반도체 칩을 얻는 방법의 일 실시형태를 모식적으로 설명하기 위한 단면도이다.
＜개질층 형성 공정＞
이 방법에서는 상기 개질층 형성 공정에 있어서, 도 4(a)에 나타내는 바와 같이, 반도체 웨이퍼(8')의 내부에 설정된 초점에 집속되도록 적외역의 레이저광을 조사하여, 반도체 웨이퍼(8')의 내부에 개질층(81')을 형성한다.
개질층 형성 공정에 있어서는, 예를 들면, 레이저광의 조사에 의해 반도체 웨이퍼(8')의 표면이나 표면 근방의 영역이 받는 데미지를 최소한으로 하면서 개질층(81')을 형성하기 위해, 개구도(NA)가 큰 레이저광을 조사하는 것이 바람직하다.
＜분할 공정＞
이어서, 상기 분할 공정에 있어서는, 도 4(b)에 나타내는 바와 같이, 반도체 웨이퍼(8')의 상기 표면(회로 형성면)(8a')과는 반대측 면(이면)(8b')을 연삭한다. 이 때의 연삭은 앞서 도 3을 인용하여 설명한, 홈을 형성한 반도체 웨이퍼의 이면의 연삭과 동일한 방법으로 행할 수 있다. 예를 들면, 이 때의 상기 이면(8b')의 연삭은 반도체 웨이퍼(8')의 상기 표면(8a')에 백 그라인드 테이프(63)를 첩부하여 행하는 것이 바람직하다.
그리고, 반도체 웨이퍼(8')의 상기 이면(8b')을 연삭함과 함께, 추가로, 이 연삭 중의 반도체 웨이퍼(8')에 대해, 연삭 시의 힘을 가함으로써, 개질층(81')의 형성 부위에 있어서 반도체 웨이퍼(8')를 분할함으로써, 도 4(c)에 나타내는 바와 같이, 반도체 웨이퍼(8')로부터 복수 개의 반도체 칩(8)이 얻어진다. 이 경우도, 도 3을 인용하여 설명한 경우와 동일하게, 반도체 웨이퍼(8')의 상기 이면(8b')은 반도체 칩(8)의 이면(8b), 즉, 필름상 접착제(9)를 형성하기 위한 면이 된다.
상술한 어느 방법에서도, 백 그라인드 테이프(63)를 사용한 경우, 얻어진 복수 개의 반도체 칩(8)은 백 그라인드 테이프(63) 상에서 정렬된 상태로 유지된다.
반도체 칩(8)의 두께는 특별히 한정되지 않지만, 5∼60㎛인 것이 바람직하고, 10∼55㎛인 것이 보다 바람직하다. 이러한 박형의 반도체 칩을 사용한 경우에, 본 발명의 반도체 가공용 시트를 사용한 경우의 효과가 보다 현저히 얻어진다.
상술한 반도체 장치의 제조 방법에 있어서, 필름상 접착제(9)는 공지의 것이면 되고, 예를 들면, 경화성을 갖는 것을 들 수 있으며, 열경화성을 갖는 것이 바람직하고, 감압 접착성을 갖는 것이 바람직하다. 열경화성 및 감압 접착성을 아울러 갖는 필름상 접착제(9)는 미경화 상태에서는 각종 피착체에 가볍게 가압함으로써 첩부할 수 있다. 또한, 필름상 접착제(9)는 가열하여 연화시킴으로써 각종 피착체에 첩부할 수 있는 것이어도 된다. 필름상 접착제(9)는 경화에 의해 최종적으로는 내충격성이 높은 경화물이 되고, 이 경화물은 가혹한 고온·고습도 조건 하에 있어서도 충분한 접착 특성을 유지할 수 있다.
필름상 접착제(9)의 두께는 특별히 한정되지 않지만, 1∼50㎛인 것이 바람직하고, 3∼40㎛인 것이 보다 바람직하다. 필름상 접착제(9)의 두께가 상기 하한값 이상임으로써, 피착체(반도체 칩)에 대해 보다 높은 접착력이 얻어진다. 또한, 필름상 접착제(9)의 두께가 상기 상한값 이하임으로써, 후술하는 익스팬드에 의해, 필름상 접착제(9)를 보다 용이하게 절단할 수 있다.
＜절단 공정＞
상기 절단 공정에 있어서는, 상기 적층 구조체 형성 공정 후에, 도 2(b)에 나타내는 바와 같이, 적층 구조체(101)의 필름상 접착제(9)를 냉각시키면서, 필름상 접착제(9)의 표면(9a) 방향(도 2(b)에 있어서의 화살표 I로 나타내는 방향, 즉, 필름상 접착제(9)의 표면에 대해 수평 방향)으로 필름상 접착제(9)를 익스팬드하여, 필름상 접착제(9)를 절단한다. 필름상 접착제(9)는 기재(11) 및 점착제층(12)(즉, 반도체 가공용 시트(1))과 함께 익스팬드하면 된다. 여기서는 절단 후의 필름상 접착제를 부호 9'를 부여하여 나타내고 있지만, 이러한 절단 후의 필름상 접착제(9')를 간단히 「필름상 접착제(9')」라고 칭하는 경우가 있다. 또한, 필름상 접착제(9)의 익스팬드 방향을 화살표 I로 나타내고 있다.
상기 절단 공정에 있어서의 필름상 접착제(9)의 냉각 온도는 특별히 한정되지 않지만, 필름상 접착제(9)를 보다 용이하게 절단할 수 있다는 점에서, -15∼3℃인 것이 바람직하다.
상기 절단 공정에 있어서의 필름상 접착제(9)의 익스팬드 속도(확장 속도)는 본 발명의 효과를 저해하지 않는 범위 내이면 특별히 한정되지 않지만, 0.5∼100㎜/sec인 것이 바람직하고, 0.5∼60㎜/sec인 것이 보다 바람직하며, 예를 들면, 1∼50㎜/sec 등이어도 된다. 익스팬드 속도가 이러한 범위 내임으로써, 본 발명의 효과가 보다 현저히 얻어진다. 또한, 익스팬드 속도가 상기 상한값 이하임으로써, 필름상 접착제(9)의 익스팬드시에 있어서, 반도체 칩(8)이 보다 데미지를 받기 어려워진다.
상기 절단 공정에 있어서는 반도체 가공용 시트(1)를 사용하고 있음으로써, 절단 후의 필름상 접착제(9')를 이면(8b)에 구비한 상태의 반도체 칩(8)은 점착제층(12)으로부터의 들뜸이나 비산이 억제된다.
한편, 도 5는 종래의 반도체 가공용 시트를 사용한 경우의 필름상 접착제의 익스팬드시에 있어서의 반도체 칩의 상태를 모식적으로 나타내는 단면도이다.
여기에 나타내는 점착제층(72)은 종래부터 사용되고 있는 것이고, 기재(11) 상에 점착제층(72)이 형성되어 이루어지는 반도체 가공용 시트(7)를 사용한 경우에는, 절단 후의 필름상 접착제(9')를 구비한 반도체 칩(8)은 점착제층(72)으로부터의 들뜸이 발생하거나, 점착제층(72)에서 박리되어 비산하는 경우가 있다. 이러한 필름상 접착제가 형성된 반도체 칩의 들뜸 및 비산은 예를 들면, 앞서 설명한 두께가 200㎛인 점착제층의 0℃에 있어서의 저장 탄성률이 1000MPa 미만인 경우에 전형적으로 관찰된다.
또한, 이러한 필름상 접착제가 형성된 반도체 칩의 들뜸 및 비산은 반도체 칩(8)의 두께가 얇은 경우에 발생하기 쉽다.
＜분리 공정＞
상기 분리 공정에 있어서는 상기 절단 공정 후에, 도 2(c)에 나타내는 바와 같이, 반도체 칩(8)과 이에 첩부되어 있는 절단 후의 필름상 접착제(9')를, 반도체 가공용 시트(1)(점착제층(12))로부터 분리하여 픽업을 행한다.
상기 분리 공정에 있어서는, 반도체 장치의 제조 장치의 인상부(61)에 의해 반도체 칩(8)을 인상함으로써, 이 반도체 칩(8)의 이면(8b)에 첩부되어 있는 절단 후의 필름상 접착제(9')를 점착제층(12)에서 박리시킨다. 반도체 칩(8)을 인상하는 방법은 공지의 방법이면 되고, 예를 들면, 진공 콜릿에 의해 반도체 칩(8)의 표면을 흡착하여 인상하는 방법 등을 들 수 있다. 여기서는 반도체 칩(8)의 인상 방향을 화살표 II로 나타내고 있다.
상기 분리 공정에 있어서는, 반도체 가공용 시트(1)를 사용하고 있음으로써, 에너지선 조사 등에 의한 점착제층(12)의 경화를 행하지 않아도, 반도체 칩(8)을 절단 후의 필름상 접착제(9')와 함께(필름상 접착제가 형성된 반도체 칩을) 용이하게 점착제층(12)으로부터 분리하여 픽업할 수 있다.
한편, 도 6은 종래의 반도체 가공용 시트를 사용한 경우의 필름상 접착제가 형성된 반도체 칩의 픽업을 시도했을 때의 상태를 모식적으로 나타내는 단면도이다.
그 중에서도, 도 6(a)에서는 도 2(c)의 경우와 동일하게 반도체 칩(8)을 인상했을 때, 절단 후의 필름상 접착제(9')가 반도체 칩(8)에서 박리되고, 절단 후의 필름상 접착제(9')는 점착제층(72)에 적층된 채로 되어 있으며, 반도체 칩(8)만이 인상된 상태를 나타내고 있다.
한편, 도 6(b)에서는 도 2(c)의 경우와 동일하게 반도체 칩(8)을 인상할 때, 반도체 칩(8)이 절단 후의 필름상 접착제(9')를 개재하여 점착제층(72)에 적층되어 있으며, 반도체 칩(8)을 인상할 수 없는 상태를 나타내고 있다.
도 6(a) 및 도 6(b)과 같은 공정 이상은 모두, 점착제층(72)의 반도체 웨이퍼에 대한 점착력이 200mN/25㎜를 초과하는 큰 값인 경우에 전형적으로 관찰된다. 그리고, 도 6(a)의 상태는 필름상 접착제(9')의 반도체 웨이퍼에 대한 점착력이 비교적 작은 값인 경우에 발생하기 쉽고, 도 6(b)의 상태는 필름상 접착제(9')의 반도체 웨이퍼에 대한 점착력이 비교적 큰 값인 경우에 발생하기 쉽다.
반도체 장치의 상기 제조 방법에 있어서는, 절단 후의 필름상 접착제(9')와 함께 분리된(픽업된) 반도체 칩(8)(필름상 접착제가 형성된 반도체 칩)을 사용하고, 이후는 종래법과 동일한 방법으로 반도체 장치를 제조한다. 예를 들면, 상기 반도체 칩(8)을 기판의 회로면에 필름상 접착제(9')에 의해 다이 본딩하고, 필요에 따라, 이 반도체 칩(8)에 추가로 반도체 칩을 1개 이상 적층하여, 와이어 본딩을 행한 후, 전체를 수지에 의해 봉지함으로써, 반도체 패키지로 한다(도시 생략). 그리고, 이 반도체 패키지를 사용하여 목적으로 하는 반도체 장치를 제작하면 된다.
본 발명의 반도체 가공용 시트를 사용한 반도체 장치의 제조 방법은 도 2를 인용하여 설명한 상술의 방법으로 한정되지 않으며, 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 상술한 방법에 있어서 일부의 구성이 변경, 삭제 또는 추가된 것이어도 된다.
또한, 도 5 내지 도 6을 참조하여 설명한 공정 이상은 일례이며, 경우에 따라서는 다른 공정 이상이 발생하는 경우도 있다.
이에 비해, 본 발명의 반도체 가공용 시트를 사용한 경우에는 이러한 공정 이상의 발생이 억제되고, 그 결과, 종래보다 간략화된 방법으로 저렴하게 반도체 장치를 제조할 수 있다.
본 발명의 일 실시형태인 반도체 가공용 시트의 일 측면으로는,
기재 상에 점착제층을 구비하는 반도체 가공용 시트로서,
상기 점착제층은 점착성 수지(i) 및 가교제(ii)를 포함하는 점착제 조성물로 형성되어 있고;
상기 점착성 수지(i)은 적어도 (메타)아크릴산알킬에스테르 유래의 구성 단위를 갖는 아크릴계 중합체, 바람직하게는 (메타)아크릴산 2-에틸헥실 유래의 구성 단위, (메타)아크릴산 2-히드록시에틸 유래의 구성 단위 및 (메타)아크릴산 4-히드록시부틸 유래의 구성 단위로 이루어지는 군에서 선택되는 적어도 1개의 구성 단위를 갖는 아크릴계 중합체이며;
상기 가교제(ii)는 이소시아네이트계 가교제, 바람직하게는 트리메틸올프로판의 톨릴렌디이소시아네이트 삼량체 부가물이고;
상기 점착성 수지(i)의 함유량은 상기 점착제층의 총질량에 대해, 45∼90질량％, 바람직하게는 55∼87질량％, 보다 바람직하게는 65∼84질량％, 특히 바람직하게는 72∼81질량％이며;
상기 가교제(ii)의 함유량은 상기 점착성 수지(i)의 함유량 100질량부에 대해, 5∼50질량부, 바람직하게는 10∼45질량부, 보다 바람직하게는 15∼40질량부, 특히 바람직하게는 22∼38질량부이고;
상기 점착제층의 두께를 200㎛로 했을 때, 상기 두께 200㎛인 점착제층의 0℃에 있어서의 저장 탄성률이 100MPa∼1000MPa, 바람직하게는 300MPa∼1000MPa, 보다 바람직하게는 500MPa∼996MPa, 특히 바람직하게는 533MPa∼994MPa이며;
상기 반도체 가공용 시트를 반도체 웨이퍼의 미러면에 첩부했을 때, 상기 미러면에 대한 상기 점착제층의 점착력이 10∼200mN/25㎜, 바람직하게는 30∼200mN/25㎜, 보다 바람직하게는 50∼196mN/25㎜, 특히 바람직하게는 55∼194mN/25㎜인 반도체 가공용 시트를 들 수 있다.
본 발명의 일 실시형태인 반도체 가공용 시트의 다른 측면으로는,
기재 상에 점착제층을 구비하는 반도체 가공용 시트로서,
상기 점착제층은 점착성 수지(i) 및 가교제(ii)를 포함하는 점착제 조성물로 형성되어 있고;
상기 점착성 수지(i)은 (메타)아크릴산 2-에틸헥실 유래의 구성 단위 및 (메타)아크릴산 2-히드록시에틸 유래의 구성 단위로 이루어지는 군에서 선택되는 적어도 1개의 구성 단위를 갖는 아크릴계 중합체이며;
상기 가교제(ii)는 트리메틸올프로판의 톨릴렌디이소시아네이트 삼량체 부가물이고;
상기 점착성 수지(i)의 함유량은 76∼81질량％이며;
상기 가교제(ii)의 함유량은 상기 점착성 수지(i)의 함유량 100질량부에 대해, 22∼31질량부이고;
상기 점착제층의 두께를 200㎛로 했을 때, 상기 두께 200㎛인 점착제층의 0℃에 있어서의 저장 탄성률이 533MPa∼873MPa이며;
상기 반도체 가공용 시트를 반도체 웨이퍼의 미러면에 첩부했을 때, 상기 미러면에 대한 상기 점착제층의 점착력이 94∼194mN/25㎜인 반도체 가공용 시트를 들 수 있다.
본 발명의 일 실시형태인 반도체 가공용 시트의 다른 측면으로는,
기재 상에 점착제층을 구비하는 반도체 가공용 시트로서,
상기 점착제층은 점착성 수지(i) 및 가교제(ii)를 포함하는 점착제 조성물로 형성되어 있고;
상기 점착성 수지(i)은 (메타)아크릴산 2-에틸헥실 유래의 구성 단위 및 (메타)아크릴산 4-히드록시부틸 유래의 구성 단위로 이루어지는 군에서 선택되는 적어도 1개의 구성 단위를 갖는 아크릴계 중합체이며;
상기 가교제(ii)는 트리메틸올프로판의 톨릴렌디이소시아네이트 삼량체 부가물이고;
상기 점착성 수지(i)의 함유량은 70∼75질량％이며;
상기 가교제(ii)의 함유량은 상기 점착성 수지(i)의 함유량 100질량부에 대해, 35∼39질량부이고;
상기 점착제층의 두께를 200㎛로 했을 때, 상기 두께 200㎛인 점착제층의 0℃에 있어서의 저장 탄성률이 500MPa∼994MPa이며;
상기 반도체 가공용 시트를 반도체 웨이퍼의 미러면에 첩부했을 때, 상기 미러면에 대한 상기 점착제층의 점착력이 50∼60mN/25㎜인 반도체 가공용 시트를 들 수 있다.
실시예
이하, 구체적 실시예에 의해, 본 발명에 대해 보다 상세히 설명한다. 다만, 본 발명은 이하에 나타내는 실시예로 한정되는 것은 전혀 아니다.
한편, 이하에 있어서, 시간 단위 「msec」는 「밀리 초」를 의미한다.
점착제 조성물의 제조에 사용된 성분을 이하에 나타낸다.
·점착성 수지
점착성 수지(i)-1: 아크릴산-2-에틸헥실(이하, 「2EHA」로 약기한다)(80질량부), 및 아크릴산-2-히드록시에틸(이하, 「HEA」로 약기한다)(20질량부)을 공중합하여 이루어지는 아크릴계 중합체(중량 평균 분자량 860000, 유리 전이 온도 -61℃).
점착성 수지(i)-2: 2EHA(80질량부), 및 아크릴산-4-히드록시부틸(이하, 「4 HBA」로 약기한다)(20질량부)을 공중합하여 이루어지는 아크릴계 중합체(중량 평균 분자량 430000, 유리 전이 온도 -63℃).
점착성 수지(i)-3: 2EHA(60질량부), 메타크릴산메틸(이하, 「MMA」로 약기한다)(30질량부), 및 HEA(10질량부)를 공중합하여 이루어지는 아크릴계 중합체(중량 평균 분자량 430000, 유리 전이 온도 -31℃).
점착성 수지(i)-4: 아크릴산라우릴(이하, 「LA」로 약기한다)(80질량부), 및 HEA(20질량부)를 공중합하여 이루어지는 아크릴계 중합체(중량 평균 분자량 720000, 유리 전이 온도 -27℃).
·가교제
가교제(ii)-1: 트리메틸올프로판의 톨릴렌디이소시아네이트 삼량체 부가물(도소사 제조 「코로네이트 L」)
·광중합 개시제
광중합 개시제(iii)-1: 1-히드록시시클로헥실페닐케톤(BASF사 제조 「이르가큐어(등록상표) 184」
[실시예 1]
＜반도체 가공용 시트의 제조＞
(점착제 조성물의 제조)
점착성 수지(i)-1(100질량부)에 대해, 가교제(ii)-1(30.16질량부)을 첨가하여 23℃에서 교반함으로써, 비에너지선 경화성 점착제 조성물을 얻었다.
한편, 여기에 나타내는 배합 부수는 모두 고형분 환산값이다.
각 배합 성분 및 그 배합량을 표 1에 나타낸다. 한편, 표 1 중의 배합 성분란의 「-」라는 기재는 그 성분이 미배합인 것을 의미한다.
(반도체 가공용 시트의 제조)
폴리에틸렌테레프탈레이트제 필름의 한쪽 면이 실리콘 처리에 의해 박리 처리된 박리 필름(린텍사 제조 「SP-PET381031」, 두께 38㎛)의 상기 박리 처리면에 상기에서 얻어진 점착제 조성물을 도공하고, 120℃에서 2분간 가열 건조시킴으로써 두께 10㎛의 점착제층을 형성하였다.
이어서, 이 점착제층의 노출면에, 기재로서, 두께 110㎛인 저밀도 폴리에틸렌(LDPE)제 필름을 첩합시킴으로써, 박리 필름을 구비한 반도체 가공용 시트를 얻었다.
＜반도체 가공용 시트의 평가＞
(필름상 접착제가 형성된 반도체 칩의 들뜸·비산의 억제 효과)
다이싱 장치(디스코사 제조 「DFD6361」)를 이용하고, 8인치의 실리콘 웨이퍼(두께 720㎛)의 미러면에 대해, 10㎜×10㎜ 크기의 정방형을 그리듯이, 그 표면으로부터 80㎛의 깊이까지 다이싱 블레이드에 의해 칼집을 넣어 홈을 형성하는 하프 컷 다이싱을 행하였다. 이 때, 다이싱 블레이드로는 디스코사 제조 「27HECC」를 이용하고, 이 다이싱 블레이드의 이동 속도를 50㎜/sec, 회전 속도를 40000rpm으로 하였다.
이어서, 테이프 라미네이터(린텍사 제조 「RAD-3510」)를 이용하고, 상온(23℃) 하에서, 상기 홈을 형성한 실리콘 웨이퍼의 미러면에, 백 그라인드 테이프(린텍사 제조 「ADWILL E-3125KN」)를 그 점착층에 의해 첩부하였다.
이어서, 그라인더(DISCO사 제조 「DFG8760」)를 이용하고, 실리콘 웨이퍼의 상기 홈을 형성한 미러면과는 반대측 면을 연삭하였다. 이 때, 실리콘 웨이퍼의 두께가 50㎛가 되도록 연삭을 행하고, 동시에 실리콘 웨이퍼를 분할하여, 실리콘 칩으로 개편화하였다. 얻어진 실리콘 칩은 서로 약 30㎛의 간격을 두고, 백 그라인드 테이프 상에서 고정되어 있었다.
이어서, 얻어진 실리콘 칩의 상기 연삭면에 60℃로 가열한 필름상 접착제(린텍사 제조 「ADWILL LE61-25*」, 두께 25㎛)를 첩부하고, 추가로, 이 필름상 접착제에 상기에서 얻어진 반도체 가공용 시트를 그 점착제층에 의해 상온(23℃) 하에서 첩부하여 적층물을 얻었다.
이어서, 얻어진 적층물을 그 점착제층의 노출면에 의해 다이싱용 링 프레임에 첩부하여 고정하고, 실리콘 칩에서 백 그라인드 테이프를 박리함으로써, 기재 상에 점착제층을 구비하여 이루어지는 반도체 가공용 시트의 상기 점착제층에, 미절단의 필름상 접착제가 적층되고, 이 필름상 접착제 상에, 미리 개편화되어 있는 복수 개의 반도체 칩이 정렬되어 형성되어 이루어지는 적층 구조체의 시험편을 얻었다.
익스팬더(제이씨엠사 제조 「ME-300B」)의 익스팬드 유닛에 상기에서 얻어진 시험편을 설치하고, 0℃의 환경하에서, 익스팬드량(확장량) 10㎜, 익스팬드 속도(확장 속도) 10㎜/sec의 조건에서, 반도체 가공용 시트 및 필름상 접착제를 익스팬드하고, 필름상 접착제를 실리콘 칩의 외형을 따라 절단하였다. 즉, 여기서는 상기에서 얻어진 반도체 가공용 시트를 익스팬드 시트로서 사용하였다.
이어서, 육안에 의해, 절단이 완료된 필름상 접착제를 구비한 실리콘 칩(필름상 접착제가 형성된 반도체 칩)에 대해, 점착제층으로부터의 들뜸 유무, 비산 유무를 확인하고, 이들 이상이 전혀 관찰되지 않은 경우에는, 들뜸·비산의 억제 효과를 합격(A)으로 판정하고, 이들 이상이 조금이라도 관찰된 경우에는, 들뜸·비산의 억제 효과를 불합격(B)으로 판정하였다. 결과를 표 1 중의 「반도체 칩의 들뜸·비산의 억제」의 란에 나타낸다.
(필름상 접착제가 형성된 반도체 칩의 픽업 적성)
픽업·다이 본딩 장치(캐논 머시너리사 제조 「BESTEM D02」)를 이용하여, 상술한 「필름상 접착제가 형성된 반도체 칩의 들뜸·비산의 억제 효과」를 평가한 후, 이상이 관찰되지 않은 필름상 접착제가 형성된 반도체 칩에 대해, 가압량 200㎛, 가압 속도 20㎜/sec, 들어올림 유지 시간 300msec의 조건에서, 1핀 가압 방식에 의해, 픽업을 30회 행하였다. 그리고, 픽업이 30회 모두 성공한 경우에는 픽업 적성을 합격(A)으로 판정하고, 픽업이 1회 이상 실패한 경우에는 픽업 적성을 불합격(B)으로 판정하였다. 결과를 표 1 중의 「픽업 적성」의 란에 나타낸다.
(점착제층으로 이루어지는 적층체의 저장 탄성률)
상기에서 얻어진 반도체 가공용 시트를 사용하여, 기재를 박리한 점착제층을 합계 두께가 200㎛가 되도록 복수층 적층한 적층체를 제작하였다. 그리고, 동적 점탄성 측정 장치(TA instrument사 제조 「DMA Q800」)를 이용하고, 승온 속도 10℃/min, 주파수 11Hz, 온도 -50∼50℃의 조건에서, 이 적층체의 0℃에 있어서의 저장 탄성률(MPa)을 측정하였다. 결과를 표 1 중의 「저장 탄성률」의 란에 나타낸다.
(점착제층의 점착력)
상기에서 얻어진 반도체 가공용 시트를 25㎜×150㎜의 크기로 절단하고, 그 점착제층에 의해 실리콘 웨이퍼의 미러면에 상온(23℃) 하에서 첩부하였다. 그리고, 이 온도 조건인 채 반도체 가공용 시트를, 점착제층 및 실리콘 웨이퍼의 서로 접촉하고 있던 면끼리가 180°의 각도를 이루도록 박리 속도 300㎜/min로 박리하는, 이른바 180°박리를 행하고, 이 때의 박리력을 측정하여, 그 측정값을 점착력(mN/25㎜)으로 하였다. 결과를 표 1 중의 「점착력」의 란에 나타낸다.
[실시예 2∼4, 비교예 1∼3]
＜반도체 가공용 시트의 제조 및 평가＞
점착제 조성물 제조시의 배합 성분 및 그 배합량을 표 1에 나타내는 바와 같이 한 점 이외에는 실시예 1과 동일한 방법으로 반도체 가공용 시트를 제조하여 평가하였다. 결과를 표 1에 나타낸다.
한편, 비교예 3에 있어서의 점착제층은 점착제 조성물의 함유 성분으로부터도 명백한 바와 같이, 에너지선(자외선) 경화성이지만, 상술한 점착제층의 형성으로부터 반도체 가공용 시트의 평가까지의 사이에, 에너지선 조사에 의한 경화는 행하지 않았다.
Figure 112018092792956-pct00001
상기 결과로부터 명백한 바와 같이, 실시예 1∼4에서는 0℃에 있어서의 상기 적층체의 저장 탄성률이 994MPa 이하이며, 필름상 접착제의 익스팬드에 의한 절단시에 있어서, 필름상 접착제가 형성된 반도체 칩의 점착제층으로부터의 들뜸과 비산이 완전히 억제되어 있었다. 또한, 점착제층의 반도체 웨이퍼에 대한 점착력이 194mN/25㎜ 이하이며, 에너지선 조사 등에 의한 경화를 행하지 않아도, 필름상 접착제가 형성된 반도체 칩의 픽업 적성이 우수하였다.
이에 비해, 비교예 1 및 2에서는 0℃에 있어서의 상기 적층체의 저장 탄성률이 1218MPa 이상이며, 필름상 접착제가 형성된 반도체 칩의 들뜸과 비산이 억제되어 있지 않았다.
또한, 비교예 3에서는 점착제층의 반도체 웨이퍼에 대한 점착력이 534mN/25㎜로 크고, 필름상 접착제가 형성된 반도체 칩의 픽업 적성이 불량이었다.
한편, 여기서는 상술한 들뜸·비산의 억제 효과의 평가시에 있어서, 다이싱 블레이드를 이용하고, 실리콘 웨이퍼의 하프 컷 다이싱을 행하여 얻어진 실리콘 칩을 사용하고 있다. 다만, 이러한 실리콘 웨이퍼에 홈을 형성하는 방법 대신에, 예를 들면 상술한 반도체 웨이퍼(실리콘 웨이퍼)의 내부에 개질층을 형성하는 방법을 채용하여 얻어진 실리콘 칩을 사용해도 동일한 평가 결과가 얻어진다. 이는 평가에 사용하는 반도체 칩에 이상이 없으면, 반도체 칩의 제조 방법(반도체 웨이퍼의 분할 방법)은 상기 평가 공정에 영향을 주지 않기 때문이다.
본 발명은 반도체 장치의 제조에 이용 가능하기 때문에, 산업상 매우 유용하다.
1…반도체 가공용 시트, 11…기재, 11a…기재의 표면, 12…점착제층, 12a…점착제층의 표면, 8…반도체 칩, 8b…반도체 칩의 이면

Claims (3)

  1. 기재 상에 점착제층을 구비하고, 이하의 특성을 갖는 반도체 가공용 시트:
    상기 점착제층의 두께를 200㎛로 했을 때, 상기 두께 200㎛인 점착제층의 0℃에 있어서의 저장 탄성률이 300MPa∼1000MPa이며, 또한
    상기 반도체 가공용 시트를 반도체 웨이퍼의 미러면에 첩부했을 때, 상기 미러면에 대한 상기 점착제층의 점착력이 10∼200mN/25㎜이다.
  2. 제 1 항에 있어서,
    상기 점착제층이 비에너지선 경화성인 반도체 가공용 시트.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 점착제층 상에 추가로 필름상 접착제를 구비하여 이루어지는 반도체 가공용 시트.
KR1020187026994A 2016-03-30 2017-03-22 반도체 가공용 시트 KR102313586B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-069603 2016-03-30
JP2016069603 2016-03-30
PCT/JP2017/011377 WO2017170021A1 (ja) 2016-03-30 2017-03-22 半導体加工用シート

Publications (2)

Publication Number Publication Date
KR20180127984A KR20180127984A (ko) 2018-11-30
KR102313586B1 true KR102313586B1 (ko) 2021-10-15

Family

ID=59965360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187026994A KR102313586B1 (ko) 2016-03-30 2017-03-22 반도체 가공용 시트

Country Status (6)

Country Link
JP (1) JP6883019B2 (ko)
KR (1) KR102313586B1 (ko)
CN (2) CN112694840A (ko)
SG (1) SG11201808291YA (ko)
TW (1) TWI719178B (ko)
WO (1) WO2017170021A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7035347B2 (ja) * 2017-10-05 2022-03-15 昭和電工マテリアルズ株式会社 半導体加工用テープ
JP7174518B2 (ja) * 2017-11-16 2022-11-17 リンテック株式会社 半導体装置の製造方法
JP7067904B2 (ja) * 2017-11-16 2022-05-16 リンテック株式会社 半導体装置の製造方法
CN113631373A (zh) * 2019-03-15 2021-11-09 琳得科株式会社 带支撑片的膜状烧成材料、辊体、层叠体、及装置的制造方法
KR20220011627A (ko) * 2019-05-24 2022-01-28 린텍 가부시키가이샤 지지 시트 부착 필름상 소성 재료, 롤체, 적층체 및 장치의 제조 방법
EP4316815A1 (en) * 2021-04-01 2024-02-07 Toray Industries, Inc. Laminate and manufacturing method of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014021450A1 (ja) 2012-08-02 2014-02-06 リンテック株式会社 フィルム状接着剤、半導体接合用接着シート、および半導体装置の製造方法
WO2014157329A1 (ja) 2013-03-27 2014-10-02 リンテック株式会社 半導体チップの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4805549B2 (ja) * 2004-03-29 2011-11-02 リンテック株式会社 粘着シート
WO2008132852A1 (ja) * 2007-04-19 2008-11-06 Sekisui Chemical Co., Ltd. ダイシング・ダイボンディングテープ及び半導体チップの製造方法
JP2010171402A (ja) * 2008-12-24 2010-08-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム
CN101831261A (zh) * 2009-03-03 2010-09-15 日立麦克赛尔株式会社 放射线固化性粘着剂组合物、切割用粘着膜、切断片制法
JP5513866B2 (ja) * 2009-12-11 2014-06-04 リンテック株式会社 電子部品加工用粘着シート
KR101083959B1 (ko) * 2010-02-01 2011-11-16 닛토덴코 가부시키가이샤 반도체 장치 제조용 필름 및 반도체 장치의 제조 방법
JP2011174042A (ja) * 2010-02-01 2011-09-08 Nitto Denko Corp 半導体装置製造用フィルム及び半導体装置の製造方法
TWI509043B (zh) * 2010-09-09 2015-11-21 Hitachi Chemical Co Ltd Adhesive composition, method for manufacturing connection of circuit member and semiconductor device
KR101351622B1 (ko) * 2010-12-29 2014-01-15 제일모직주식회사 다이싱 다이 본딩 필름
JP5294358B2 (ja) 2012-01-06 2013-09-18 古河電気工業株式会社 ウエハ加工用テープ及びこれを使用した半導体装置の製造方法
JP6033734B2 (ja) * 2013-04-30 2016-11-30 日東電工株式会社 フィルム状接着剤、ダイシングテープ一体型フィルム状接着剤、及び、半導体装置の製造方法
JP5778721B2 (ja) * 2013-07-19 2015-09-16 日東電工株式会社 熱剥離型粘着テープ及び電子部品の切断方法
JPWO2015064574A1 (ja) * 2013-10-30 2017-03-09 リンテック株式会社 半導体接合用接着シートおよび半導体装置の製造方法
JP5828881B2 (ja) * 2013-12-24 2015-12-09 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR101722137B1 (ko) * 2014-01-03 2017-03-31 주식회사 엘지화학 다이싱 필름 및 다이싱 다이본딩 필름
JP6306362B2 (ja) * 2014-02-13 2018-04-04 リンテック株式会社 伸長可能シートおよび積層チップの製造方法
JP5697061B1 (ja) * 2014-03-24 2015-04-08 古河電気工業株式会社 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法
WO2016017265A1 (ja) * 2014-07-31 2016-02-04 リンテック株式会社 ダイシングシート、ダイシングシートの製造方法、およびモールドチップの製造方法
JP6390034B2 (ja) * 2014-08-01 2018-09-19 リンテック株式会社 粘着シート

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014021450A1 (ja) 2012-08-02 2014-02-06 リンテック株式会社 フィルム状接着剤、半導体接合用接着シート、および半導体装置の製造方法
WO2014157329A1 (ja) 2013-03-27 2014-10-02 リンテック株式会社 半導体チップの製造方法

Also Published As

Publication number Publication date
KR20180127984A (ko) 2018-11-30
JPWO2017170021A1 (ja) 2019-02-14
TW201802903A (zh) 2018-01-16
CN112694840A (zh) 2021-04-23
TWI719178B (zh) 2021-02-21
SG11201808291YA (en) 2018-10-30
CN109005665B (zh) 2020-12-25
JP6883019B2 (ja) 2021-06-02
WO2017170021A1 (ja) 2017-10-05
CN109005665A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
KR102313586B1 (ko) 반도체 가공용 시트
JP7177811B2 (ja) フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JP6775436B2 (ja) フィルム状接着剤、半導体加工用シート及び半導体装置の製造方法
JP6967506B2 (ja) フィルム状接着剤複合シート及び半導体装置の製造方法
JP2001203255A (ja) 半導体ウエハ保持保護用粘着シート
JP6885966B2 (ja) ダイシングダイボンディングシート、及び半導体チップの製造方法
TWI758445B (zh) 膜狀接著劑複合片以及半導體裝置的製造方法
JP6530213B2 (ja) シート状樹脂組成物、裏面研削用テープ一体型シート状樹脂組成物、及び、半導体装置の製造方法
KR102637302B1 (ko) 다이싱 다이 본딩 시트, 반도체 칩의 제조 방법 및 반도체 장치의 제조 방법
CN110753992A (zh) 隐形切割用粘着片及半导体装置的制造方法
JPWO2020004210A1 (ja) 半導体チップの製造方法及び半導体装置の製造方法
JP6998154B2 (ja) ダイボンディングシート
CN110753993A (zh) 隐形切割用粘着片及半导体装置的制造方法
JP7417369B2 (ja) ダイシングダイボンドフィルム
JP2016143676A (ja) ダイボンディングシート
KR20220136061A (ko) 워크 가공용 시트, 다이싱 다이 본딩 시트, 이면 보호막 형성용 복합 시트, 및 워크 가공물의 제조 방법
JPWO2020032175A1 (ja) 端子保護用テープ及び電磁波シールド膜付き半導体装置の製造方法
TW201906957A (zh) 隱形切割用黏著片及半導體裝置的製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant