KR101322160B1 - 웨이퍼 가공용 테이프 - Google Patents

Abstract

익스팬드에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성을 가지며, 또한, 가열 수축 공정에서 충분한 수축성을 나타내어, 가열 수축 공정 후에 이완에 의한 문제를 일으키지 않는 웨이퍼 가공용 테이프를 제공한다. 익스팬드에 의해 접착제층(13)을 칩을 따라 분단할 때에 사용하는 익스팬드 가능한 웨이퍼 가공용 테이프(10)의 기재 필름(11)으로서, JIS K7206으로 규정되는 비캣 연화점이 50℃ 이상 90℃ 미만이고, 열수축에 의한 응력의 증대가 9MPa 이상인 열가소성 가교 수지를 사용한다.

Description

웨이퍼 가공용 테이프 {WAFER PROCESSING TAPE}

본 발명은, 익스팬드에 의해 접착제층을 칩을 따라 분단할 때에 사용하는, 익스팬드 가능한 웨이퍼 가공용 테이프에 관한 것이다.

IC 등의 반도체 장치의 제조 공정에서는, 회로 패턴 형성 후의 웨이퍼를 박막화하기 위해서 웨이퍼 이면을 연삭하는 백그라인드 공정, 반도체 웨이퍼의 이면에 점착성 및 신축성이 있는 웨이퍼 가공용 테이프를 부착한 후에 웨이퍼를 칩 단위로 분단하는 다이싱 공정, 웨이퍼 가공용 테이프를 익스팬드하는 공정, 분단된 칩을 픽업하는 공정, 또한 픽업된 칩을 리드 프레임이나 패키지 기판 등에 접착하거나, 혹은 적층 패키지에 있어서는, 반도체 칩끼리를 적층, 접착하는 다이 본딩(마운트) 공정이 실시된다.

상기 백그라인드 공정에서는, 웨이퍼의 회로 패턴 형성면(웨이퍼 표면)을 오염으로부터 보호하기 위한 표면 보호 테이프가 사용된다. 웨이퍼의 이면 연삭 종료 후, 이 표면 보호 테이프를 웨이퍼 표면으로부터 박리할 때에는, 이하에 설명하는 웨이퍼 가공용 테이프(다이싱·다이 본딩 테이프)를 웨이퍼 이면에 접합한 후, 흡착 테이블에 다이싱·다이 본딩 테이프측을 고정하고, 표면 보호 테이프에, 웨이퍼에 대한 접착력을 저하시키는 처리를 실시한 후, 표면 보호 테이프를 박리한다. 표면 보호 테이프가 박리된 웨이퍼는, 그 후, 이면에 다이싱·다이 본딩 테이프가 접합된 상태에서 흡착 테이블로부터 들어 올려져, 다음 다이싱 공정에 제공된다. 또한, 상기의 접착력을 저하시키는 처리는, 표면 보호 테이프가 자외선 등의 에너지선 경화성 성분으로 이루어지는 경우에는 자외선 조사 처리이며, 표면 보호 테이프가 열경화성 성분으로 이루어지는 경우에는 열 조사(가열) 처리이다.

상기 백그라인드 공정 후의 다이싱 공정 내지 마운트 공정에서는, 기재 필름 상에 점착제층과 접착제층이 이 순서대로 적층된 다이싱·다이 본딩 테이프가 사용된다. 일반적으로, 다이싱·다이 본딩 테이프를 사용하는 경우는, 우선, 반도체 웨이퍼의 이면에 다이싱·다이 본딩 테이프의 접착제층을 부착해서 반도체 웨이퍼를 고정하고, 다이싱 블레이드를 사용해서 반도체 웨이퍼 및 접착제층을 칩 단위로 다이싱한다. 그 후, 테이프를 반도체 웨이퍼의 직경 방향으로 익스팬드함으로써, 칩끼리의 간격을 넓히는 익스팬드 공정이 실시된다. 상기 익스팬드 공정은, 그 후의 픽업 공정에 있어서, CCD 카메라 등에 의한 칩의 인식성을 높이는 동시에, 칩을 픽업할 때에 인접하는 칩끼리가 접촉함으로써 발생하는 칩의 파손을 방지하기 위해서 실시된다. 그 후 픽업 공정에서, 칩은 접착제층과 함께 점착제층으로부터 박리되어 픽업되고, 마운트 공정에서, 리드 프레임이나 패키지 기판 등에 직접 접착된다. 이와 같이, 다이싱·다이 본딩 테이프를 사용함으로써, 접착제층을 갖는 칩을 리드 프레임이나 패키지 기판 등에 직접 접착하는 것이 가능해지므로, 접착제의 도포 공정이나 별도 각 칩에 다이 본딩 필름을 접착하는 공정을 생략할 수 있다.

그러나, 상기 다이싱 공정에서는, 상술한 바와 같이 다이싱 블레이드를 사용해서 반도체 웨이퍼와 접착제층을 함께 다이싱하기 때문에, 웨이퍼의 절삭 칩뿐만 아니라 접착제층의 절삭 칩도 발생하게 된다. 접착제층의 절삭 칩은, 그것 자체가 접착 기능을 가지기 때문에, 절삭 칩으로 웨이퍼의 다이싱 홈이 막힌 경우, 칩끼리가 달라붙어 픽업 불량 등이 발생하여, 반도체 장치의 제조 수율이 저하된다.

상기의 문제를 해결하기 위해서, 다이싱 공정에서는 반도체 웨이퍼만을 블레이드로 다이싱하고, 익스팬드 공정에서 다이싱·다이 본딩 테이프를 익스팬드함으로써, 접착제층을 개개의 칩에 대응하여 분단하는 방법이 제안되었다(예를 들어, 하기 특허문헌 1의 [0055]~[0056]). 이와 같은 익스팬드 시의 장력을 이용한 접착제층의 분단 방법에 의하면, 접착제의 절삭 칩이 발생하지 않아, 픽업 공정에 있어서 악영향을 미치지 않는다.

또한 최근, 반도체 웨이퍼의 절단 방법으로서, 레이저 가공 장치를 이용하여 비접촉으로 웨이퍼를 절단할 수 있는, 소위 스텔스 다이싱법이 제안되었다.

예를 들어, 하기 특허문헌 2에는, 스텔스 다이싱법으로서, 다이 본드 수지층(접착제층)을 개재시켜 시트가 부착된 반도체 기판의 내부에 초점 광을 맞추어 레이저광을 조사함으로써, 반도체 기판의 내부에 다광자 흡수에 의한 개질 영역을 형성하고, 이 개질 영역에서 절단 예정부를 형성하는 공정과, 시트를 확장(익스팬드)시킴으로써 절단 예정부를 따라 반도체 기판 및 다이 본드 수지층을 절단하는 공정을 구비한 반도체 기판의 절단 방법이 개시되어 있다.

또한, 레이저 가공 장치를 이용한 반도체 웨이퍼의 절단 방법의 다른 방법으로서, 예를 들어, 하기 특허문헌 3에는, 반도체 웨이퍼의 이면에 다이 본딩용의 접착 필름(접착제층)을 장착하는 공정과, 이면에 상기 접착 필름이 장착된 반도체 웨이퍼의 접착 필름측에 신장 가능한 보호 점착 테이프를 접착하는 공정과, 보호 점착 테이프를 접착한 반도체 웨이퍼의 표면으로부터 스트리트를 따라 레이저 광선을 조사하여 개개의 반도체 칩으로 분할하는 공정과, 보호 점착 테이프를 확장(익스팬드)해서 접착 필름에 인장력을 부여하여, 접착 필름을 반도체 칩마다 파단하는 공정과, 파단된 접착 필름이 접착되어 있는 반도체 칩을 보호 점착 테이프로부터 이탈시키는 공정을 포함하는 반도체 웨이퍼의 분할 방법이 제안되어 있다.

이들 특허문헌 2 및 특허문헌 3에 기재된 반도체 웨이퍼의 절단 방법에 의하면, 레이저광의 조사 및 테이프의 익스팬드에 의해 비접촉으로 반도체 웨이퍼를 절단하기 때문에, 반도체 웨이퍼에 대한 물리적 부하가 작고, 현재 주류인 블레이드 다이싱을 행하는 경우와 같은 웨이퍼의 절삭 칩(칩핑)을 발생시키지 않으면서 반도체 웨이퍼의 절단이 가능하다. 또한, 익스팬드에 의해 접착제층을 분단하기 때문에, 접착제층의 절삭 칩을 발생시키지 않는다. 이로 인해, 블레이드 다이싱을 대신할 수 있는 우수한 기술로서 주목받고 있다.

상기 특허문헌 1~3에 기재된 바와 같은 익스팬드에 의해 접착제층을 분단하는 경우, 사용되는 다이싱·다이 본딩 테이프에는, 반도체 칩을 따라 접착제층을 확실하게 분단하기 위해서, 기재 필름의 균일하면서 또한 등방적인 확장성이 요구된다. 기재 필름에 국소적으로 확장이 불충분한 개소가 발생한 경우에는, 그 장소에서는 접착제층에 충분한 인장력이 전파되지 않아, 접착제층을 분단할 수 없게 되기 때문이다.

그런데, 일반적으로 기재 필름을 압출 성형할 때나, 제품으로서 테이프를 롤 형상으로 권취할 때, 다이싱·다이 본딩 테이프에 이방적인 힘이 가해져 왜곡 응력이 발생하여, 기재 필름의 확장성은 불균일하면서 또한 이방적인 것이 된다고 알려져 있다. 그래서, 균일한 확장성을 갖는 다이싱·다이 본딩 테이프로서, 지금까지 수많은 제안이 이루어지고 있다(예를 들어, 하기 특허문헌 4~9 참조).

또한, 상기 익스팬드 후에는 상기 테이프에 이완이 발생하기 때문에 개개의 칩의 간격을 안정적으로 유지할 수 없게 되어, 반송 시에 인접 칩간에 접촉해서 접착제층의 재유착이 일어나게 되는 문제가 있다. 상기 문제를 해결하기 위해서, 상기 테이프를 가열 수축성 테이프로 하여, 상기 분단 공정 후에 테이프를 가열하여 긴장시켜, 칩간의 간격을 유지하는 방법이 제안되었다(예를 들어, 하기 특허문헌 10, 11 참조). 상기 가열 수축성 테이프로는, 폴리염화비닐 테이프가 바람직한 것으로 되어 있다(예를 들어, 특허문헌 10의 [0008] 참조). 그러나, 상기 폴리염화비닐 테이프를 사용한 후에 소각 처분한 경우, 다이옥신이나 그의 유사체인 염소화 방향족 탄화수소가 발생해서 환경에 부하를 줄 우려가 있다.

일본 특허 공개 제2007-5530호 공보 일본 특허 공개 제2003-338467호 공보 일본 특허 공개 제2004-273895호 공보 일본 특허 공개 평6-134941호 공보 일본 특허 공개 평11-199840호 공보 일본 특허 공개 제2000-273416호 공보 일본 특허 공개 제2001-11207호 공보 일본 특허 공개 제2003-158098호 공보 일본 특허 공개 제2009-231699호 공보 일본 특허 공개 제2002-334852호 공보 일본 특허 공개 제2007-27562호 공보

상술한 바와 같이, 가열 수축성 테이프를 사용하여 분단 공정 후에 테이프를 가열해서 긴장시켜 칩간의 간격을 유지하는 방법에 의하면, 익스팬드 후의 테이프의 이완에 의해 접착제층이 재유착하는 것을 방지할 수 있다. 그러나, 사용하는 가열 수축성 테이프의 성능에 따라서는, 가열에 의한 수축이 충분하지 않아, 가열 수축 공정 후에 이완이 남아, 분단 완료된 반도체 칩 및 개별 조각화된 접착제층을 테이프 상에 안정적으로 고정할 수 없어, 인접하는 반도체 칩끼리가 접촉하여 파손되거나 접착제층끼리 접촉해서 재유착함으로써, 반도체 부품 제조 공정의 수율이 악화되는 경우가 있었다.

본 발명은, 익스팬드에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성을 가지며, 또한, 가열 수축 공정에서 충분한 수축성을 나타내어, 가열 수축 공정 후에 이완에 의한 문제를 일으키지 않는 웨이퍼 가공용 테이프를 제공하는 것을 목적으로 한다.

이상의 과제를 해결하기 위해서, 본 발명의 제1 형태는, 익스팬드에 의해 접착제층을 칩을 따라 분단할 때에 사용하는, 익스팬드 가능한 웨이퍼 가공용 테이프이며, 기재 필름과, 상기 기재 필름 상에 설치된 점착제층을 가지고, 상기 기재 필름은 JIS K7206으로 규정되는 비캣 연화점이 50℃ 이상 90℃ 미만인 열가소성 가교 수지로 이루어지고, 열수축에 의한 응력의 증대가 9MPa 이상인 것을 특징으로 한다. 또한, 본 발명의 제2 형태는, 상기 점착제층 상에 접착제층을 적층한 것을 특징으로 한다.

제1 및 제2 형태의 웨이퍼 가공용 테이프에 의하면, 기재 필름이, 비캣 연화점이 50℃ 이상 90℃ 미만인 열가소성 가교 수지로 이루어지고, 열수축에 의한 응력의 증대가 9MPa 이상이기 때문에, 익스팬드에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성을 가지며, 또한, 가열 수축 공정에서 충분한 수축성을 나타내어, 가열 수축 공정 후에 이완에 의한 문제를 일으키지 않는 웨이퍼 가공용 테이프로 할 수 있다.

즉, 비가교 수지에서는 분자쇄가 가공 방향으로 배향하고 있기 때문에 확장성이 이방적이 되지만, 분자쇄간이 가교되어 있으면, 확장성이 보다 등방적이 되어, 접착제층 분단용의 익스팬드 공정에서도 적절하게 사용할 수 있다. 또한, 가교 수지로 이루어지는 필름에 일정 이상의 신장 왜곡을 부여한 경우, 비가교 부분은 항복하는 한편, 가교점에 응력이 보존되기 때문에, 가열에 의해 비가교 부분이 연화되면, 가교점에 보존된 응력에 의해 기재 필름에는 복원력이 작용한다. 일반적으로 익스팬드 공정에서의 웨이퍼 가공용 테이프의 확장율은 10％ 정도이지만, 10％의 신장 왜곡을 폴리에틸렌 등의 일반적인 비가교 수지로 이루어지는 필름에 부여한 경우, 항복되어버려 가열해도 거의 복원되지 않지만, 가교 수지의 필름이면 연화점 부근 혹은 그 이상의 온도로 가열됨으로써 용이하게 수축해서 복원된다.

또한, 일반적으로 상기 익스팬드 공정 후의 가열 공정에서는, 온풍 블로어 등을 이용한 가열에 의해 웨이퍼 가공용 테이프의 온도는 50~90℃ 정도가 되기 때문에, 상기 웨이퍼 가공용 테이프의 기재 필름 수지는 JIS K7206으로 규정되는 비캣 연화점이 50℃ 이상 90℃ 미만인 것이 적합하고, 50℃ 이상 80℃ 미만인 것이 보다 바람직하다. 또한, 비캣 연화점이 지나치게 낮으면, 상기 가열 수축 시에 수지가 과잉으로 연화되어 유동화되어버리기 때문에 바람직하지 않다. 가열 수축 공정에서 웨이퍼 가공용 테이프의 기재가 유동화되어버리면 웨이퍼 가공용 테이프가 용단되어진다. 따라서, 비캣 연화점의 하한은 50℃ 정도가 적당하다. 이상의 이유에 의해, 비캣 연화점이 50℃ 이상 90℃ 미만인 열가소성 가교 수지를 기재 필름에 사용함으로써, 익스팬드에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성을 가지며, 또한, 가열 수축 공정에서 충분한 수축성을 나타내는 웨이퍼 가공용 테이프로 할 수 있다.

또한, 일반적인 익스팬드 공정에서의 웨이퍼 가공용 테이프의 확장율에 대응한 10％ 정도의 신장을 가한 후에, 가열에 의해 수축 응력이 일정 이상으로 증대하는 웨이퍼 가공용 테이프가 아니면, 익스팬드 공정에서 발생한 웨이퍼 가공용 테이프의 이완을 충분히 제거하는 것이 용이하지 않다. 이완을 충분히 제거할 수 없으면, 분단 완료된 반도체 칩 및 개별 조각화된 접착제를 웨이퍼 가공용 테이프 상에 안정적으로 고정할 수 없어, 인접 칩끼리 접촉하여 파손되거나 접착제층끼리 접촉하여 재유착됨으로써, 반도체 부품 제조 공정의 수율이 악화된다.

가열 수축 시에 있어서 웨이퍼 가공용 테이프에 작용하는 응력의 증대는, JIS K7162에 의해 정해진 방법으로, 상기 웨이퍼 가공용 테이프의 시험편에 10％의 신장 왜곡을 부여한 후, 척간 거리를 일정하게 유지한 상태로 상기 시험편의 온도가 70℃에 달할 때까지 가열하는 과정과, 상기 시험편을 70℃의 온도로 1분간 유지하는 과정과, 그 후 상기 시험편을 실온으로 되돌리는 과정에서의, 상기 시험편의 최대 열수축 응력이, 가열 개시 직전의 초기 응력보다 9MPa 이상 커지는 것이 좋고, 보다 바람직하게는 10MPa 이상이다. 상기 열수축에 의한 응력의 증대가 9MPa 미만이 되는 기재 필름을 사용한 웨이퍼 가공용 테이프의 경우, 반도체 웨이퍼나 웨이퍼 가공용 테이프의 자중에 기인하는 확장 응력에 수축 응력이 상쇄되어버리기 때문에, 가열에 의해서도 충분히 이완을 제거할 수는 없다. 이상의 이유에 의해, 열수축에 의한 응력의 증대가 9MPa 이상인 열가소성 가교 수지를 기재 필름에 사용함으로써, 가열 수축 공정 후에 이완에 의한 문제를 일으키지 않는 웨이퍼 가공용 테이프로 할 수 있다.

본 발명의 제3 형태는, 상기 제1 또는 제2 형태에 관한 웨이퍼 가공용 테이프에 있어서, 상기 열가소성 가교 수지가 에틸렌-(메트)아크릴산 2원 공중합체 혹은 에틸렌-(메트)아크릴산-(메트)아크릴산 알킬에스테르 3원 공중합체를 금속 이온으로 가교시킨 아이오노머 수지인 것을 특징으로 한다.

본 발명의 제4 형태는, 상기 제1 또는 제2 형태에 관한 웨이퍼 가공용 테이프에 있어서, 상기 열가소성 가교 수지가 저밀도 폴리에틸렌 또는 초저밀도 폴리에틸렌을 전자선 조사에 의해 가교시킨 것임을 특징으로 한다.

본 발명의 제5 형태는, 상기 제1 또는 제2 형태에 관한 웨이퍼 가공용 테이프에 있어서, 상기 열가소성 가교 수지가 에틸렌-아세트산 비닐 공중합체를 전자선 조사에 의해 가교시킨 것임을 특징으로 한다.

본 발명의 제6 형태는, 상기 제1, 제2, 제3, 제4 또는 제5 형태에 관한 웨이퍼 가공용 테이프에 있어서, 상기 열가소성 가교 수지의 염소 원자의 함유량이 1질량％ 미만인 것을 특징으로 한다.

제3~제5 형태의 웨이퍼 가공용 테이프에 의하면, 분자쇄의 구성 단위 중에 염소를 포함하지 않기 때문에, 상기 과제를 해결하면서 저 환경 부하의 웨이퍼 가공용 테이프를 제공할 수 있다.

본 발명의 제7 형태는, 상기 제2, 제3, 제4, 제5 또는 제6 형태에 관한 웨이퍼 가공용 테이프에 있어서, 상기 웨이퍼 가공용 테이프는, (a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 상기 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 상기 반도체 웨이퍼의 분할 예정 부분에 레이저광을 조사하여, 상기 웨이퍼의 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 반도체 웨이퍼와 상기 접착제층을 분단 라인을 따라 분단하여, 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 상기 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것을 특징으로 한다.

본 발명의 제8 형태는, 상기 제2, 제3, 제4, 제5 또는 제6 형태에 관한 웨이퍼 가공용 테이프에 있어서, 상기 웨이퍼 가공용 테이프는, (a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 상기 반도체 웨이퍼의 표면으로부터 분단 라인을 따라 레이저광을 조사하여 개개의 반도체 칩으로 분단하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 상기 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것을 특징으로 한다.

본 발명의 제9 형태는, 상기 제2, 제3, 제4, 제5 또는 제6 형태에 관한 웨이퍼 가공용 테이프에 있어서, 상기 웨이퍼 가공용 테이프는, (a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 다이싱 블레이드를 사용해서 상기 반도체 웨이퍼를 분단 라인을 따라 절삭하여 개개의 반도체 칩으로 분단하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 상기 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것을 특징으로 한다.

본 발명의 제10 형태는, 상기 제2, 제3, 제4, 제5 또는 제6 형태에 관한 웨이퍼 가공용 테이프에 있어서, 상기 웨이퍼 가공용 테이프는, (a) 다이싱 블레이드를 사용해서 회로 패턴이 형성된 반도체 웨이퍼를 분단 라인 예정 라인을 따라 웨이퍼의 두께 미만의 깊이까지 절삭하고, (b) 상기 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (c) 상기 반도체 웨이퍼 이면을 연삭하여 개개의 반도체 칩으로 분단하는 백그라인드 공정과, (d) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 상기 반도체 칩의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (e) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 상기 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것을 특징으로 한다.

본 발명의 웨이퍼 가공용 테이프에서는, 기재 필름이, 비캣 연화점이 50℃ 이상 90℃ 미만인 열가소성 가교 수지로 이루어지고, 열수축에 의한 응력의 증대가 9MPa 이상이기 때문에, 익스팬드에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성을 가지며, 또한, 가열 수축 공정에서 충분한 수축성을 나타내어, 가열 수축 공정 후에 이완에 의한 문제를 일으키지 않는 웨이퍼 가공용 테이프로 할 수 있다.

즉, 비캣 연화점이 50℃ 이상 90℃ 미만인 열가소성 가교 수지이므로, 익스팬드에 의해 접착제층을 분단하는 공정에 적합한 균일 확장성을 가지며, 또한, 가열 수축 공정에서 충분한 수축성을 나타내는 웨이퍼 가공용 테이프로 할 수 있다. 또한, 열수축에 의한 응력의 증대가 9MPa 이상이므로, 가열 수축 공정 후에 이완에 의한 문제를 일으키지 않는 웨이퍼 가공용 테이프로 할 수 있다.

도 1은 반도체 웨이퍼에 본 발명의 실시 형태에 관한 웨이퍼 가공용 테이프와 표면 보호 테이프가 접합된 상태를 도시하는 단면도이다.
도 2는 반도체 웨이퍼에 표면 보호용 테이프가 접합된 상태를 도시하는 단면도이다.
도 3은 웨이퍼 가공용 테이프에 반도체 웨이퍼와 링 프레임을 접합하는 공정을 설명하기 위한 단면도이다.
도 4는 반도체 웨이퍼의 표면으로부터 표면 보호 테이프를 박리하는 공정을 설명하기 위한 단면도이다.
도 5는 레이저 가공에 의해 반도체 웨이퍼에 개질 영역이 형성된 모습을 도시하는 단면도이다.
도 6의 (a)는 웨이퍼 가공용 테이프가 익스팬드 장치에 탑재된 상태를 도시하는 단면도이고, (b)는 익스팬드 후의 웨이퍼 가공용 테이프, 접착제층 및 반도체 웨이퍼를 도시하는 단면도이다.
도 7은 가열 수축에 의해 테이프의 이완을 제거하는 공정을 설명하기 위한 단면도이다.
도 8은 접착제층이 포함된 반도체 칩을 웨이퍼 가공용 테이프의 점착제층의 표면으로부터 픽업하는 공정을 설명하기 위한 단면도이다.
도 9는 이완량의 측정 방법을 설명하기 위한 단면도이다.

이하, 본 발명의 실시 형태에 대해서 도면에 기초하여 상세하게 설명한다.

도 1은, 본 발명의 실시 형태에 관한 웨이퍼 가공용 테이프(10)에, 반도체 웨이퍼(W)가 접합된 상태를 도시하는 단면도이다. 반도체 웨이퍼(W)의 회로 패턴 형성면(웨이퍼 표면)에는, 웨이퍼 이면을 연삭하는 백그라인드 공정에서, 회로 패턴을 보호하기 위한 표면 보호 테이프(14)가 접합되어 있다. 또한, 반도체 웨이퍼(W)의 이면에는 웨이퍼 가공용 테이프(10)가 접합되어 있다. 본 발명의 웨이퍼 가공용 테이프(10)는, 익스팬드에 의해 접착제층(13)을 칩을 따라 분단할 때에 사용하는 익스팬드 가능한 테이프이다. 상기 웨이퍼 가공용 테이프(10)는, 기재 필름(11)과, 기재 필름(11) 상에 설치된 점착제층(12)과, 점착제층(12) 상에 설치된 접착제층(13)을 가지며, 접착제층(13) 상에 반도체 웨이퍼(W)의 이면을 접합한다. 또한 각각의 층은, 사용 공정이나 장치에 맞추어 미리 소정 형상으로 절단(프리컷)되어 있어도 좋다. 또한, 본 발명의 웨이퍼 가공용 테이프는, 웨이퍼 1장분 마다 절단된 형태와, 이것이 복수 형성된 긴 시트를 롤 형상으로 권취한 형태를 포함한다. 이하에, 각 층의 구성에 대해서 설명한다.

<기재 필름>

기재 필름(11)은, JIS K7206으로 규정되는 비캣 연화점이 50℃ 이상 90℃ 미만인 열가소성 가교 수지로 구성된다. 이와 같은 구성의 기재 필름(11)을 사용함으로써, 접착제층(13)을 분단하는 익스팬드 공정에서 사용 가능한 균일하면서 또한 등방적인 확장성을 갖는 웨이퍼 가공용 테이프(10)를 실현할 수 있다. 게다가 가교 수지는 비가교 수지와 비교해서 인장에 대한 복원력이 크기 때문에, 익스팬드 공정 후의 인장된 상태로 열을 가하여 상기 수지를 연화시켰을 때의 수축 응력이 커서, 익스팬드 공정 후에 테이프에 발생한 이완을 가열 수축에 의해 제거할 수 있고, 테이프를 긴장시켜서 개개의 반도체 칩의 간격을 안정적으로 유지할 수 있다. 또한, 일반적으로 익스팬드 공정 후의 가열 공정에서 테이프는 50~90℃ 정도가 되기 때문에, 연화점이 이 범위보다 지나치게 높으면 이완을 충분히 제거하는 것이 곤란하고, 또한 반대로 지나치게 낮으면 테이프가 용단될 위험이 있다.

상기 열가소성 가교 수지로는, JIS K7206으로 규정되는 비캣 연화점이 50℃ 이상 90℃ 미만인 것이면 무엇이든지 좋지만, 에틸렌-(메트)아크릴산 2원 공중합체 혹은 에틸렌-(메트)아크릴산-(메트)아크릴산을 금속 이온으로 가교한 아이오노머 수지가 균일 확장성의 면에서 익스팬드 공정에 적합하고, 또한 가교에 의해 가열 시에 강하게 복원력이 작용하는 점에서, 익스팬드 공정에서 발생한 테이프의 이완을 제거하는 공정에서도 특히 적합하다. 또한, 상기 아이오노머 수지는 분자쇄의 구성 중에 염소를 포함하지 않기 때문에, 사용 후에 불필요해진 테이프를 소각 처분해도, 다이옥신이나 그의 유사체인 염소화 방향족 탄화수소를 발생시키지 않으므로 환경 부하도 작다. 상기 아이오노머 수지에 포함되는 금속 이온은 무엇이든지 좋지만, 특히 아연 이온이 용출성이 낮으므로 특히 저 오염성의 면에서 볼 때 바람직하다.

상기 열가소성 가교 수지로는, 상기 아이오노머 수지 이외에 비중 0.910 이상~0.930 미만의 저밀도 폴리에틸렌 혹은 비중 0.910 미만의 초저밀도 폴리에틸렌에 전자선을 조사함으로써 가교시킨 것도 적합하다. 상기 열가소성 가교 수지는, 가교 부위와 비가교 부위가 수지 중에 공존하고 있으므로, 일정한 균일 확장성을 갖기 때문에 상기 익스팬드 공정에 적합하고, 가열 시에 강하게 복원력이 작용하는 점에서, 익스팬드 공정에서 발생한 테이프의 이완을 제거하는 공정에서도 특히 적합하다. 저밀도 폴리에틸렌 혹은 초저밀도 폴리에틸렌에 대하여 조사하는 전자선의 양을 적절하게 조정함으로써, 비캣 연화점이 50℃ 이상 90℃ 미만이면서 또한 충분한 균일 확장성을 갖는 수지를 얻을 수 있다. 또한, 상기 전자선 가교된 폴리에틸렌은 분자쇄의 구성 중에 염소를 포함하지 않기 때문에, 사용 후에 불필요해진 테이프를 소각 처분해도, 다이옥신이나 그의 유사체인 염소화 방향족 탄화수소를 발생시키지 않으므로 환경 부하도 작다. 상기 저밀도 폴리에틸렌 혹은 초저밀도 폴리에틸렌의 일례로는, 일본 폴리켐사 제품인 커널 등을 들 수 있다.

상기 열가소성 가교 수지로는, 상기 아이오노머 수지나 전자선 가교된 폴리에틸렌 이외에, 에틸렌-아세트산 비닐 공중합체에 전자선을 조사함으로써 가교시킨 것도 적합하다. 상기 열가소성 가교 수지는 가열 시에 강하게 복원력이 작용하는 점에서, 익스팬드 공정에서 발생한 테이프의 이완을 제거하는 공정에서 특히 적합하다. 전자선의 양을 적절하게 조정함으로써, 비캣 연화점이 50℃ 이상 90℃ 미만이면서 또한 충분한 균일 확장성을 갖는 수지를 얻을 수 있다. 상기 전자선 가교된 에틸렌-아세트산 비닐 공중합체도 또한 분자쇄의 구성 중에 염소를 포함하지 않기 때문에, 사용 후에 불필요해진 테이프를 소각 처분해도, 다이옥신이나 그의 유사체인 염소화 방향족 탄화수소를 발생시키지 않으므로 환경 부하도 작다. 상기의 에틸렌-아세트산 비닐 공중합체의 일례로는, 일본 폴리켐사 제품인 울트라센 등을 들 수 있다.

또한, 도 1에 도시하는 예에서는 기재 필름(11)이 단층이지만, 이에 한정되지 않고, 2종 이상의 비캣 연화점이 50℃ 이상 90℃ 미만인 열가소성 가교 수지를 적층시킨 2층 이상의 복수층 구조이어도 좋다. 기재 필름(11)의 두께는 특별히 규정하지 않지만, 웨이퍼 가공용 테이프(10)의 확장 공정에서 인장하기 쉽고 또한 파단되지 않을 만큼의 충분한 강도를 갖는 두께로서, 50~200㎛ 정도가 좋으며, 100㎛~150㎛가 보다 바람직하다.

복수층의 기재 필름(11)의 제조 방법으로는, 종래 공지의 압출법, 라미네이트법 등을 이용할 수 있다. 라미네이트법을 이용하는 경우는, 층간에 접착제를 개재시켜도 좋다. 접착제로는 종래 공지의 접착제를 사용할 수 있다.

<점착제층>

점착제층(12)은, 기재 필름(11)에 점착제를 도포 시공하여 형성할 수 있다. 본 발명의 웨이퍼 가공용 테이프(10)를 구성하는 점착제층(12)에 특별히 제한은 없으며, 다이싱 시에 있어서 접착제층(13)과의 박리를 발생시키지 않고 칩 비산 등의 불량을 발생시키지 않을 정도의 유지성이나, 픽업 시에 있어서 접착제층(13)과의 박리가 용이해지는 특성을 갖는 것이면 좋다. 다이싱 후의 픽업성을 향상시키기 위해서, 점착제층(12)은 에너지선 경화성인 것이 바람직하고, 경화 후에 접착제층(13)과의 박리가 용이한 재료인 것이 바람직하다.

예를 들어, 본 발명에서는, 분자 중에 요오드가가 0.5~20인 에너지선 경화성 탄소-탄소 이중 결합을 갖는 화합물(A)에, 폴리이소시아네이트류, 멜라민·포름알데히드 수지 및 에폭시 수지로부터 선택되는 적어도 1종의 화합물(B)을 부가 반응 시켜 이루어지는 중합체를 함유하는 것이 바람직하다. 여기서, 에너지선은, 자외선과 같은 광선 또는 전자선 등의 전리성 방사선이다.

점착제층(12)의 주성분의 하나인 화합물(A)에 대해서 설명한다. 화합물(A)의 에너지선 경화성 탄소-탄소 이중 결합의 바람직한 도입량은 요오드가로 0.5~20, 보다 바람직하게는 0.8~10이다. 요오드가가 0.5 이상이면 에너지선 조사 후의 점착력의 저감 효과를 얻을 수 있고, 요오드가가 20 이하이면 에너지선 조사 후의 점착제의 유동성이 충분하여, 웨이퍼 가공용 테이프(10)의 확장 후에 있어서의 칩의 간극을 충분히 얻을 수 있기 때문에, 픽업 시에 각 칩의 화상 인식이 곤란해지는 문제를 억제할 수 있다. 또한, 화합물(A) 그 자체에 안정성이 있어 제조가 용이해진다.

상기 화합물(A)은, 유리 전이점이 -70℃~0℃인 것이 바람직하고, -66℃~-28℃인 것이 보다 바람직하다. 유리 전이점이 -70℃ 이상이면, 에너지선 조사에 수반되는 열에 대한 내열성이 충분하고, 0℃ 이하이면 표면 상태가 거친 웨이퍼에 있어서의 다이싱 후의 반도체 칩의 비산 방지 효과가 충분히 얻어진다. 상기 화합물(A)은 어떻게 제조된 것이든 좋지만, 예를 들어, 아크릴계 공중합체와 에너지선 경화성 탄소-탄소 이중 결합을 가지는 화합물을 혼합한 것이나, 관능기를 가진 아크릴계 공중합체 또는 관능기를 가진 메타크릴계 공중합체(A1)와, 그 관능기와 반응할 수 있는 관능기를 가지며 또한 에너지선 경화성 탄소-탄소 이중 결합을 가지는 화합물(A2)을 반응시켜서 얻은 것이 이용된다.

이 중, 상기 관능기를 갖는 화합물(A1)은, 아크릴산 알킬에스테르 또는 메타크릴산 알킬에스테르 등의 에너지선 경화성 탄소-탄소 이중 결합을 갖는 단량체(A1-1)와, 에너지선 경화성 탄소-탄소 이중 결합을 가지며 또한 관능기를 갖는 단량체(A1-2)를 공중합시켜 얻을 수 있다. 단량체(A1-1)로는, 알킬쇄의 탄소수가 6~12인 헥실 아크릴레이트, n- 옥틸 아크릴레이트, 이소옥틸 아크릴레이트, 2-에틸헥실 아크릴레이트, 도데실 아크릴레이트, 데실 아크릴레이트, 또는 알킬쇄의 탄소수가 5 이하인 단량체인, 펜틸 아크릴레이트, n-부틸 아크릴레이트, 이소부틸 아크릴레이트, 에틸 아크릴레이트, 메틸 아크릴레이트, 또는 이들과 마찬가지의 메타크릴레이트 등을 열거할 수 있다.

단량체(A1-1)로서, 탄소수가 큰 단량체를 사용할수록 유리 전이점은 낮아지기 때문에, 원하는 유리 전이점의 것을 제작할 수 있다. 또한, 유리 전이점 외에, 상용성과 각종 성능을 올릴 목적으로 아세트산 비닐, 스티렌, 아크릴로니트릴 등의 탄소-탄소 이중 결합을 갖는 저분자 화합물을 배합하는 것도 단량체(A1-1)의 총 질량의 5질량％ 이하의 범위 내에서 가능하다.

단량체(A1-2)가 갖는 관능기로는, 카르복실기, 수산기, 아미노기, 환상 산무수기, 에폭시기, 이소시아네이트기 등을 들 수 있고, 단량체(A1-2)의 구체예로는, 아크릴산, 메타크릴산, 신남산, 이타콘산, 푸마르산, 프탈산, 2-히드록시알킬 아크릴레이트류, 2-히드록시알킬 메타크릴레이트류, 글리콜 모노아크릴레이트류, 글리콜 모노메타크릴레이트류, N-메틸올 아크릴아미드, N-메틸올 메타크릴아미드, 알릴알코올, N-알킬아미노에틸 아크릴레이트류, N-알킬아미노에틸 메타크릴레이트류, 아크릴 아미드류, 메타크릴 아미드류, 무수 말레산, 무수 이타콘산, 무수 푸마르산, 무수 프탈산, 글리시딜 아크릴레이트, 글리시딜 메타크릴레이트, 알릴글리시딜에테르, 폴리이소시아네이트 화합물의 이소시아네이트기의 일부를 수산기 또는 카르복실기 및 에너지선 경화성 탄소-탄소 이중 결합을 갖는 단량체로 우레탄화한 것 등을 열거할 수 있다.

화합물(A2)에 있어서 사용되는 관능기로는, 화합물(A1), 즉 단량체(A1-2)가 갖는 관능기가 카르복실기 또는 환상 산무수기인 경우에는, 수산기, 에폭시기, 이소시아네이트기 등을 들 수 있고, 수산기인 경우에는, 환상 산무수기, 이소시아네이트기 등을 들 수 있고, 아미노기인 경우에는, 에폭시기, 이소시아네이트기 등을 들 수 있고, 에폭시기인 경우에는, 카르복실기, 환상 산무수기, 아미노기 등을 들 수 있으며, 구체예로는, 단량체(A1-2)의 구체예에서 열거한 것과 마찬가지의 것을 열거할 수 있다.

화합물(A1)과 화합물(A2)의 반응에 있어서, 미반응의 관능기를 남김으로써, 산가 또는 수산기가 등의 특성에 관해 본 발명에서 규정하는 것을 제조할 수 있다. 상기의 화합물(A)의 합성에 있어서, 반응을 용액 중합으로 행하는 경우의 유기 용제로는, 케톤계, 에스테르계, 알코올계, 방향족계의 것을 사용할 수 있는데, 그 중에서도 톨루엔, 아세트산에틸, 이소프로필알코올, 벤젠 메틸셀로솔브, 에틸셀로솔브, 아세톤, 메틸에틸케톤 등의, 일반적으로 아크릴계 중합체의 양용매로, 비점 60~120℃의 용제가 바람직하고, 중합 개시제로는, α,α'-아조비스이소부틸니트릴 등의 아조비스계, 벤조일퍼옥시드 등의 유기 과산화물계 등의 라디칼 발생제를 통상 사용한다. 이때, 필요에 따라 촉매, 중합 금지제를 병용할 수 있고, 중합 온도 및 중합 시간을 조절함으로써 원하는 분자량의 화합물(A)을 얻을 수 있다. 또한, 분자량을 조절하는 것에 관해서는, 머캅탄, 사염화탄소계의 용제를 사용하는 것이 바람직하다. 또한, 이 반응은 용액 중합에 한정되는 것이 아니라, 괴상 중합, 현탁 중합 등 다른 방법에서도 지장이 없다.

이상과 같이 하여 화합물(A)을 얻을 수 있는데, 본 발명에 있어서 화합물(A)의 분자량은 30만~100만 정도가 바람직하다. 30만 미만에서는 응집력이 작아져서, 웨이퍼를 다이싱할 때 칩의 어긋남이 발생하기 쉬워져, 화상 인식이 곤란해지는 경우가 있다. 상기 칩의 어긋남을 최대한 방지하기 위해서는, 분자량이 40만 이상인 것이 바람직하다. 또한, 분자량이 100만을 초과하면, 합성 시 및 도포 시공 시에 겔화될 가능성이 있다. 또한, 본 발명에서의 분자량은, 폴리스티렌 환산의 질량 평균 분자량이다.

화합물(A)이, 수산기가가 5~100이 되는 OH기를 가지면, 에너지선 조사 후의 점착력을 감소시킴으로써 픽업 실수의 위험성을 더 저감할 수 있기 때문에 바람직하다. 또한, 화합물(A)이, 산가가 0.5~30이 되는 COOH기를 갖는 것이 바람직하다. 여기서, 화합물(A)의 수산기가가 지나치게 낮으면 에너지선 조사 후의 점착력의 저감 효과가 충분하지 않고, 지나치게 높으면 에너지선 조사 후의 점착제의 유동성을 손상시키는 경향이 있다. 또한 산가가 지나치게 낮으면 테이프 복원성의 개선 효과가 충분하지 않고, 지나치게 높으면 점착제의 유동성을 손상시키는 경향이 있다.

다음으로, 점착제층의 또 하나의 주성분인 화합물(B)에 대해서 설명한다. 화합물(B)은, 폴리이소시아네이트류, 멜라민·포름알데히드 수지 및 에폭시 수지로부터 선택되는 화합물이며, 단독으로 또는 2종류 이상을 조합해서 사용할 수 있다. 상기 화합물(B)은 가교제로서 작용하고, 화합물(A) 또는 기재 필름과 반응한 결과 생기는 가교 구조에 의해, 화합물(A) 및 화합물(B)을 주성분으로 한 점착제의 응집력을, 점착제 도포 후에 향상시킬 수 있다.

폴리이소시아네이트류로는 특별히 제한이 없으며, 예를 들어, 4,4'-디페닐메탄 디이소시아네이트, 톨릴렌 디이소시아네이트, 크실릴렌 디이소시아네이트, 4,4'-디페닐에테르 디이소시아네이트, 4,4'-[2,2-비스(4-페녹시 페닐)프로판] 디이소시아네이트 등의 방향족 이소시아네이트, 헥사메틸렌 디이소시아네이트, 2,2,4-트리메틸-헥사메틸렌 디이소시아네이트, 이소포론 디이소시아네이트, 4,4'-디시클로헥실메탄 디이소시아네이트, 2,4'-디시클로헥실메탄 디이소시아네이트, 리신 디이소시아네이트, 리신트리이소시아네이트 등을 들 수 있고, 구체적으로는, 콜로네이트 L(일본 폴리우레탄 주식회사제 상품명) 등을 사용할 수 있다. 멜라민·포름알데히드 수지로는, 구체적으로는, 니카락 MX-45(산와 케미컬 주식회사제 상품명), 멜란(히타치 가세이 고교 주식회사제 상품명) 등을 사용할 수 있다. 에폭시 수지로는, TETRAD-X(미츠비시 가가쿠 주식회사제 상품명) 등을 사용할 수 있다. 본 발명에서는, 특히 폴리이소시아네이트류를 사용하는 것이 바람직하다.

(B)의 첨가량으로는, 화합물(A) 100 질량부에 대하여 0.1~10 질량부, 바람직하게는 0.4~3 질량부의 비율이 되도록 선택하는 것이 필요하다. 상기 범위 내에서 선택함으로써 적절한 응집력으로 할 수 있고, 급격하게 가교 반응이 진행하지 않기 때문에, 점착제의 배합이나 도포 등의 작업성이 양호해진다.

또한, 본 발명에 있어서, 점착제층(12)에는 광중합 개시제(C)가 포함되어 있는 것이 바람직하다. 점착제층(12)에 포함되는 광중합 개시제(C)에 특별히 제한은 없으며, 종래 알려져 있는 것을 사용할 수 있다. 예를 들어, 벤조페논, 4,4'-디메틸아미노 벤조페논, 4,4'-디에틸아미노 벤조페논, 4,4'-디클로로 벤조페논 등의 벤조페논류, 아세토페논, 디에톡시 아세토페논 등의 아세토페논류, 2-에틸안트라퀴논, t-부틸 안트라퀴논 등의 안트라퀴논류, 2-클로로티오크산톤, 벤조인 에틸에테르, 벤조인 이소프로필에테르, 벤질, 2,4,5-트리아릴 이미다졸 이량체(로핀 이량체), 아크리딘계 화합물 등을 들 수 있고, 이들은 단독으로 또는 2종 이상을 조합해서 사용할 수 있다. (C)의 첨가량으로는, 화합물(A) 100 질량부에 대하여 0.1~10 질량부로 하는 것이 바람직하고, 0.5~5 질량부로 하는 것이 보다 바람직하다.

또한, 본 발명에 사용되는 에너지선 경화성의 점착제에는, 필요에 따라서 점착 부여제, 점착 조정제, 계면 활성제 등, 혹은 그 밖의 개질제 등을 배합할 수 있다. 또한, 무기 화합물 충전제를 적절히 첨가해도 된다.

점착제층(12)의 두께는 적어도 5㎛, 보다 바람직하게는 10㎛ 이상인 것이 바람직하다. 또한, 점착제층은 복수의 층이 적층된 구성이어도 좋고, 각 층의 조성은 동일하거나 각각 상이해도 좋다.

<접착제층>

접착제층(13)은, 반도체 웨이퍼가 접합되어 다이싱된 후 칩을 픽업할 때, 점착제층(12)과 박리되어 칩에 부착되어 있어, 칩을 기판이나 리드 프레임에 고정할 때의 접착제로서 사용되는 것이다. 반도체 웨이퍼 가공시에 있어서, 상기 접착제층(13)은 기재 필름(11)에 점착제층(12)을 적층한 웨이퍼 가공용 테이프(10)에 미리 적층되어 있어도 좋고, 각각 따로따로 반도체 웨이퍼에 접합해도 좋다. 접착제는 특별히 한정되는 것은 아니지만, 다이싱·다이 본딩 테이프에 일반적으로 사용되는 필름 형상 접착제이면 되고, 아크릴계 점접착제, 에폭시 수지/페놀 수지/아크릴 수지의 블렌드계 점접착제 등이 바람직하다. 그의 두께는 적절히 설정해도 되는데, 5~100㎛ 정도가 바람직하다.

본 발명의 웨이퍼 가공용 테이프(10)에 있어서, 접착제층(13)은 미리 접착제층(13)이 필름화된 것(이하, 접착 필름이라 함)을, 기재 필름(11) 상에 직접 또는 간접적으로 라미네이트하여 형성해도 좋다. 라미네이트 시의 온도는 10~100℃의 범위에서 0.01~10N/m의 선압을 가하는 것이 바람직하다. 또한, 접착 필름을 세퍼레이터 상에 접착제층(13)이 형성된 것으로 하여, 라미네이트 후에 세퍼레이터를 박리해도 좋고, 혹은 그대로 웨이퍼 가공용 테이프(10)의 커버 필름으로서 사용하여, 반도체 웨이퍼를 접합할 때에 박리해도 좋다.

접착 필름은 점착제층(12)의 전체면에 적층해도 좋지만, 미리 접합되는 반도체 웨이퍼에 따른 형상으로 절단된(프리컷된) 접착 필름을 적층해도 좋다. 반도체 웨이퍼에 따른 접착 필름을 적층한 경우, 도 1에 도시한 바와 같이, 반도체 웨이퍼(W)가 접합되는 부분에는 접착제층(13)이 있고, 링 프레임(20)이 접합되는 부분에는 접착제층(13)이 없이 점착제층(12)만 존재한다. 일반적으로 접착제층(13)은 피착체와 박리되기 어렵기 때문에, 프리컷된 접착 필름을 사용함으로써, 링 프레임(20)은 점착제층(12)과 접합될 수 있고, 사용 후의 테이프 박리 시에 링 프레임(20)에 접착 성분이 남아있기 어렵다는 효과를 얻을 수 있다.

<용도>

본 발명의 웨이퍼 가공용 테이프(10)의 사용 용도로는, 적어도 익스팬드에 의해 접착제층(13)을 분단하는 공정을 포함하는 반도체 장치의 제조 방법에 사용하는 한 특별히 한정되지 않는다. 예를 들어, 이하의 반도체 장치의 제조 방법 (A)~(D)에서 적절하게 사용할 수 있다.

반도체 장치의 제조 방법 (A)

(a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 상기 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 상기 반도체 웨이퍼의 분할 예정 부분에 레이저광을 조사하여, 상기 웨이퍼의 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 반도체 웨이퍼와 상기 접착제층을 분단 라인을 따라 분단하여, 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법.

반도체 장치의 제조 방법 (B)

(a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 상기 반도체 웨이퍼의 표면으로부터 분단 라인을 따라 레이저광을 조사하여 개개의 반도체 칩으로 분단하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법.

반도체 장치의 제조 방법 (C)

(a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 다이싱 블레이드를 사용해서 상기 반도체 웨이퍼를 분단 라인을 따라 절삭하여 개개의 반도체 칩으로 분단하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법.

반도체 장치의 제조 방법 (D)

(a) 다이싱 블레이드를 이용하여 회로 패턴이 형성된 반도체 웨이퍼를 분단 라인 예정 라인을 따라 웨이퍼의 두께 미만의 깊이까지 절삭하고, (b) 상기 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (c) 상기 반도체 웨이퍼 이면을 연삭하여 개개의 반도체 칩으로 분단하는 백그라인드 공정과, (d) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 상기 반도체 칩의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (e) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법.

또한, 상기 반도체 장치의 제조 방법 (A)~(D)는, 기재 필름과 점착제층과 접착제층을 갖는 웨이퍼 가공용 테이프를 사용하는 경우의 제조 방법이다. 웨이퍼 가공용 테이프를 기재 필름과 점착제층만을 갖는 것으로 한 경우에는, 웨이퍼 가공용 테이프를 반도체 웨이퍼에 접합하는 공정에 있어서, 반도체 웨이퍼의 이면에 접착제층을 개재시켜 웨이퍼 가공용 테이프를 접합하도록 한다.

<사용 방법>

본 발명의 웨이퍼 가공용 테이프(10)를 상기 반도체 장치의 제조 방법 (A)에 적용한 경우의, 테이프의 사용 방법에 대해서 도 2~도 5를 참조하면서 설명한다. 우선 도 2에 도시한 바와 같이, 회로 패턴이 형성된 반도체 웨이퍼(W)의 표면에, 자외선 경화성 성분으로 이루어지는 표면 보호 테이프(14)를 접합하고, 반도체 웨이퍼(W)의 이면을 연삭하는 백그라인드 공정을 실시한다.

백그라인드 공정의 종료 후, 도 3에 도시한 바와 같이, 웨이퍼 마운터의 히터 테이블(25) 상에 반도체 웨이퍼(W)의 표면측을 아래로 해서 반도체 웨이퍼(W)를 적재한 후, 반도체 웨이퍼(W)의 이면에 웨이퍼 가공용 테이프(10)를 접합한다. 여기서 사용하는 웨이퍼 가공용 테이프(10)는, 접합하는 반도체 웨이퍼(W)에 따른 형상으로 미리 절단된(프리컷된) 접착 필름을 적층한 것이며, 반도체 웨이퍼(W)와 접합하는 면에 있어서는, 접착제층(13)이 노출된 영역의 주위에 점착제층(12)이 노출된 영역이 형성되어 있다. 상기 웨이퍼 가공용 테이프(10)의 접착제층(13)이 노출된 부분과 반도체 웨이퍼(W)의 이면을 접합하는 동시에, 접착제층(13)의 주위의 점착제층(12)이 노출된 부분과 링 프레임(20)을 접합한다. 이때, 히터 테이블(25)은 70~80℃로 설정되어 있으며, 이에 의해 가열 접합이 실시된다.

다음으로, 웨이퍼 가공용 테이프(10)가 접합된 반도체 웨이퍼(W)를 히터 테이블(25) 상으로부터 반출하여, 도 4에 도시한 바와 같이, 웨이퍼 가공용 테이프(10)측을 아래로 해서 웨이퍼 흡착 테이블(26) 상에 적재한다. 그리고, 흡착 테이블(26)에 흡착 고정된 반도체 웨이퍼(W)의 상방으로부터, 예를 들어 자외선 광원(27)을 이용해서 1000mJ/㎠의 자외선을 표면 보호 테이프(14)의 기재면측에 조사하여, 표면 보호 테이프(14)의 반도체 웨이퍼(W)에 대한 접착력을 저하시켜, 반도체 웨이퍼(W)의 표면으로부터 표면 보호 테이프(14)를 박리한다.

다음으로, 도 5에 도시한 바와 같이, 반도체 웨이퍼(W)의 분할 예정 부분에 레이저광을 조사하여, 반도체 웨이퍼(W)의 내부에 다광자 흡수에 의한 개질 영역(30)을 형성한다.

다음으로, 도 6의 (a)에 도시한 바와 같이, 반도체 웨이퍼(W) 및 링 프레임(20)이 접합된 웨이퍼 가공용 테이프(10)를, 기재 필름(11)측을 아래로 하여 익스팬드 장치의 스테이지(21) 상에 적재한다. 도면 중의 부호 22는, 익스팬드 장치의 중공 원기둥 형상의 밀어올림 부재이다.

다음으로, 도 6의 (b)에 도시한 바와 같이, 링 프레임(20)을 고정한 상태에서, 익스팬드 장치의 밀어올림 부재(22)를 상승시켜, 웨이퍼 가공용 테이프(10)를 익스팬드한다. 익스팬드 조건으로는, 익스팬드 속도가 예를 들어 10~500mm/sec이며, 익스팬드량(밀어올림양)이 예를 들어 5~25mm이다. 이와 같이 웨이퍼 가공용 테이프(10)가 반도체 웨이퍼(W)의 직경 방향으로 인장됨으로써, 반도체 웨이퍼(W)가 개질 영역(30)을 기점으로 해서 칩 단위로 분단된다. 이때, 접착제층(13)은, 반도체 웨이퍼(W)의 이면에 접착하고 있는 부분에서는 익스팬드에 의한 신장(변형)이 억제되어 파단이 일어나지 않지만, 칩(C)간의 위치에서는, 테이프의 익스팬드에 의한 장력이 집중되어 파단된다. 따라서, 반도체 웨이퍼(W)와 함께 접착제층(13)도 분단되게 된다. 이로 인해, 접착제층(13)이 포함된 복수의 반도체 칩(C)을 얻을 수 있다.

다음으로, 도 7에 도시한 바와 같이, 밀어올림 부재(22)를 처음의 위치로 복귀시키고, 앞선 익스팬드 공정에서 발생한 웨이퍼 가공용 테이프(10)의 이완을 제거하여 반도체 칩(C)의 간격을 안정적으로 유지하는 공정을 행한다. 상기 공정에서는, 예를 들어, 웨이퍼 가공용 테이프(10)에 있어서의 반도체 칩(C)이 존재하는 영역과 링 프레임(20)과의 사이의 원환상의 영역(28)에, 온풍 노즐(29)을 사용해서 50~90℃의 온풍을 쐬어 기재 필름(11)을 가열 수축시켜, 웨이퍼 가공용 테이프(10)를 긴장시킨다. 그 후, 점착제층(12)에 에너지선 경화 처리 또는 열경화 처리 등을 실시하여, 점착제층(12)의 접착제층(13)에 대한 점착력을 약화시킨다. 그리고, 도 8에 도시한 바와 같이, 밀어올림 핀(41)으로 기재 필름(11)의 배면(반도체 웨이퍼를 접합하지 않는 면)으로부터 반도체 칩(C)을 밀어올리는 동시에, 흡착 콜릿(42)에 의해 흡착함으로써 반도체 칩(C)을 픽업한다.

상기와 같은 반도체 장치의 제조 방법에 있어서, 열가소성 가교 수지로 이루어지는 기재 필름(11)은, 익스팬드 시에 실시된 인장에 대한 복원력이 크고, 또한 비캣 연화점도 낮기 때문에, 가열에 의해 용이하게 수축한다. 따라서, 접착제층(13)을 분단하는 익스팬드 공정 후의 웨이퍼 가공용 테이프(10)에 발생한 이완을 가열 수축에 의해 제거하여 테이프를 긴장시키는 공정에 적절하게 적용할 수 있다.

<실시예>

다음으로, 본 발명의 효과를 명확히 하기 위해서 행한 실시예 및 비교예에 대해서 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것이 아니다.

실시예 1~5, 비교예 1~7의 웨이퍼 가공용 테이프(10)는, 각각 표 1, 표 2에 나타내는 기재 필름(11)을 사용하고 있다. 그 밖의 구성인 점착제층(12)을 구성하는 점착제 조성물, 접착제층(13)을 구성하는 접착제 조성물 및 웨이퍼 가공용 테이프(10)의 제작 방법은 동일하다. 또한, 이하의 설명에서, 밀도는 JIS K7112, 융점은 DSC(시차 주사 열량 측정)로 측정하였다.

(1) 샘플의 제작

(1.1) 실시예 1

(기재 필름(11)의 제작)

라디칼 중합법에 의해 합성된 에틸렌-메타크릴산-메타크릴산에틸(질량비 8:1:1) 3원 공중합체의 아연 아이오노머 a(밀도 0.96g/㎤, 아연 이온 함유량 4질량％, 염소 함유량 1질량％ 미만, 비캣 연화점 56℃, 융점 86℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형함으로써, 기재 필름(11)을 이루는 지지 기재 1을 제작하였다.

(점착제 조성물 1의 제조)

부틸 아크릴레이트와 2-히드록시에틸 아크릴레이트와 아크릴산을 라디칼 중합함으로써 아크릴계 공중합체(분자량 60만, 수산기가 4.7mgKOH/g, 산가 0.2mgKOH/g)를 얻었다. 이 아크릴계 공중합체의 100 질량부에 대하여, 광중합성 경화물로서 트리메틸올프로판 트리아크릴레이트를 30 질량부 첨가하고, 폴리이소시아네이트로서 콜로네이트 L(일본 폴리우레탄제)을 2 질량부 첨가하고, 광중합 개시제로서 이르가큐어-184(일본 시바 가이기사제)를 1 질량부 첨가한 혼합물을, 아세트산에틸에 용해시켜 교반하여 점착제 조성물 1을 제조하였다.

(접착제 조성물 1의 제조)

에폭시 수지로서 크레졸 노볼락형 에폭시 수지(에폭시 당량 197, 분자량 1200, 연화점 70℃) 50 질량부, 실란 커플링제로서 γ-머캅토프로필 트리메톡시실란 1.5 질량부, γ-우레이도프로필 트리에톡시실란 3 질량부, 평균 입경 16nm의 실리카 충전제 30 질량부로 이루어지는 조성물에, 시클로헥사논을 첨가해서 교반 혼합하고, 또한 비즈 밀을 사용해서 90분간 혼련하였다. 이것에, 부틸 아크릴레이트와 2-히드록시에틸 아크릴레이트를 라디칼 중합함으로써 합성한 아크릴 수지(분자량 20만, 수산기가 3.5mgKOH/g)를 100 질량부, 경화제로서 콜로네이트 L을 1 질량부 첨가하고, 교반 혼합해서 접착제 조성물 1을 제조하였다.

(웨이퍼 가공용 테이프(10)의 제작)

기재 필름(11)을 이루는 지지 기재 1 상에 점착제 조성물 1을 건조 후의 두께가 20μｍ가 되도록 도포 시공하고, 110℃에서 3분간 건조시켜, 기재 필름(11) 상에 점착제층(12)이 형성된 점착 시트를 제작하였다. 이와는 별도로, 접착제 조성물 1을 이형 처리한 폴리에틸렌-테레프탈레이트 필름으로 이루어진 박리 라이너에, 건조 후의 두께가 20μｍ가 되도록 도포 시공하고, 110℃에서 3분간 건조시켜 박리 라이너 상에 접착제층(13)이 형성된 접착 필름을 제작하였다.

다음으로, 점착 시트를, 링 프레임(20)에 대하여 개구부를 덮도록 접합할 수 있는 도 3 등에 도시한 형상으로 재단하였다. 또한, 접착 필름을, 반도체 웨이퍼(W)의 이면을 덮을 수 있는 도 3 등에 도시한 형상으로 재단하였다. 그리고, 상기 점착 시트의 점착제층(12)측과 상기 접착 필름의 접착제층(13)측을, 도 3 등에 도시한 바와 같이 접착 필름의 주위에 점착제층(12)이 노출되는 부분이 형성되도록 접합해서 웨이퍼 가공용 테이프(10)를 제작하였다. 이와 같이 하여, 기재 필름(11)을 이루는 지지 기재, 에너지선 경화형 점착제층(12), 접착제층(13)이 이 순서대로 적층된 웨이퍼 가공용 테이프(10)를 제작하고, 이를 실시예 1의 샘플로 하였다.

(1.2) 실시예 2

(기재 필름(11)의 제조)

라디칼 중합법에 의해 합성된 에틸렌-메타크릴산(질량비 9.5:0.5) 2원 공중합체의 아연 아이오노머 b(밀도 0.95g/㎤, 아연 이온 함유량 2질량％, 염소 함유량 1질량％ 미만, 비캣 연화점 81℃, 융점 100℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형함으로써, 기재 필름(11)을 이루는 지지 기재 2를 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 2와, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 실시예 2의 샘플로 하였다.

(1.3) 실시예 3

(기재 필름(11)의 제조)

메탈로센 중합법에 의해 합성된 초저밀도 폴리에틸렌 ULDPE a(밀도 0.90g/㎤, 염소 함유량 1질량％ 미만, 비캣 연화점 72℃, 융점 90℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형한 후, 중에너지 전자선 가속장치를 사용해서 가속 전압 1MeV, 조사량 20Mrad로 전자선을 조사함으로써, 기재 필름(11)을 이루는 지지 기재 3을 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 3과, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 실시예 3의 샘플로 하였다.

(1.4) 실시예 4

(기재 필름(11)의 제조)

메탈로센 중합법에 의해 합성된 저밀도 폴리에틸렌 LDPE b(밀도 0.91g/㎤, 염소 함유량 1질량％ 미만, 비캣 연화점 81℃, 융점 102℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형한 후, 중에너지 전자선 가속장치를 사용해서 가속 전압 1MeV, 조사량 20Mrad로 전자선을 조사함으로써, 기재 필름(11)을 이루는 지지 기재 4를 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 4와, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 실시예 4의 샘플로 하였다.

(1.5) 실시예 5

(기재 필름(11)의 제조)

라디칼 중합법에 의해 합성된 에틸렌-아세트산 비닐(질량비 9:1) 공중합체 EVA a(밀도 0.93g/㎤, 염소 함유량 1질량％ 미만, 비캣 연화점 69℃, 융점 96℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형한 후, 중에너지 전자선 가속장치를 사용해서 가속 전압 1MeV, 조사량 20Mrad로 전자선을 조사함으로써, 기재 필름(11)을 이루는 지지 기재 5를 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 5와, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 실시예 5의 샘플로 하였다.

(1.6) 비교예 1

(기재 필름(11)의 제조)

라디칼 중합법에 의해 합성된 에틸렌-메타크릴산(질량비 9.5:0.5) 2원 공중합체의 아연 아이오노머 c(밀도 0.94g/㎤, 아연 이온 함유량 1질량％, 염소 함유량 1질량％ 미만, 비캣 연화점 80℃, 융점 98℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형함으로써, 기재 필름(11)을 이루는 지지 기재 6을 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 6과, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 비교예 1의 샘플로 하였다.

(1.7) 비교예 2

(기재 필름(11)의 제조)

라디칼 중합법에 의해 합성된 에틸렌-아세트산 비닐(질량비 9:1) 공중합체 EVA a(밀도 0.93g/㎤, 염소 함유량 1질량％ 미만, 비캣 연화점 69℃, 융점 96℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형함으로써, 기재 필름(11)을 이루는 지지 기재 7을 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 7과, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 비교예 2의 샘플로 하였다.

(1.8) 비교예 3

(기재 필름(11)의 제조)

시판되고 있는 공업용 폴리염화비닐 a(가소제 30질량％, 밀도 1.45g/㎤, 염소 함유량 56.8질량％, 비캣 연화점 76℃, 융점 100℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형함으로써, 기재 필름(11)을 이루는 지지 기재 8을 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 8과, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 비교예 3의 샘플로 하였다.

(1.9) 비교예 4

(기재 필름(11)의 제조)

메탈로센 중합법에 의해 합성된 초저밀도 폴리에틸렌 ULDPE a(밀도 0.90g/㎤, 염소 함유량 1질량％ 미만, 비캣 연화점 72℃, 융점 90℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형함으로써, 기재 필름(11)을 이루는 지지 기재 9를 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 9와, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 비교예 4의 샘플로 하였다.

(1.10) 비교예 5

(기재 필름(11)의 제조)

메탈로센 중합법에 의해 합성된 저밀도 폴리에틸렌 LDPE b(밀도 0.91g/㎤, 염소 함유량 1질량％ 미만, 비캣 연화점 81℃, 융점 102℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형함으로써, 기재 필름(11)을 이루는 지지 기재 10을 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 10과, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 비교예 5의 샘플로 하였다.

(1.11) 비교예 6

(기재 필름(11)의 제조)

메탈로센 중합법에 의해 합성된 저밀도 폴리에틸렌 LDPE c(밀도 0.91g/㎤, 염소 함유량 1질량％ 미만, 비캣 연화점 96℃, 융점 102℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형한 후, 중에너지 전자선 가속장치를 사용해서 가속 전압 1MeV, 조사량 20Mrad로 전자선을 조사함으로써, 기재 필름(11)을 이루는 지지 기재 11을 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 11과, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 비교예 6의 샘플로 하였다.

(1.12) 비교예 7

(기재 필름(11)의 제조)

메탈로센 중합법에 의해 합성된 저밀도 폴리에틸렌 LDPE c(밀도 0.91g/㎤, 염소 함유량 1질량％ 미만, 비캣 연화점 96℃, 융점 102℃)의 수지 비즈를 140℃에서 용융시키고, 압출기를 사용해서 두께 100㎛의 긴 필름 형상으로 성형함으로써, 기재 필름(11)을 이루는 지지 기재 12를 제작하였다.

상기 기재 필름(11)을 이루는 지지 기재 12와, 점착제 조성물 1, 접착제 조성물 1을 사용해서 실시예 1과 마찬가지의 방법에 의해 웨이퍼 가공용 테이프(10)를 제작하고, 이를 비교예 7의 샘플로 하였다.

(2) 샘플의 평가

(2.1) 가열에 의한 수축 응력의 증대량

이하에 나타내는 방법에 의해, 실시예 1~5 및 비교예 1~7의 웨이퍼 가공용 테이프를 가열했을 때의 수축 응력의 증대량을 측정하였다.

실시예 1~5 및 비교예 1~7의 웨이퍼 가공용 테이프로부터 접착제층을 제거한 후, 상기 웨이퍼 가공용 테이프를 JIS K7162로 정해진 치수의 시험편으로 가공하였다. 이때, 시험편의 길이 방향(신장 왜곡을 부여하는 방향)이 웨이퍼 가공용 테이프를 롤 형상으로 권취했을 때의 권취 방향(지지 기재의 압출 성형 공정에서의 압출·권취 방향(MD 방향))을 따른 것과, 길이 방향이 권취 방향에 대하여 수직인 방향(TD 방향)을 따른 것의 2종류의 시험편을 제작하였다. 계속해서, 가열 챔버를 가진 스트로그래프를 사용해서 상기 시험편을 JIS K7162에 의해 정해진 방법으로, 상기 테이프의 시험편에 10％의 신장 왜곡을 부여한 후, 척간 거리를 일정하게 유지한 상태에서 상기 시험편의 온도가 70℃에 달할 때까지 가열하는 과정과, 그 후에 70℃의 온도로 1분간 유지하는 과정과, 그 후 상기 시험편을 실온으로 복귀시키는 과정에서의 수축 응력을 모니터하였다. 얻어진 측정 결과로부터, 관측된 최대의 수축 응력의 값에서 가열 개시 직전의 초기 응력의 값을 빼어, 수축 응력의 증대량을 구하였다. 각 실시예 및 각 비교예의 웨이퍼 가공용 테이프를 사용한 경우에 있어서의 결과를 표 1 및 표 2에 나타낸다.

(2.2) 반도체 가공 공정에 있어서의 적합성 시험

이하에 나타내는 방법에 의해, 상기 실시예 및 상기 비교예의 웨이퍼 가공용 테이프에 대하여, 상술한 반도체 장치의 제조 방법 (A)에 상당하는 하기의 반도체 가공 공정에 있어서의 적합성 시험을 실시하였다.

(a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정.

(b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정.

(c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 상기 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하고, 동시에 웨이퍼 가공용 링 프레임을, 상기 웨이퍼 가공용 테이프의 점착제층이 접착제층과 겹치지 않고 노출된 부분과 접합하는 공정.

(d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정.

(e) 상기 반도체 웨이퍼의 분할 예정 부분에 레이저광을 조사하여, 상기 웨이퍼의 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정.

(f) 상기 웨이퍼 가공용 테이프를 10％ 익스팬드함으로써, 상기 반도체 웨이퍼와 상기 접착제층을 분단 라인을 따라 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정.

(g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분(반도체 칩이 존재하는 영역과 링 프레임과의 사이의 원환상의 영역)을 50℃ 혹은 70℃ 혹은 90℃로 가열하여, 육안에 의해 상기 테이프의 이완이 없어질 때까지 가열을 계속하는 가열 공정. 또한, 이 가열 공정에서 가열한 시간을 기록하였다. 또한, 상기 가열 공정 후, 웨이퍼 가공용 테이프의 이완량을, JIS B7609 적합 10g 분동을 기재 필름의 배면(반도체 웨이퍼를 접합하지 않는 면)에 적재해서 측정하여, 상기 이완량이 5mm 미만인 것을 확인하였다.

(h) 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정.

(g) 공정 종료시의 이완량의 측정은, 도 9에 도시한 바와 같이 웨이퍼 가공용 테이프(10)가 링 프레임(20)에 접착된 상태에서, 기재 필름의 배면(반도체 웨이퍼를 접합하지 않는 면)에 JIS B7609 적합 10g 분동을 적재하여 행하고, 웨이퍼 가공용 테이프(10)가 링 프레임(20)의 접합면과 평행한 상태에 있는 위치(도 9에 쇄선으로 나타내는 위치)로부터의 거리(도 9의 a의 거리)를 이완량으로 하였다. 각 실시예 및 각 비교예의 웨이퍼 가공용 테이프를 사용한 경우에 있어서의 이완량 및 가열 시간의 결과를 표 1 및 표 2에 나타낸다.

(2.3) 픽업 성공율

상기 실시예 및 비교예의 웨이퍼 가공용 테이프에 대해서, 최종의 (h) 공정에서의 수율(픽업 성공율)을 평가하였다. 각 실시예 및 각 비교예의 웨이퍼 가공용 테이프를 사용한 경우에 있어서의 결과를 표 1 및 표 2에 나타낸다.

(3) 정리

이상의 결과로부터, 기재 필름으로서, JIS K7206으로 규정되는 비캣 연화점이 50℃ 이상 90℃ 미만이고, 열수축에 의한 응력의 증대가 9MPa 이상인 열가소성 가교 수지를 사용함으로써, 반도체 장치의 제조에 적합한 웨이퍼 가공용 테이프로 할 수 있음이 명확해졌다. 즉, 50℃, 70℃, 90℃의 어떠한 온도에서의 가열 수축 공정에 의해서도 짧은 가열 시간으로 충분한 수축성을 나타내고 있어, 가열 수축 공정 후에 이완이 매우 적은 것이 명확해졌다. 그리고, 이와 같이 이완량이 적음으로써, 분단 완료된 반도체 칩 및 개별 조각화된 접착제를 웨이퍼 가공용 테이프 상에 안정적으로 고정할 수 있고, 인접 칩끼리 접촉하여 파손되거나 접착제층끼리 접촉하여 재유착되는 일이 없어, 양호한 픽업 성을 나타내는 것이 명확해졌다. 또한, 짧은 가열 시간으로 충분한 수축성을 나타내기 때문에, 과잉의 열량을 가함으로써 접착제층(13)과 점착제층(12)이 밀착되어 픽업성이 저하될 우려도 없다.

비캣 연화점이 90℃ 이상의 것이나, 열수축에 의한 응력의 증대량이 9.0MPa에 미치지 않는 것(비교예 1, 2 및 4 내지 7)은, 이완을 취하기 위해서 긴 가열 시간이 필요하고, 가열 수축 공정 후의 이완량도 많아 픽업성이 나쁘다.

또한, 비교예 3에 대해서는, 가교 구조를 갖지 않지만, 비캣 연화점이 50℃ 이상 90℃ 미만이고, 열수축에 의한 응력의 증대가 9MPa 이상이기 때문에, 가열 수축성에 대해서는 양호한 결과를 나타냈다. 그러나, 재질이 폴리염화 비닐 테이프이기 때문에, 사용 후에 소각 처분했을 경우 다이옥신이나 그의 유사체인 염소화 방향족 탄화수소가 발생해서 환경에 부하를 줄 우려가 있다. 이에 반해, 실시예 1~5에 나타낸 기재 필름(11)은, 가교 구조를 갖기 때문에 확장성이 보다 등방적이며, 또한, 염소 원자의 함유량이 1질량％ 미만이므로, 사용 후에 소각 처분해도 다이옥신이나 그의 유사체인 염소화 방향족 탄화수소가 발생해서 환경에 부하를 주지 않는다.

또한, 상술한 반도체 장치의 제조 방법 (B) 내지 (D)는, 익스팬드 공정에 있어서 이미 개개의 반도체 칩으로 분단되어 있는 점을 제외하고, 반도체 장치의 제조 방법 (A)에서의 익스팬드 공정, 가열 수축 공정, 픽업 공정과 동등한 공정을 행하는 것이다. 따라서, 실시예 1~5 및 비교예 1~7의 웨이퍼 가공용 테이프(10)를 사용한 경우의 결과는, 표 1, 표 2에 나타내는 결과와 동등한 결과가 되는 것은 명확하며, 반도체 장치의 제조 방법 (B)~(D)에서도 본 발명의 웨이퍼 가공용 테이프(10)를 사용하는 것은 가열 수축성, 픽업성의 관점에서 유용하다. 또한, 웨이퍼 가공용 테이프(10)를 점착제층(12)만을 구비하는 것으로 했을 경우에도 표 1, 표 2에 나타내는 결과와 동등한 결과가 되는 것은 명확하다.

10 : 웨이퍼 가공용 테이프
11 : 기재 필름
12 : 점착제층
13 : 접착제층
14 : 표면 보호 필름
20 : 링 프레임
21 : 스테이지
22 : 밀어올림 부재
25 : 히터 테이블
26 : 흡착 테이블
27 : 자외선 광원
28 : 가열 수축 영역
29 : 온풍 노즐
30 : 개질 영역
41 : 밀어올림 핀
42 : 흡착 콜릿
50 : JIS B7609 적합 10g 분동
W : 반도체 웨이퍼
C : 반도체 칩
a : 이완량

Claims (11)

1. 익스팬드에 의해 접착제층을 칩을 따라 분단할 때에 사용하는, 익스팬드 가능한 웨이퍼 가공용 테이프이며,
   기재 필름과, 상기 기재 필름 상에 설치된 점착제층을 가지고,
   상기 기재 필름은 JIS K7206으로 규정되는 비캣 연화점이 50℃ 이상 90℃ 미만인 열가소성 가교 수지로 이루어지고,
   JIS K7162에 의해 정해진 방법으로, 당해 웨이퍼 가공용 테이프의 시험편에 10％의 신장 왜곡을 부여한 후, 척간 거리를 일정하게 유지한 상태로 상기 시험편의 온도가 70℃에 달할 때까지 가열하는 과정과, 상기 시험편을 70℃의 온도로 1분간 유지하는 과정과, 그 후 상기 시험편을 실온으로 되돌리는 과정에서의, 상기 시험편의 최대 열수축 응력이, 가열 개시 직전의 초기 응력보다 9MPa 이상 큰 것을 특징으로 하는, 웨이퍼 가공용 테이프.
2. 제1항에 있어서, 상기 점착제층 상에 접착제층을 적층한 것을 특징으로 하는, 웨이퍼 가공용 테이프.
3. 제1항에 있어서, 상기 열가소성 가교 수지가 에틸렌-(메트)아크릴산 2원 공중합체를 금속 이온으로 가교시킨 아이오노머 수지인 것을 특징으로 하는, 웨이퍼 가공용 테이프.
4. 제1항에 있어서, 상기 열가소성 가교 수지가 에틸렌-(메트)아크릴산-(메트)아크릴산 알킬에스테르 3원 공중합체를 금속 이온으로 가교시킨 아이오노머 수지인 것을 특징으로 하는, 웨이퍼 가공용 테이프.
5. 제1항에 있어서, 상기 열가소성 가교 수지가 비중이 0.910 이상 0.930 미만인 저밀도 폴리에틸렌을 전자선 조사에 의해 가교시킨 수지, 또는 비중이 0 초과 내지 0.910 미만인 초저밀도 폴리에틸렌을 전자선 조사에 의해 가교시킨 수지인 것을 특징으로 하는, 웨이퍼 가공용 테이프.
6. 제1항에 있어서, 상기 열가소성 가교 수지가 에틸렌-아세트산 비닐 공중합체를 전자선 조사에 의해 가교시킨 수지인 것을 특징으로 하는, 웨이퍼 가공용 테이프.
7. 제1항에 있어서, 상기 열가소성 가교 수지는, 염소 원자의 함유량이 1질량％ 미만인 것을 특징으로 하는, 웨이퍼 가공용 테이프.
8. 제2항에 있어서, 상기 웨이퍼 가공용 테이프는, (a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 상기 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 상기 반도체 웨이퍼의 분할 예정 부분에 레이저광을 조사하여, 상기 웨이퍼의 내부에 다광자 흡수에 의한 개질 영역을 형성하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 반도체 웨이퍼와 상기 접착제층을 분단 라인을 따라 분단하여, 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 상기 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것을 특징으로 하는, 웨이퍼 가공용 테이프.
9. 제2항에 있어서, 상기 웨이퍼 가공용 테이프는, (a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 상기 반도체 웨이퍼의 표면으로부터 분단 라인을 따라 레이저광을 조사하여 개개의 반도체 칩으로 분단하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 상기 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것을 특징으로 하는, 웨이퍼 가공용 테이프.
10. 제2항에 있어서, 상기 웨이퍼 가공용 테이프는, (a) 회로 패턴이 형성된 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (b) 상기 반도체 웨이퍼 이면을 연삭하는 백그라인드 공정과, (c) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 반도체 웨이퍼의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (d) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (e) 다이싱 블레이드를 사용해서 상기 반도체 웨이퍼를 분단 라인을 따라 절삭하여 개개의 반도체 칩으로 분단하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 상기 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것을 특징으로 하는, 웨이퍼 가공용 테이프.
11. 제2항에 있어서, 상기 웨이퍼 가공용 테이프는, (a) 다이싱 블레이드를 사용해서 회로 패턴이 형성된 반도체 웨이퍼를 분단 라인 예정 라인을 따라 웨이퍼의 두께 미만의 깊이까지 절삭하고, (b) 상기 반도체 웨이퍼 표면에 표면 보호 테이프를 접합하는 공정과, (c) 상기 반도체 웨이퍼 이면을 연삭하여 개개의 반도체 칩으로 분단하는 백그라인드 공정과, (d) 70~80℃로 반도체 웨이퍼를 가열한 상태에서, 상기 반도체 칩의 이면에 상기 웨이퍼 가공용 테이프의 접착제층을 접합하는 공정과, (e) 상기 반도체 웨이퍼 표면으로부터 표면 보호 테이프를 박리하는 공정과, (f) 상기 웨이퍼 가공용 테이프를 익스팬드함으로써, 상기 접착제층을 상기 반도체 칩마다 분단하여 상기 접착제층이 포함된 복수의 반도체 칩을 얻는 공정과, (g) 상기 웨이퍼 가공용 테이프의 상기 반도체 칩과 겹치지 않는 부분을 가열 수축시킴으로써 상기 익스팬드 공정에서 발생한 이완을 제거하여 상기 반도체 칩의 간격을 유지하는 공정과, (h) 상기 접착제층이 포함된 상기 반도체 칩을 웨이퍼 가공용 테이프의 점착제층으로부터 픽업하는 공정을 포함하는 반도체 장치의 제조 방법에 사용되는 것을 특징으로 하는, 웨이퍼 가공용 테이프.

Images