KR20160131905A - 웨이퍼의 가공 방법 - Google Patents

웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20160131905A
KR20160131905A KR1020160052128A KR20160052128A KR20160131905A KR 20160131905 A KR20160131905 A KR 20160131905A KR 1020160052128 A KR1020160052128 A KR 1020160052128A KR 20160052128 A KR20160052128 A KR 20160052128A KR 20160131905 A KR20160131905 A KR 20160131905A
Authority
KR
South Korea
Prior art keywords
wafer
adhesive tape
divided
dividing
line
Prior art date
Application number
KR1020160052128A
Other languages
English (en)
Other versions
KR102437901B1 (ko
Inventor
마사루 나카무라
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20160131905A publication Critical patent/KR20160131905A/ko
Application granted granted Critical
Publication of KR102437901B1 publication Critical patent/KR102437901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은, 웨이퍼의 내부에 분할 예정 라인을 따라 복수의 개질층을 적층하여 형성하지 않아도 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 확실하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것을 목적으로 한다.
표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 점착 테이프를 접착시키는 점착 테이프 접착 공정과, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 이면측으로부터 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 개질층 형성 공정이 실시된 웨이퍼의 표면에 접착되어 있는 점착 테이프를 가열함으로써, 개질층으로부터 웨이퍼의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정과, 점착 테이프 가열 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함한다.

Description

웨이퍼의 가공 방법{WAFER PROCESSING METHOD}
본 발명은, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 분할하는 웨이퍼의 가공 방법에 관한 것이다.
반도체 디바이스 제조 공정에 있어서는, 대략 원판 형상인 반도체 웨이퍼의 표면에 격자형으로 배열된 분할 예정 라인에 의해 복수의 영역이 구획되고, 이 구획된 영역에 IC, LSI 등의 디바이스를 형성한다. 이와 같이 형성된 반도체 웨이퍼를 분할 예정 라인을 따라 절단함으로써, 디바이스가 형성된 영역을 분할하여 개개의 디바이스를 제조하고 있다.
반도체 웨이퍼 등의 웨이퍼를 분할하는 방법으로서, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 이용하여, 분할해야 할 영역의 내부에 집광점을 위치시켜 펄스 레이저 광선을 조사하는 내부 가공이라고 불리는 레이저 가공 방법이 실용화되고 있다. 이 내부 가공이라고 불리는 레이저 가공 방법을 이용한 분할 방법은, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 내부에 위치시켜 분할 예정 라인을 따라 조사함으로써, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 연속적으로 형성하고, 웨이퍼에 외력을 부여함으로써, 웨이퍼를 개질층이 형성되어 강도가 저하된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 기술이다(예컨대, 특허문헌 1 참조).
웨이퍼에 외력을 부여하는 방법으로서, 웨이퍼의 표면에 점착 테이프를 접착시키고, 웨이퍼의 이면을 연삭하여 미리 정해진 두께로 형성하고, 연삭에 의해 웨이퍼에 외력을 부여함으로써, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 기술이 하기 특허문헌 2에 개시되어 있다.
또한, 웨이퍼에 외력을 부여하는 방법으로서, 웨이퍼에 점착 테이프를 접착시키고, 상기 점착 테이프를 확장함으로써, 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 기술이 하기 특허문헌 3에 개시되어 있다.
[특허문헌 1] 일본 특허 제3408805호 공보 [특허문헌 1] 일본 특허 공개 제2009-290148호 공보 [특허문헌 2] 일본 특허 공개 제2006-229021호 공보
그런데, 전술한 어느 방법에 있어서도 외력의 부여에 의해 개질층으로부터 웨이퍼의 표면 및 이면에 크랙을 성장시켜, 웨이퍼를 분할 예정 라인을 따라 개개의 디바이스로 분할하기 때문에, 웨이퍼를 분할 예정 라인을 따라 확실하게 분할하기 위해서는, 웨이퍼의 내부에 분할 예정 라인을 따라 복수의 개질층을 적층하여 형성할 필요가 있어, 생산성이 나쁘다는 문제가 있다.
본 발명은 상기 사실을 감안하여 이루어진 것으로, 그 주된 기술 과제는, 웨이퍼의 내부에 분할 예정 라인을 따라 복수의 개질층을 적층하여 형성하지 않아도 웨이퍼를 개질층이 형성된 분할 예정 라인을 따라 확실하게 분할할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.
상기 주된 기술 과제를 해결하기 위해, 본 발명에 따르면, 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서,
웨이퍼의 표면에 점착 테이프를 접착시키는 점착 테이프 접착 공정과,
웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 이면측으로부터 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
상기 개질층 형성 공정이 실시된 웨이퍼의 표면에 접착되어 있는 점착 테이프를 가열함으로써, 개질층으로부터 웨이퍼의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정과,
상기 점착 테이프 가열 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함하는
것을 특징으로 하는 웨이퍼의 가공 방법이 제공된다.
상기 분할 공정은, 웨이퍼의 표면에 접착된 점착 테이프측을 척 테이블에 유지하고, 웨이퍼의 이면을 연삭 지석으로 연삭하여 미리 정해진 두께로 형성하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할한다.
본 발명에 있어서의 웨이퍼의 가공 방법은, 웨이퍼의 표면에 점착 테이프를 접착시키는 점착 테이프 접착 공정과, 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼 이면측으로부터 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과, 상기 개질층 형성 공정이 실시된 웨이퍼의 표면에 접착되어 있는 점착 테이프를 가열함으로써, 개질층으로부터 웨이퍼의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정과, 상기 점착 테이프 가열 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함하고 있고, 분할 공정을 실시할 때에는, 상기 점착 테이프 가열 공정을 실시함으로써 점착 테이프가 유연해져서 웨이퍼의 표면측에 작용하고 있는 압축 응력이 해방되어, 개질층이 형성된 웨이퍼의 표면에 도달하는 크랙이 신장되어 있기 때문에, 복수의 개질층을 적층하여 형성하지 않아도, 웨이퍼를 분할 예정 라인을 따라 확실하게 분할할 수 있다. 따라서, 복수의 개질층을 적층하여 형성할 필요가 없기 때문에, 생산성을 향상시킬 수 있다.
도 1은 본 발명에 따른 웨이퍼의 가공 방법에 의해 분할되는 웨이퍼로서의 반도체 웨이퍼의 사시도.
도 2는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 점착 테이프 접착 공정을 도시한 설명도.
도 3은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정을 실시하기 위한 레이저 가공 장치의 주요부 사시도.
도 4는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 개질층 형성 공정을 도시한 설명도.
도 5는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 점착 테이프 가열 공정을 도시한 설명도.
도 6은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할 공정의 제1 실시형태로서의 이면 연삭 공정의 설명도.
도 7은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 점착 테이프 가열 공정이 실시된 웨이퍼의 이면에 다이싱 테이프를 접착시키고 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하는 웨이퍼 지지 공정의 설명도.
도 8은 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할 공정의 제2 실시형태를 실시하기 위한 테이프 확장 장치의 사시도.
도 9는 본 발명에 따른 웨이퍼의 가공 방법에 있어서의 분할 공정의 제2 실시형태를 도시한 설명도.
이하, 본 발명에 따른 웨이퍼의 가공 방법의 적합한 실시형태에 대해서, 첨부 도면을 참조하여 상세히 설명한다.
도 1에는 본 발명에 따라 가공되는 웨이퍼로서의 반도체 웨이퍼의 사시도가 도시되어 있다. 도 1에 도시된 반도체 웨이퍼(2)는, 두께가 예컨대 500 ㎛인 실리콘 웨이퍼로 이루어져 있고, 표면(2a)에 복수의 분할 예정 라인(21)이 격자형으로 형성되어 있고, 상기 복수의 분할 예정 라인(21)에 의해 구획된 복수의 영역에 IC, LSI 등의 디바이스(22)가 형성되어 있다. 이하, 이 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 개개의 디바이스(22)로 분할하는 웨이퍼의 가공 방법에 대해서 설명한다.
우선, 반도체 웨이퍼(2)의 표면(2a)에 형성된 디바이스(22)를 보호하기 위해서, 반도체 웨이퍼(2)의 표면(2a)에 점착 테이프를 접착시키는 점착 테이프 접착 공정을 실시한다. 즉, 도 2에 도시된 바와 같이 반도체 웨이퍼(2)의 표면(2a)에 점착 테이프(3)를 접착시킨다. 또한, 점착 테이프(3)는, 도시된 실시형태에 있어서는 두께가 100 ㎛인 폴리염화비닐(PVC)로 이루어진 시트형 기재의 표면에 아크릴 수지계의 접착제가 두께 5 ㎛ 정도 도포되어 있다.
반도체 웨이퍼(2)의 표면(2a)에 점착 테이프(3)를 접착시켰다면, 반도체 웨이퍼(2)에 대하여 투과성을 갖는 파장의 레이저 광선을 내부에 집광점을 위치시켜 분할 예정 라인(21)을 따라 조사하고, 반도체 웨이퍼(2)의 내부에 분할 예정 라인(21)을 따라 개질층을 형성하는 개질층 형성 공정을 실시한다. 이 개질층 형성 공정은, 도 3에 도시된 레이저 가공 장치(4)를 이용하여 실시한다. 도 3에 도시된 레이저 가공 장치(4)는, 피가공물을 유지하는 척 테이블(41)과, 상기 척 테이블(41) 상에 유지된 피가공물에 레이저 광선을 조사하는 레이저 광선 조사 수단(42)과, 척 테이블(41) 상에 유지된 피가공물을 촬상하는 촬상 수단(43)을 구비하고 있다. 척 테이블(41)은, 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 이동 기구에 의해 도 3에 있어서 화살표 X로 나타내는 가공 이송 방향 및 화살표 Y로 나타내는 인덱싱 이송 방향으로 이동되도록 되어 있다.
상기 레이저 광선 조사 수단(42)은, 실질상 수평으로 배치된 원통 형상의 케이싱(421)의 선단에 장착된 집광기(422)로부터 펄스 레이저 광선을 조사한다. 또한, 상기 레이저 광선 조사 수단(42)을 구성하는 케이싱(421)의 선단부에 장착된 촬상 수단(43)은, 도시된 실시형태에 있어서는 가시광선에 의해 촬상하는 통상의 촬상 소자(CCD) 외에, 피가공물에 적외선을 조사하는 적외선 조명 수단과, 상기 적외선 조명 수단에 의해 조사된 적외선을 포착하는 광학계와, 상기 광학계에 의해 포착된 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성되어 있고, 촬상한 화상 신호를 도시하지 않은 제어 수단으로 보낸다.
전술한 레이저 가공 장치(4)를 이용하여 실시하는 개질층 형성 공정에 대해서, 도 3 및 도 4를 참조하여 설명한다.
이 개질층 형성 공정은, 우선 전술한 도 3에 도시된 레이저 가공 장치(4)의 척 테이블(41) 상에 상기 점착 테이프 접착 공정이 실시된 반도체 웨이퍼(2)의 점착 테이프(3)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(41) 상에 반도체 웨이퍼(2)를 점착 테이프(3)를 통해 흡인 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(41) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 하여, 반도체 웨이퍼(2)를 흡인 유지한 척 테이블(41)은, 도시하지 않은 가공 이송 수단에 의해 촬상 수단(43)의 바로 아래에 위치된다.
척 테이블(41)이 촬상 수단(43)의 바로 아래에 위치되면, 촬상 수단(43) 및 도시하지 않은 제어 수단에 의해 반도체 웨이퍼(2)의 레이저 가공해야 할 가공 영역을 검출하는 얼라이먼트 작업을 실행한다. 즉, 촬상 수단(43) 및 도시하지 않은 제어 수단은, 반도체 웨이퍼(2)의 정해진 방향으로 형성되어 있는 분할 예정 라인(21)과, 분할 예정 라인(21)을 따라 레이저 광선을 조사하는 레이저 광선 조사 수단(42)의 집광기(422)와의 위치 맞춤을 행하기 위한 패턴 매칭 등의 화상 처리를 실행하고, 레이저 광선 조사 위치의 얼라이먼트를 수행한다. 또한, 반도체 웨이퍼(2)에 형성되어 있는 상기 정해진 방향에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(21)에 대해서도, 마찬가지로 레이저 광선 조사 위치의 얼라이먼트가 수행된다. 이 때, 반도체 웨이퍼(2)의 분할 예정 라인(21)이 형성되어 있는 표면(2a)은 하측에 위치하고 있지만, 촬상 수단(43)이 전술한 바와 같이 적외선 조명 수단과 적외선을 포착하는 광학계 및 적외선에 대응한 전기 신호를 출력하는 촬상 소자(적외선 CCD) 등으로 구성된 촬상 수단을 구비하고 있기 때문에, 이면(2b)으로부터 비추어 분할 예정 라인(21)을 촬상할 수 있다.
이상과 같이 하여 척 테이블(41) 상에 유지되어 있는 반도체 웨이퍼(2)에 형성되어 있는 분할 예정 라인(21)을 검출하고, 레이저 광선 조사 위치의 얼라이먼트가 행해졌다면, 도 4의 (a)에서 도시된 바와 같이 척 테이블(41)을 레이저 광선을 조사하는 레이저 광선 조사 수단(42)의 집광기(422)가 위치하는 레이저 광선 조사 영역으로 이동하고, 미리 정해진 분할 예정 라인(21)의 일단(도 4의 (a)에 있어서 좌단)을 레이저 광선 조사 수단(42)의 집광기(422)의 바로 아래에 위치시킨다. 다음에, 집광기(422)로부터 조사되는 펄스 레이저 광선의 집광점(P)을 반도체 웨이퍼(2)의 두께 방향 중간부보다 표면측(하측)에 위치시킨다. 그리고, 집광기(422)로부터 실리콘 웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선을 조사하면서 척 테이블(41)을 도 4의 (a)에 있어서 화살표 X1로 나타내는 방향으로 정해진 이송 속도로 이동시킨다. 그리고, 레이저 광선 조사 수단(42)의 집광기(422)의 조사 위치가 분할 예정 라인(21)의 타단의 위치에 도달하면, 펄스 레이저 광선의 조사를 정지시키고 척 테이블(41)의 이동을 정지시킨다. 이 결과, 반도체 웨이퍼(2)의 내부에는, 도 4의 (b)에 도시된 바와 같이 분할 예정 라인(21)을 따라 개질층(210)이 연속해서 형성된다.
또한, 상기 개질층 형성 공정에 있어서의 가공 조건은, 예컨대 다음과 같이 설정되어 있다.
파장 : 1064 ㎚의 펄스 레이저
반복 주파수 : 100 kHz
평균 출력 : 1 W
집광 스폿 직경 : φ1 ㎛
가공 이송 속도 : 100 ㎜/초
전술한 바와 같이 정해진 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시하면, 척 테이블(41)을 화살표 Y로 나타내는 방향으로 반도체 웨이퍼(2)에 형성된 분할 예정 라인(21)의 간격만큼 인덱싱 이송하고(인덱싱 이송 공정), 상기 개질층 형성 공정을 수행한다. 이와 같이 하여 정해진 방향으로 형성된 모든 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실시하였다면, 척 테이블(41)을 90° 회동시켜, 상기 정해진 방향으로 형성된 분할 예정 라인(21)에 대하여 직교하는 방향으로 연장되는 분할 예정 라인(21)을 따라 상기 개질층 형성 공정을 실행한다.
상기 개질층 형성 공정을 실시하였다면, 개질층이 형성된 반도체 웨이퍼(2)의 표면에 접착되어 있는 점착 테이프(3)를 가열함으로써, 개질층(210)으로부터 반도체 웨이퍼(2)의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정을 실시한다. 이 점착 테이프 가열 공정은, 도시된 실시형태에 있어서는 도 5의 (a)에 도시된 핫플레이트(5)를 이용하여 실시한다. 즉, 핫플레이트(5)의 상면인 배치면(51) 상에 도 5의 (b)에 도시된 바와 같이 상기 개질층 형성 공정이 실시되고 개질층(210)이 형성된 반도체 웨이퍼(2)의 표면에 접착되어 있는 점착 테이프(3)측을 배치한다. 그리고, 핫플레이트(5)를 작동하여 점착 테이프(3)를 50∼150℃로 가열한다. 이 결과, 점착 테이프(3)가 유연해져서 반도체 웨이퍼(2)의 표면(2a)측에 작용하고 있는 압축 응력이 해방되고, 도 5의 (c)에 도시된 바와 같이 개질층(210)이 형성된 반도체 웨이퍼(2)의 표면(2a)을 향해 크랙(211)이 신장된다.
상기 점착 테이프 가열 공정을 실시하였다면, 반도체 웨이퍼(2)에 외력을 부여하고, 반도체 웨이퍼(2)를 개질층(210) 및 표면을 향해 신장되는 크랙(211)이 형성된 분할 예정 라인(21)을 따라 개개의 디바이스로 분할하는 분할 공정을 실시한다. 이 분할 공정의 제1 실시형태(이면 연삭 공정)에 대해서, 도 6을 참조하여 설명한다. 분할 공정의 제1 실시형태(이면 연삭 공정)는, 도 6의 (a)에 도시된 연삭 장치(6)를 이용하여 실시한다. 도 6의 (a)에 도시된 연삭 장치(6)는, 피가공물을 유지하는 유지 수단으로서의 척 테이블(61)과, 상기 척 테이블(61)에 유지된 피가공물을 연삭하는 연삭 수단(62)을 구비하고 있다. 척 테이블(61)은, 상면에 피가공물을 흡인 유지하도록 구성되어 있고, 도시하지 않은 회전 구동 기구에 의해 도 6의 (a)에 있어서 화살표 A로 나타내는 방향으로 회전된다. 연삭 수단(62)은, 스핀들 하우징(63)과, 상기 스핀들 하우징(63)에 회전 가능하게 지지되어 도시하지 않은 회전 구동 기구에 의해 회전되는 회전 스핀들(64)과, 상기 회전 스핀들(64)의 하단에 장착된 마운터(65)와, 상기 마운터(65)의 하면에 부착된 연삭휠(66)을 구비하고 있다. 이 연삭휠(66)은, 원환형의 베이스(67)와, 상기 베이스(67)의 하면에 환형으로 장착된 연삭 지석(68)으로 이루어져 있고, 베이스(67)가 마운터(65)의 하면에 체결 볼트(69)에 의해 부착되어 있다.
전술한 연삭 장치(6)를 이용하여 분할 공정의 제1 실시형태인 이면 연삭 공정을 실시하기 위해서는, 도 6의 (a)에 도시된 바와 같이 척 테이블(61)의 상면(유지면)에 반도체 웨이퍼(2)의 표면에 접착되어 있는 점착 테이프(3)측을 배치한다. 그리고, 도시하지 않은 흡인 수단에 의해 척 테이블(61) 상에 반도체 웨이퍼(2)를 점착 테이프(3)를 통해 흡인 유지한다(웨이퍼 유지 공정). 따라서, 척 테이블(61) 상에 유지된 반도체 웨이퍼(2)는, 이면(2b)이 상측이 된다. 이와 같이 척 테이블(61) 상에 반도체 웨이퍼(2)를 점착 테이프(3)를 통해 흡인 유지하였다면, 척 테이블(61)을 도 6의 (a)에 있어서 화살표 A로 나타내는 방향으로 예컨대 300 rpm으로 회전시키면서, 연삭 수단(62)의 연삭 휠(66)을 도 6의 (a)에 있어서 화살표 B로 나타내는 방향으로 예컨대 6000 rpm으로 회전시켜, 도 6의 (b)에 도시된 바와 같이 연삭 지석(68)을 피가공면인 반도체 웨이퍼(2)의 이면(2b)에 접촉시키고, 연삭 휠(66)을 화살표 C로 나타내는 바와 같이 예컨대 1 ㎛/초의 연삭 이송 속도로 아래쪽(척 테이블(61)의 유지면에 대하여 수직인 방향)으로 정해진양 연삭 이송한다. 이 결과, 반도체 웨이퍼(2)의 이면(2b)이 연삭되어 반도체 웨이퍼(2)는 정해진 두께(예컨대 150 ㎛)로 형성되고, 개질층(210) 및 표면을 향해 신장되는 크랙(211)이 형성되어 강도가 저하되고 있는 분할 예정 라인(21)을 따라 분할선(210a)이 형성되어 개개의 디바이스(22)로 분할된다. 또한, 개개로 분할된 복수의 디바이스(22)는, 그 표면에 점착 테이프(3)가 접착되어 있기 때문에, 따로따로 흩어지지 않고 반도체 웨이퍼(2)의 형태가 유지되어 있다. 이와 같이 하여, 이면 연삭 공정을 실시함으로써, 반도체 웨이퍼(2)는 개질층(210) 및 표면을 향해 신장되는 크랙(211)이 형성되어 강도가 저하되고 있는 분할 예정 라인(21)을 따라 확실하게 분할선(210a)이 형성되어 개개의 디바이스(22)로 분할된다. 이 분할 공정으로서의 이면 연삭 공정을 실시할 때에는, 전술한 바와 같이 개질층(210)으로부터 크랙(211)이 신장되어 표면에 도달하고 있기 때문에, 복수의 개질층을 적층하여 형성하지 않아도, 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 확실하게 분할할 수 있다. 따라서, 복수의 개질층을 적층하여 형성할 필요가 없기 때문에, 생산성을 향상시킬 수 있다.
다음에, 분할 공정의 제2 실시형태에 대해서, 도 7 내지 도 9를 참조하여 설명한다.
이 실시형태에 있어서는, 우선 상기 점착 테이프 가열 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)에 다이싱 테이프를 접착시키고 상기 다이싱 테이프의 외주부를 환형의 프레임에 의해 지지하는 웨이퍼 지지 공정을 실시한다. 즉, 도 7에 도시된 바와 같이, 환형의 프레임(F)의 내측 개구부를 덮도록 외주부가 장착된 다이싱 테이프(T)의 표면에 전술한 점착 테이프 가열 공정이 실시된 반도체 웨이퍼(2)의 이면(2b)을 접착시킨다. 그리고, 반도체 웨이퍼(2)의 표면(2a)에 접착되어 있는 점착 테이프(3)를 박리한다. 따라서, 다이싱 테이프(T)의 표면에 접착된 반도체 웨이퍼(2)는, 표면(2a)이 상측이 된다.
이와 같이 하여, 웨이퍼 지지 공정을 실시하였다면, 반도체 웨이퍼(2)가 접착된 다이싱 테이프(T)를 확장함으로써 반도체 웨이퍼(2)에 외력을 부여하고, 반도체 웨이퍼(2)를 개질층(210) 및 크랙(211)이 형성된 분할 예정 라인(21)을 따라 분할하는 분할 공정을 실시한다. 이 분할 공정은, 도 8에 도시된 테이프 확장 장치(7)를 이용하여 실시한다. 도 8에 도시된 테이프 확장 장치(7)는, 상기 환형의 프레임(F)을 유지하는 프레임 유지 수단(71)과, 상기 프레임 유지 수단(71)에 유지된 환형의 프레임(F)에 장착된 다이싱 테이프(T)를 확장하는 테이프 확장 수단(72)과, 픽업 콜릿(73)을 구비하고 있다. 프레임 유지 수단(71)은, 환형의 프레임 유지 부재(711)와, 상기 프레임 유지 부재(711)의 외주에 설치된 고정 수단으로서의 복수의 클램프(712)로 이루어져 있다. 프레임 유지 부재(711)의 상면은 환형의 프레임(F)을 배치하는 배치면(711a)을 형성하고 있고, 이 배치면(711a) 상에 환형의 프레임(F)이 배치된다. 그리고, 배치면(711a) 상에 배치된 환형의 프레임(F)은, 클램프(712)에 의해 프레임 유지 부재(711)에 고정된다. 이와 같이 구성된 프레임 유지 수단(71)은, 테이프 확장 수단(72)에 의해 상하 방향으로 진퇴 가능하게 지지되어 있다.
테이프 확장 수단(72)은, 상기 환형의 프레임 유지 부재(711)의 내측에 설치되는 확장 드럼(721)을 구비하고 있다. 이 확장 드럼(721)은, 환형의 프레임(F)의 내경보다 작고 상기 환형의 프레임(F)에 장착된 다이싱 테이프(T)에 접착되는 반도체 웨이퍼(2)의 외경보다 큰 내경 및 외경을 갖고 있다. 또한, 확장 드럼(721)은, 하단에 지지 플랜지(722)를 구비하고 있다. 도시된 실시형태에 있어서의 테이프 확장 수단(72)은, 상기 환형의 프레임 유지 부재(711)를 상하 방향으로 진퇴 가능한 지지 수단(723)을 구비하고 있다. 이 지지 수단(723)은, 상기 지지 플랜지(722) 상에 설치된 복수의 에어실린더(723a)로 이루어져 있고, 그 피스톤 로드(723b)가 상기 환형의 프레임 유지 부재(711)의 하면에 연결된다. 이와 같이 복수의 에어실린더(723a)로 이루어진 지지 수단(723)은, 도 9의 (a)에 도시된 바와 같이 환형의 프레임 유지 부재(711)를 배치면(711a)이 확장 드럼(721)의 상단과 대략 동일 높이가 되는 기준 위치와, 도 9의 (b)에 도시된 바와 같이 확장 드럼(721)의 상단보다 정해진양 아래쪽의 확장 위치 사이를 상하 방향으로 이동시킨다.
이상과 같이 구성된 테이프 확장 장치(7)를 이용하여 실시하는 분할 공정에 대해서 도 9의 (a) 및 (b)를 참조하여 설명한다. 즉, 반도체 웨이퍼(2)가 접착되어 있는 다이싱 테이프(T)가 장착된 환형의 프레임(F)을, 도 9의 (a)에 도시된 바와 같이 프레임 유지 수단(71)을 구성하는 프레임 유지 부재(711)의 배치면(711a) 상에 배치하고, 클램프(712)에 의해 프레임 유지 부재(711)에 고정한다(프레임 유지 공정). 이 때, 프레임 유지 부재(711)는 도 9의 (a)에 도시된 기준 위치에 위치되어 있다. 다음에, 테이프 확장 수단(72)을 구성하는 지지 수단(723)으로서의 복수의 에어실린더(723a)를 작동하여, 환형의 프레임 유지 부재(711)를 도 9의 (b)에 도시된 확장 위치로 하강시킨다. 따라서, 프레임 유지 부재(711)의 배치면(711a) 상에 고정되어 있는 환형의 프레임(F)도 하강하기 때문에, 도 9의 (b)에 도시된 바와 같이 환형의 프레임(F)에 장착된 다이싱 테이프(T)는 확장 드럼(721)의 상단 가장자리에 접하여 확장된다(테이프 확장 공정). 이 결과, 다이싱 테이프(T)에 접착되어 있는 반도체 웨이퍼(2)에는 방사형으로 인장력이 작용하기 때문에, 전술한 개질층(210) 및 크랙(211)이 형성되어 강도가 저하된 분할 예정 라인(21)을 따라 개개의 디바이스(22)로 분할되고 디바이스(22) 사이에 간격(S)이 형성된다. 이와 같이, 분할 공정으로서의 테이프 확장 공정을 실시할 때에는, 반도체 웨이퍼(2)는 개질층(210) 및 크랙(211)이 신장되어 표면에 도달하고 있기 때문에, 복수의 개질층을 적층하여 형성하지 않아도, 반도체 웨이퍼(2)를 분할 예정 라인(21)을 따라 확실하게 분할할 수 있다. 따라서, 복수의 개질층을 적층하여 형성할 필요가 없기 때문에, 생산성을 향상시킬 수 있다.
다음에, 도 9의 (c)에 도시된 바와 같이 픽업 콜릿(73)을 작동하여 디바이스(22)를 흡착시키고, 다이싱 테이프(T)로부터 박리하여 픽업하고, 도시하지 않은 트레이 또는 다이 본딩 공정으로 반송한다. 또한, 픽업 공정에 있어서는, 전술한 바와 같이 다이싱 테이프(T)에 접착되어 있는 개개의 디바이스(22) 사이의 간극(S)이 확장되어 있기 때문에, 인접한 디바이스(22)와 접촉되지 않게 용이하게 픽업할 수 있다.
2 : 반도체 웨이퍼 21 : 분할 예정 라인
22 : 디바이스 3 : 점착 테이프
4 : 레이저 가공 장치 41 : 레이저 가공 장치의 척 테이블
42 : 레이저 광선 조사 수단 422 : 집광기
5 : 핫플레이트 6 : 연삭 장치
61 : 연삭 장치의 척 테이블 62 : 연삭 수단
66 : 연삭 휠 7 : 테이프 확장 장치
71 : 프레임 유지 수단 72 : 테이프 확장 수단
73 : 픽업 콜릿 F : 환형의 프레임
T : 다이싱 테이프

Claims (2)

  1. 표면에 복수의 분할 예정 라인이 격자형으로 형성되어 있고 상기 복수의 분할 예정 라인에 의해 구획된 복수의 영역에 디바이스가 형성된 웨이퍼를, 분할 예정 라인을 따라 개개의 디바이스로 분할하는 웨이퍼의 가공 방법으로서,
    웨이퍼의 표면에 점착 테이프를 접착시키는 점착 테이프 접착 공정과,
    웨이퍼에 대하여 투과성을 갖는 파장의 펄스 레이저 광선의 집광점을 웨이퍼의 이면측으로부터 내부에 위치시켜 분할 예정 라인을 따라 조사하고, 웨이퍼의 내부에 분할 예정 라인을 따라 개질층을 형성하는 개질층 형성 공정과,
    상기 개질층 형성 공정이 실시된 웨이퍼의 표면에 접착되어 있는 점착 테이프를 가열함으로써, 개질층으로부터 웨이퍼의 표면을 향해 크랙을 신장시키는 점착 테이프 가열 공정과,
    상기 점착 테이프 가열 공정이 실시된 웨이퍼에 외력을 부여하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 분할 공정을 포함하는 것을 특징으로 하는 웨이퍼의 가공 방법.
  2. 제1항에 있어서, 상기 분할 공정은, 웨이퍼의 표면에 접착된 점착 테이프측을 척 테이블에 유지하고, 웨이퍼의 이면을 연삭 지석으로 연삭하여 미리 정해진 두께로 형성하고, 웨이퍼를 개질층 및 표면을 향해 신장되는 크랙이 형성된 분할 예정 라인을 따라 개개의 디바이스로 분할하는 것인 웨이퍼의 가공 방법.
KR1020160052128A 2015-05-08 2016-04-28 웨이퍼의 가공 방법 KR102437901B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-095680 2015-05-08
JP2015095680A JP6456766B2 (ja) 2015-05-08 2015-05-08 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
KR20160131905A true KR20160131905A (ko) 2016-11-16
KR102437901B1 KR102437901B1 (ko) 2022-08-29

Family

ID=57270405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160052128A KR102437901B1 (ko) 2015-05-08 2016-04-28 웨이퍼의 가공 방법

Country Status (4)

Country Link
JP (1) JP6456766B2 (ko)
KR (1) KR102437901B1 (ko)
CN (1) CN106129003B (ko)
TW (1) TWI665720B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7217585B2 (ja) * 2017-04-13 2023-02-03 株式会社ディスコ 分割方法
JP6855127B2 (ja) * 2017-06-05 2021-04-07 株式会社ディスコ チップの製造方法
JP6879832B2 (ja) * 2017-06-14 2021-06-02 株式会社ディスコ ウェーハの加工方法
CN110098148A (zh) * 2018-01-30 2019-08-06 株式会社迪思科 晶片的加工方法
JP7075242B2 (ja) * 2018-02-28 2022-05-25 株式会社ディスコ 被加工物の加工方法
JP7088768B2 (ja) * 2018-07-24 2022-06-21 株式会社ディスコ ウェーハの分割方法
JP7154860B2 (ja) * 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法
JP7204380B2 (ja) 2018-08-28 2023-01-16 株式会社ディスコ テーブル
JP2020061398A (ja) * 2018-10-05 2020-04-16 株式会社ディスコ ウエーハの加工方法
JP2020077782A (ja) * 2018-11-08 2020-05-21 株式会社ディスコ ウエーハの加工方法
TWI727860B (zh) * 2020-07-22 2021-05-11 環球晶圓股份有限公司 晶圓橫向撞擊測試裝置及晶圓強度測試方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005001001A (ja) * 2002-03-12 2005-01-06 Hamamatsu Photonics Kk レーザ加工方法
JP2006229021A (ja) 2005-02-18 2006-08-31 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2007158108A (ja) * 2005-12-06 2007-06-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009290148A (ja) 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012109357A (ja) * 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置
KR20120107537A (ko) * 2004-03-30 2012-10-02 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법 및 반도체 칩
JP2013004584A (ja) * 2011-06-13 2013-01-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
EP3252806B1 (en) * 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrate dividing method
JP5307384B2 (ja) * 2007-12-03 2013-10-02 株式会社ディスコ ウエーハの分割方法
JP5558129B2 (ja) * 2010-02-05 2014-07-23 株式会社ディスコ 光デバイスウエーハの加工方法
JP5770446B2 (ja) * 2010-09-30 2015-08-26 株式会社ディスコ 分割方法
JP2014011381A (ja) * 2012-07-02 2014-01-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014067818A (ja) * 2012-09-25 2014-04-17 Disco Abrasive Syst Ltd フレームユニットのテープ弛み固定方法
US20140145294A1 (en) * 2012-11-28 2014-05-29 Nxp B.V. Wafer separation
JP2014165462A (ja) * 2013-02-27 2014-09-08 Lintec Corp 半導体チップの製造方法
WO2014157471A1 (ja) * 2013-03-28 2014-10-02 古河電気工業株式会社 粘着テープおよびウエハ加工用テープ
JP6232230B2 (ja) * 2013-08-30 2017-11-15 株式会社ディスコ ウェーハの加工方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP2005001001A (ja) * 2002-03-12 2005-01-06 Hamamatsu Photonics Kk レーザ加工方法
KR20120107537A (ko) * 2004-03-30 2012-10-02 하마마츠 포토닉스 가부시키가이샤 레이저 가공 방법 및 반도체 칩
JP2006229021A (ja) 2005-02-18 2006-08-31 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2007158108A (ja) * 2005-12-06 2007-06-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009290148A (ja) 2008-06-02 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012109357A (ja) * 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置
JP2013004584A (ja) * 2011-06-13 2013-01-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置

Also Published As

Publication number Publication date
CN106129003B (zh) 2019-05-31
KR102437901B1 (ko) 2022-08-29
TWI665720B (zh) 2019-07-11
CN106129003A (zh) 2016-11-16
JP6456766B2 (ja) 2019-01-23
TW201715595A (zh) 2017-05-01
JP2016213318A (ja) 2016-12-15

Similar Documents

Publication Publication Date Title
KR20160131905A (ko) 웨이퍼의 가공 방법
JP6208521B2 (ja) ウエーハの加工方法
US7888239B2 (en) Semiconductor device manufacturing method
TWI656597B (zh) Wafer processing method
TWI650809B (zh) 晶圓之加工方法
TWI602230B (zh) Wafer processing methods
KR20150142597A (ko) 웨이퍼 가공 방법
KR102519860B1 (ko) 웨이퍼의 가공 방법
JP2013008831A (ja) ウエーハの加工方法
JP2016115800A (ja) ウエーハの加工方法
KR20140051772A (ko) 웨이퍼의 가공 방법
JP2015230964A (ja) ウエーハの加工方法
KR20170049397A (ko) 웨이퍼의 가공 방법
KR20140118757A (ko) 웨이퍼 가공 방법
TWI664698B (zh) 晶圓之加工方法
TWI623030B (zh) Wafer processing method
JP2013235917A (ja) ウエーハの分割方法
JP6401009B2 (ja) ウエーハの加工方法
TWI778024B (zh) 分離裝置及分離方法
KR20170000330A (ko) 웨이퍼의 가공 방법
TW201909336A (zh) 晶圓加工方法以及用於晶圓加工的輔助器具
JP6346067B2 (ja) ウエーハの加工方法
JP2013232449A (ja) ウエーハの分割方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant