JP2016508671A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016508671A5 JP2016508671A5 JP2015555433A JP2015555433A JP2016508671A5 JP 2016508671 A5 JP2016508671 A5 JP 2016508671A5 JP 2015555433 A JP2015555433 A JP 2015555433A JP 2015555433 A JP2015555433 A JP 2015555433A JP 2016508671 A5 JP2016508671 A5 JP 2016508671A5
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- output driver
- driver cell
- open drain
- drain output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims description 159
- 239000002184 metal Substances 0.000 claims description 12
- 230000000903 blocking Effects 0.000 claims description 8
- 239000006185 dispersion Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 210000000746 body regions Anatomy 0.000 claims description 2
Description
さらなる実施形態によると、第2のP+拡散は、第2のN−ボディの中に実装されてもよい。さらなる実施形態によると、第2のP+拡散および第2のN+拡散は、ともに接続され、ドライバセルの出力のための接続を提供してもよい。
本発明は、例えば、以下を提供する。
(項目1)
静電放電保護を有するオープンドレイン出力ドライバセルであって、
N−ウェルと、
前記N−ウェル内に拡散される第1のP−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のP−ボディと、
前記N−ウェル内に拡散される第2のP−ボディであって、第2のP+拡散および第2のN+拡散を備える、第2のP−ボディと、
前記第1のP−ボディの一部および前記N−ウェルの一部にわたる第1のゲートおよび第1の絶縁酸化物であって、前記第1のゲートは、前記出力ドライバセルの制御を提供する、第1のゲートおよび第1の絶縁酸化物と、
前記第2のP−ボディの一部および前記N−ウェルの一部にわたる第2のゲートおよび第2の絶縁酸化物と、
を備え、
前記第1のP+拡散および前記第1のN+拡散は、ともに接続され、前記出力ドライバセルのためのソースおよびボディコンタクトを提供し、
前記第2のP+拡散、前記第2のN+拡散、および前記第2のゲートは、ともに接続され、前記出力ドライバセルのためのドレインを提供し、
静電放電(ESD)および逆電圧保護ダイオードは、前記第1および第2のP−ボディ間に形成される、オープンドレイン出力ドライバセル。
(項目2)
前記第2のゲートは、レジスタを通して、前記第2のP+拡散および前記第2のN+拡散に接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目3)
前記第2のゲートは、トリガ回路を通して、前記第2のP+拡散および前記第2のN+拡散に接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目4)
前記2つのP−ボディの領域間のN−ウェル領域は、共通ドリフト領域を作成する、項目1に記載のオープンドレイン出力ドライバセル。
(項目5)
前記2つのP−ボディ領域間のN−ウェル共通ドリフト領域は、拡散コンタクトを有さず、それによって、その構造を可能な限り狭小化する、項目4に記載のオープンドレイン出力ドライバセル。
(項目6)
N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入される、項目4に記載のオープンドレイン出力ドライバセル。
(項目7)
N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入され、前記N−ウェル共通ドリフト領域へのアクセスを提供する、項目6に記載のオープンドレイン出力ドライバセル。
(項目8)
N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入され、分散ベース接続に接続される、項目6に記載のオープンドレイン出力ドライバセル。
(項目9)
前記第1のP+拡散および前記第1のN+拡散は、負電源に接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目10)
前記第1のP+拡散および前記第1のN+拡散は、ソース側分散ベースに接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目11)
第3のP+拡散および第3のN+拡散をさらに備える、項目10に記載のオープンドレイン出力ドライバセル。
(項目12)
前記第3のP+拡散および前記第3のN+拡散は、負電源に接続される、項目11に記載のオープンドレイン出力ドライバセル。
(項目13)
前記第2のP+拡散および前記第2のN+拡散は、前記オープンドレイン出力に接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目14)
前記第2のP+拡散および前記第2のN+拡散は、ドレイン側分散ベースに接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目15)
第4のP+拡散および第4のN+拡散をさらに備える、項目14に記載のオープンドレイン出力ドライバセル。
(項目16)
前記第4のP+拡散および前記第4のN+拡散は、前記オープンドレイン出力に接続される、項目15に記載のオープンドレイン出力ドライバセル。
(項目17)
前記N−ウェルは、N−型埋込層(NBL)上に加工される、項目1に記載のオープンドレイン出力ドライバセル。
(項目18)
前記N−ウェルを囲繞する高電圧ウェルをさらに備える、項目1に記載のオープンドレイン出力ドライバセル。
(項目19)
前記N−ウェルは、P−型基板上に加工される、項目1に記載のオープンドレイン出力ドライバセル。
(項目20)
前記N−ウェルは、P−型ウエハ上に加工される、項目1に記載のオープンドレイン出力ドライバセル。
(項目21)
前記N−ウェルは、埋込酸化物(BOX)層上に加工される、項目1に記載のオープンドレイン出力ドライバセル。
(項目22)
項目1に記載のオープンドレイン出力ドライバセルを備える、ローカルインターコネクトネットワーク(LIN)バスドライバ。
(項目23)
静電放電保護を有するオープンドレイン出力ドライバセルであって、
P−ウェルと、
前記P−ウェル内に拡散される第1のN−ボディであって、第1のN+拡散および第1のP+拡散を備える、第1のN−ボディと、
前記P−ウェル内に拡散される第2のN−ボディであって、第2のN+拡散および第2のP+拡散を備える、第2のN−ボディと、
前記第1のN−ボディの一部および前記P−ウェルの一部にわたる第1のゲートおよび第1の絶縁酸化物であって、前記第1のゲートは、前記出力ドライバセルの制御を提供する、第1のゲートおよび第1の絶縁酸化物と、
前記第2のN−ボディの一部および前記P−ウェルの一部にわたる第2のゲート構造および第2の絶縁酸化物と、
を備え、
前記第1のN+拡散および前記第1のP+拡散は、ともに接続され、前記出力ドライバセルのためのソースおよびボディコンタクトを提供し、
前記第2のN+拡散、前記第2のP+拡散、および前記第2のゲートは、ともに接続され、前記出力ドライバセルへのドレイン接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードが、前記第1および第2のN−ボディ間に形成される、オープンドレイン出力ドライバセル。
(項目24)
前記第2のゲートは、レジスタを通して、前記第2のN+拡散および前記第2のP+拡散に接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目25)
前記第2のゲートは、トリガ回路を通して、前記第2のN+拡散および前記第2のP+拡散に接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目26)
前記2つのN−ボディ領域間のP−ウェル領域は、共通ドリフト領域を作成する、項目23に記載のオープンドレイン出力ドライバセル。
(項目27)
前記2つのN−ボディ領域間のP−ウェル共通ドリフト領域は、拡散コンタクトを有さず、それによって、その構造を可能な限り狭小化する、項目26に記載のオープンドレイン出力ドライバセル。
(項目28)
P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入される、項目26に記載のオープンドレイン出力ドライバセル。
(項目29)
P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入され、前記P−ウェル共通ドリフト領域へのアクセスを提供する、項目28に記載のオープンドレイン出力ドライバセル。
(項目30)
P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入され、分散ベース接続に接続される、項目28に記載のオープンドレイン出力ドライバセル。
(項目31)
前記第1のP+拡散および前記第1のN+拡散は、正電源に接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目32)
前記第1のP+拡散および前記第1のN+拡散は、ソース側分散ベースに接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目33)
第3のP+拡散および第3のN+拡散をさらに備える、項目32に記載のオープンドレイン出力ドライバセル。
(項目34)
前記第3のP+拡散および前記第3のN+拡散は、正電源に接続される、項目33に記載のオープンドレイン出力ドライバセル。
(項目35)
前記第2のP+拡散および前記第2のN+拡散は、前記オープンドレイン出力に接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目36)
前記第2のP+拡散および前記第2のN+拡散は、ドレイン側分散ベースに接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目37)
第4のP+拡散および第4のN+拡散をさらに備える、項目36に記載のオープンドレイン出力ドライバセル。
(項目38)
前記第4のP+拡散および前記第4のN+拡散は、前記オープンドレイン出力に接続される、項目37に記載のオープンドレイン出力ドライバセル。
(項目39)
前記P−ウェルは、N−型埋込層(NBL)上に加工される、項目23に記載のオープンドレイン出力ドライバセル。
(項目40)
前記P−ウェルを囲繞する高電圧ウェルをさらに備える、項目23に記載のオープンドレイン出力ドライバセル。
(項目41)
前記P−ウェルは、N−型基板上に加工される、項目23に記載のオープンドレイン出力ドライバセル。
(項目42)
前記P−ウェルは、N−型ウエハ上に加工される、項目23に記載のオープンドレイン出力ドライバセル。
(項目43)
前記P−ウェルは、埋込酸化物(BOX)層上に加工される、項目23に記載のオープンドレイン出力ドライバセル。
(項目44)
集積回路デバイスのための保護回路であって、
2つのソース領域および関連付けられたゲートを備える、セルを備え、第1のソース領域は、負電源電圧に接続されるように構成され、そのゲートは、制御信号によって駆動され、前記第2のソース領域は、そのゲートと接続され、前記第2のソース領域は、前記セルのドレイン出力として作用する、保護回路。
(項目45)
前記セルは、高電圧ウェル内に配列される、項目44に記載の保護回路。
(項目46)
前記セルの下に配列される埋込層をさらに備える、項目45に記載の保護回路。
(項目47)
前記第2のソース領域は、逆阻止ダイオードを形成し、前記第1のソース領域は、前記逆阻止ダイオードと直列に結合されたMOSトランジスタの一部である、項目44に記載の保護回路。
(項目48)
前記第1および第2のソース領域は、第1の伝導性型のウェル内に配列され、その中に前記第1および第2の伝導性型のコンタクトゾーンが埋め込まれる、第2の伝導性型のボディを備える、項目44に記載の保護回路。
(項目49)
ソース領域のコンタクトゾーンは、金属層に接続される、項目48に記載の保護回路。
(項目50)
前記コンタクトゾーンは、金属ビアを用いて前記金属層に接続される、項目49に記載の保護回路。
(項目51)
前記第1および第2のゲートは、スプリットゲートとして形成される、項目44に記載の保護回路。
(項目52)
集積回路デバイスのための保護回路であって、
共通ドレイン領域および2つのソース領域および関連付けられたゲートを伴う2つの横型MOSトランジスタを備える、セルであって、前記2つの横型MOSトランジスタの第1のMOSトランジスタは、前記第1のソース領域を介して、供給電圧に接続されるように構成され、そのゲートは、制御信号によって駆動され、前記第2のMOSトランジスタは、ダイオードとして接続される、セルを備え、
前記ゲートは、前記第2のソース領域と結合され、
前記第2のソース/ボディ領域は、前記セルのドレイン出力として作用する、
保護回路。
(項目53)
前記共通ドレイン領域は、接続されないままである、項目52に記載の保護回路。
(項目54)
前記第2のMOSトランジスタは、前記第1のMOSトランジスタと直列の逆阻止ダイオードを形成する、項目52に記載の保護回路。
(項目55)
共通ドレイン領域は、前記逆阻止ダイオードとして機能する、前記第1のMOSトランジスタと前記第2のMOSトランジスタとの間の中間点へのアクセスを提供するように適合される、項目54に記載の保護回路。
(項目56)
前記セルは、高電圧ウェル内に配列される、項目52に記載の保護回路。
(項目57)
前記セルの下に配列される埋込層をさらに備える、項目56に記載の保護回路。
(項目58)
前記第1および第2のソース領域は、第1の伝導性型のウェル内に配列され、その中に前記第1および第2の伝導性型のコンタクトゾーンが埋め込まれる、第2の伝導性型のボディを備える、項目52に記載の保護回路。
(項目59)
ソース領域のコンタクトゾーンは、金属層に接続される、項目58に記載の保護回路。
(項目60)
前記コンタクトゾーンは、金属ビアを用いて前記金属層に接続される、項目59に記載の保護回路。
(項目61)
前記第1および第2のMOSトランジスタのゲートは、スプリットゲートとして形成される、項目52に記載の保護回路。
(項目62)
前記供給電圧は、正である、項目52に記載の保護回路。
(項目63)
前記供給電圧は、負である、項目52に記載の保護回路。
(項目64)
静電放電保護を有するオープンドレイン出力ドライバセルであって、
N−ウェルと、
前記N−ウェル内に拡散される第1のP−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のP−ボディと、
前記N−ウェル内に拡散される第2のP−ボディであって、第2のP+拡散を備える、第2のP−ボディと、
前記第1のP−ボディの一部および前記N−ウェルの一部にわたるゲートおよび絶縁酸化物であって、前記ゲートは、前記出力ドライバセルの制御を提供する、ゲートおよび絶縁酸化物と、
を備え、
前記第2のP+拡散は、前記出力ドライバセルへの接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードは、前記第1および第2のP−ボディ間に形成される、オープンドレイン出力ドライバセル。
(項目65)
第2のN+拡散は、前記第2のP−ボディの中に実装される、項目64に記載の保護回路。
(項目66)
前記第2のP+拡散および前記第2のN+拡散は、ともに接続され、前記ドライバセルの出力のための接続を提供する、項目65に記載の保護回路。
(項目67)
静電放電保護を有するオープンドレイン出力ドライバセルであって、
P−ウェルと、
前記P−ウェル内に拡散される第1のN−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のN−ボディと、
前記P−ウェル内に拡散される第2のN−ボディであって、第2のN+拡散を備える、第2のN−ボディと、
前記第1のN−ボディの一部および前記P−ウェルの一部にわたるゲートおよび絶縁酸化物であって、前記ゲートは、前記出力ドライバセルの制御を提供する、ゲートおよび絶縁酸化物と、
を備え、
前記第2のN+拡散は、前記出力ドライバセルへの接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードが、前記第1および第2のN−ボディ間に形成される、オープンドレイン出力ドライバセル。
(項目68)
第2のP+拡散は、前記第2のN−ボディの中に実装される、項目67に記載の保護回路。
(項目69)
前記第2のP+拡散および前記第2のN+拡散は、ともに接続され、前記ドライバセルの出力のための接続を提供する、項目68に記載の保護回路。
本発明は、例えば、以下を提供する。
(項目1)
静電放電保護を有するオープンドレイン出力ドライバセルであって、
N−ウェルと、
前記N−ウェル内に拡散される第1のP−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のP−ボディと、
前記N−ウェル内に拡散される第2のP−ボディであって、第2のP+拡散および第2のN+拡散を備える、第2のP−ボディと、
前記第1のP−ボディの一部および前記N−ウェルの一部にわたる第1のゲートおよび第1の絶縁酸化物であって、前記第1のゲートは、前記出力ドライバセルの制御を提供する、第1のゲートおよび第1の絶縁酸化物と、
前記第2のP−ボディの一部および前記N−ウェルの一部にわたる第2のゲートおよび第2の絶縁酸化物と、
を備え、
前記第1のP+拡散および前記第1のN+拡散は、ともに接続され、前記出力ドライバセルのためのソースおよびボディコンタクトを提供し、
前記第2のP+拡散、前記第2のN+拡散、および前記第2のゲートは、ともに接続され、前記出力ドライバセルのためのドレインを提供し、
静電放電(ESD)および逆電圧保護ダイオードは、前記第1および第2のP−ボディ間に形成される、オープンドレイン出力ドライバセル。
(項目2)
前記第2のゲートは、レジスタを通して、前記第2のP+拡散および前記第2のN+拡散に接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目3)
前記第2のゲートは、トリガ回路を通して、前記第2のP+拡散および前記第2のN+拡散に接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目4)
前記2つのP−ボディの領域間のN−ウェル領域は、共通ドリフト領域を作成する、項目1に記載のオープンドレイン出力ドライバセル。
(項目5)
前記2つのP−ボディ領域間のN−ウェル共通ドリフト領域は、拡散コンタクトを有さず、それによって、その構造を可能な限り狭小化する、項目4に記載のオープンドレイン出力ドライバセル。
(項目6)
N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入される、項目4に記載のオープンドレイン出力ドライバセル。
(項目7)
N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入され、前記N−ウェル共通ドリフト領域へのアクセスを提供する、項目6に記載のオープンドレイン出力ドライバセル。
(項目8)
N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入され、分散ベース接続に接続される、項目6に記載のオープンドレイン出力ドライバセル。
(項目9)
前記第1のP+拡散および前記第1のN+拡散は、負電源に接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目10)
前記第1のP+拡散および前記第1のN+拡散は、ソース側分散ベースに接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目11)
第3のP+拡散および第3のN+拡散をさらに備える、項目10に記載のオープンドレイン出力ドライバセル。
(項目12)
前記第3のP+拡散および前記第3のN+拡散は、負電源に接続される、項目11に記載のオープンドレイン出力ドライバセル。
(項目13)
前記第2のP+拡散および前記第2のN+拡散は、前記オープンドレイン出力に接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目14)
前記第2のP+拡散および前記第2のN+拡散は、ドレイン側分散ベースに接続される、項目1に記載のオープンドレイン出力ドライバセル。
(項目15)
第4のP+拡散および第4のN+拡散をさらに備える、項目14に記載のオープンドレイン出力ドライバセル。
(項目16)
前記第4のP+拡散および前記第4のN+拡散は、前記オープンドレイン出力に接続される、項目15に記載のオープンドレイン出力ドライバセル。
(項目17)
前記N−ウェルは、N−型埋込層(NBL)上に加工される、項目1に記載のオープンドレイン出力ドライバセル。
(項目18)
前記N−ウェルを囲繞する高電圧ウェルをさらに備える、項目1に記載のオープンドレイン出力ドライバセル。
(項目19)
前記N−ウェルは、P−型基板上に加工される、項目1に記載のオープンドレイン出力ドライバセル。
(項目20)
前記N−ウェルは、P−型ウエハ上に加工される、項目1に記載のオープンドレイン出力ドライバセル。
(項目21)
前記N−ウェルは、埋込酸化物(BOX)層上に加工される、項目1に記載のオープンドレイン出力ドライバセル。
(項目22)
項目1に記載のオープンドレイン出力ドライバセルを備える、ローカルインターコネクトネットワーク(LIN)バスドライバ。
(項目23)
静電放電保護を有するオープンドレイン出力ドライバセルであって、
P−ウェルと、
前記P−ウェル内に拡散される第1のN−ボディであって、第1のN+拡散および第1のP+拡散を備える、第1のN−ボディと、
前記P−ウェル内に拡散される第2のN−ボディであって、第2のN+拡散および第2のP+拡散を備える、第2のN−ボディと、
前記第1のN−ボディの一部および前記P−ウェルの一部にわたる第1のゲートおよび第1の絶縁酸化物であって、前記第1のゲートは、前記出力ドライバセルの制御を提供する、第1のゲートおよび第1の絶縁酸化物と、
前記第2のN−ボディの一部および前記P−ウェルの一部にわたる第2のゲート構造および第2の絶縁酸化物と、
を備え、
前記第1のN+拡散および前記第1のP+拡散は、ともに接続され、前記出力ドライバセルのためのソースおよびボディコンタクトを提供し、
前記第2のN+拡散、前記第2のP+拡散、および前記第2のゲートは、ともに接続され、前記出力ドライバセルへのドレイン接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードが、前記第1および第2のN−ボディ間に形成される、オープンドレイン出力ドライバセル。
(項目24)
前記第2のゲートは、レジスタを通して、前記第2のN+拡散および前記第2のP+拡散に接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目25)
前記第2のゲートは、トリガ回路を通して、前記第2のN+拡散および前記第2のP+拡散に接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目26)
前記2つのN−ボディ領域間のP−ウェル領域は、共通ドリフト領域を作成する、項目23に記載のオープンドレイン出力ドライバセル。
(項目27)
前記2つのN−ボディ領域間のP−ウェル共通ドリフト領域は、拡散コンタクトを有さず、それによって、その構造を可能な限り狭小化する、項目26に記載のオープンドレイン出力ドライバセル。
(項目28)
P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入される、項目26に記載のオープンドレイン出力ドライバセル。
(項目29)
P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入され、前記P−ウェル共通ドリフト領域へのアクセスを提供する、項目28に記載のオープンドレイン出力ドライバセル。
(項目30)
P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入され、分散ベース接続に接続される、項目28に記載のオープンドレイン出力ドライバセル。
(項目31)
前記第1のP+拡散および前記第1のN+拡散は、正電源に接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目32)
前記第1のP+拡散および前記第1のN+拡散は、ソース側分散ベースに接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目33)
第3のP+拡散および第3のN+拡散をさらに備える、項目32に記載のオープンドレイン出力ドライバセル。
(項目34)
前記第3のP+拡散および前記第3のN+拡散は、正電源に接続される、項目33に記載のオープンドレイン出力ドライバセル。
(項目35)
前記第2のP+拡散および前記第2のN+拡散は、前記オープンドレイン出力に接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目36)
前記第2のP+拡散および前記第2のN+拡散は、ドレイン側分散ベースに接続される、項目23に記載のオープンドレイン出力ドライバセル。
(項目37)
第4のP+拡散および第4のN+拡散をさらに備える、項目36に記載のオープンドレイン出力ドライバセル。
(項目38)
前記第4のP+拡散および前記第4のN+拡散は、前記オープンドレイン出力に接続される、項目37に記載のオープンドレイン出力ドライバセル。
(項目39)
前記P−ウェルは、N−型埋込層(NBL)上に加工される、項目23に記載のオープンドレイン出力ドライバセル。
(項目40)
前記P−ウェルを囲繞する高電圧ウェルをさらに備える、項目23に記載のオープンドレイン出力ドライバセル。
(項目41)
前記P−ウェルは、N−型基板上に加工される、項目23に記載のオープンドレイン出力ドライバセル。
(項目42)
前記P−ウェルは、N−型ウエハ上に加工される、項目23に記載のオープンドレイン出力ドライバセル。
(項目43)
前記P−ウェルは、埋込酸化物(BOX)層上に加工される、項目23に記載のオープンドレイン出力ドライバセル。
(項目44)
集積回路デバイスのための保護回路であって、
2つのソース領域および関連付けられたゲートを備える、セルを備え、第1のソース領域は、負電源電圧に接続されるように構成され、そのゲートは、制御信号によって駆動され、前記第2のソース領域は、そのゲートと接続され、前記第2のソース領域は、前記セルのドレイン出力として作用する、保護回路。
(項目45)
前記セルは、高電圧ウェル内に配列される、項目44に記載の保護回路。
(項目46)
前記セルの下に配列される埋込層をさらに備える、項目45に記載の保護回路。
(項目47)
前記第2のソース領域は、逆阻止ダイオードを形成し、前記第1のソース領域は、前記逆阻止ダイオードと直列に結合されたMOSトランジスタの一部である、項目44に記載の保護回路。
(項目48)
前記第1および第2のソース領域は、第1の伝導性型のウェル内に配列され、その中に前記第1および第2の伝導性型のコンタクトゾーンが埋め込まれる、第2の伝導性型のボディを備える、項目44に記載の保護回路。
(項目49)
ソース領域のコンタクトゾーンは、金属層に接続される、項目48に記載の保護回路。
(項目50)
前記コンタクトゾーンは、金属ビアを用いて前記金属層に接続される、項目49に記載の保護回路。
(項目51)
前記第1および第2のゲートは、スプリットゲートとして形成される、項目44に記載の保護回路。
(項目52)
集積回路デバイスのための保護回路であって、
共通ドレイン領域および2つのソース領域および関連付けられたゲートを伴う2つの横型MOSトランジスタを備える、セルであって、前記2つの横型MOSトランジスタの第1のMOSトランジスタは、前記第1のソース領域を介して、供給電圧に接続されるように構成され、そのゲートは、制御信号によって駆動され、前記第2のMOSトランジスタは、ダイオードとして接続される、セルを備え、
前記ゲートは、前記第2のソース領域と結合され、
前記第2のソース/ボディ領域は、前記セルのドレイン出力として作用する、
保護回路。
(項目53)
前記共通ドレイン領域は、接続されないままである、項目52に記載の保護回路。
(項目54)
前記第2のMOSトランジスタは、前記第1のMOSトランジスタと直列の逆阻止ダイオードを形成する、項目52に記載の保護回路。
(項目55)
共通ドレイン領域は、前記逆阻止ダイオードとして機能する、前記第1のMOSトランジスタと前記第2のMOSトランジスタとの間の中間点へのアクセスを提供するように適合される、項目54に記載の保護回路。
(項目56)
前記セルは、高電圧ウェル内に配列される、項目52に記載の保護回路。
(項目57)
前記セルの下に配列される埋込層をさらに備える、項目56に記載の保護回路。
(項目58)
前記第1および第2のソース領域は、第1の伝導性型のウェル内に配列され、その中に前記第1および第2の伝導性型のコンタクトゾーンが埋め込まれる、第2の伝導性型のボディを備える、項目52に記載の保護回路。
(項目59)
ソース領域のコンタクトゾーンは、金属層に接続される、項目58に記載の保護回路。
(項目60)
前記コンタクトゾーンは、金属ビアを用いて前記金属層に接続される、項目59に記載の保護回路。
(項目61)
前記第1および第2のMOSトランジスタのゲートは、スプリットゲートとして形成される、項目52に記載の保護回路。
(項目62)
前記供給電圧は、正である、項目52に記載の保護回路。
(項目63)
前記供給電圧は、負である、項目52に記載の保護回路。
(項目64)
静電放電保護を有するオープンドレイン出力ドライバセルであって、
N−ウェルと、
前記N−ウェル内に拡散される第1のP−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のP−ボディと、
前記N−ウェル内に拡散される第2のP−ボディであって、第2のP+拡散を備える、第2のP−ボディと、
前記第1のP−ボディの一部および前記N−ウェルの一部にわたるゲートおよび絶縁酸化物であって、前記ゲートは、前記出力ドライバセルの制御を提供する、ゲートおよび絶縁酸化物と、
を備え、
前記第2のP+拡散は、前記出力ドライバセルへの接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードは、前記第1および第2のP−ボディ間に形成される、オープンドレイン出力ドライバセル。
(項目65)
第2のN+拡散は、前記第2のP−ボディの中に実装される、項目64に記載の保護回路。
(項目66)
前記第2のP+拡散および前記第2のN+拡散は、ともに接続され、前記ドライバセルの出力のための接続を提供する、項目65に記載の保護回路。
(項目67)
静電放電保護を有するオープンドレイン出力ドライバセルであって、
P−ウェルと、
前記P−ウェル内に拡散される第1のN−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のN−ボディと、
前記P−ウェル内に拡散される第2のN−ボディであって、第2のN+拡散を備える、第2のN−ボディと、
前記第1のN−ボディの一部および前記P−ウェルの一部にわたるゲートおよび絶縁酸化物であって、前記ゲートは、前記出力ドライバセルの制御を提供する、ゲートおよび絶縁酸化物と、
を備え、
前記第2のN+拡散は、前記出力ドライバセルへの接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードが、前記第1および第2のN−ボディ間に形成される、オープンドレイン出力ドライバセル。
(項目68)
第2のP+拡散は、前記第2のN−ボディの中に実装される、項目67に記載の保護回路。
(項目69)
前記第2のP+拡散および前記第2のN+拡散は、ともに接続され、前記ドライバセルの出力のための接続を提供する、項目68に記載の保護回路。
Claims (69)
- 静電放電保護を有するオープンドレイン出力ドライバセルであって、
N−ウェルと、
前記N−ウェル内に拡散される第1のP−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のP−ボディと、
前記N−ウェル内に拡散される第2のP−ボディであって、第2のP+拡散および第2のN+拡散を備える、第2のP−ボディと、
前記第1のP−ボディの一部および前記N−ウェルの一部にわたる第1のゲートおよび第1の絶縁酸化物であって、前記第1のゲートは、前記出力ドライバセルの制御を提供する、第1のゲートおよび第1の絶縁酸化物と、
前記第2のP−ボディの一部および前記N−ウェルの一部にわたる第2のゲートおよび第2の絶縁酸化物と、
を備え、
前記第1のP+拡散および前記第1のN+拡散は、ともに接続され、前記出力ドライバセルのためのソースおよびボディコンタクトを提供し、
前記第2のP+拡散、前記第2のN+拡散、および前記第2のゲートは、ともに接続され、前記出力ドライバセルのためのドレインを提供し、
静電放電(ESD)および逆電圧保護ダイオードは、前記第1および第2のP−ボディ間に形成される、オープンドレイン出力ドライバセル。 - 前記第2のゲートは、レジスタを通して、前記第2のP+拡散および前記第2のN+拡散に接続される、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記第2のゲートは、トリガ回路を通して、前記第2のP+拡散および前記第2のN+拡散に接続される、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記2つのP−ボディの領域間のN−ウェル領域は、共通ドリフト領域を作成する、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記2つのP−ボディ領域間のN−ウェル共通ドリフト領域は、拡散コンタクトを有さず、それによって、その構造を可能な限り狭小化する、請求項4に記載のオープンドレイン出力ドライバセル。
- N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入される、請求項4に記載のオープンドレイン出力ドライバセル。
- N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入され、前記N−ウェル共通ドリフト領域へのアクセスを提供する、請求項6に記載のオープンドレイン出力ドライバセル。
- N+拡散コンタクトが、前記N−ウェル共通ドリフト領域の中に挿入され、分散ベース接続に接続される、請求項6に記載のオープンドレイン出力ドライバセル。
- 前記第1のP+拡散および前記第1のN+拡散は、負電源に接続される、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記第1のP+拡散および前記第1のN+拡散は、ソース側分散ベースに接続される、請求項1に記載のオープンドレイン出力ドライバセル。
- 第3のP+拡散および第3のN+拡散をさらに備える、請求項10に記載のオープンドレイン出力ドライバセル。
- 前記第3のP+拡散および前記第3のN+拡散は、負電源に接続される、請求項11に記載のオープンドレイン出力ドライバセル。
- 前記第2のP+拡散および前記第2のN+拡散は、前記オープンドレイン出力に接続される、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記第2のP+拡散および前記第2のN+拡散は、ドレイン側分散ベースに接続される、請求項1に記載のオープンドレイン出力ドライバセル。
- 第4のP+拡散および第4のN+拡散をさらに備える、請求項14に記載のオープンドレイン出力ドライバセル。
- 前記第4のP+拡散および前記第4のN+拡散は、前記オープンドレイン出力に接続される、請求項15に記載のオープンドレイン出力ドライバセル。
- 前記N−ウェルは、N−型埋込層(NBL)上に加工される、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記N−ウェルを囲繞する高電圧ウェルをさらに備える、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記N−ウェルは、P−型基板上に加工される、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記N−ウェルは、P−型ウエハ上に加工される、請求項1に記載のオープンドレイン出力ドライバセル。
- 前記N−ウェルは、埋込酸化物(BOX)層上に加工される、請求項1に記載のオープンドレイン出力ドライバセル。
- 請求項1に記載のオープンドレイン出力ドライバセルを備える、ローカルインターコネクトネットワーク(LIN)バスドライバ。
- 静電放電保護を有するオープンドレイン出力ドライバセルであって、
P−ウェルと、
前記P−ウェル内に拡散される第1のN−ボディであって、第1のN+拡散および第1のP+拡散を備える、第1のN−ボディと、
前記P−ウェル内に拡散される第2のN−ボディであって、第2のN+拡散および第2のP+拡散を備える、第2のN−ボディと、
前記第1のN−ボディの一部および前記P−ウェルの一部にわたる第1のゲートおよび第1の絶縁酸化物であって、前記第1のゲートは、前記出力ドライバセルの制御を提供する、第1のゲートおよび第1の絶縁酸化物と、
前記第2のN−ボディの一部および前記P−ウェルの一部にわたる第2のゲート構造および第2の絶縁酸化物と、
を備え、
前記第1のN+拡散および前記第1のP+拡散は、ともに接続され、前記出力ドライバセルのためのソースおよびボディコンタクトを提供し、
前記第2のN+拡散、前記第2のP+拡散、および前記第2のゲートは、ともに接続され、前記出力ドライバセルへのドレイン接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードが、前記第1および第2のN−ボディ間に形成される、オープンドレイン出力ドライバセル。 - 前記第2のゲートは、レジスタを通して、前記第2のN+拡散および前記第2のP+拡散に接続される、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記第2のゲートは、トリガ回路を通して、前記第2のN+拡散および前記第2のP+拡散に接続される、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記2つのN−ボディ領域間のP−ウェル領域は、共通ドリフト領域を作成する、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記2つのN−ボディ領域間のP−ウェル共通ドリフト領域は、拡散コンタクトを有さず、それによって、その構造を可能な限り狭小化する、請求項26に記載のオープンドレイン出力ドライバセル。
- P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入される、請求項26に記載のオープンドレイン出力ドライバセル。
- P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入され、前記P−ウェル共通ドリフト領域へのアクセスを提供する、請求項28に記載のオープンドレイン出力ドライバセル。
- P+拡散コンタクトは、前記P−ウェル共通ドリフト領域の中に挿入され、分散ベース接続に接続される、請求項28に記載のオープンドレイン出力ドライバセル。
- 前記第1のP+拡散および前記第1のN+拡散は、正電源に接続される、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記第1のP+拡散および前記第1のN+拡散は、ソース側分散ベースに接続される、請求項23に記載のオープンドレイン出力ドライバセル。
- 第3のP+拡散および第3のN+拡散をさらに備える、請求項32に記載のオープンドレイン出力ドライバセル。
- 前記第3のP+拡散および前記第3のN+拡散は、正電源に接続される、請求項33に記載のオープンドレイン出力ドライバセル。
- 前記第2のP+拡散および前記第2のN+拡散は、前記オープンドレイン出力に接続される、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記第2のP+拡散および前記第2のN+拡散は、ドレイン側分散ベースに接続される、請求項23に記載のオープンドレイン出力ドライバセル。
- 第4のP+拡散および第4のN+拡散をさらに備える、請求項36に記載のオープンドレイン出力ドライバセル。
- 前記第4のP+拡散および前記第4のN+拡散は、前記オープンドレイン出力に接続される、請求項37に記載のオープンドレイン出力ドライバセル。
- 前記P−ウェルは、N−型埋込層(NBL)上に加工される、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記P−ウェルを囲繞する高電圧ウェルをさらに備える、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記P−ウェルは、N−型基板上に加工される、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記P−ウェルは、N−型ウエハ上に加工される、請求項23に記載のオープンドレイン出力ドライバセル。
- 前記P−ウェルは、埋込酸化物(BOX)層上に加工される、請求項23に記載のオープンドレイン出力ドライバセル。
- 集積回路デバイスのための保護回路であって、
2つのソース領域および関連付けられたゲートを備える、セルを備え、第1のソース領域は、負電源電圧に接続されるように構成され、そのゲートは、制御信号によって駆動され、前記第2のソース領域は、そのゲートと接続され、前記第2のソース領域は、前記セルのドレイン出力として作用する、保護回路。 - 前記セルは、高電圧ウェル内に配列される、請求項44に記載の保護回路。
- 前記セルの下に配列される埋込層をさらに備える、請求項45に記載の保護回路。
- 前記第2のソース領域は、逆阻止ダイオードを形成し、前記第1のソース領域は、前記逆阻止ダイオードと直列に結合されたMOSトランジスタの一部である、請求項44に記載の保護回路。
- 前記第1および第2のソース領域は、第1の伝導性型のウェル内に配列され、かつ、第2の伝導性型のボディを備え、前記第2の伝導性型のボディの中に前記第1および第2の伝導性型のコンタクトゾーンが埋め込まれる、請求項44に記載の保護回路。
- ソース領域の前記コンタクトゾーンは、金属層に接続される、請求項48に記載の保護回路。
- 前記コンタクトゾーンは、金属ビアを用いて前記金属層に接続される、請求項49に記載の保護回路。
- 前記第1および第2のゲートは、スプリットゲートとして形成される、請求項44に記載の保護回路。
- 集積回路デバイスのための保護回路であって、
共通ドレイン領域ならびに2つのソース領域および関連付けられたゲートを伴う2つの横型MOSトランジスタを備える、セルであって、前記2つの横型MOSトランジスタの第1のMOSトランジスタは、前記第1のソース領域を介して、供給電圧に接続されるように構成され、そのゲートは、制御信号によって駆動され、前記第2のMOSトランジスタは、ダイオードとして接続される、セルを備え、
前記ゲートは、前記第2のソース領域と結合され、
前記第2のソース/ボディ領域は、前記セルのドレイン出力として作用する、
保護回路。 - 前記共通ドレイン領域は、接続されないままである、請求項52に記載の保護回路。
- 前記第2のMOSトランジスタは、前記第1のMOSトランジスタと直列の逆阻止ダイオードを形成する、請求項52に記載の保護回路。
- 共通ドレイン領域は、前記第1のMOSトランジスタと、前記逆阻止ダイオードとして機能する前記第2のMOSトランジスタとの間の中間点へのアクセスを提供するように適合される、請求項54に記載の保護回路。
- 前記セルは、高電圧ウェル内に配列される、請求項52に記載の保護回路。
- 前記セルの下に配列される埋込層をさらに備える、請求項56に記載の保護回路。
- 前記第1および第2のソース領域は、第1の伝導性型のウェル内に配列され、かつ、第2の伝導性型のボディを備え、前記第2の伝導性型のボディの中に前記第1および第2の伝導性型のコンタクトゾーンが埋め込まれる、請求項52に記載の保護回路。
- ソース領域の前記コンタクトゾーンは、金属層に接続される、請求項58に記載の保護回路。
- 前記コンタクトゾーンは、金属ビアを用いて前記金属層に接続される、請求項59に記載の保護回路。
- 前記第1および第2のMOSトランジスタのゲートは、スプリットゲートとして形成される、請求項52に記載の保護回路。
- 前記供給電圧は、正である、請求項52に記載の保護回路。
- 前記供給電圧は、負である、請求項52に記載の保護回路。
- 静電放電保護を有するオープンドレイン出力ドライバセルであって、
N−ウェルと、
前記N−ウェル内に拡散される第1のP−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のP−ボディと、
前記N−ウェル内に拡散される第2のP−ボディであって、第2のP+拡散を備える、第2のP−ボディと、
前記第1のP−ボディの一部および前記N−ウェルの一部にわたるゲートおよび絶縁酸化物であって、前記ゲートは、前記出力ドライバセルの制御を提供する、ゲートおよび絶縁酸化物と、
を備え、
前記第2のP+拡散は、前記出力ドライバセルへの接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードは、前記第1および第2のP−ボディ間に形成される、オープンドレイン出力ドライバセル。 - 第2のN+拡散は、前記第2のP−ボディの中に実装される、請求項64に記載のオープンドレイン出力ドライバセル。
- 前記第2のP+拡散および前記第2のN+拡散は、ともに接続され、前記ドライバセルの出力のための接続を提供する、請求項65に記載のオープンドレイン出力ドライバセル。
- 静電放電保護を有するオープンドレイン出力ドライバセルであって、
P−ウェルと、
前記P−ウェル内に拡散される第1のN−ボディであって、第1のP+拡散および第1のN+拡散を備える、第1のN−ボディと、
前記P−ウェル内に拡散される第2のN−ボディであって、第2のN+拡散を備える、第2のN−ボディと、
前記第1のN−ボディの一部および前記P−ウェルの一部にわたるゲートおよび絶縁酸化物であって、前記ゲートは、前記出力ドライバセルの制御を提供する、ゲートおよび絶縁酸化物と、
を備え、
前記第2のN+拡散は、前記出力ドライバセルへの接続を提供し、
静電放電(ESD)および逆電圧保護ダイオードが、前記第1および第2のN−ボディ間に形成される、オープンドレイン出力ドライバセル。 - 第2のP+拡散は、前記第2のN−ボディの中に実装される、請求項67に記載のオープンドレイン出力ドライバセル。
- 前記第2のP+拡散および前記第2のN+拡散は、ともに接続され、前記ドライバセルの出力のための接続を提供する、請求項68に記載のオープンドレイン出力ドライバセル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361758590P | 2013-01-30 | 2013-01-30 | |
US61/758,590 | 2013-01-30 | ||
PCT/US2014/013671 WO2014120824A1 (en) | 2013-01-30 | 2014-01-29 | Dmos semiconductor device with esd self-protection and lin bus driver comprising the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016508671A JP2016508671A (ja) | 2016-03-22 |
JP2016508671A5 true JP2016508671A5 (ja) | 2017-03-02 |
JP6255421B2 JP6255421B2 (ja) | 2017-12-27 |
Family
ID=50102256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015555433A Active JP6255421B2 (ja) | 2013-01-30 | 2014-01-29 | Esd自己保護を有するdmos半導体デバイスおよびそれを備えたlinバスドライバ |
Country Status (7)
Country | Link |
---|---|
US (1) | US9607978B2 (ja) |
EP (1) | EP2951865B1 (ja) |
JP (1) | JP6255421B2 (ja) |
KR (1) | KR20150114982A (ja) |
CN (1) | CN104969355B (ja) |
TW (1) | TWI614871B (ja) |
WO (1) | WO2014120824A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6063677B2 (ja) * | 2012-09-06 | 2017-01-18 | ローム株式会社 | 信号検出回路及びイグナイタ |
DE102015204924B4 (de) * | 2015-03-18 | 2022-05-25 | Röchling Automotive SE & Co. KG | LIN-Netzwerk |
US9831340B2 (en) * | 2016-02-05 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and associated fabricating method |
US10498326B2 (en) * | 2016-03-01 | 2019-12-03 | Texas Instruments Incorporated | Output driver with power down protection |
JP6740831B2 (ja) * | 2016-09-14 | 2020-08-19 | 富士電機株式会社 | 半導体装置 |
US9613948B1 (en) * | 2016-09-22 | 2017-04-04 | United Microelectronics Corp. | Electrostatic discharge protection semiconductor device |
KR102166618B1 (ko) * | 2016-09-26 | 2020-10-16 | 온세미컨덕터코리아 주식회사 | 정전기 방전 회로 및 그 제조 방법 |
US10600776B2 (en) * | 2017-02-24 | 2020-03-24 | Nxp B.V. | Device and method for electrostatic discharge (ESD) protection |
WO2019005081A1 (en) * | 2017-06-29 | 2019-01-03 | Intel Corporation | GROUP III NITRIDE TRANSISTOR STRUCTURE WITH INTEGRATED DIODE |
US10861844B2 (en) * | 2017-08-07 | 2020-12-08 | Texas Instruments Incorporated | ESD device with fast response and high transient current |
US10453836B2 (en) * | 2017-08-17 | 2019-10-22 | Globalfoundries Singapore Pte. Ltd. | High holding high voltage (HHHV) FET for ESD protection with modified source and method for producing the same |
TWI777971B (zh) | 2017-08-28 | 2022-09-21 | 聯華電子股份有限公司 | 雙極性電晶體及其製作方法 |
DE112017007912T5 (de) | 2017-09-29 | 2020-07-02 | Intel Corporation | Gruppe-iii-nitrid-antennendiode |
US11545586B2 (en) | 2017-09-29 | 2023-01-03 | Intel Corporation | Group III-nitride Schottky diode |
US10340266B2 (en) * | 2017-10-02 | 2019-07-02 | Globalfoundries Singapore Pte. Ltd. | ESD protection circuit and method of making the same |
HK1244177A2 (zh) * | 2018-03-27 | 2018-07-27 | Yeuk Yin Mong | 用於溝道型dmos的集成堆叠在溝道中的防靜電網絡 |
CN109786374B (zh) * | 2019-01-07 | 2021-07-13 | 中国科学院微电子研究所 | 一种soi功率开关的esd保护器件 |
CN109742071B (zh) * | 2019-01-07 | 2021-04-13 | 中国科学院微电子研究所 | 一种soi功率开关的esd保护器件 |
KR102633136B1 (ko) | 2019-01-10 | 2024-02-02 | 삼성전자주식회사 | 집적회로 칩과 이를 포함하는 집적회로 패키지 및 디스플레이 장치 |
CN109935581B (zh) * | 2019-02-25 | 2021-04-13 | 中国科学院微电子研究所 | 双向可控硅静电放电保护结构及soi结构 |
CN109935582B (zh) * | 2019-02-25 | 2021-04-06 | 中国科学院微电子研究所 | 双向可控硅静电放电保护结构及soi结构 |
CN109962098A (zh) * | 2019-02-25 | 2019-07-02 | 中国科学院微电子研究所 | 双向可控硅静电放电保护结构及soi结构 |
JP7268408B2 (ja) | 2019-03-06 | 2023-05-08 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置及びその製造方法 |
CN110289257B (zh) * | 2019-06-28 | 2021-09-14 | 湖南师范大学 | 一种双向增强型栅控可控硅静电保护器件及其制作方法 |
CN111384046A (zh) * | 2020-04-27 | 2020-07-07 | 上海华力微电子有限公司 | 一种硅控整流器及其制造方法 |
US10938387B1 (en) | 2020-06-24 | 2021-03-02 | Cypress Semiconductor Corporation | Local interconnect network (LIN) driver circuit |
CN113345964B (zh) * | 2021-05-17 | 2022-05-10 | 杰华特微电子股份有限公司 | 一种横向双扩散晶体管 |
TWI775688B (zh) * | 2021-11-29 | 2022-08-21 | 世界先進積體電路股份有限公司 | 靜電放電防護結構 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51156742U (ja) * | 1975-06-09 | 1976-12-14 | ||
US4199774A (en) * | 1978-09-18 | 1980-04-22 | The Board Of Trustees Of The Leland Stanford Junior University | Monolithic semiconductor switching device |
WO1985005224A1 (en) * | 1984-05-02 | 1985-11-21 | Bell Telephone Manufacturing Company Naamloze Venn | Semiconductor device and arrangement |
US4947226A (en) * | 1987-12-08 | 1990-08-07 | Hoenywell, Inc. | Bilateral switching device |
JPH06334131A (ja) * | 1993-05-27 | 1994-12-02 | Hitachi Ltd | 半導体集積回路装置 |
US6639277B2 (en) * | 1996-11-05 | 2003-10-28 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
US6144070A (en) * | 1997-08-29 | 2000-11-07 | Texas Instruments Incorporated | High breakdown-voltage transistor with electrostatic discharge protection |
JP4206543B2 (ja) * | 1999-02-02 | 2009-01-14 | 株式会社デンソー | 半導体装置 |
JP2000323976A (ja) * | 1999-05-10 | 2000-11-24 | Sharp Corp | 出力バッファ回路 |
US6365932B1 (en) * | 1999-08-20 | 2002-04-02 | Denso Corporation | Power MOS transistor |
JP4357127B2 (ja) * | 2000-03-03 | 2009-11-04 | 株式会社東芝 | 半導体装置 |
JP4231612B2 (ja) * | 2000-04-26 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JP4471480B2 (ja) * | 2000-10-18 | 2010-06-02 | 三菱電機株式会社 | 半導体装置 |
US20020076876A1 (en) * | 2000-12-15 | 2002-06-20 | Ming-Dou Ker | Method for manufacturing semiconductor devices having ESD protection |
JP2002198438A (ja) * | 2000-12-26 | 2002-07-12 | Toshiba Corp | パワーmosトランジスタ |
US6498357B2 (en) * | 2001-02-09 | 2002-12-24 | United Microelectronics Corp. | Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
US6465308B1 (en) * | 2001-05-24 | 2002-10-15 | Taiwan Semiconductor Manufacturing Company | Tunable threshold voltage of a thick field oxide ESD protection device with a N-field implant |
JP3824310B2 (ja) * | 2002-01-18 | 2006-09-20 | ローム株式会社 | 二重拡散型mosfetおよびこれを用いた半導体装置 |
JP2006507678A (ja) * | 2002-11-25 | 2006-03-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 接続端子のesd保護のための方法及び回路構成体 |
TWI263311B (en) * | 2003-12-22 | 2006-10-01 | Vanguard Int Semiconduct Corp | High-voltage device structure having high endurance capability of ESD |
US8890248B2 (en) * | 2004-08-26 | 2014-11-18 | Texas Instruments Incorporation | Bi-directional ESD protection circuit |
US7446990B2 (en) * | 2005-02-11 | 2008-11-04 | Freescale Semiconductor, Inc. | I/O cell ESD system |
JP4864344B2 (ja) * | 2005-05-16 | 2012-02-01 | パナソニック株式会社 | 半導体装置 |
KR100628250B1 (ko) * | 2005-09-28 | 2006-09-27 | 동부일렉트로닉스 주식회사 | 전력용 반도체 소자 및 그의 제조방법 |
US7402846B2 (en) * | 2005-10-20 | 2008-07-22 | Atmel Corporation | Electrostatic discharge (ESD) protection structure and a circuit using the same |
JP5108250B2 (ja) * | 2006-04-24 | 2012-12-26 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP4616856B2 (ja) * | 2007-03-27 | 2011-01-19 | 株式会社日立製作所 | 半導体装置、及び半導体装置の製造方法 |
US7719026B2 (en) * | 2007-04-11 | 2010-05-18 | Fairchild Semiconductor Corporation | Un-assisted, low-trigger and high-holding voltage SCR |
US7843002B2 (en) * | 2007-07-03 | 2010-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully isolated high-voltage MOS device |
TW200905860A (en) * | 2007-07-31 | 2009-02-01 | Amazing Microelectroing Corp | Symmetric type bi-directional silicon control rectifier |
US8018000B2 (en) * | 2008-01-11 | 2011-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection pattern for high voltage applications |
JP5515248B2 (ja) * | 2008-03-26 | 2014-06-11 | 富士電機株式会社 | 半導体装置 |
US8283727B1 (en) * | 2008-05-02 | 2012-10-09 | Cypress Semiconductor Corporation | Circuit with electrostatic discharge protection |
JP2010010264A (ja) * | 2008-06-25 | 2010-01-14 | Denso Corp | 半導体装置 |
JP5172654B2 (ja) * | 2008-12-27 | 2013-03-27 | 株式会社東芝 | 半導体装置 |
JP5460279B2 (ja) * | 2009-12-11 | 2014-04-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
CN101826523B (zh) * | 2010-04-14 | 2012-04-25 | 电子科技大学 | 一种栅控二极管触发的可控硅整流式静电释放保护电路结构 |
US8519434B2 (en) * | 2011-03-22 | 2013-08-27 | Macronix International Co., Ltd. | Self detection device for high voltage ESD protection |
KR20140053154A (ko) | 2011-07-21 | 2014-05-07 | 마이크로칩 테크놀로지 인코포레이티드 | 정전 방전 핑거들의 개선된 상호 트리거링을 위한 다중-채널 균일 경로 |
US8848325B2 (en) * | 2012-02-21 | 2014-09-30 | Macronix International Co., Ltd. | High voltage semiconductor element and operating method thereof |
US9559170B2 (en) * | 2012-03-01 | 2017-01-31 | X-Fab Semiconductor Foundries Ag | Electrostatic discharge protection devices |
US9293460B2 (en) * | 2012-08-24 | 2016-03-22 | Texas Instruments Incorporated | ESD protection device with improved bipolar gain using cutout in the body well |
US9620495B2 (en) * | 2012-09-12 | 2017-04-11 | Nxp Usa, Inc. | Semiconductor device and an integrated circuit comprising an ESD protection device, ESD protection devices and a method of manufacturing the semiconductor device |
US8963253B2 (en) * | 2012-10-23 | 2015-02-24 | Macronix International Co., Ltd. | Bi-directional bipolar junction transistor for high voltage electrostatic discharge protection |
US8664690B1 (en) * | 2012-11-15 | 2014-03-04 | Macronix International Co., Ltd. | Bi-directional triode thyristor for high voltage electrostatic discharge protection |
-
2014
- 2014-01-29 EP EP14704489.5A patent/EP2951865B1/en active Active
- 2014-01-29 JP JP2015555433A patent/JP6255421B2/ja active Active
- 2014-01-29 KR KR1020157023604A patent/KR20150114982A/ko not_active Application Discontinuation
- 2014-01-29 CN CN201480006578.6A patent/CN104969355B/zh active Active
- 2014-01-29 US US14/167,331 patent/US9607978B2/en active Active
- 2014-01-29 WO PCT/US2014/013671 patent/WO2014120824A1/en active Application Filing
- 2014-02-05 TW TW103103821A patent/TWI614871B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016508671A5 (ja) | ||
US11127734B2 (en) | Vertical nanowire transistor for input/output structure | |
US8704279B2 (en) | Embedded JFETs for high voltage applications | |
US8704271B2 (en) | Bidirectional electrostatic discharge (ESD) protection | |
US9214542B2 (en) | Semiconductor device with integrated electrostatic discharge (ESD) clamp | |
US20080023767A1 (en) | High voltage electrostatic discharge protection devices and electrostatic discharge protection circuits | |
WO2009078069A1 (ja) | 半導体装置 | |
TW200707738A (en) | Substrate backgate for trigate FET | |
TW200705641A (en) | Initial-on SCR device for on-chip ESD protection | |
US9412738B2 (en) | Semiconductor device | |
US20150364471A1 (en) | Semiconductor device | |
US9899471B2 (en) | Compact CMOS device isolation | |
JP2015523723A5 (ja) | ||
US9035363B2 (en) | JFET ESD protection circuit for low voltage applications | |
US10763251B2 (en) | ESD network comprising variable impedance discharge path | |
US10163888B2 (en) | Self-biased bidirectional ESD protection circuit | |
CN104867971B (zh) | 半导体元件及其操作方法 | |
US20090273033A1 (en) | Electrostatic discharge protection circuit | |
TWI652768B (zh) | 高靜電放電耐受力之靜電保護元件佈局結構 | |
US10256225B2 (en) | Gate-less electrostatic discharge systems and methods for forming | |
US9660073B1 (en) | High-voltage semiconductor device and method for manufacturing the same | |
US8866200B2 (en) | JFET ESD protection circuit for low voltage applications | |
JP2008244236A (ja) | 半導体装置 | |
TWI686915B (zh) | 半導體結構 | |
JP6775369B2 (ja) | 半導体装置 |