JP6775369B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6775369B2
JP6775369B2 JP2016190175A JP2016190175A JP6775369B2 JP 6775369 B2 JP6775369 B2 JP 6775369B2 JP 2016190175 A JP2016190175 A JP 2016190175A JP 2016190175 A JP2016190175 A JP 2016190175A JP 6775369 B2 JP6775369 B2 JP 6775369B2
Authority
JP
Japan
Prior art keywords
diffusion layer
concentration diffusion
type
concentration
type low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016190175A
Other languages
English (en)
Other versions
JP2018056307A (ja
Inventor
志昌 南
志昌 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016190175A priority Critical patent/JP6775369B2/ja
Priority to CN201710873994.1A priority patent/CN107871785B/zh
Priority to KR1020170123680A priority patent/KR102291182B1/ko
Priority to TW106132920A priority patent/TWI729216B/zh
Priority to US15/715,905 priority patent/US10355077B2/en
Publication of JP2018056307A publication Critical patent/JP2018056307A/ja
Application granted granted Critical
Publication of JP6775369B2 publication Critical patent/JP6775369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、静電気放電などを代表とするサージやノイズから、高耐圧を有する半導体装置の破壊を防ぐＥＳＤ保護素子に関する。
半導体装置には、静電気放電（ＥｌｅｃｔｒｏＳｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：以後ＥＳＤと略記）を代表とする様々なサージやノイズから内部素子を保護するためにＥＳＤ保護素子が設けられている。ＥＳＤ保護素子の例としては、独立して、あるいは、寄生的に構成されるダイオード素子、バイポーラ素子、サイリスタ素子が挙げられる。これらの素子に求められることは、定常状態においては常にオフしており、サージやノイズが半導体装置に印加された際に内部素子が破壊に至る前に動作し、サージやノイズにより発生した大電流を放出し、再びオフ状態に戻るという機能である。
他の一般的なＥＳＤ保護素子として、ＮＭＯＳオフトランジスタが挙げられる。図２に従来のＮＭＯＳオフトランジスタを示す。Ｐ型半導体基板１１に形成されたＮＭＯＳオフトランジスタであり、Ｐ型半導体基板１１上に形成されたゲート絶縁膜２２上にゲート電極３３を有している。ドレイン電極３１にはＮ型高濃度拡散層１５ａが接続されており、ソース・基板電極３２にはソースとなるＮ型高濃度拡散層１５ｂおよびＰ型半導体基板１１の電位を取るためのＰ型高濃度拡散層１６が接続され、Ｎ型高濃度拡散層１５ｂおよびＰ型高濃度拡散層１６には、さらにゲート電極３３が電気的に接合され、Ｖｓｓ電位に結線されている。ドレイン電極３１は、Ｖｄｄ電源端子もしくは入出力端子などに結線される。
従来のＮＭＯＳオフトランジスタは、ドレイン電極３１に負極性のサージやノイズが印加された場合、Ｎ型高濃度拡散層１５ａとＰ型半導体基板１１とのＰＮ接合において順方向バイアスとなり、電荷をＶｓｓに逃がし、ドレイン電極３１に正極性のサージやノイズが印加された場合には、逆方向バイアスによって表面ブレークダウンが起こり、Ｐ型半導体基板１１を流れる電流によってソース−基板−ドレイン間での寄生的なＮＰＮバイポーラトランジスタが動作し、Ｖｓｓに大電流を逃がす構造となっている。上記の寄生ＮＰＮバイポーラ動作において、サージやノイズを放出した後に確実にＮＭＯＳオフトランジスタをオフするために、保持電圧は半導体装置にかかる最大動作電圧以上に設定することが重要となる。従来構造においては、ＮＭＯＳオフトランジスタのチャネル長であるＬ長を調節することにより保持電圧を設定することが可能である。
保護するべき半導体装置の耐圧が高い場合、当然ＮＭＯＳトランジスタの表面ブレークダウン電圧および保持電圧にも高い電圧が要求される。図３にドレイン電極が高耐圧構造である一般的なＮＭＯＳオフトランジスタを示す。Ｐ型半導体基板１１に形成されたＮＭＯＳオフトランジスタであり、Ｐ型半導体基板１１上に形成されたゲート絶縁膜２２上にゲート電極３３を有している。ゲート電極３３の両端にはＬＯＣＯＳ酸化膜２１ａ、２１ｂおよびオフセット層であるＮ型低濃度拡散層１３ａ、１３ｂが形成されたＬＯＣＯＳオフセット構造である。ドレイン電極３１には、Ｎ型高濃度拡散層１５ａが接続されている。ソース・基板電極３２には、ソースとなるＮ型高濃度拡散層１５ｂおよびＰ型半導体基板１１の電位を取るためのＰ型高濃度拡散層１６が接続され、Ｎ型高濃度拡散層１５ｂ、Ｐ型高濃度拡散層１６およびゲート電極３３は電気的に接合し、Ｖｓｓ電位に結線されている。ドレイン電極３１は、Ｖｄｄ電源端子もしくは入出力端子に結線される。ＮＭＯＳオフトランジスタの外周部分には素子分離のためのＬＯＣＯＳ酸化膜２１ｃ、２１ｄが配置され、その下にはＮ型低濃度拡散層１３ｃとＰ型低濃度拡散層１４が形成されている（例えば、特許文献１を参照）。
特開２００４−０３１８０５号公報
ドレイン電極からみた表面ブレークダウン耐圧や半導体基板との接合耐圧を上昇させる必要があるため、半導体基板濃度はあまり濃くすることはできない。要求される耐圧が高いほど、この傾向は強くなる。図３のＮＭＯＳオフトランジスタも高耐圧用保護素子であるためにＰ型半導体基板１１の濃度は非常に薄い。つまり高抵抗であるので、ドレイン電極３１に正極性のサージやノイズが印加された際、表面ブレークダウンで発生する電子によって容易にＮ型高濃度拡散層１５ｂおよびＮ型低能動拡散層１３ｂ下のＰ型半導体基板１１の電位上昇を引き起こし、寄生ＮＰＮバイポーラトランジスタ動作に入りやすく、結果として保持電圧が極端に低くなるという問題が発生する。
その問題を抑制する対策として、図４のようにドレイン側のＮ型高濃度拡散層１５ａにＮ型ウェル拡散層１２を設け、チャネル端から、ドレイン側のＮ型高濃度拡散層１５ａに向けて濃度勾配をつけ、Ｎ型高濃度拡散層１５ａでの電界集中を緩和することで、Ｐ型半導体基板１１の電位上昇を防ぐことは可能である。このＮ型ウェル拡散層１２は、内部素子のＰＭＯＳトランジスタのウェルと共通にすることが一般的で、ウェル拡散しているため、比較的Ｐ型半導体基板１１表面付近が濃くＰ型半導体基板内に行くほど薄い。
そのような構造において、非常に強い正極性のサージやノイズがＶＤＤ端子に印加された場合、ドレイン側のＮ型高濃度拡散層１５ａおよびＬＯＣＯＳ下にＮ型ウェル拡散層１２を設け電界を緩和し、Ｐ型半導体基板１１の電位上昇を抑えて、一次的に保持電圧を動作電圧以上に確保できた（以降、そのとき生じたブレークダウンを一次ブレークダウンと呼ぶ）としても、一次ブレークダウンで発生した電子は、ＬＯＣＯＳ下のＮ型ウェル拡散層１２が足しあわされたＮ型低濃度拡散層１３ａ表面の最も濃度の濃い領域を通過するため、容易にＮ型低濃度拡散層１３ａ表面の濃度の濃い領域とＮ型高濃度拡散層１５ａとの境界に電子集中のポイントが移動する。その結果、ドレイン側のＮ型高濃度拡散層１５ａとＮ型低濃度拡散層表面の濃度の濃い領域との境界でブレークダウンが生じ（以降、そのとき生じたブレークダウンを二次ブレークダウンと呼ぶ）、電子が集中している分、Ｐ型半導体基板１１の電位上昇を一次ブレークダウンの時よりもさらに大きく引き起こす。その結果、寄生ＮＰＮバイポーラトランジスタ動作に入りやすく、図４の構造にしたとしても結果として保持電圧が極端に低くなるという問題が発生してしまう。そのときの電流電圧波形を図６に示す。図６は従来の半導体装置のＴＬＰ法による電流電圧波形を示している。図６の波形はＮＭＯＳオフトランジスタのドレイン電極に電流注入したとき、つまり、上述したＶＤＤ端子に非常に強い正極性のサージやノイズが印加された場合の、ＮＭＯＳオフトランジスタの状態をドレイン電流により示したものである。また、同じ図６に示したように、流れる電流を増やすためにＮＭＯＳトランジスタのＷ長を増やしても、一次ブレークダウン後の保持電圧は維持されるが、ＮＭＯＳオフトランジスタのサイズが増大する。このほか、従来方法のように、保持電圧の調整をＭＯＳトランジスタのチャネル長であるＬ長や、ＬＯＣＯＳオフセット長で保持電圧を調整することは可能だが、これもまたＮＭＯＳオフトランジスタのサイズが増大に繋がる。
本発明は上記課題を解決するために、以下のような手段を用いた。
Ｐ型半導体領域の表面に配置されたゲート絶縁膜と、
ゲート絶縁膜上に配置されたゲート電極と、
ゲート電極の両端のＰ型半導体領域の表面に配置されたＬＯＣＯＳ酸化膜と、
ＬＯＣＯＳ酸化膜両端下部に配置された第１のＮ型低濃度拡散層と、
第１のＮ型低濃度拡散層に接して配置された第１のＮ型高濃度拡散層と、
片方の第１のＮ型低濃度拡散層および片方の第１のＮ型高濃度拡散層下部に配置された第２のＮ型低濃度拡散層と、
第２のＮ型低濃度拡散層下部に配置された第３のＮ型低濃度拡散層と、
を有する半導体装置とした。
第３のＮ型低濃度拡散層の濃度は、第１のＮ型低濃度拡散層および第２のＮ型低濃度拡散層よりも濃度が濃く、第２のＮ型低濃度拡散層の濃度は第１のＮ型低濃度拡散層よりも濃い、もしくは同等の濃度であることを特徴とする半導体装置とした。
第３のＮ型低濃度拡散層の深さは、第１のＮ型低濃度拡散層の長さの１／４程度であることを特徴とする半導体装置とした。
高耐圧を有する半導体装置をノイズやサージから守るＥＳＤ保護素子において、ゲート電極両端に形成されたＬＯＣＯＳ酸化膜下に第１のＮ型低濃度拡散層を電界緩和のオフセット層として設け、さらにドレイン側のＮ型高濃度拡散層下に第２のＮ型低濃度拡散層および第３の低濃度拡散層を設けブレークダウンのポイントを基板表面から基板深くに設定することで保持電圧を動作電圧以上となるように設定し、Ｖｄｄ電源端子に大きな正電荷のノイズが印加された場合でも、素子サイズを大きくしなくても、ノイズを逃がすことを可能にする。
本発明の実施例による半導体装置を示す模式的断面図である。 従来の半導体装置を示す模式的断面図である。 従来の半導体装置を示す模式的断面図である。 従来の半導体装置を示す模式的断面図である。 本発明の実施例による半導体装置のＴＬＰ法による電流電圧波形である。 従来の半導体装置のＴＬＰ法による電流電圧波形である。
以下に、この発明の実施の形態を図面に基づいて説明する。図１は本発明に係る半導体装置を示す。図１に示すようにＰ型半導体基板１１の上に形成されたゲート絶縁膜２２上にゲート電極３３を有しており、ゲート電極３３の両端にはＬＯＣＯＳ酸化膜２１ａ、２１ｂが形成されている。ＬＯＣＯＳ酸化膜２１ａの下に形成されたドレインの第１のＮ型低濃度拡散層１３ａを電界緩和のオフセット層とし、ドレインの第１のＮ型低濃度拡散層１３ａと隣接するようにドレインのＮ型高濃度拡散層１５ａが形成されている。ドレインのＮ型高濃度拡散層１５ａはドレイン電極３１に接続されている。ＬＯＣＯＳ酸化膜２１ｂ下に形成されたソースのオフセット層であるソースの第１のＮ型低濃度拡散層１３ｂは、ソースのＮ型高濃度拡散層１５ｂと隣接して配置されている。
ドレインのＮ型高濃度拡散層１５ａの下部には第２のＮ型低濃度拡散層１７が形成され、さらに、第２のＮ型低濃度拡散層１７下部には、第３のＮ型低濃度拡散層１８が形成されている。第２のＮ型低濃度拡散層１７および第３のＮ型低濃度拡散層１８は、ドレインのＮ型高濃度拡散層１５ａと接している第１のＮ型低濃度拡散層１３ａに対して平面視では重なるようにオーバーラップしていても構わない。図１に示す実施例においては、第２のＮ型低濃度拡散層１７および第３のＮ型低濃度拡散層１８は、ドレインのＮ型高濃度拡散層１５ａと接している第１のＮ型低濃度拡散層１３ａに対してオーバーラップしたものを描いてある。
そしてソース・基板電極３２には、ソースとなるＮ型高濃度拡散層１５ｂ、オフセット層である第１のＮ型低濃度拡散層１３ｂおよびＰ型半導体基板１１の電位を取るためのＰ型高濃度拡散層１６が接続された構造になっている。ここでＬＯＣＯＳ酸化膜２１ａ下に形成された第１のＮ型低濃度拡散層１３ａは、ＬＯＣＯＳ酸化膜の形成前にイオン注入によって形成され、イオン注入のドーズ量およびエネルギーは４e１２／ｃｍ２、４０ｋeＶ程度で、内部素子間の素子分離に用いられる条件と兼用しても構わない。
第２のＮ型低濃度拡散層１７および第３のＮ型低濃度拡散層１８は、第１のＮ型低濃度拡散層１３ａよりも濃度を濃くするためにＬＯＣＯＳ酸化膜の形成後にイオン注入することが望ましく、第２のＮ型低濃度拡散層１７を形成するためのイオン注入のドーズ量およびエネルギーは１e１２／ｃｍ２〜４e１２／ｃｍ２程度、３００ｋeＶ〜５００ｋeＶが望ましい。また、第３のＮ型低濃度拡散層１８のドーズ量は５e１２／ｃｍ２〜１e１３／ｃｍ２程度とし、注入されたイオンの深さは第１のＮ型低濃度拡散層１３ａの長さ（水平方向の長さ）の１／４程度となるようにするため、８００ｋeＶ〜１０００ｋeＶが望ましい。上記構造の素子において、Ｎ型高濃度拡散層１５ｂ、Ｐ型高濃度拡散層１６およびゲート電極３３は電気的に接合し、Ｖｓｓ電位に結線する。ドレイン電極３１は、Ｖｄｄ電源端子に結線する。
Ｖｄｄ電源端子に負電荷のノイズが印加された場合は、ドレイン電極３１とＰ型半導体基板１１のＰＮ接合が順方向バイアスとなり、Ｖｓｓ電位へノイズを逃がすことによって内部素子を保護する。
反対に、Ｖｄｄ電源端子に正電荷のノイズが印加された場合は、ゲート電極３３端下のチャネルと接した第１のＮ型低濃度拡散層１３ａとＰ型半導体基板１１とのＰＮ接合において、一次ブレークダウンが生じ、Ｐ型半導体基板１１内に電子が発生し始める。そして、Ｐ型半導体基板１１内に発生した電子は、Ｎ型の最も濃度の濃い領域を通過する。最初、ＬＯＣＯＳ酸化膜２１ａ下に形成された第１のＮ型低濃度拡散層１３ａを通過するが、第３のＮ型低濃度拡散層１８の濃度を第１のＮ型低濃度拡散層１３ａの濃度よりも濃く設定してあるので、その後は、ドレイン電極３１への電子の通路が、第１のＮ型低濃度拡散層１３ａの表面付近からＰ型半導体基板１１の深くに形成された第３のＮ型低濃度拡散層１８に遷移する。
その結果、第１のＮ型低濃度拡散層１３ａの表面の濃度の濃い領域とＮ型高濃度拡散層１５ａとの境界への電子集中が抑えられ、二次ブレークダウンは、第３のＮ型低濃度拡散層１８とＰ型半導体基板１１とのＰＮ接合において、第１のＮ型低濃度拡散層１３ａとＮ型高濃度拡散層１５ａとの境界よりも電界が緩和された状態で生じさせることが可能である。したがって第３のＮ型低濃度拡散層１８を設けることで、保持電圧が極端に低くなるという問題はなくなり、保持電圧を動作電圧以上に維持することを可能とする。また、第３のＮ型低濃度拡散層を設けることで、一次ブレークダウン後の保持電圧を維持する必要はなくなるため、Ｗ長を増やす必要がなくなる。つまり素子サイズを抑える効果もある。
また、第２のＮ型低濃度拡散層１７を第１のＮ型低濃度拡散層１３ａよりも濃く、もしくは同じにするのは、第３のＮ型低濃度拡散層１８からドレイン電極へ電子の移動を第１のＮ型低濃度拡散層１３ａからドレイン電極への電子の移動よりも支配的にするためである。図６示した従来の半導体装置のＴＬＰ法による電流電圧波形と同様に、図５に本発明の実施例による半導体装置のＴＬＰ法による電流電圧波形の結果を示す。上述したように従来の半導体装置の構造に比べ、保持電圧を同再電圧以上まで上昇させ、Ｖｄｄ電源端子に大きな正電荷のノイズが印加された場合でも、素子サイズを大きくすることなしに、ノイズを逃がす構造となっていると言える。
１１ Ｐ型半導体基板
１２ Ｎ型ウェル拡散層
１３ａ、１３ｂ、１３ｃ 第１のＮ型低濃度拡散層
１４ Ｐ型低濃度拡散層
１５ａ、１５ｂ Ｎ型高濃度拡散層
１６ Ｐ型高濃度拡散層
１７ 第２のＮ型低濃度拡散層
１８ 第３のＮ型低濃度拡散層
２１ａ、２１ｂ ＬＯＣＯＳ酸化膜
２２ ゲート絶縁膜
３１ ドレイン電極
３２ ソース電極
３３ ゲート電極

Claims (2)

  1. 半導体基板と、
    前記半導体基板に設けられたＰ型半導体領域と、
    前記Ｐ型半導体領域の表面に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜の上に配置されたゲート電極と、
    前記ゲート電極の両端の前記Ｐ型半導体領域の表面にそれぞれ配置されたＬＯＣＯＳ酸化膜と、
    前記ＬＯＣＯＳ酸化膜の下に配置されたソースの第１のＮ型低濃度拡散層およびドレインの第１のＮ型低濃度拡散層と、
    前記ソースの第１のＮ型低濃度拡散層に接して、前記ゲート絶縁膜と反対側に配置されたソースのＮ型高濃度拡散層および前記ドレインの第１のＮ型低濃度拡散層に接して、前記ゲート絶縁膜と反対側に配置されたドレインのＮ型高濃度拡散層と、
    前記ドレインの第１のＮ型低濃度拡散層および前記ドレインのＮ型高濃度拡散層の下部に配置された第２のＮ型低濃度拡散層と、
    前記第２のＮ型低濃度拡散層の下部に配置された第３のＮ型低濃度拡散層と、
    を有し、
    前記第３のＮ型低濃度拡散層の濃度は、前記ドレインの第１のＮ型低濃度拡散層および前記第２のＮ型低濃度拡散層の濃度よりも濃く、前記第２のＮ型低濃度拡散層の濃度は前記ドレインの第１のＮ型低濃度拡散層の濃度よりも濃い、もしくは同等の濃度を有することを特徴とする半導体装置。
  2. 前記第３のＮ型低濃度拡散層の深さは、前記第１のＮ型低濃度拡散層の水平方向の長さの１／４であることを特徴とする請求項１に記載の半導体装置。
JP2016190175A 2016-09-28 2016-09-28 半導体装置 Active JP6775369B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016190175A JP6775369B2 (ja) 2016-09-28 2016-09-28 半導体装置
CN201710873994.1A CN107871785B (zh) 2016-09-28 2017-09-25 半导体装置
KR1020170123680A KR102291182B1 (ko) 2016-09-28 2017-09-25 반도체 장치
TW106132920A TWI729216B (zh) 2016-09-28 2017-09-26 半導體裝置
US15/715,905 US10355077B2 (en) 2016-09-28 2017-09-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016190175A JP6775369B2 (ja) 2016-09-28 2016-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2018056307A JP2018056307A (ja) 2018-04-05
JP6775369B2 true JP6775369B2 (ja) 2020-10-28

Family

ID=61685695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016190175A Active JP6775369B2 (ja) 2016-09-28 2016-09-28 半導体装置

Country Status (5)

Country Link
US (1) US10355077B2 (ja)
JP (1) JP6775369B2 (ja)
KR (1) KR102291182B1 (ja)
CN (1) CN107871785B (ja)
TW (1) TWI729216B (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3442009B2 (ja) * 1999-09-24 2003-09-02 松下電器産業株式会社 高耐圧ｍｏｓトランジスタの構造
JP4131647B2 (ja) 2002-06-27 2008-08-13 三洋電機株式会社 半導体装置の製造方法
JP5296450B2 (ja) * 2008-08-13 2013-09-25 セイコーインスツル株式会社 半導体装置
JP5349885B2 (ja) * 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2014138091A (ja) * 2013-01-17 2014-07-28 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP6455023B2 (ja) * 2014-08-27 2019-01-23 セイコーエプソン株式会社 半導体装置及びその製造方法
JP6595872B2 (ja) * 2015-02-25 2019-10-23 エイブリック株式会社 半導体集積回路装置およびその製造方法
US9698147B2 (en) * 2015-02-25 2017-07-04 Sii Semiconductor Corporation Semiconductor integrated circuit device having low and high withstanding-voltage MOS transistors

Also Published As

Publication number Publication date
KR102291182B1 (ko) 2021-08-18
TW201817013A (zh) 2018-05-01
CN107871785B (zh) 2022-03-22
CN107871785A (zh) 2018-04-03
US10355077B2 (en) 2019-07-16
JP2018056307A (ja) 2018-04-05
KR20180035155A (ko) 2018-04-05
US20180090563A1 (en) 2018-03-29
TWI729216B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US8063444B2 (en) Lateral diffused metal oxide semiconductor (LDMOS) devices with electrostatic discharge (ESD) protection capability in integrated circuit
KR101975608B1 (ko) 고전압용 esd 트랜지스터 및 그 정전기 보호 회로
JP5296450B2 (ja) 半導体装置
JP2006319330A (ja) 静電気放電保護装置
US9461032B1 (en) Bipolar ESD protection device with integrated negative strike diode
US10163888B2 (en) Self-biased bidirectional ESD protection circuit
JP2009038130A (ja) 横型ｍｏｓトランジスタ及びこれを用いた半導体装置
JP5315903B2 (ja) 半導体装置
KR100504203B1 (ko) 반도체장치의 보호소자
JP6775369B2 (ja) 半導体装置
JP4123318B2 (ja) 静電放電保護回路を有する半導体素子
TWI474482B (zh) Epi製程以新式應用低壓架構用於雙向高壓esd防護之雙載子電晶體
US10256225B2 (en) Gate-less electrostatic discharge systems and methods for forming
US10741542B2 (en) Transistors patterned with electrostatic discharge protection and methods of fabrication
JP2012174740A (ja) 半導体集積回路のｅｓｄ保護回路およびそのｅｓｄ保護素子
TW200534460A (en) Silicon controlled rectifier
TWI652768B (zh) 高靜電放電耐受力之靜電保護元件佈局結構
JP2017092297A (ja) 電界効果トランジスタ、および半導体装置
US10249713B2 (en) Semiconductor device including an ESD protection element
KR20190133349A (ko) Esd 보호를 위한 반도체 장치
JP2011210896A (ja) 半導体装置
JP2013191767A (ja) Ｅｓｄ保護トランジスタ素子
JP2009141071A (ja) 静電気保護用半導体素子
US9230954B1 (en) LDNMOS device for an ESD protection structure
JP2010182821A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201006

R150 Certificate of patent or registration of utility model

Ref document number: 6775369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150