JP2016062940A - 発光ユニット及び半導体発光装置 - Google Patents

発光ユニット及び半導体発光装置 Download PDF

Info

Publication number
JP2016062940A
JP2016062940A JP2014187250A JP2014187250A JP2016062940A JP 2016062940 A JP2016062940 A JP 2016062940A JP 2014187250 A JP2014187250 A JP 2014187250A JP 2014187250 A JP2014187250 A JP 2014187250A JP 2016062940 A JP2016062940 A JP 2016062940A
Authority
JP
Japan
Prior art keywords
light emitting
external terminal
pad
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014187250A
Other languages
English (en)
Other versions
JP6295171B2 (ja
Inventor
進 小幡
Susumu Obata
進 小幡
小島　章弘
Akihiro Kojima
章弘 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014187250A priority Critical patent/JP6295171B2/ja
Priority to US14/634,886 priority patent/US9293663B1/en
Priority to CN201510093436.4A priority patent/CN105990495B/zh
Priority to CN201910188129.2A priority patent/CN110085723B/zh
Priority to TW104106904A priority patent/TWI570962B/zh
Publication of JP2016062940A publication Critical patent/JP2016062940A/ja
Application granted granted Critical
Publication of JP6295171B2 publication Critical patent/JP6295171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】マルチチップパッケージにおける複数の発光素子間を簡単な構造で接続可能な発光ユニット及び半導体発光装置を提供する。【解決手段】実施形態によれば、半導体発光装置は、それぞれが２つの外部端子を有する複数の発光素子と、複数の発光素子を一体に支持する樹脂層とを有する。複数の発光素子は第１方向に並んだｎ個の発光素子を含む。ｎ個の発光素子の（２×ｎ）個の外部端子は第１方向に並んでいる。（２×ｎ）個の外部端子のうち、第１方向の一方の端の外部端子は第１パッドに接合され、第１方向の他方の端の外部端子は第２パッドに接合され、一方の端の外部端子と他方の端の外部端子との間の外部端子は第３パッドに接合されている。【選択図】図１

Description

本発明の実施形態は、発光ユニット及び半導体発光装置に関する。
発光層を含むチップの一方の面側に蛍光体層を設け、他方の面側に電極、配線層および樹脂層を設けたチップサイズパッケージ構造の半導体発光装置が提案されている。また、マルチチップパッケージにおいて、パッケージ内の配線層で複数のチップ間を電気的に接続した構造も提案されている。
特開２０１３−３８２１２号公報
本発明の実施形態は、マルチチップパッケージにおける複数の発光素子間を簡単な構造で接続可能な発光ユニット及び半導体発光装置を提供する。
実施形態によれば、発光ユニットは、実装基板と、半導体発光装置と、を備えている。前記実装基板は、第１パッドと、第２パッドと、前記第１パッドと前記第２パッドとの間に設けられた第３パッドと、を有する。前記半導体発光装置は、それぞれが２つの外部端子を有する複数の発光素子と、前記複数の発光素子を一体に支持する樹脂層と、を有する。前記複数の発光素子は第１方向に並んだｎ（ｎは２以上の整数）個の発光素子を含む。前記ｎ個の発光素子の（２×ｎ）個の前記外部端子は前記第１方向に並んでいる。前記（２×ｎ）個の外部端子のうち、前記第１方向の一方の端の外部端子は前記第１パッドに接合され、前記第１方向の他方の端の外部端子は前記第２パッドに接合され、前記一方の端の外部端子と前記他方の端の外部端子との間の外部端子は前記第３パッドに接合されている。
実施形態の発光ユニットの模式平面図。 （ａ）は実施形態の実装基板の模式平面図であり、（ｂ）は実施形態の半導体発光装置の模式平面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の電極レイアウトを示す模式平面図。 実施形態の半導体発光装置の一部の模式断面図。 実施形態の実装基板の模式平面図。 実施形態の発光ユニットの模式平面図。 （ａ）は実施形態の実装基板の模式平面図であり、（ｂ）は実施形態の半導体発光装置の模式平面図。 実施形態の発光ユニットの模式平面図。 （ａ）は実施形態の実装基板の模式平面図であり、（ｂ）は実施形態の半導体発光装置の模式平面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式平面図。 実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１は、実施形態の発光ユニットの模式平面図である。
図２（ａ）は、実施形態の実装基板７０の模式平面図である。
図２（ｂ）は、実施形態の半導体発光装置１の模式平面図である。
図３は、実施形態の半導体発光装置１の模式断面図である。
図２（ｂ）は、半導体発光装置１の実装面を表し、図３に示す半導体発光装置１の下面図に対応する。
図１は、図２（ｂ）に示す半導体発光装置１の実装面を、図２（ａ）に示す実装基板７０のパッド８１〜８３に向けて、半導体発光装置１が実装基板７０に実装された状態を表す。図１は、半導体発光装置１が実装基板７０に実装された状態で半導体発光装置１の上面側（実装面の反対側）から見た模式平面図である。
半導体発光装置１は複数の発光素子１０を有する。図１、図２（ｂ）および図３に示す例では、半導体発光装置１は例えば２つの発光素子１０を有する。複数の発光素子１０はウェーハレベルで樹脂層２５によってパッケージングされ、樹脂層２５は複数の発光素子１０を一体に支持している。
半導体発光装置１を上面またはその反対側の実装面側から見た外形形状は、例えば矩形状である。その矩形の長手方向（第１方向Ｘ）に、例えば２つの発光素子１０が並んでいる。それぞれの発光素子１０は同じ構成をもつ。
図３に示すように、発光素子１０は、発光層１３を含む半導体層１５を備えている。半導体層１５は、厚み方向の一方の側（第１の側）１５ａと、その反対側の第２の側１５ｂ（図４）とを有する。
図４は、１つの発光素子１０における半導体層１５の第２の側１５ｂの模式平面図であり、ｐ側電極１６とｎ側電極１７の平面レイアウトの一例を示す。
半導体層１５の第２の側１５ｂは、発光層１３を含む部分（発光領域）１５ｅと、発光層１３を含まない部分１５ｆとを有する。発光層１３を含む部分１５ｅは、半導体層１５のうちで、発光層１３が積層されている部分である。発光層１３を含まない部分１５ｆは、半導体層１５のうちで、発光層１３が積層されていない部分である。発光層１３を含む部分１５ｅは、発光層１３が発光した光を外部に取り出し可能な積層構造となっている領域を示す。
第２の側１５ｂにおいて、発光層１３を含む部分１５ｅの上に、第１電極としてｐ側電極１６が設けられ、発光層を含まない部分１５ｆの上に、第２電極としてｎ側電極１７が設けられている。
図４に示す例では、発光層１３を含まない部分１５ｆが発光層１３を含む部分１５ｅを囲んでおり、ｎ側電極１７がｐ側電極１６を囲んでいる。
ｐ側電極１６とｎ側電極１７を通じて発光層１３に電流が供給され、発光層１３は発光する。そして、発光層１３から放射される光は、第１の側１５ａから半導体発光装置１の外部に出射される。
半導体層１５の第２の側には、図３に示すように支持体１００が設けられている。半導体層１５、ｐ側電極１６およびｎ側電極１７を含む発光素子１０は、第２の側に設けられた支持体１００によって支持されている。
半導体層１５の第１の側１５ａには、半導体発光装置１の放出光に所望の光学特性を与える光学層として、蛍光体層３０が設けられている。蛍光体層３０は、複数の粒子状の蛍光体３１を含む。蛍光体３１は、発光層１３の放射光により励起され、その放射光とは異なる波長の光を放射する。
複数の蛍光体３１は、結合材３２により一体化されている。結合材３２は、発光層１３の放射光および蛍光体３１の放射光を透過する。ここで「透過」とは、透過率が１００％であることに限らず、光の一部を吸収する場合も含む。
半導体層１５は、第１半導体層１１と、第２半導体層１２と、発光層１３とを有する。発光層１３は、第１半導体層１１と、第２半導体層１２との間に設けられている。第１半導体層１１および第２半導体層１２は、例えば、窒化ガリウムを含む。
第１半導体層１１は、例えば、下地バッファ層、ｎ型ＧａＮ層を含む。第２半導体層１２は、例えば、ｐ型ＧａＮ層を含む。発光層１３は、青、紫、青紫、紫外光などを発光する材料を含む。発光層１３の発光ピーク波長は、例えば、４３０〜４７０ｎｍである。
半導体層１５の第２の側は、凹凸形状に加工される。その凸部は、発光層１３を含む部分１５ｅであり、凹部は、発光層１３を含まない部分１５ｆである。発光層１３を含む部分１５ｅの表面は第２半導体層１２の表面であり、第２半導体層１２の表面にｐ側電極１６が設けられている。発光層１３を含まない部分１５ｆの表面は第１半導体層１１の表面であり、第１半導体層１１の表面にｎ側電極１７が設けられている。
半導体層１５の第２の側において、発光層１３を含む部分１５ｅの面積は、発光層１３を含まない部分１５ｆの面積よりも広い。また、発光層１３を含む部分１５ｅの表面に設けられたｐ側電極１６の面積は、発光層１３を含まない部分１５ｆの表面に設けられたｎ側電極１７の面積よりも広い。これにより、広い発光面が得られ、光出力を高くできる。
図４に示すように、ｎ側電極１７は例えば４本の直線部を有し、そのうちの１本の直線部には、その直線部の幅方向に突出したコンタクト部１７ｃが設けられている。そのコンタクト部１７ｃの表面には、図３に示すようにｎ側配線層２２のビア２２ａが接続される。
半導体層１５の第２の側、ｐ側電極１６およびｎ側電極１７は、図３に示すように、絶縁膜（第１絶縁膜）１８で覆われている。絶縁膜１８は、例えば、シリコン酸化膜などの無機絶縁膜である。絶縁膜１８は、発光層１３の側面及び第２の半導体層１２の側面にも設けられ、それら側面を覆っている。
また、絶縁膜１８は、半導体層１５における第１の側１５ａから続く側面（第１半導体層１１の側面）１５ｃにも設けられ、その側面１５ｃを覆っている。
さらに、絶縁膜１８は、半導体層１５の側面１５ｃの周囲のチップ外周部にも設けられている。チップ外周部に設けられた絶縁膜１８は、第１の側１５ａで、側面１５ｃから遠ざかる方向に延在している。
第２の側の絶縁膜１８上には、第１配線層としてのｐ側配線層２１と、第２配線層としてのｎ側配線層２２とが互いに分離して設けられている。絶縁膜１８には、ｐ側電極１６に通じる複数の第１開口と、ｎ側電極１７のコンタクト部１７ｃに通じる第２開口が形成される。
ｐ側配線層２１は、絶縁膜１８上および第１開口の内部に設けられている。ｐ側配線層２１は、第１開口内に設けられたビア２１ａを介してｐ側電極１６と電気的に接続されている。
ｎ側配線層２２は、絶縁膜１８上および第２開口の内部に設けられている。ｎ側配線層２２は、第２開口内に設けられたビア２２ａを介してｎ側電極１７のコンタクト部１７ｃと電気的に接続されている。
ｐ側配線層２１及びｎ側配線層２２が、第２の側の領域の大部分を占めて絶縁膜１８上に広がっている。ｐ側配線層２１は、複数のビア２１ａを介してｐ側電極１６と接続している。
また、半導体層１５の側面１５ｃを、絶縁膜１８を介して反射膜５１が覆っている。反射膜５１は側面１５ｃに接しておらず、半導体層１５に対して電気的に接続されていない。反射膜５１は、ｐ側配線層２１及びｎ側配線層２２に対して分離している。反射膜５１は、発光層１３の放射光及び蛍光体３１の放射光に対して反射性を有する。
反射膜５１、ｐ側配線層２１およびｎ側配線層２２は、例えば銅膜を含む。反射膜５１、ｐ側配線層２１およびｎ側配線層２２は、図５に示す共通の金属膜６０上に例えばめっき法により同時に形成される。反射膜５１、ｐ側配線層２１およびｎ側配線層２２のそれぞれの厚さは、金属膜６０の厚さよりも厚い。
金属膜６０は、絶縁膜１８側から順に積層された、下地金属膜６１と、密着層６２と、シード層６３とを有する。
下地金属膜６１は、発光層１３の放射光に対して高い反射性を有する例えばアルミニウム膜である。
シード層６３は、めっきで銅を析出させるための銅膜である。密着層６２は、アルミニウム及び銅の両方に対するぬれ性に優れた例えばチタン膜である。
なお、半導体層１５の側面１５ｃに隣接するチップ外周部においては、金属膜６０上にめっき膜（銅膜）を形成せずに、金属膜６０で反射膜５１を形成してもよい。反射膜５１は、少なくともアルミニウム膜６１を含むことで、発光層１３の放射光及び蛍光体３１の放射光に対して高い反射率を有する。
また、ｐ側配線層２１及びｎ側配線層２２の下にも下地金属膜（アルミニウム膜）６１が残されるので、第２の側の大部分の領域にアルミニウム膜６１が広がって形成されている。これにより、蛍光体層３０側に向かう光の量を増大できる。
ｐ側配線層２１における半導体層１５とは反対側の面には、第１金属ピラーとしてｐ側金属ピラー２３が設けられている。ｐ側配線層２１及びｐ側金属ピラー２３は、ｐ側配線部（第１配線部）４１を形成している。
ｎ側配線層２２における半導体層１５とは反対側の面には、第２金属ピラーとしてｎ側金属ピラー２４が設けられている。ｎ側配線層２２及びｎ側金属ピラー２４は、ｎ側配線部（第２配線部）４３を形成している。
ｐ側配線部４１とｎ側配線部４３との間には、第２絶縁膜として樹脂層２５が設けられている。樹脂層２５は、ｐ側金属ピラー２３の側面とｎ側金属ピラー２４の側面に接するように、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に設けられている。すなわち、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に、樹脂層２５が充填されている。
また、樹脂層２５は、ｐ側配線層２１とｎ側配線層２２との間、ｐ側配線層２１と反射膜５１との間、およびｎ側配線層２２と反射膜５１との間に設けられている。
樹脂層２５は、ｐ側金属ピラー２３の周囲およびｎ側金属ピラー２４の周囲に設けられ、ｐ側金属ピラー２３の側面およびｎ側金属ピラー２４の側面を覆っている。
また、樹脂層２５は、半導体層１５の側面１５ｃに隣接するチップ外周部、および互いに分離された複数の半導体層１５の間にも設けられ、反射膜５１を覆っている。
ｐ側金属ピラー２３におけるｐ側配線層２１とは反対側の端部（面）は、樹脂層２５から露出し、外部回路と接続可能なｐ側外部端子２３ａとして機能する。ｎ側金属ピラー２４におけるｎ側配線層２２とは反対側の端部（面）は、樹脂層２５から露出し、外部回路と接続可能なｎ側外部端子２４ａとして機能する。後述するように、ｐ側外部端子２３ａ及びｎ側外部端子２４ａは、例えば、はんだ、または導電性の接合材を介して、図２（ａ）に示す実装基板７０のパッド８１〜８３に接合される。
図２（ｂ）に示すように、ｐ側外部端子２３ａは例えば矩形状に形成され、ｎ側外部端子２４ａは、ｐ側外部端子２３ａの矩形と同じサイズの矩形における２つの角を切り欠いた形状に形成されている。これにより、外部端子の極性を判別できる。なお、ｎ側外部端子２４ａを矩形状にし、ｐ側外部端子２３ａを矩形の角を切り欠いた形状にしてもよい。
ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、絶縁膜１８上におけるｐ側配線層２１とｎ側配線層２２との間隔よりも広い。ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、実装時のはんだの広がりよりも大きくする。これにより、はんだを通じた、ｐ側外部端子２３ａとｎ側外部端子２４ａとの間の短絡を防ぐことができる。
これに対し、ｐ側配線層２１とｎ側配線層２２との間隔は、プロセス上の限界まで狭くすることができる。このため、ｐ側配線層２１の面積、およびｐ側配線層２１とｐ側金属ピラー２３との接触面積の拡大を図れる。これにより、発光層１３の熱の放散を促進できる。
また、複数のビア２１ａを通じてｐ側配線層２１がｐ側電極１６と接する面積は、ビア２２ａを通じてｎ側配線層２２がｎ側電極１７と接する面積よりも広い。これにより、発光層１３に流れる電流の分布を均一化できる。
絶縁膜１８上で広がるｎ側配線層２２の面積は、ｎ側電極１７の面積よりも広くできる。そして、ｎ側配線層２２の上に設けられるｎ側金属ピラー２４の面積（ｎ側外部端子２４ａの面積）をｎ側電極１７よりも広くできる。これにより、実装に十分なｎ側外部端子２４ａの面積を確保しつつ、ｎ側電極１７の面積を小さくすることが可能となる。すなわち、半導体層１５における発光層１３を含まない部分１５ｆの面積を縮小し、発光層１３を含む部分（発光領域）１５ｅの面積を広げて光出力を向上させることが可能となる。
第１の半導体層１１は、ｎ側電極１７及びｎ側配線層２２を介してｎ側金属ピラー２４と電気的に接続されている。第２の半導体層１２は、ｐ側電極１６及びｐ側配線層２１を介してｐ側金属ピラー２３と電気的に接続されている。
ｐ側金属ピラー２３の厚さ（ｐ側配線層２１とｐ側外部端子２３ａとを結ぶ方向の厚さ）は、ｐ側配線層２１の厚さよりも厚い。ｎ側金属ピラー２４の厚さ（ｎ側配線層２２とｎ側外部端子２４ａとを結ぶ方向の厚さ）は、ｎ側配線層２２の厚さよりも厚い。ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５のそれぞれの厚さは、半導体層１５よりも厚い。
金属ピラー２３、２４のアスペクト比（平面サイズに対する厚みの比）は、１以上であっても良いし、１より小さくても良い。すなわち、金属ピラー２３、２４は、その平面サイズより厚くても良いし、薄くても良い。
ｐ側配線層２１、ｎ側配線層２２、ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５を含む支持体１００の厚さは、半導体層１５、ｐ側電極１６およびｎ側電極１７を含む発光素子（ＬＥＤチップ）１０の厚さよりも厚い。
半導体層１５は、図示しない基板上にエピタキシャル成長法により形成される。その基板は、支持体１００を形成した後に除去され、半導体層１５は第１の側１５ａに基板を含まない。半導体層１５は、剛直な板状の基板にではなく、金属ピラー２３、２４と樹脂層２５との複合体からなる支持体１００によって支持されている。
ｐ側配線部４１及びｎ側配線部４３の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
樹脂層２５は、ｐ側金属ピラー２３およびｎ側金属ピラー２４を補強する。樹脂層２５は、実装基板７０と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂層２５として、例えば、エポキシ樹脂を主に含む樹脂、シリコーン樹脂を主に含む樹脂、フッ素樹脂を主に含む樹脂を挙げることができる。
また、樹脂層２５におけるベースとなる樹脂に遮光材（光吸収剤、光反射剤、光散乱剤など）が含まれ、樹脂層２５は発光層１３が発光する光に対して遮光性を有する。これにより、支持体１００の側面及び実装面側からの光漏れを抑制することができる。
半導体発光装置１を実装基板７０に実装するときの熱サイクルにより、ｐ側外部端子２３ａおよびｎ側外部端子２４ａを実装基板７０のパッド８１〜８３に接合させるはんだに起因する応力が半導体層１５に加わる。ｐ側金属ピラー２３、ｎ側金属ピラー２４および樹脂層２５は、その応力を吸収し緩和する。特に、半導体層１５よりも柔軟な樹脂層２５を支持体１００の一部として用いることで、応力緩和効果を高めることができる。
反射膜５１は、ｐ側配線部４１及びｎ側配線部４３に対して分離している。このため、実装時にｐ側金属ピラー２３及びｎ側金属ピラー２４に加わる応力は、反射膜５１には伝達されない。したがって、反射膜５１の剥離を抑制することができる。また、半導体層１５の側面１５ｃ側に加わる応力を抑制することができる。
半導体層１５の形成に用いた基板は、半導体層１５から除去される。これにより、半導体発光装置１は低背化される。また、基板の除去により、半導体層１５の第１の側１５ａに微小凹凸を形成することができ、光取り出し効率の向上を図れる。
例えば、第１の側１５ａに対して、アルカリ系溶液を使ったウェットエッチングを行い微小凹凸を形成する。これにより、第１の側１５ａでの全反射成分を減らして、光取り出し効率を向上できる。
基板が除去された後、第１の側１５ａ上に絶縁膜１９を介して蛍光体層３０が形成される。絶縁膜１９は、半導体層１５と蛍光体層３０との密着性を高め、例えば、シリコン酸化膜、シリコン窒化膜である。
蛍光体層３０は、結合材３２中に複数の粒子状の蛍光体３１が分散された構造を有する。結合材３２には、例えば、シリコーン樹脂を用いることができる。
蛍光体層３０は、半導体層１５の側面１５ｃの周囲のチップ外周部上、および発光素子１０と発光素子１０との間の領域上にも形成される。チップ外周部および発光素子１０間領域においては、絶縁膜（例えばシリコン酸化膜）１８上に蛍光体層３０が設けられている。
半導体層１５と半導体層１５との間の領域（チップ間領域）において、絶縁膜１８は、連続していることに限らず、図１３に示すように分断してもよい。樹脂層２５の熱膨張係数によっては絶縁膜１８にクラックが生じる場合があり得るが、図１３に示すように、チップ間領域の絶縁膜１８をパターニングにより分断することで、クラックを抑制できる。
蛍光体層３０は、発光素子１０よりも上の領域側に限定され、半導体層１５の第２の側、金属ピラー２３、２４の周囲、および支持体１００の側面にまわりこんで形成されない。蛍光体層３０の側面と、支持体１００の側面（樹脂層２５の側面）とが揃っている。
光を外部に取り出さない実装面側には蛍光体層３０が無駄に形成されず、コスト低減が図れる。また、第１の側１５ａに基板がなくても、第２の側に広がるｐ側配線層２１及びｎ側配線層２２を介して発光層１３の熱を実装基板７０側に放散させることができ、小型でありながらも放熱性に優れている。
一般的なフリップチップ実装では、ＬＥＤチップを実装基板にバンプなどを介して実装した後に、チップ全体を覆うように蛍光体層が形成される。あるいは、バンプ間に樹脂がアンダーフィルされる。
これに対して実施形態によれば、実装前の状態で、ｐ側金属ピラー２３の周囲及びｎ側金属ピラー２４の周囲には、蛍光体層３０と異なる樹脂層２５が設けられ、実装面側に応力緩和に適した特性を与えることができる。また、実装面側にすでに樹脂層２５が設けられているため、実装後のアンダーフィルが不要となる。
第１の側１５ａには、光取り出し効率、色変換効率、配光特性などを優先した設計の層が設けられ、実装面側には、実装時の応力緩和や、基板に代わる支持体としての特性を優先した層が設けられる。例えば、樹脂層２５は、ベースとなる樹脂にシリカ粒子などのフィラーが高密度充填された構造を有し、支持体として適切な硬さに調整されている。
発光層１３から第１の側１５ａに放射された光は蛍光体層３０に入射し、一部の光は蛍光体３１を励起し、発光層１３の光と、蛍光体３１の光との混合光として例えば白色光が得られる。
ここで、第１の側１５ａ上に基板があると、蛍光体層３０に入射せずに、基板の側面から外部に漏れる光が生じる。すなわち、基板の側面から発光層１３の光の色みの強い光が漏れ、蛍光体層３０を上面から見た場合に、外縁側に青色光のリングが見える現象など、色割れや色ムラの原因になり得る。
これに対して、実施形態によれば、第１の側１５ａと蛍光体層３０との間には、半導体層１５の成長に用いた基板がないため、基板側面から発光層１３の光の色みが強い光が漏れることによる色割れや色ムラを防ぐことができる。
さらに、実施形態によれば、半導体層１５の側面１５ｃに、絶縁膜１８を介して反射膜５１が設けられている。発光層１３から半導体層１５の側面１５ｃに向かった光は、反射膜５１で反射し、外部に漏れない。このため、基板が第１の側１５ａにない特徴とあいまって、半導体発光装置の側面側からの光漏れによる色割れや色ムラを防ぐことができる。
反射膜５１と、半導体層１５の側面１５ｃとの間に設けられた絶縁膜１８は、反射膜５１に含まれる金属の半導体層１５への拡散を防止する。これにより、半導体層１５の例えばＧａＮの金属汚染を防ぐことができ、半導体層１５の劣化を防ぐことができる。
また、反射膜５１と蛍光体層３０との間、および樹脂層２５と蛍光体層３０との間に設けられた絶縁膜１８は、反射膜５１と蛍光体層３０との密着性、および樹脂層２５と蛍光体層３０との密着性を高める。
絶縁膜１８は、例えばシリコン酸化膜、シリコン窒化膜などの無機絶縁膜である。すなわち、半導体層１５の第１の側１５ａ、第２の側、第１の半導体層１１の側面１５ｃ、第２の半導体層１２の側面、発光層１３の側面は、無機絶縁膜で覆われている。無機絶縁膜は半導体層１５を囲み、金属や水分などから半導体層１５をブロックする。
複数の発光素子１０間にまたがって蛍光体層３０が広がっている。蛍光体層３０上には、必要に応じてレンズ５０が設けられる。レンズ５０は、例えば透明樹脂で形成される。図３には、凸レンズを例示するが、凹レンズであってもよい。
複数の発光素子１０は共通の樹脂層２５でパッケージングされている。そのため、複数の発光素子１０をカバーするように一体型のレンズ形成が可能となる。実施形態のマルチチップパッケージによれば、１つの発光素子ごとに分離された個別パッケージ上へのレンズ形成ではできないレンズ形状による配光特性制御が可能となる。
発光素子１０、支持体１００、蛍光体層３０およびレンズ５０を形成する工程は、多数の半導体層１５を含むウェーハ状態で行われる。その後、ウェーハは、少なくとも２つの発光素子１０（半導体層１５）を含む複数の半導体発光装置１に分離される。半導体層１５と半導体層１５との間の領域（ダイシング領域）で切断される。ダイシング領域を任意に選択することで、１つの半導体発光装置に含まれる発光素子１０（半導体層１０）の数を選択できる。
ダイシングされるまでの各工程は、ウェーハ状態で一括して行われるため、分離された個々の半導体発光装置ごとに、配線層の形成、ピラーの形成、樹脂層によるパッケージング、および蛍光体層の形成を行う必要がなく、大幅なコストの低減が可能になる。
ウェーハ状態で、支持体１００および蛍光体層３０を形成した後に、それらが切断されるため、蛍光体層３０の側面と、支持体１００の側面（樹脂層２５の側面）とは揃い、それら側面が分離された半導体発光装置１の側面を形成する。したがって、基板がないこともあいまって、小型の半導体発光装置を提供することができる。
実施形態によれば、半導体層１５の第１の側１５ａに光学層が設けられている。光学層と、実装面（外部端子２３ａ、２４ａが設けられた面）との間に、半導体層１５及び電極１６、１７を含む発光素子１０が設けられている。
光学層としては、蛍光体層に限らず、散乱層であってもよい。散乱層は、発光層１３の放射光を散乱させる複数の粒子状の散乱材（例えばチタン化合物）と、複数の散乱材を一体化し発光層１３の放射光を透過させる結合材（例えば樹脂層）とを含む。
前述した半導体発光装置１は、図２（ａ）に示す実装基板７０に実装される。実装基板７０は、第１パッド８１と、第２パッド８２と、第３パッド８３とを有する。第１パッド８１、第２パッド８２および第３パッド８３は、金属（例えば銅）で形成されている。第１パッド８１、第２パッド８２および第３パッド８３は、絶縁体上に形成されている。第１パッド８１、第２パッド８２および第３パッド８３のそれぞれは、周囲を絶縁体で囲まれている。
第１パッド８１、第２パッド８２および第３パッド８３は、第１方向Ｘに互いに離間して並んでいる。第１パッド８１と第２パッド８２との間に、第３パッド８３が設けられている。
第１パッド８１と半導体発光装置１のｐ側外部端子２３ａとは合同図形の関係にあり、第２パッド８２と半導体発光装置１のｎ側外部端子２４ａとは合同図形の関係にある。
第１パッド８１は第１方向Ｘに対して直交する第２方向Ｙに延びる長辺を有する矩形状に形成されている。第２パッド８２は、第１パッド８１の矩形と同じサイズの矩形における２つの角を切り欠いた形状に形成されている。これにより、パッドの極性を判別できる。
なお、半導体発光装置１のｎ側外部端子２４ａを矩形状にし、ｐ側外部端子２３ａを矩形の角を切り欠いた形状にした場合、第２パッド８２を矩形状にし、第１パッド８１を矩形の角を切り欠いた形状にすることができる。
第３パッド８３は例えば四角形状に形成されている。第３パッド８３の面積は、第１パッド８１の面積および第２パッド８２の面積よりも広い。第３パッド８３を第１方向Ｘに２等分する中心線Ｃに対して、第１パッド８１と第２パッド８２は対称配置されている。
図２（ｂ）に示すように、半導体発光装置１において、２つの発光素子１０は第１方向Ｘに並んでいる。それぞれの発光素子１０は、１つのｐ側外部端子２３ａと１つのｎ側外部端子２４ａを有する。１つの発光素子１０においてｐ側外部端子２３ａとｎ側外部端子２４ａは第１方向Ｘに並んでいる。
したがって、２つの発光素子１０の４つの外部端子２３ａ、２４ａが第１方向Ｘに並んでいる。ｐ側外部端子２３ａとｎ側外部端子２４ａは交互に第１方向Ｘに並んでいる。
図２（ｂ）において左側の発光素子１０のｐ側外部端子２３ａは、左側の発光素子１０のｐ側電極１６に接続され、左側の発光素子１０のｎ側外部端子２４ａは、左側の発光素子１０のｎ側電極１７に接続されている。
図２（ｂ）において右側の発光素子１０のｐ側外部端子２３ａは、右側の発光素子１０のｐ側電極１６に接続され、右側の発光素子１０のｎ側外部端子２４ａは、右側の発光素子１０のｎ側電極１７に接続されている。
第１方向Ｘに並んだ４つの外部端子２３ａ、２４ａのうち、第１方向Ｘの一方の端のｐ側外部端子２３ａは、実装基板７０の第１パッド８１に例えばはんだを介して接合される。すなわち、図２（ｂ）において左側の発光素子１０のｐ側外部端子２３ａは第１パッド８１に接合される。
４つの外部端子２３ａ、２４ａのうち、第１方向Ｘの他方の端のｎ側外部端子２４ａは、実装基板７０の第２パッド８２に例えばはんだを介して接合される。すなわち、図２（ｂ）において右側の発光素子１０のｎ側外部端子２４ａは第２パッド８２に接合される。
第１パッド８１に接合される左端のｐ側外部端子２３ａと、第２パッド８２に接合される右端のｎ側外部端子２４ａとの間の、２つの外部端子２３ａ、２４ａは、実装基板７０の第３パッド８３にはんだを介して接合される。それら２つの外部端子２３ａ、２４ａが共通の第３パッド８３に接合される。
したがって、第１方向Ｘで隣り合う２つの発光素子１０のうち一方の（図２（ｂ）において左側の）発光素子１０のｎ側外部端子２４ａと、他方の（図２（ｂ）において右側の）発光素子１０のｐ側外部端子２３ａとが、共通の第３パッド８３に接合される。
第１パッド８１には、実装基板７０に形成された図示しない配線を通じてアノード電位が与えられる。第２パッド８２には、実装基板７０に形成された図示しない配線を通じて、アノード電位より低いカソード電位が与えられる。
第３パッド８３は電気的にどこにも接続されず、その電位はフローティングである。一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａは、第３パッド８３を介して電気的に接続されている。
電流は、第１パッド８１、それに接合された左端のｐ側外部端子２３ａ、左側の発光素子１０のｐ側金属ピラー２３、ｐ側配線層２１、ｐ側電極１６、および第２半導体層１２を経由して発光層１３に供給され、さらに、左側の発光素子１０の第１半導体層１１、ｎ側電極１７、ｎ側配線層２２、ｎ側金属ピラー２４、およびｎ側外部端子２４ａを流れる。
さらに、電流は、第３パッド８３、右側の発光素子１０のｐ側外部端子２３ａ、ｐ側金属ピラー２３、ｐ側配線層２１、ｐ側電極１６、および第２半導体層１２を経由して右側の発光素子１０の発光層１３に供給され、さらに、右側の発光素子１０の第１半導体層１１、ｎ側電極１７、ｎ側配線層２２、ｎ側金属ピラー２４、ｎ側外部端子２４ａ、およびこのｎ側外部端子２４ａが接合された第２パッド８２を流れる。
すなわち、図１に模式的にダイオードの回路記号で表すように、２つの発光素子１０は第１パッド８１と第２パッド８２との間で直列接続されている。
２つの発光素子１０は実装基板７０に形成された第３パッド８３を通じて電気的に接続されている。パッケージ内の配線層で２つの発光素子１０を接続する必要がなく、マルチチップパッケージの半導体発光装置１の構造を簡単にできる。
第３パッド８３の面積は、第１パッド８１の面積および第２パッド８２の面積よりも広い。また、第３パッド８３の面積は、第１パッド８１の面積と第２パッド８２の面積とを合わせた面積よりも広い。さらに、第３パッド８３の面積は、１つのｐ側外部端子２３ａの面積と１つのｎ側外部端子２４ａの面積とを合わせた面積よりも広い。そのような広い第３パッド８３を通じて、半導体発光装置１の熱を実装基板７０側に効率よく逃がすことができる。
第１パッド８１と第３パッド８３との間の距離、すなわち、図２（ｂ）において左側の発光素子１０のｐ側外部端子２３ａとｎ側外部端子２４ａとの間の距離は、はんだを介したショートを起こしにくくするために２００μｍ以上が望ましい。同様に、第２パッド８２と第３パッド８３との間の距離、すなわち、図２（ｂ）において右側の発光素子１０のｐ側外部端子２３ａとｎ側外部端子２４ａとの間の距離も、はんだを介したショートを起こしにくくするために２００μｍ以上が望ましい。
これに対して一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａは共通の第３パッド８３に接合されるため、それら隣り合う発光素子１０の隣り合う外部端子２３ａ、２４ａ間の距離には制約がなく、設計自由度が高い。
１つのパッケージに１つの発光素子を含むシングルチップ構造の２つの半導体発光装置を隣接させて実装基板に実装する場合には、半導体発光装置を保持するコレットが隣の半導体発光装置にぶつからないように、実装された半導体発光装置間にはクリアランスが必要となる。したがって、個々の半導体発光装置のパッケージサイズを小型化しても、実装スペースはコレットサイズの制約を受ける。
これに対し、実施形態によれば、１つのパッケージ内で複数の発光素子１０を近接させることができるため、１つずつ個片化された複数の発光素子を実装するよりも、実装基板上での実装スペースを小さくできる。
図６は、実装基板のパッドの他の例を示す模式平面図である。
図６によれば、第３パッド８３に一体に第４パッド８４が設けられ、放熱面積が図２（ａ）に示す例よりも広くなっている。第４パッド８４は、第１パッド８１および第２パッド８２を避けるように、第３パッド８３から第２方向Ｙに広がっている。
図７は、他の実施形態の発光ユニットの模式平面図である。
図８（ａ）は、他の実施形態の実装基板７０の模式平面図である。
図８（ｂ）は、他の実施形態の半導体発光装置１の模式平面図である。
図７、図８（ａ）および図８（ｂ）は、それぞれ、図１、図２（ａ）および図２（ｂ）に対応する図であり、同じ要素には同じ符号を付している。
図８（ｂ）に示す半導体発光装置１は例えば４つの発光素子１０を有する。４つの発光素子１０はウェーハレベルで樹脂層２５によってパッケージングされ、樹脂層２５は４つの発光素子１０を一体に支持している。
第１方向Ｘに並んだ２つの発光素子１０のグループ（列）が、第１方向Ｘに対して直交する第２方向Ｙに２列並んでいる。
第１方向Ｘに並んだ２つの発光素子１０のグループ（列）において、ｐ側外部端子２３ａとｎ側外部端子２４ａが交互に第１方向Ｘに並んでいる。
実装基板７０には、１つの第１パッド８１と、１つの第２パッド８２と、２つの第３パッド８３とが形成されている。
２つの第３パッド８３は、第１パッド８１と第２パッド８２との間で、第２方向Ｙに互いに離間して並んでいる。
第１方向Ｘに一列に並んだ４つの外部端子２３ａ、２４ａのうち、第１方向Ｘの一方の端のｐ側外部端子２３ａは、実装基板７０の第１パッド８１に例えばはんだを介して接合される。すなわち、図８（ｂ）において左側の２つの発光素子１０の２つのｐ側外部端子２３ａは第１パッド８１に接合される。
第１方向Ｘに一列に並んだ４つの外部端子２３ａ、２４ａのうち、第１方向Ｘの他方の端のｎ側外部端子２４ａは、実装基板７０の第２パッド８２に例えばはんだを介して接合される。すなわち、図８（ｂ）において右側の２つの発光素子１０の２つのｎ側外部端子２４ａは第２パッド８２に接合される。
第１パッド８１に接合される左端のｐ側外部端子２３ａと、第２パッド８２に接合される右端のｎ側外部端子２４ａとの間の、外部端子２３ａ、２４ａは、実装基板７０の第３パッド８３にはんだを介して接合される。
図８（ｂ）において上側の列で第１方向Ｘで隣り合う２つの発光素子１０のうち一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａとが、２つの第３パッド８３のうちの一方に接合される。
図８（ｂ）において下側の列で第１方向Ｘで隣り合う２つの発光素子１０のうち一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａとが、２つの第３パッド８３のうちの他方に接合される。
第１パッド８１には、実装基板７０に形成された図示しない配線を通じてアノード電位が与えられる。第２パッド８２には、実装基板７０に形成された図示しない配線を通じて、アノード電位より低いカソード電位が与えられる。
第３パッド８３は電気的にどこにも接続されず、その電位はフローティングである。第１方向Ｘで隣り合う一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａは、第３パッド８３を介して電気的に接続されている。
したがって、図７に模式的にダイオードの回路記号で表すように、第１方向Ｘに並んだ２つの発光素子１０は第１パッド８１と第２パッド８２との間で直列接続されている。また、上の列と下の列は、第１パッド８１と第２パッド８２との間に並列接続されている。
第１方向Ｘで隣り合う一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａは共通の第３パッド８３に接合されるため、それら隣り合う発光素子１０の隣り合う外部端子２３ａ、２４ａ間の距離には制約がなく、設計自由度が高い。
また、１つのパッケージ内で複数の発光素子１０を近接させることができるため、１つずつ個片化された複数の発光素子を実装するよりも、実装基板上での実装スペースを小さくできる。
図９は、さらに他の実施形態の発光ユニットの模式平面図である。
図１０（ａ）は、さらに他の実施形態の実装基板７０の模式平面図である。
図１０（ｂ）は、さらに他の実施形態の半導体発光装置１の模式平面図である。
図９、図１０（ａ）および図１０（ｂ）は、それぞれ、図７、図８（ａ）および図８（ｂ）に対応する図であり、同じ要素には同じ符号を付している。
図１０（ｂ）に示す半導体発光装置１は例えば６つの発光素子１０を有する。６つの発光素子１０はウェーハレベルで樹脂層２５によってパッケージングされ、樹脂層２５は６つの発光素子１０を一体に支持している。
第１方向Ｘには３つの発光素子１０が並んでいる。第１方向Ｘに並んだ３つの発光素子１０のグループ（列）が、第１方向Ｘに対して直交する第２方向Ｙに２列並んでいる。
第１方向Ｘに並んだ３つの発光素子１０のグループ（列）において、ｐ側外部端子２３ａとｎ側外部端子２４ａが交互に第１方向Ｘに並んでいる。
実装基板７０には、２つの第１パッド８１と、２つの第２パッド８２と、４つの第３パッド８３とが形成されている。
２つの第１パッド８１は第２方向Ｙに互いに離間して並んでいる。２つの第２パッド８２は第２方向Ｙに互いに離間して並んでいる。あるいは、図８（ａ）に示す例のように、第２方向Ｙにつながった１つの第１パッド８１と、第２方向Ｙにつながった１つの第２パッド８２であってもよい。この場合、パッド面積が増え、放熱性が向上する。
第１パッド８１と第２パッド８２との間には、第１方向Ｘに並んだ２つの第３パッド８３および第２方向Ｙに並んだ２つの第３パッド８３の合わせて４つの第３パッド８３が設けられている。
第１方向Ｘに一列に並んだ３つの発光素子１０の６つの外部端子２３ａ、２４ａのうち、第１方向Ｘの一方の端のｐ側外部端子２３ａは、実装基板７０の第１パッド８１に例えばはんだを介して接合される。すなわち、図１０（ｂ）において第２方向Ｙに並んだ左端の２つの発光素子１０の２つのｐ側外部端子２３ａは第１パッド８１に接合される。
第１方向Ｘに一列に並んだ６つの外部端子２３ａ、２４ａのうち、第１方向Ｘの他方の端のｎ側外部端子２４ａは、実装基板７０の第２パッド８２に例えばはんだを介して接合される。すなわち、図１０（ｂ）において第２方向Ｙに並んだ右端の２つの発光素子１０の２つのｎ側外部端子２４ａは第２パッド８２に接合される。
第１パッド８１に接合される左端のｐ側外部端子２３ａと、第２パッド８２に接合される右端のｎ側外部端子２４ａとの間の、外部端子２３ａ、２４ａは、実装基板７０の第３パッド８３にはんだを介して接合される。
図１０（ｂ）において上側の列の左端およびその右隣の２つの発光素子１０のうち一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａとが、図１０（ａ）に示す第１パッド８１の横の２つの第３パッド８３のうちの一方に接合される。
図１０（ｂ）において下側の列の左端およびその右隣の２つの発光素子１０のうち一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａとが、図１０（ａ）に示す第１パッド８１の横の２つの第３パッド８３のうちの他方に接合される。
図１０（ｂ）において上側の列の右端およびその左隣の２つの発光素子１０のうち一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａとが、図１０（ａ）に示す第２パッド８２の横の２つの第３パッド８３のうちの一方に接合される。
図１０（ｂ）において下側の列の右端およびその左隣の２つの発光素子１０のうち一方（左側）の発光素子１０のｎ側外部端子２４ａと、他方（右側）の発光素子１０のｐ側外部端子２３ａとが、図１０（ａ）に示す第２パッド８２の横の２つの第３パッド８３のうちの他方に接合される。
第１パッド８１には、実装基板７０に形成された図示しない配線を通じてアノード電位が与えられる。第２パッド８２には、実装基板７０に形成された図示しない配線を通じて、アノード電位より低いカソード電位が与えられる。
第３パッド８３は電気的にどこにも接続されず、その電位はフローティングである。第１方向Ｘで隣り合う２つの発光素子１０の一方の発光素子１０のｎ側外部端子２４ａ（ｐ側外部端子２３ａ）と、他方の発光素子１０のｐ側外部端子２３ａ（ｎ側外部端子２４ａ）は、第３パッド８３を介して電気的に接続されている。
したがって、図９に模式的にダイオードの回路記号で表すように、第１方向Ｘに並んだ３つの発光素子１０は第１パッド８１と第２パッド８２との間で直列接続されている。
第１方向Ｘで隣り合う一方の発光素子１０のｎ側外部端子２４ａ（ｐ側外部端子２３ａ）と、他方の発光素子１０のｐ側外部端子２３ａ（ｎ側外部端子２４ａ）は共通の第３パッド８３に接合されるため、それら隣り合う発光素子１０の隣り合う外部端子２３ａ、２４ａ間の距離には制約がなく、設計自由度が高い。
また、１つのパッケージ内で複数の発光素子１０を近接させることができるため、１つずつ個片化された複数の発光素子を実装するよりも、実装基板上での実装スペースを小さくできる。
図１１は、他の実施形態の半導体発光装置２の模式断面図である。
図１２は、半導体発光装置２の模式平面図である。図１２は、半導体発光装置２の実装面を表し、図１１に示す半導体発光装置２の下面図に対応する。
半導体発光装置２は、第３金属ピラー２６および第３外部端子２６ａを有する点で、上記実施形態の半導体発光装置１と異なる。半導体発光装置２において、半導体発光装置１と同じ要素には同じ符号を付し、その詳細な説明は省略する。
半導体発光装置２は複数の発光素子１０を有する。図１１、図１２に示す例では、半導体発光装置２は例えば２つの発光素子１０を有する。複数の発光素子１０はウェーハレベルで樹脂層２５によってパッケージングされ、樹脂層２５は複数の発光素子１０を一体に支持している。
半導体発光装置２を上面またはその反対側の実装面側から見た外形形状は、例えば矩形状である。その矩形の長手方向（第１方向Ｘ）に、例えば２つの発光素子１０が並んでいる。
第１方向Ｘで隣り合う２つの発光素子１０の一方の発光素子１０は、ｐ側金属ピラー２３およびｐ側外部端子２３ａを有し、ｎ側金属ピラー２４およびｎ側外部端子２４ａを持たない。他方の発光素子１０は、逆に、ｐ側金属ピラー２３およびｐ側外部端子２３ａを持たず、ｎ側金属ピラー２４およびｎ側外部端子２４ａを有する。
第１方向Ｘで隣り合う２つの発光素子１０に共通に第３金属ピラー２６が設けられている。第３金属ピラー２６は、ｐ側金属ピラー２３およびｎ側金属ピラー２４と同じ材料で形成され、同じ方法（例えばめっき法）で同時に形成される。
第３金属ピラー２６は、第１方向Ｘで隣り合う２つの発光素子１０の一方の発光素子１０のｎ側配線層２２と、他方の発光素子１０のｐ側配線層２１とを接続している。
第３金属ピラー２６の端部（図１１における下面）は、樹脂層２５から露出し、第３外部端子２６ａとして機能する。
図１２に示すように、２つの発光素子１０が第１方向Ｘに並んでいる。一方の発光素子１０のｐ側外部端子２３ａは第１方向Ｘの一方の端に設けられ、他方の発光素子１０のｎ側外部端子２４ａは第１方向Ｘの他方の端に設けられている。それら第１方向Ｘの両端のｐ側外部端子２３ａとｎ側外部端子２４ａとの間に、第３外部端子２６ａが設けられている。
第３外部端子２６ａは例えば四角形状に形成されている。第３外部端子２６ａの面積は、ｐ側外部端子２３ａの面積およびｎ側外部端子２４ａの面積よりも広い。第３外部端子２６ａを第１方向Ｘに２等分する中心線Ｃに対して、ｐ側外部端子２３ａとｎ側外部端子２４ａは対称配置されている。
図１１、１２において左側の発光素子１０のｐ側外部端子２３ａは、左側の発光素子１０のｐ側電極１６に接続され、左側の発光素子１０のｎ側電極１７は、第３外部端子２６ａに接続されている。
図１１、１２において右側の発光素子１０のｎ側外部端子２４ａは、右側の発光素子１０のｎ側電極１７に接続され、右側の発光素子１０のｐ側電極１６は、第３外部端子２６ａに接続されている。
図１１、１２に示す半導体発光装置２は、例えば図２（ａ）に示す実装基板に実装することができる。
ｐ側外部端子２３ａは、実装基板７０の第１パッド８１に例えばはんだを介して接合される。ｎ側外部端子２４ａは、実装基板７０の第２パッド８２に例えばはんだを介して接合される。ｐ側外部端子２３ａとｎ側外部端子２４ａとの間の第３外部端子２６ａは、実装基板７０の第３パッド８３にはんだを介して接合される。
第１パッド８１には、実装基板７０に形成された図示しない配線を通じてアノード電位が与えられる。第２パッド８２には、実装基板７０に形成された図示しない配線を通じて、アノード電位より低いカソード電位が与えられる。
第３パッド８３は電気的にどこにも接続されず、その電位はフローティングである。一方（左側）の発光素子１０のｎ側電極１７と、他方（右側）の発光素子１０のｐ側電極１６とは、第３金属ピラー２６、第３外部端子２６ａ、および第３パッド８３を介して電気的に接続されている。
電流は、第１パッド８１、それに接合された一方の発光素子１０のｐ側外部端子２３ａ、ｐ側金属ピラー２３、ｐ側配線層２１、ｐ側電極１６、および第２半導体層１２を経由して発光層１３に供給され、さらに、その一方の発光素子１０の第１半導体層１１、ｎ側電極１７、ｎ側配線層２２、第３金属ピラー２６、および第３外部端子２６ａを流れる。
さらに、電流は、第３パッド８３、他方の発光素子１０のｐ側配線層２１、ｐ側電極１６、および第２半導体層１２を経由して他方の発光素子１０の発光層１３に供給され、さらに、他方の発光素子１０の第１半導体層１１、ｎ側電極１７、ｎ側配線層２２、ｎ側金属ピラー２４、ｎ側外部端子２４ａ、および第２パッド８２を流れる。
すなわち、図１２に模式的にダイオードの回路記号で表すように、半導体発光装置２の２つの発光素子１０は第１パッド８１と第２パッド８２との間で直列接続されている。
２つの発光素子１０は、第３外部端子２６ａを含む第３金属ピラー２６を通じて電気的に接続されている。２つの発光素子１０は実装基板７０に実装されていない状態で、はんだを介さずに、はんだよりも熱伝導率が高い例えば銅で形成された第３金属ピラー２６を通じて電気的に接続されている。さらに、パッケージ内の配線層２１、２２よりも厚い第３金属ピラー２６を通じて２つの発光素子１０は接続されている。
すなわち、はんだや薄い配線層よりも放熱性に優れた厚い金属ピラー２６を通じて複数チップが接続されている。このため、複数のチップ（半導体層１５）間の温度特性差（発光特性差）を小さくできる。
また、発光素子１０の熱を、ｐ側外部端子２３ａおよびｎ側外部端子２４ａよりも広い第３外部端子２６ａおよび第３パッド８３を通じて、実装基板７０側へ効率よく放熱できる。
また、１つのパッケージ内で複数の発光素子１０を近接させることができるため、１つずつ個片化された複数の発光素子を実装するよりも、実装基板上での実装スペースを小さくできる。
マルチチップパッケージ構造の１つの半導体発光装置に含まれる発光素子１０（半導体層１５）の数は、上記実施形態で示した数に限らず、ダイシング領域の選択により任意に選択できる。
図１１の構造においても、半導体層１５と半導体層１５との間の領域（チップ間領域）において、絶縁膜１８は、連続していることに限らず、図１４に示すように分断してもよい。チップ間領域の絶縁膜１８をパターニングにより分断することで、クラックを抑制できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，２…半導体発光装置、１０…発光素子、１３…発光層、１５…半導体層、１６…ｐ側電極、１７…ｎ側電極、２３ａ…ｐ側外部端子、２４ａ…ｎ側外部端子、２５…樹脂層、２６ａ…第３外部端子、３０…蛍光体層、７０…実装基板、８１…第１パッド、８２…第２パッド、８３…第３パッド

Claims (9)

  1. 第１パッドと、第２パッドと、前記第１パッドと前記第２パッドとの間に設けられた第３パッドと、を有する実装基板と、
    それぞれが２つの外部端子を有する複数の発光素子と、前記複数の発光素子を一体に支持する樹脂層と、を有する半導体発光装置と、
    を備え、
    前記複数の発光素子は第１方向に並んだｎ（ｎは２以上の整数）個の発光素子を含み、
    前記ｎ個の発光素子の（２×ｎ）個の前記外部端子は前記第１方向に並び、
    前記（２×ｎ）個の外部端子のうち、前記第１方向の一方の端の外部端子は前記第１パッドに接合され、前記第１方向の他方の端の外部端子は前記第２パッドに接合され、前記一方の端の外部端子と前記他方の端の外部端子との間の外部端子は前記第３パッドに接合されている発光ユニット。
  2. それぞれの前記発光素子は第１電極および第２電極を有し、
    前記ｎ個の発光素子の前記（２×ｎ）個の外部端子は、前記第１電極に接続されたｎ個の第１外部端子と、前記第２電極に接続されたｎ個の第２外部端子とを有し、
    前記第１外部端子と前記第２外部端は前記第１方向に交互に並んでいる請求項１記載の発光ユニット。
  3. 前記第１方向で隣り合う２つの発光素子のうち一方の発光素子の前記第１外部端子と、他方の発光素子の前記第２外部端子とが、共通の前記第３パッドに接合されている請求項２記載の発光ユニット。
  4. 前記第１方向に並んだ前記ｎ個の発光素子のグループが、前記第１方向に対して直交する第２方向に複数並んでいる請求項１〜３のいずれか１つに記載の発光ユニット。
  5. 前記第３パッドの面積は、前記第１パッドの面積及び前記第２パッドの面積よりも大きい請求項１〜４のいずれか１つに記載の発光ユニット。
  6. 前記半導体発光装置は、
    蛍光体層と、
    前記蛍光体層と前記外部端子との間に設けられ、発光層を有する半導体層と、
    を有する請求項１〜５のいずれか１つに記載の発光ユニット。
  7. それぞれが第１電極および第２電極を有し、第１方向に並んだ複数の発光素子と、
    前記複数の発光素子を一体に支持する樹脂層と、
    前記複数の発光素子のうち前記第１方向の一方の端の発光素子の前記第１電極と接続された第１外部端子と、
    前記複数の発光素子のうち前記第１方向の他方の端の発光素子の前記第２電極と接続された第２外部端子と、
    前記第１外部端子と前記第２外部端子との間に設けられ、前記第１方向で隣り合う複数の発光素子に共通に設けられた第３外部端子と、
    を備えた半導体発光装置。
  8. 前記第３外部端子の面積は、前記第１外部端子の面積および前記第２外部端子の面積よりも大きい請求項７記載の半導体発光装置。
  9. 蛍光体層と、
    前記蛍光体層と前記第１電極との間、および前記蛍光体層と前記第２電極との間に設けられ、発光層を有する半導体層と、
    をさらに備えた請求項７または８に記載の半導体発光装置。
JP2014187250A 2014-09-16 2014-09-16 発光ユニット及び半導体発光装置 Active JP6295171B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014187250A JP6295171B2 (ja) 2014-09-16 2014-09-16 発光ユニット及び半導体発光装置
US14/634,886 US9293663B1 (en) 2014-09-16 2015-03-01 Light-emitting unit and semiconductor light-emitting device
CN201510093436.4A CN105990495B (zh) 2014-09-16 2015-03-02 发光单元及半导体发光装置
CN201910188129.2A CN110085723B (zh) 2014-09-16 2015-03-02 发光单元及半导体发光装置
TW104106904A TWI570962B (zh) 2014-09-16 2015-03-04 A light emitting unit and a semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014187250A JP6295171B2 (ja) 2014-09-16 2014-09-16 発光ユニット及び半導体発光装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018026889A Division JP6633111B2 (ja) 2018-02-19 2018-02-19 発光ユニット及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2016062940A true JP2016062940A (ja) 2016-04-25
JP6295171B2 JP6295171B2 (ja) 2018-03-14

Family

ID=55455627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014187250A Active JP6295171B2 (ja) 2014-09-16 2014-09-16 発光ユニット及び半導体発光装置

Country Status (4)

Country Link
US (1) US9293663B1 (ja)
JP (1) JP6295171B2 (ja)
CN (2) CN105990495B (ja)
TW (1) TWI570962B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559724B2 (en) 2016-10-19 2020-02-11 Nichia Corporation Light emitting device and method of manufacturing same
US10910536B2 (en) 2018-02-27 2021-02-02 Nichia Corporation Light emitting element
JP2021176189A (ja) * 2020-04-28 2021-11-04 日亜化学工業株式会社 発光装置
US11322541B2 (en) 2019-08-28 2022-05-03 Nichia Corporation Light-emitting device
JP7389331B2 (ja) 2019-10-31 2023-11-30 日亜化学工業株式会社 発光デバイスの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102430500B1 (ko) * 2017-05-30 2022-08-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 led 모듈
TWI635605B (zh) * 2017-11-02 2018-09-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
US10643980B2 (en) * 2018-01-23 2020-05-05 Epistar Corporation Light-emitting device, manufacturing method thereof and display module using the same
CN110707198A (zh) * 2019-09-20 2020-01-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
EP4194104A4 (en) 2020-08-04 2024-05-29 Toshiba Kk APPLICATION DEVICE AND APPLICATION METHOD

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141176A (ja) * 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
JP2011249501A (ja) * 2010-05-26 2011-12-08 Toshiba Corp 発光装置
JP2011253999A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体発光装置
JP2013038212A (ja) * 2011-08-08 2013-02-21 Toshiba Corp 半導体発光装置及び発光モジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4139634B2 (ja) 2002-06-28 2008-08-27 松下電器産業株式会社 Ｌｅｄ照明装置およびその製造方法
JP2004039938A (ja) * 2002-07-05 2004-02-05 Sony Corp チップ状電子部品、その実装構造、その中間基板、及びこれらの製造方法、並びにチップ状電子部品の検査方法
US7221044B2 (en) * 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
JP4795293B2 (ja) * 2007-03-30 2011-10-19 ローム株式会社 半導体発光装置
CN101452979A (zh) * 2007-12-04 2009-06-10 亿光电子工业股份有限公司 发光器件的封装结构及其制造方法
JP5464825B2 (ja) * 2008-07-23 2014-04-09 ローム株式会社 Ｌｅｄモジュール
CN101621105B (zh) * 2009-07-30 2011-08-17 宁波晶科光电有限公司 Led倒装芯片集成封装方法及采用该方法封装的led
JP2011071272A (ja) 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
JP5842813B2 (ja) * 2010-04-16 2016-01-13 日亜化学工業株式会社 発光装置および発光装置の製造方法
JP5266290B2 (ja) 2010-10-06 2013-08-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5568451B2 (ja) 2010-11-26 2014-08-06 株式会社フジクラ 半導体パッケージ
JP2012195435A (ja) * 2011-03-16 2012-10-11 Stanley Electric Co Ltd 半導体発光素子の製造方法
JP5770006B2 (ja) * 2011-04-15 2015-08-26 シチズン電子株式会社 半導体発光装置
CN102881799A (zh) * 2011-07-11 2013-01-16 郭文平 一种高压led芯片及制作方法
JP6176817B2 (ja) * 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
CN202930422U (zh) * 2012-11-05 2013-05-08 金木子 倒装结构的led高压芯片
JP6306308B2 (ja) 2013-09-19 2018-04-04 株式会社東芝 半導体発光装置
CN204257706U (zh) * 2014-10-29 2015-04-08 王文娟 一种led光源封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141176A (ja) * 2008-12-12 2010-06-24 Toshiba Corp 発光装置及びその製造方法
JP2011249501A (ja) * 2010-05-26 2011-12-08 Toshiba Corp 発光装置
JP2011253999A (ja) * 2010-06-03 2011-12-15 Toshiba Corp 半導体発光装置
JP2013038212A (ja) * 2011-08-08 2013-02-21 Toshiba Corp 半導体発光装置及び発光モジュール
US20140175471A1 (en) * 2011-08-08 2014-06-26 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559724B2 (en) 2016-10-19 2020-02-11 Nichia Corporation Light emitting device and method of manufacturing same
US10896998B2 (en) 2016-10-19 2021-01-19 Nichia Corporation Method of manufacturing light emitting device
US11322664B2 (en) 2016-10-19 2022-05-03 Nichia Corporation Method of manufacturing light emitting device
US10910536B2 (en) 2018-02-27 2021-02-02 Nichia Corporation Light emitting element
US11322541B2 (en) 2019-08-28 2022-05-03 Nichia Corporation Light-emitting device
JP7389331B2 (ja) 2019-10-31 2023-11-30 日亜化学工業株式会社 発光デバイスの製造方法
JP2021176189A (ja) * 2020-04-28 2021-11-04 日亜化学工業株式会社 発光装置
JP7114854B2 (ja) 2020-04-28 2022-08-09 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
CN110085723B (zh) 2022-10-21
TW201613142A (en) 2016-04-01
US9293663B1 (en) 2016-03-22
CN105990495B (zh) 2019-04-05
JP6295171B2 (ja) 2018-03-14
CN110085723A (zh) 2019-08-02
TWI570962B (zh) 2017-02-11
CN105990495A (zh) 2016-10-05
US20160079483A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
JP6295171B2 (ja) 発光ユニット及び半導体発光装置
JP6688007B2 (ja) 半導体発光装置及びその製造方法
JP6045999B2 (ja) 半導体発光装置及びその製造方法
JP6106120B2 (ja) 半導体発光装置
TWI682558B (zh) 半導體發光裝置
JP6646934B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
US9735325B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI590495B (zh) 藉由透明分隔物與發光二極體隔開之磷光體
JP6185415B2 (ja) 半導体発光装置
JP2015088523A (ja) 半導体発光装置
JP2016171188A (ja) 半導体発光装置とその製造方法
JP2015088524A (ja) 半導体発光装置
JPWO2017154975A1 (ja) 半導体発光装置
TWI395346B (zh) 發光元件的封裝結構
JP2017157593A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオード表示装置及び発光ダイオード表示装置の製造方法
JP6619966B2 (ja) 半導体発光装置
JP2016058551A (ja) 半導体発光装置
JP5924947B2 (ja) 発光デバイス
JP6633111B2 (ja) 発光ユニット及び半導体発光装置
JP2015188039A (ja) 半導体発光装置およびその製造方法
GB2551154A (en) Light-emitting diode package and method of manufacture
JP2015126041A (ja) 発光装置
KR20100028884A (ko) Ｌｅｄ 패키지
KR20140026159A (ko) 반도체 소자 구조물을 제조하는 방법
KR20110119916A (ko) 엘이디 베어칩

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6295171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250