JP5568451B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP5568451B2
JP5568451B2 JP2010264155A JP2010264155A JP5568451B2 JP 5568451 B2 JP5568451 B2 JP 5568451B2 JP 2010264155 A JP2010264155 A JP 2010264155A JP 2010264155 A JP2010264155 A JP 2010264155A JP 5568451 B2 JP5568451 B2 JP 5568451B2
Authority
JP
Japan
Prior art keywords
semiconductor package
substrate
light
semiconductor
microcavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010264155A
Other languages
English (en)
Other versions
JP2012114370A (ja
Inventor
英之 和田
勇気 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2010264155A priority Critical patent/JP5568451B2/ja
Publication of JP2012114370A publication Critical patent/JP2012114370A/ja
Application granted granted Critical
Publication of JP5568451B2 publication Critical patent/JP5568451B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Led Device Packages (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、フォトダイオ−ド、フォトトランジスタなどの受光素子、あるいはイメージセンサとして使用されるCCD、CMOSなどの固体撮像素子、さらには発光ダイオードなどの発光素子等、各種の半導体光学素子を収納した半導体パッケージに関するものである。
近年、各種電子機器に対する小型化の要求がますます高まっており、それに伴って、電子機器に搭載される半導体パッケージに対しても、その小型化の要求が強くなっている。このような小型化の要求は、各種受光素子、固体撮像素子、あるいは発光素子などの半導体光学素子を収納した光学半導体パッケージについても例外ではない。
ところで半導体パッケージの小型化の目標としては、内蔵されている半導体チップと同じかまたはそれよりわずかに大きい程度の、いわゆるチップサイズとすることが望まれている。このようなチップサイズの半導体パッケージを製造するための技術としては、ウエハ状態のまま、パッケージングまでを行ってしまう、ウエハレベルパッケージング技術が開発されて、既に実用化されている。このウエハレベルパッケージング技術は、ウエハレベルで半導体素子の形成を行った半導体基板に対し、そのウエハレベルのまま、再配線や電極形成、さらに樹脂などによる封止を行った後、ダイシング加工によってチップサイズに切り分け、個別の半導体パッケージ(単体パッケージ)を得るものであり、最終的にダイシング加工によりウエハを切断した半導体チップの大きさ(平面的に見た面積)がそのまま単体パッケージの大きさとなって、前述のようなチップサイズでのパッケージングが達成される。そしてこのようなウエハレベルパッケージング技術は、各種受光素子や固体撮像素子などの半導体光学素子を収納した半導体パッケージの製造にも適用されるようになっており、その従来の一例としては、例えば特許文献1にも示されており、この特許文献1に示される光学半導体パッケージについて、図17、図18を参照して説明する。
図17は、ダイシング加工によってチップサイズに切り出された光学半導体パッケージを示し、図18は、ダイシング加工直前のウエハサイズの段階での光学半導体パッケージを示す。これらの図において、符号10は個別の半導体パッケージ(単体パッケージ)を示す。この単体パッケージ10は、基本的には、一方の面に光学素子12を形成した半導体基板14と、その光学素子12の受光面12aに対向するように配置されたガラスなどの透光性基板16とを有し、半導体基板14と透光性基板16との間を透明樹脂からなる接着剤18によって接着、封止してなるものである。そして半導体基板14には、これを厚み方向に貫通する貫通孔20が形成され、かつその貫通孔20の内面には、電気絶縁層22を介して導電膜24が形成されて、この貫通孔内側の導電膜24により、半導体基板14を厚み方向に貫通する貫通電極26が構成されている。さらに半導体基板14における一方の面(透光性基板16の側の表面)には、前記貫通電極26に電気的に接続された電極パッド28が形成されており、また電極パッド28の表面が露呈するように保護膜30が形成されている。そしてこのような単体パッケージ10を実際にウエハレベルパッケージング技術によって製造するにあたっては、図18に示しているように、上述のような単体パッケージ10の複数個をウエハサイズで平面状に並べた態様のウエハレベルパッケージ32を作成し、これをダイシング加工によって図18の仮想線Qで示す位置で切り分けて、図17に示しているようなチップサイズの単体パッケージ10を得ることになる。
ところで半導体パッケージに要求される性能としては、気密性、耐湿性、耐薬品性なども重要であるが、放熱性能も重要である。すなわち、半導体基板から発生する熱が十分に放散されずに、パッケージ内部が温度上昇すれば、半導体素子の動作に悪影響を与え、また配線抵抗の増大、あるいは半田バンプを使用している場合の半田バンプの融解、さらには熱応力の増大による保護膜の剥離などの原因となる。特に半導体光学素子を用いた半導体パッケージでは、光学素子に入射させるべき光もしくは光学素子から発せられる光を透過させるために、透光性基板を用いる必要がある。この透光性基板としては、透明度や耐久性などの観点からガラスが用いられる場合がほとんどであるが、ガラスは金属などと比較して熱伝導率が格段に低い。また透光性基板としてのガラス板を薄肉化すれば、極めて割れやすくなって、製造プロセスでのハンドリング中に割れてしまうことが多いから、あまり薄肉化することはできず、通常は半導体基板の厚みの数倍以上(3倍〜5倍程度)の厚肉とされる。このようにガラスを透光性基板として用いた光学素子半導体パッケージにおいては、材質に由来する熱伝導率および厚みの関係から、透光性基板の側からの放熱性が劣り、その結果、パッケージ全体としても放熱性能に劣らざるを得なかった。
一方、光学素子半導体パッケージの放熱性能を向上させるための方策としては、例えば特許文献2〜5に示すように従来から種々提案されている。
そのうち、特許文献2においては、固体撮像装置のパッケージとして、固体撮像素子の裏面側(すなわち固体撮像素子の受光面に対し反対側、言い換えればガラスなどの透光性部材が位置する側に対して反対側)を、熱伝導性の良好な金属などからなる放熱兼用ケース(放熱兼用封止部材)によって取り囲んだ構成が示されている。
また特許文献3においては、固体撮像装置のパッケージとして、撮像素子とガラスなどの透光性部材との間の側方に金属配線を延出させるとともに、その延出部分を外部に露出させ、その部分をヒートシンクとして機能させるようにした構造が示されている。
さらに特許文献4においては、固体撮像装置のパッケージとして、ウエハレベルパッケージング技術を適用し、かつ半導体基板をその厚み方向に貫通する貫通配線(TSV)構造を適用して、ウエハレベルでのプロセス後にダイシング加工によりチップサイズの撮像素子本体を得、さらにその後に撮像素子本体を、ケース(の凹部)に収納する構造が示されており、この場合、上記のケースとして熱伝導率の高い物質を使用することによって、放熱性を高めることが可能とされている。
また特許文献5においては、固体撮像装置を構成する素子チップ搭載用の中空パッケージとして、素子チップの側方に延出するリ−ドフレームを使用することを前提とし、リードフレームを、樹脂層を介して金属片により挟んで、その金属片に放熱効果を担わせるようにしたものが示されている。
しかしながら、これらの特許文献1〜5パッケージは、いずれも小型化の点では不十分であり、特に放熱性を高めながらも小型化を図るという点では、未だ満足できるものではなかった。
すなわち、先ず特許文献2に記載されている固体撮像装置のパッケージは、配線およびそれを支持する基板を側方に延出させるとともに、放熱兼用ケース(放熱兼用封止部材)を使用して封止する関係上、ウエハレベルでパッケージングまでを行なうことはできず、また放熱兼用ケースおよび側方に延出する配線と支持基板の存在により、チイプサイズよりもかなり大きなサイズとならざるを得ず、十分な小型化を達成できない。
また特許文献3に記載されている固体撮像装置のパッケージは、ヒートシンクとして機能させる金属配線を側方に延出させる必要があるため、特許文献2のパッケージと同様に、ウエハレベルでパッケージングを行なうことができないばかりか、チップサイズよりもかなり大きなサイズとならざるを得ず、したがってこの場合も小型化が不十分であった。
そしてまた特許文献4に記載されている固体撮像装置のパッケージは、ウエハレベルパッケージングを適用してチップサイズを達成すると称しながらも、ダイシング加工後に最終的に個別の撮像素子本体をそれぞれケースに収納して封止することとしているため、そのケースの分だけチップサイズよりも大きくなり、十分な小型化を図ることができず、またダイシング加工後にケースに収納して封止するプロセスが必要となるため、製造工程数も多くなって、製造コストが高くならざるを得ない。
さらに特許文献5に記載されている固体撮像装置素子チップ搭載用の中空パッケージは、素子チップの側方に延出するリ−ドフレームを使用することから、ウエハレベルでパッケージングまで行なってしまうことはできず、また側方に延出するリ−ドフレームの存在により、チップサイズよりもかなり大きいサイズとならざるを得ず、この場合も小型化は不十分であった。
国際公開第2005/022631号パンフレット 特開2004―173028号公報 特開2009―158965号公報 特開2008―130738号公報 特開2003―7880号公報
本発明は、以上のような事情に鑑みてなされたもので、半導体素子として光学素子を用いた半導体パッケージとして、小型化を図って、例えばチップサイズを維持しながらも、その放熱性能を従来より格段に高めた半導体パッケージ、特にウエハレベルでパッケージングまでを行って小型化する製造プロセスに適した光学素子半導体パッケージを提供することを課題としている。
図17、図18に示したような、ウエハレベルでのプロセスによりパッケージングまでを行なってチップサイズとした光学素子半導体パッケージにおいては、半導体基板(半導体チップ)と実質的に同じ面積を有するガラスなどの透光性基板が半導体基板上に重ねられた状態となっている。しかるに、半導体基板の表面に形成された光学素子自体は、その受光面の広さが、透光性基板の広さよりも格段に小さいのが通常である。この場合、透光性基板の周辺部分を透過する光は、光学素子に入射されないか、または仮に入射されたとしても光学素子の動作にほとんど影響を与えない。したがって、そのような透光性基板の周辺部分は、本来は光を透過させる必要がない部分である、と言うことができる。換言すれば、透光性基板における光学素子の受光面と同じ広さか、またはそれより若干大きい程度の広さの部分は、光を透過させる必要がある領域であるが、それ以外の部分、特に周辺部分は、光を透過させる必要がない領域(以下、光透過不要領域と記す)、すなわち光学素子の機能に対しては無駄な領域である、と言うことができる。なおここでは、光学素子が受光する場合について説明したが、発光ダイオードなどの発光素子を用いている場合にも、同様のことが言える場合が多い。
前述のように、ウエハレベルで半導体基板に透光性基板を重ねてパッケージングし、その後にダイシング加工によりパッケージ単体を切り出すプロセスにより製造された光学素子半導体パッケージでは、透光性基板の周辺部分に必然的に前述のような光を透過させる必要がない領域が、広い面積で存在する。特に光学素子がフォトダイオードなどの受光素子である場合は、CCDやCMOSなどのイメージセンサ(固体撮像素子)の場合と比較して、半導体基板における光学素子の周辺の部分の面積が広く、したがって透光性基板における前述の光透過不要領域も、かなり大きな領域となるのが通常である。
一方光学素子半導体パッケージにおける透光性基板としては、前述のようにガラスを使用するのが通常であって、ガラスは金属などと比較すれば格段に熱伝導性が劣り、しかも透光性基板の厚みは半導体基板の厚みの数倍以上の厚み、通常は3〜5倍程度の肉厚とされるから、その熱容量が極めて大きく、そのため半導体パッケージにおける透光性基板の側からの放熱性が極めて悪くならざるを得ない。このことは、逆に言えば、透光性基板の側からの放熱性を高めることができれば、半導体パッケージ全体としてその放熱性能を格段に向上させ得ると考えられる。しかるに従来の光学素子半導体パッケージでは、例えば前記特許文献2〜5からも理解できるように、透光性基板の側からの放熱性向上については全く配慮がなされておらず、このことが放熱性向上に限界が生じる要因となっていたのである。
そこで本発明者らは、前述のように、透光性基板に光学素子の機能に対して無駄な領域(光透過不要領域)が大きく存在していることに着目し、その無駄な領域を有効活用するべく、その領域に放熱のために有効な構造を適用することによって、透光性基板の側からの放熱効果を高め、これにより半導体パッケージ全体としても優れた放熱性を与えることとした。すなわち、透光性基板の光透過不要領域に、それぞれ少なくとも一部が透光性基板の外面側の空間に連通される複数の微小空洞部を形成しておくことによって、透光性基板の側からの放熱性を高めることとした。またこのような構造とすることによって、半導体パッケージとしてチップサイズを維持することができ、したがって小型化の目的にも反することなく、放熱性能を従来よりも飛躍的に向上させることが可能となったのである。
したがって本発明の基本的な形態(第1の形態)による半導体パッケージは、
第1面およびその第1面に対して平行な第2面を有する半導体基板と、
前記半導体基板の前記第1面に形成された光学素子と、
第3面及びその第3面に対し平行な第4面を有し、かつその第4面が前記半導体基板の 前記第1面に対向するように配置された透光性基板と、
前記半導体基板の少なくとも周辺部分と前記透光性基板の少なくとも周辺部分との間を接合する接合部材、
とを備えた半導体パッケージにおいて;
前記透光性基板の前記第3面と前記第4面との間を、前記光学素子への入出力光が通過すべき光透過領域と、それ以外の光透過不要領域とに区分し、
前記透光性基板の前記第3面と前記第4面との間における前記光透過不要領域と平面視で重なる領域に、少なくとも一部が透光性基板の外面に開口して半導体パッケージの外部空間に連通する少なくとも1以上の微小空洞部が形成されていることを特徴とするものである。
また本発明の第2の形態による半導体パッケージは、
前記第1の形態による半導体パッケージにおいて、
前記透光性基板の前記第3面に、前記微小空洞部のうちの少なくとも1以上の微小空洞部が開口していることを特徴とするものである。
さらに本発明の第3の形態による半導体パッケージは、
前記第2の形態による半導体パッケージにおいて、
前記微小空洞部のうち、少なくとも1以上の微小空洞部が、透光性基板の前記第3面から透光性基板をその厚み方向に貫通する貫通孔とされていることを特徴とするものである。
そしてまた本発明の第4の形態による半導体パッケージは、
前記第3の形態による半導体パッケージにおいて、
前記貫通孔が、半導体基板の前記第1面から、さらに半導体基板の内部まで貫入するように形成されていることを特徴とするものである。
また本発明の第5の形態による半導体パッケージは、
前記第1〜第4の形態のうちのいずれか1の形態による半導体パッケージにおいて、
前記微小空洞部のうち、少なくとも1以上の微小空洞部の内面の少なくとも一部に、熱伝導材料からなる伝熱膜が形成されていることを特徴とするものである。
さらに本発明の第6の形態による半導体パッケージは、
前記第5の形態による半導体パッケージにおいて、
前記透光性基板の表面のうち、前記光透過不要領域の表面の、少なくとも前記微小空洞部の開口端を囲む部位に、熱伝導材料からなる放熱膜が形成されており、かつ前記微小空洞部の内面の前記伝熱膜がその微小空洞部の開口端まで連続しており、その伝熱膜が前記微小空洞部の開口端において前記放熱膜に熱的に接続されていることを特徴とするものである。
また本発明の第7の形態による半導体パッケージは、
前記第1〜第6の形態のうちのいずれか1の形態による半導体パッケージにおいて、
前記微小空洞部のうち、少なくとも1以上の微小空洞部は、透光性基板の内部において枝分かれ構造とされていることを特徴とするものである。
そしてまた本発明の第8の形態による半導体パッケージは、
前記第1〜第7の形態のうちのいずれか1の形態による半導体パッケージにおいて、
前記微小空洞部のうち、少なくとも1以上の微小空洞部は、異なる2箇所以上の箇所において透光性基板の外面に開口されていることを特徴とするものである。
そしてまた本発明の第9の形態による半導体パッケージは、
前記第8の形態による半導体パッケージにおいて、
前記微小空洞部のうち、少なくとも1以上の微小空洞部は、透光性基板における前記第3面と、前記第3面及び前記第4面に対して直角をなす側面との両面に開口していることを特徴とするものである。
そしてまた本発明の第10の形態による半導体パッケージは、
前記第1〜第9の形態のうちのいずれか1の形態による半導体パッケージにおいて、
前記微小空洞部のうち、少なくとも1以上の微小空洞部は、溝部であることを特徴とするものである。
そしてまた本発明の第11の形態による半導体パッケージは、
前記第1〜第10の形態のうちのいずれか1の形態による半導体パッケージにおいて、
前記微小空洞部のうち、少なくとも1以上の微小空洞部の内部の少なくとも一部に、熱伝導材料が充填されていることを特徴とするものである。
本発明によれば、光学素子半導体を収納した半導体パッケージとして、光学素子をカバーする透光性基板の第3面と第4面との間における、光学素子にとって不要かつ無駄な領域(光透過不要領域)と平面視で重なる領域に、少なくとも一部が透光性基板の外面に開口して半導体パッケージの外部空間に連通する1以上の微小空洞部を形成することによって、本来熱伝導率が低くかつ肉厚に形成されることが多い(したがって熱容量の大きい)透光性基板の側から、内部の熱を前記微小空洞部を介して外部空間に効果的に放熱することができ、そのため優れた放熱性能を得ることができ、しかも光学素子をカバーする部材として従来一般の光学素子半導体パッケージでも組み込まれているガラスなどの透光性基板の一部を利用して放熱させる構造としているため、特にパッケージのサイズが大きくなることがなく、たとえばチップサイズに小型化することができ、したがって放熱性能の向上と小型化とを同時に達成することができる。
本発明の第1の実施形態による半導体パッケージの模式的な縦断面図である。 本発明の第1の実施形態による半導体パッケージの模式的な平面図である。 ウエハレベルパッケージ技術によって図1、図2に示される本発明の第1の実施形態による半導体パッケージを製造する際における、ダイシング加工直前のウエハレベルでの半導体パッケージの模式的な縦断面図である。 図1、図2に示される第1の実施形態による半導体パッケージを、ウエハレベルパッケージ技術によって製造する方法の一例を段階的に示す模式的な縦断面図である。 本発明の第2の実施形態による半導体パッケージの模式的な縦断面図である。 本発明の第3の実施形態による半導体パッケージの模式的な縦断面図である。 本発明の第4の実施形態による半導体パッケージの模式的な縦断面図である。 本発明の第5の実施形態による半導体パッケージの模式的な縦断面図である。 本発明の第6の実施形態による半導体パッケージの模式的な縦断面図である。である。 本発明の第7の実施形態による半導体パッケージの模式的な縦断面図である。 本発明の第8の実施形態による半導体パッケージの模式的な縦断面図である。 図11に示される第8の実施形態の半導体パッケージを、ウエハレベルパッケージング技術を適用して製造する際の、ダイシング加工直前のウエハレベルのパッケージを示す模式的な縦断面図である。 本発明の第9の実施形態による半導体パッケージの模式的な縦断面図である。 本発明の半導体パッケージに使用される、微小空洞部を形成した透光性基板の別の例を示す模式的な縦断面図である。 本発明の半導体パッケージに使用される、微小空洞部を形成した透光性基板のさらに他の例を示す模式的な斜視図である 本発明の第10の実施形態による半導体パッケージの模式的な縦断面図である。 従来の光学素子半導体パッケージの一例、特にウエハレベルでパッケージングまで行なって製造した光学素子半導体パッケージの例を示す模式的な縦断面図である。 図17に示す光学素子半導体パッケージの製造プロセスにおける、ダイシング加工直前のウエハサイズの半導体パッケージを示す模式的な縦断面図である。
以下、本発明の実施形態について、図面を参照して説明する。
図1及び図2は、本発明の第1の実施形態による半導体パッケージを示す図で、図1はその縦断面図、図2は透光性基板の側からの平面図である。
図1、図2において、半導体パッケージ100は、その全体的な構成としては、図17に示した従来の半導体パッケージと同様に、フォトダイオード、フォトトタンジスタなどの受光素子、あるいはCCD、CMOSで代表されるイメージセンサ(固体撮像素子)、さらには発光ダイオードなどの発光素子などの半導体光学素子104を形成した半導体基板102と、光学素子104の受光面(発光素子の場合は発光面となるが、以下の説明ではすべて受光面と記す)104aに対向するように配設されたガラスなどの透光性基板106とを備えた構成とされている。すなわち半導体基板102は、その厚み方向に対して直交する平行な2面(第1面102aおよび第2面102b)を有しており、そのうち第1面102aのほぼ中央の位置に、光学素子104が形成され、その光学素子104の表面の一部または全部が受光面104aとされている。
ここで、半導体基板102は、従来のものと同様に半導体シリコン基板などからなるものであればよく、要はその第1面102aの側に光学素子104が形成されているものであれば、特に限定されるものではない。また透光性基板106は、その厚み方向に対して直交する平行な2面(第3面106aおよび第4面106b)を有しており、その第3面106aがパッケージ外部の空間に露呈し、第4面106bが、半導体基板102の第1面102aに平行でかつ前記光学素子104の受光面104aに対向するように配設されている。なお光学素子104としては、前述のように種々のものを適用可能であるが、半導体基板102における受光面104aの外側の領域が広くなるもの、例えばフォトダイオードなどの受光素子が好適である。また透光性基板106としては、硼珪酸ガラス、石英ガラス、その他の各種ガラスを用いるのが通常であるが、光学素子104において受光すべき波長域で十分な光透過性を有している材料であれば、特にガラスに限られるものではなく、透明度の高い樹脂なども使用可能である。但し本発明では、もともと熱伝導率が低く、しかも肉厚で使用せざるを得ないガラスを透光性基板106として用いた場合に顕著な効果を得ることができる。なお、図1においては、半導体基板102と透光性基板106がほぼ等しい厚みを有するように描いているが、実際には、透光性基板106の厚みは、半導体基板102の厚みの数倍以上、通常は3〜5倍程度とされる。具体的には、半導体基板102の厚みは、通常は50μm〜200μmとされるのに対し、ガラス材料からなる透光性基板106は、300μm〜700μmとされるのが通常である。
さら図1に示される半導体パッケージ100について詳細に説明すれば、半導体基板102には、これをその厚み方向に貫通して第1面102aおよび第2面102bの両面に開口する貫通孔108が形成されている。また半導体基板102の表面の各面のうち、第1面102aにおける光学素子104以外の領域の表面と、第2面102bと、貫通孔108の内面には絶縁層110が形成されている。そして貫通孔108の内側には、前記絶縁層110を介して導電膜114が形成されている。この導電膜114は、半導体基板102をその厚み方向に貫通しており、半導体基板102の第1面102aの側において、光学素子104からの入力/出力用の電極パッド116に電気的に接続され、また半導体基板102の第2面102bの側に延長されて、その第2面側延長部分に半田バンプ118が形成されている。したがって貫通孔108の内側の導電膜114は、いわゆる貫通配線120を構成していることになる。なお半田バンプ118の代わりに、銅やアルミニウム、銅合金、アルミニウム合金、金、銀などからなる金属パッドを形成してもよいことはもちろんである。
また半導体基板102の第2面102bの側は、保護膜122によって覆われている。この保護膜122は、電気絶縁性材料、好ましくは耐食性、耐熱性が良好な材料、たとえば窒化ケイ素、酸化ケイ素、あるいは各種の樹脂などからなるものであり、前記貫通孔108の導電膜114の内面側にも充填されるとともに、半田バンプ118の先端部分を外部空間に露呈させるように形成されている。一方半導体基板102の第1面102aと透光性基板106の第4面106bとの間は、接合部材124によって接合されている。この接合部材124は、本実施形態の場合は、透光性を有する電気絶縁性の各種樹脂系の接着剤からなるものであり、この接合部材124によって、半導体基板106における機能素子、すなわち光学素子104を主体とする部分が外部空間に対して封止されて、半導体パッケージとしての封止(パッケージング)が行なわれることになる。
さらに透光性基板106における所定の領域には、本発明において重要かつ特徴的な要素である微小空洞部126が形成されている。
すなわち透光性基板106は、その全体がガラスなどの透光性材料によって作られているが、既に述べたように、透光性基板106をその第3面106aの側から平面的に見て、光学素子104の受光面104aと同じ広さか又はそれより若干大きい広さの部分は、光学素子104の受光面104aに入射させるべき光が透過するが、光学素子104の受光面104aからその側方に離れた部分、特に透光性基板106の周辺部分を透過する光は、受光面104aに入射されないか、または入射されても光学素子104の動作に影響を与えないことが多い。そこで透光性基板106を、光学素子104の受光面104aに入射させるべき光が透過する領域(光透過領域128)と、それ以外の領域(光透過不要領域130)とに区分し、後者の光透過不要領域130に、微小空洞部126を形成して、透光性基板106の側からの放熱性を高めるようにしている。
ここで、光透過領域128は、光学素子104の受光面104aの直上の領域、すなわち受光面104aの外縁を透光性基板106の表面(第3面106a)まで、その第3面106aに直交する方向に沿って延長させた面(角筒面もしくは円筒面)により囲まれる領域、又はその角筒面もしくは円筒面を、透光性基板106の表面(第3面106a)に向けてテーパー状に拡大させた面によって囲まれる領域、と言うことができる。そして光透過不要領域130は、上記の角筒面もしくは円筒面、またはテーパー面の外側の領域となる。もちろん光学素子104の特性、あるいは用途、使用状況などによっても光透過領域128および光透過不要領域130の大きさ、形状は異なるが、通常は図1の2点鎖線で示しているように、光学素子104の受光面104aから透光性基板106の表面(第3面106a)に向けて所定のテーパー角度でテーパー状に拡大させた面Pの内側を光透過領域128、外側を光透過不要領域130とすればよい。
なお光学素子104としてフォトダイオードなどの受光素子を用いている場合、一般にその受光面104aは、0.1〜0.2mm×0.1〜0.2mm程度の矩形面であることが多く、これに対し透光性基板106は、ウエハレベルプロセスを適用する場合、1〜3mm×1〜3mm程度とされるのが一般的であり、したがって透光性基板106の周辺部分に十分な広さの光透過不要領域130を確保することが可能である。
なおまた、光透過不要領域130に形成される各微小空洞部126は、いずれも少なくともその一部が、透光性基板106の外側の空間に連通している必要がある。すなわち、各微小空洞部126の少なくとも一部が外部空間に向けて開口していることにより、透光性基板106の内部から外部への放熱が行なわれるようにしているのである。
微小空洞部126の形状、パターン、大きさ、深さ、および数は、基本的には限定されるものではないが、図1、図2に示す実施形態では、微小空洞部126として、透光性基板106の第3面106aから彫り込まれた複数の溝部(トレンチ)126Aと、透光性基板106の第3面106aから透光性基板106をその厚み方向に貫通しかつ透光性基板106と半導体基板102との間の接合部材124を貫通して半導体基板102の第1面102aに至る複数の貫通孔126Bとが形成されている。上記の溝部126Aは、透光性基板106の第3面106aの表面から、透光性基板106の厚み寸法よりも小さい任意の深さで溝状に彫り込まれたものであり、図示の例では、光透過不要領域130内の相対的に内側の領域に、透光性基板106の厚み方向と平行な断面において矩形状をなしかつ透光性基板106の第3面106aと平行な方向に延伸するように形成されている。一方、貫通孔126Bは、光透過不要領域130内の相対的に外側の領域において、透光性基板106をその厚み方向に貫通し、さらに接合部材124をその厚み方向に貫通して、半導体基板102の第1面102aに達するように形成されている。
さらに上述のように透光性基板106の光透過不要領域130に形成された微小空洞部126としての溝部126Aおよび貫通孔126Bの内面には、伝熱膜132が形成されている。またこれらの微小空洞部126の透光性基板第3面106aの側の開口端周辺部、言い換えれば透光性基板第3面106aにおける光透過不要領域130に相当する部分の表面には、微小空洞部126内面の前記伝熱膜132に熱的に接続された放熱膜134が形成されている。これらの伝熱膜132および放熱膜134は、いずれも熱伝導性の良好な金属、例えば銅、アルミニウム、銅合金、アルミニウム合金などからなるものであり、伝熱膜132と放熱膜134とは、それぞれ個別に形成しても、あるいは両者を連続一体に形成してもよい。
なお図1、図2では、放熱膜134は、透光性基板第3面106aにおける光透過不要領域130に相当する部分の表面の全域にわたって連続して形成されているが、必ずしも光透過不要領域130の表面の全域にわたって連続させる必要はなく、各微小空洞部126の開口端ごとに、その開口端を取り囲むように分離独立して形成されていてもよい。その点は、後述する各実施形態の場合も同様であり、各実施形態に示されている放熱膜134を、各微小空洞部の開口端ごとにそれを取り囲むように分離独立させても良い。また伝熱膜132については、図1の例では、すべての微小空洞部126(溝部126A、貫通孔126B)の内面の全面に形成しているが、場合によっては、多数の微小空洞部のうちの一部の微小空洞部の内面のみに伝熱膜132を形成したり、あるいは、各微小空洞部の内面のうち、一部分のみに伝熱膜132を形成することも許容される。例えば、図1における微小空洞部126のうち、貫通孔126Bの内面には伝熱膜126を形成する一方、溝部126Aについては内面への伝熱膜の形成を省くことも許容される。
なお図1、図2に示す実施形態の半導体パッケージ100を製造するにあたっては、いわゆるウエハレベルチップサイズパッケージングの手法に従い、図3に示しているように、ウエハサイズで前述の半導体基板102および透光性基板106の重ね合わせや接合(封止)、電極形成、さらには微小空洞部126(溝部126A、貫通孔126B)の形成や、伝熱膜132および放熱膜134の形成を行い、その後に図3中の仮想線Dで示しているようにチップサイズにダイシングして、個別の単体半導体パッケージ100とするのが通常である。このような製造プロセスの一例については、後に改めて図4を参照して説明する。
以上のような図1、図2に示す実施形態の半導体パッケージ100においては、透光性基板106の光透過不要領域130に微小空洞部126(溝部126A、貫通孔126B)が形成されているため、透光性基板106における外部空間に露出される表面積が拡大されており、しかもその微小空洞部126の内面には良伝熱材料からなる伝熱膜132が形成されていて、その伝熱膜132は透光性基板106の表面(第3面106a)の放熱膜134に熱的に接続されているため、光学素子104および半導体基板102や配線から生じた熱は、効率よく透光性基板106の外部の空間に放出される。
より詳細に説明すれば、光学素子104および半導体基板102自体や配線から生じた熱は、接合部材124を介して透光性基板106に伝達され、その透光性基板106の内部に貫入している微小空洞部126内の空間に、伝熱膜132を介して放出される。また同時に、微小空洞部126の内面の伝熱膜132は、熱を微小空洞部126の開口端へ向けて伝える機能を果たし、その伝熱膜132により微小空洞部126の開口端に伝達された熱は、放熱膜134により外部空間に放出される。また微小空洞部126のうちでも特に貫通孔126Bにおいては、その貫通孔126Bが透光性基板106を貫通して半導体基板102に達しているため、半導体基板102の熱を直接的に放熱させることができ、より一層効率的に放熱することができる。
したがって図1、図2に示す実施形態では、微小空洞部126(溝部126A、貫通孔126B)の形成による表面積拡大効果と、微小空洞部126内面の伝熱膜132および表面の放熱膜134による伝熱・放熱効果と、さらに貫通孔126Bによる半導体基板102からの直接放熱効果とが相俟って、極めて効果的に放熱することができるのである。
なお透光性基板106における微小空洞部126を形成した部分では、光の透過率は必然的に低下し、また特に上記の実施形態に示すように伝熱膜132、放熱膜134を形成した場合、その部分は光を透過させない。しかしながら微小空洞部126および伝熱膜132、放熱膜134は、光を透過させる必要のない部分(光透過不要領域130)に形成されているため、これらにより光が遮られることが光学素子104の動作に悪影響を及ぼすような事態は生じない。
次に図1、図2に示した実施形態の半導体パッケージの製造方法の一例について、図3および図4の(A)〜(E)を参照して説明する。なお図1、図2に示した実施形態の半導体パッケージは、本来はウエハレベルでパッケージングし、最終的にダイシングによりチップサイズに切り分けて、単体パッケージを得るプロセスにより製造されるものであるが、図4の(A)〜(E)においては、図面の煩雑さを避けるため、ウエハサイズでは示さず、最終的に一つの単体パッケージとなるべき部分のみを示す。また図4の(A)〜(E)では、半導体基板102に光学素子104および電極パッド116を形成する工程、その他、信号処理回路や配線の形成など、光学素子104の側の面(第1面102A)についての通常の半導体基板製造工程は既に完了しているものとし、その後の工程についてのみ示す。
先ず図4(A)に示すように、半導体基板102における光学素子104が形成された面(第1面102a)に、接合部材124となるべき樹脂系接着剤層を形成する。そしてその上に、ガラスなどからなる透光性基板106を重ね合わせ、加熱圧着、あるいは加熱硬化、紫外線硬化などの公知の手段を適用して透光性基板106を接合する。接合部材124となるべき樹脂系接着剤層は、半導体基板102上の電極パッド116の上面をも覆うように形成する。このようにして透光性基板106を半導体基板102に重ね合わせて接合すれば、接合と同時に半導体パッケージとしての封止が行なわれたことになる。ここで、接合部材124となるべき樹脂系接着剤の種類は特に限定されるものではないが、例えば、エポキシ樹脂系やシリコーン樹脂系の接着剤を適用することができる。図示の実施形態では、接合部材124となるべき樹脂系接着剤を、光学素子104の受光面104aを覆うように半導体基板102の第1面102a側の全面に形成しているところから、その樹脂系接着剤としては十分な透光性(光学素子104で受光すべき波長領域での十分な透光性)を有するものを用いる必要がある。但し、後に改めて説明する図5に示すように、光学素子104の受光面104a上をキャビティ136とする場合には、接合部材124となるべき樹脂系接着剤層は、その受光面104aを避けた周辺部分のみに形成すればよいから、その場合には接合部材124となるべき樹脂系接着剤は透光性を有している必要はなく、したがって例えば着色材など混合した透光性を有していない樹脂系接着剤を使用することができる。
前述のようにして透光性基板106を半導体基板102に接合した後には、図4(B)に示すように、半導体基板102における光学素子104に対し反対側の面を研磨加工し、半導体基板102を所定の厚みまで薄肉化する。すなわち前述の第2面102aを形成する。
続いて図4(C)に示すように、透光性基板106の光透過不要領域130に、微小空洞部126として、複数の溝部126A及び複数の貫通孔126Bを形成する。このような微小空洞部126を形成するための具体的手段は特に限定されるものではなく、従来からガラスの微細加工に使用されている手段を適宜適用することができる。例えば、フォトリソグラフィ技術により所定のレジストパターンを形成して、フッ酸などの強酸を用いてウエットエッチングしたり、あるいは反応性イオンエッチングなどのドライエッチングを適用して微小空洞部126を形成することも可能である。但し、本発明の場合、より良好な放熱性を得るためには、微小空洞部126を透光性基板106の内部まで深く貫入させたり、透光性基板106の厚み方向に貫通させたり(貫通孔126B)、さらには後に別の実施形態として図9〜図11を参照して説明するように、透光性基板106の内部で枝分かれ構造とすることが望ましく、このように透光性基板106の内部まで深く進入、貫通、あるいは枝分かれする構造の微小空洞部126を形成するためには、レーザ照射による改質処理と、ウエットエッチング処理とを組み合わせた方法を適用することが望ましい。すなわち、透光性基板106の光透過不要領域130における微小空洞部を形成すべき箇所にレーザ光を照射して、その部位を、エッチングされやすい組織に改質し、その後にフッ酸などの強酸を用いたウエットエッチングにより改質部位を除去することによって、所望のパターンの微細な微小空洞部を形成することができる。ここで、レーザ光照射時に、その焦点を透光性基板106の内部に合わせ、かつその焦点位置を連続的に移動させることにより、透光性基板106の内部に所定のパターンで連続する改質部を形成することができる。
なお、微小空洞部126のうち、貫通孔126Bを形成するにあたっては、透光性基板106のみならず、樹脂系接着剤からなる接合部材124をも貫通させる必要があるが、この接合部材貫通部分の樹脂系接着剤は、ドライエッチング、例えばOにCF系ガスやArを混合したガスによるプラズマエッチングなどの処理により容易に除去可能であるから、前述のようなレーザ照射による改質およびウエットエッチングにより透光性基板106を貫通させた後、続いてドライエッチングにより接合部材124を貫通させれば、貫通孔126Bを形成することができる。
その後、図4(D)に示すように、半導体基板102について、貫通配線(貫通電極)120の形成、再配線(図示略)、半田バンプ118の形成、さらには必要に応じて保護膜122の形成を行なう。ここで、貫通配線120の形成にあたっては、先ず半導体基板102の第2面102bの側から貫通孔108を形成し、さらに絶縁層110を形成してから、導電膜114を形成すればよい。これらの貫通配線形勢プロセスに適用する具体的方法は特に限定されるものではなく、従来の貫通配線構造の半導体パッケージの製造法と同様であればよい。また再配線、半田バンプ118の形成、保護膜122の形成も、従来と同様な手段を適用すればよい。
続いて図4(E)に示すように、透光性基板106の微小空洞部126、すなわち溝部126Aおよび貫通孔126Bの内面に伝熱膜132を形成するとともに、透光性基板106の第3面106aにおける光透過不要領域130に相当する部分の表面に放熱膜134を形成する。これらの伝熱膜132、放熱膜134はいずれも銅やアルミニウム、銅合金、アルミニウム合金、そのほか、金、銀、これらの合金などの熱伝導性が良好な金属によって形成すればよく、一般的な金属薄膜形成技術、例えばメッキ(無電解メッキ、電解メッキ)、スパッタリング、蒸着、あるいはCVDなどの手段を適用すれば良い。なお微小空洞部126内面の伝熱膜132の形成と、透光性基板106表面の放熱膜134の形成とは、同時に実施しても、あるいはいずれか一方の膜形成を先に行い、その後に他方の膜形成をおこなってもよい。後者の場合、伝熱膜132と放熱膜134は異なる方法によって形成してもよい。
以上の各工程は、既に述べたように、ウエハレベルで実施するのが通常である。すなわち図4(A)〜(E)では図面の簡略化のために単位チップのサイズで示しているが、実際は図3に示しているように、ウエハサイズで製造される。そこで上述の各工程が終了した後、図3の仮想線Dで示す位置でダイシング加工を施してチップサイズに切断することにより、最終的に単体半導体パッケージ100が得られる。
なお以上の製造工程例では、図4(D)に示す貫通配線(貫通電極)120の形成、再配線、半田バンプ118の形成の後に、図4(E)に示す微小空洞部126の内面の伝熱膜132及び半導体基板102表面の放熱膜134の形成を行なうこととしているが、場合によっては、逆に伝熱膜132及び放熱膜134の形成を先に行い、その後に貫通配線(貫通電極)120の形成、再配線、半田バンプ118の形成をおこなっても良い。
さらに前述の製造工程例では、透光性基板106に対しての微小空洞部106の形成を、図4(C)に示したように透光性基板106を半導体基板102に重ね合わせて接合した後に行なっているが、場合によっては、半導体基板102に接合する以前の透光性基板106に、予め前記同様な手段によって微小空洞部106を形成しておき、その後に透光性基板106を半導体基板102に接合することもできる。またその場合、微小空洞部126の内面の伝熱膜132及び半導体基板102表面の放熱膜134の形成も、透光性基板106を半導体基板102に重ね合わせて接合する前に、予め行なっておいても良い。
なおまた、前述の説明では、製造工程例について、ウェハレベルでパッケージングまでを行なってしまい、その後にダイシング加工によってチイプサイズに切り分けて単体パッケージを得るのが通常であるとしているが、もちろんそのようなウエハレベルプロセスで製造される場合に限定されるものではなく、個別的なパッケージングプロセスによって製造することも許容され、その点は、以下の各実施形態の半導体パッケージを製造する場合も同様である。ただし、本発明の半導体パッケージは、透光性基板106の周辺部分にある程度の面積で光透過不要領域が存在することを前提としており、また一方、ウェハーレベルプロセスでパッケージングまで行なう場合には、そのような比較的広い光透過不要領域が必然的に生じることから、本発明の半導体パッケージは、ウェハーレベルプロセスによって製造する場合に適用することが有利である。
さらに本発明の他の実施形態について説明する。
図1〜図4に示す実施形態では、半導体基板102に透光性基板106を接着して封止するにあたって、接合部材124となる樹脂系接着剤を、半導体基板102の第1面102aからの全面、すなわち光学素子104の受光面104aを含む面全体を覆うように塗布するものとしたが、接合部材124は、要は透光性基板106を半導体基板102に接合すると同時に、半導体基板102の機能領域、すなわち光学素子104及びその周辺部分を外部空間に対して密封すればよいのであり、その観点からすれば、光学素子104の受光面104aを覆っていなくてもよい。すなわち、図5に示すように、光学素子104の受光面104aと透光性基板106との間はキャビティ(空所)136としてもよい。その場合、接合部材124の接着剤としては透光性が低いもの、あるいは透光性を持たないものであっても差し支えない。但し、製造プロセス上からは、受光面104aをも覆うように半導体基板102の第1面102aの全面に透光性の接着剤を塗布することが望ましい。なおまた、以下の各実施形態においても、それぞれ図では接合部材124が光学素子104の受光面104aを覆うものとして示しているが、いずれの形態でも、上記と同様に、受光面104a上をキャビティ136としてもよい。
図6には、図1〜図4に示した実施形態における透光性基板106の微小空洞部126のうち、貫通孔126Bをその深さ方向に延伸させて、半導体基板102の内部まで貫入させた実施形態を示す。すなわち図6において、微小空洞部126として、図1に示したものと同様な複数の溝部126Aと、透光性基板106の表面(第3面106a)から透光性基板106をその厚み方向に貫通し、さらに接合部材124を貫通して半導体基板102の内部まで貫入する複数の貫通貫入孔126Cとが形成されている。そして貫通進入孔126Cの底部、すなわち半導体基板102に貫入している部分の半導体基板102側の内面には絶縁膜138が形成され、その絶縁膜138の表面を含む貫通貫入孔126Cの内面に、前記同様な伝熱膜132が形成されている。
このように微小空洞部126として、半導体基板102の内部まで貫入する貫通貫入孔126Cを形成しておけば、半導体基板102から発生する熱を直接貫通貫入孔126Cの内部空間に放出し、また同時に伝熱膜132、放熱膜134を介して透光性基板106上の外部空間に放出することができるため、図1〜図4に示した実施形態の場合よりもさらに放熱効果を高めることができる。
なお上述のように半導体基板102まで貫入する貫通貫入孔126Cを形成する場合、例えば前記同様に透光性基板106内部に対するレーザ照射による改質と、ウエットエッチングとを組み合わせた処理によって透光性基板106を貫通する貫通孔を形成し、続いてドライエッチングにより樹脂系接着剤からなる接合部材124を貫通させ、さらに通常の半導体基板製造プロセスで行なわれているエッチング(ドライもしくはウエット)によって、半導体基板102の内部の所定の深さまでその孔を延長させればよい。
あるいはまた、透光性基板106を半導体基板102に接合する以前の段階で、半導体基板102に上記貫通貫入孔126Cのうちの半導体基板102側の部分(有底穴部)を、エッチングプロセスによって形成しておき、その後に透光性基板106を半導体基板102に接合してから、透光性基板106および接合部材124を貫通する貫通孔を形成して、その貫通孔を上記の半導体基板102側の有底穴部に連続させてもよい。さらには、透光性基板106を半導体基板102に接合する以前の段階で、半導体基板102に上記貫通貫入孔126Cのうちの半導体基板102側の部分(有底穴部)を、エッチングプロセスによって形成しておくとともに、同じく透光性基板106を半導体基板102に接合する以前の段階で、透光性基板106に貫通孔を形成しておき、その後に透光性基板106を透光性基板106に接合し、さらに中間の接合部材124をドライエッチングなどにより貫通させて、連続する貫通貫入孔126Cを形成してもよい。このように、透光性基板106接合前に、半導体基板102に上記貫通貫入孔126Cのうちの半導体基板102側の部分(有底穴部)を形成しておく手法によれば、半導体基板製造工程の一環として、微小空洞部を構成する上記有底穴部をも容易に形成することができ、製造工程上有利となる。
図7には、本発明の別の実施形態の半導体パッケージ100を示す。図7に示す実施形態においては、微小空洞部126としての貫通孔126Bは、透光性基板106をその厚み方向に貫通しているが、樹脂層からなる接合部材124までは貫通せず、貫通孔126Bの底部が接合部材124の表面まで達している。接合部材124の樹脂系接着剤もある程度の熱伝導性を有しているから、このような実施形態においても、図1〜図4に示した実施形態よりは劣るものの、かなりの放熱効果を得ることができる。
さらに図8には、別の実施形態として、微小空洞部106として、前述のような貫通孔126Bは形成せず、複数の溝部126Aのみを形成し、かつ前述の伝熱膜132および放熱膜134を形成しない構造の半導体パッケージ100を示す。このような実施形態の場合でも、微小空洞部126としての溝部126Aにより放熱効果を得ることができる。
図9には、光透過不要領域130に形成された微小空洞部126のうち、図1〜図4に示した実施形態における各貫通孔126Bに対応する微小空洞部126Dについて、透光性基板106の内部で枝分かれ構造とした実施形態の半導体パッケージ100を示す。すなわち図8の実施形態において、枝分かれ構造微小空洞部126Dは、図1〜図4の貫通孔126Bと同様に透光性基板106の厚み方向に貫通する幹空洞部126Daにおける透光性基板104の厚み方向の中間位置から、一次分岐空洞部126Dbが透光性基板106の厚み方向に対し直交する方向に枝状に分岐延出するように形成され、さらにその一次分岐空洞部126Dbにおける長さ方向の複数の位置からは、二次分岐空洞部126Dcが透光性基板106の厚み方向に沿って枝上に分岐延出された構成とされている。なおこのような枝分かれ構造の微小空洞部126Dにおいても、その一部である一次分岐空洞部126Dbおよび二次分岐空洞部126Dcは、透光性基板106における光透過不要領域130内に形成されることはもちろんである。
このような透光性基板106内部で枝分かれ構造を有する微小空洞部126Dは、透光性基板106の内部から、効果的に抜熱することができる。なおこのような枝分かれ構造の微小空洞部126Dを形成するにあたっては、既に述べたようなレーザ照射による改質とウエットエッチングとを組み合わせた処理を適用することが望ましい。すなわち、透光性基板106の光透過不要領域130における枝分かれ構造の微小空洞部126Dを形成すべき箇所にレーザ光の焦点位置を合わせてレーザ光を照射することにより、その部位をエッチングされやすい組織に改質し、その後にフッ酸などの強酸を用いたウエットエッチングにより改質部位を除去することによって、所望の枝分かれパターンを有する微小空洞部126Dを容易に形成することができる。
なお図9の例では、枝分かれ構造の微小空洞部126Dについて、透光性基板106の厚み方向に沿った一つの断面において二次元的な枝分かれ構造として示しているが、実際には図9に示す断面に対して直交する方向にも枝分かれさせた構造とするなど、三次元的に枝分かれする構造としても良いことはもちろんである。さらに図9の例では微小空洞部126Dの幹空洞部126Daを、図1〜図4に示した貫通孔126Bと同様な貫通孔としているが、幹空洞部126Daは必ずしも貫通孔である必要はなく、透光性基板106の厚みの中途までの深さの有底穴、あるいは溝部であってもよい。さらには、逆に図6に示す例における貫通貫入孔126Cと同様に、半導体基板102の内部まで貫入する貫通貫入孔によって幹空洞部126Daを構成してもよい。
さらに図10には、図9に示した枝分かれ構造の微小空洞部126Dの内面に、熱伝導性の良好な金属からなる伝熱膜132を形成し、かつ透光性基板106の表面(第3面106aのうちの光透過不要領域130に、微小空洞部106Dの開口端において伝熱膜132に熱的に連続する放熱膜134を形成した実施形態を示す。このような実施形態の半導体パッケージによれば、図9に示したものより、さらに優れた放熱効果を得ることができる。なおこれらの伝熱膜132および放熱膜134は、既に述べた図1〜図4に示したものと同様に形成すればよい。
以上の各実施形態においては、各微小空洞部126は、それぞれ透光性基板106の表面(第3面106a)のみに開口するものとしたが、透光性基板106の厚み方向と平行な側面106c、106dにも開口する構成としてもよい。その場合の一つの実施形態を、図9に示した実施形態の変形例として、図11に示す。
図11において、枝分かれ構造の微小空洞部126Dの幹空洞部126Daの中間位置からは、図9、図10に示したと同様な一次分岐空洞部126Dbのほか、側面連通用分岐空洞部126Ddが、透光性基板106の厚み方向に直交する方向に枝上に分岐延出されて、その側面連通用分岐空洞部126Ddの先端が透光性基板106の側面106c、106dに開口している。このような構造は、特に透光性基板106の側面106c、106dが半導体パッケージの外部空間に曝されるような使用態様の場合に、優れた放熱効果を発揮することができる。すなわちその場合には、透光性基板106の内部からの熱が、半導体基板102の第3面106aの側から外部空間に放出されるのみならず、側面106c、106dの側からも外部空間に放出されるため、より高い放熱効果を得ることができる。またこのように一つの微小空洞部が、二箇所以上の異なる複数の箇所に開口する構造とすることにより、微小空洞部内に空気の流れを生じさせて、微小空洞部内に高温の空気が滞留してしまうことを防止することも可能をなり、その点からも放熱性向上に有利となる。
上述のような図11に示す構造の半導体パッケージ100は、例えば図12に示しているように、ダイシング加工前のウエハレベル段階において、透光性基板106におけるダイシングで切断されるべき境界(ウエハレベルからチップサイズに切り分けたときに単体パッケージの側面となるべき部位)Dを横切るように側面連通用分岐空洞部126Ddを形成しておくことにより、容易に作成することができる。
なお微小空洞部126が透光性基板106の内部において延伸する方向は、前記各実施形態で示しているような、透光性基板106の厚みに沿った方向、あるいはそれに直交する方向に限られるものではなく、傾斜状に延伸されていても良いことはもちろんである。このように微小空洞部126を傾斜状に延伸させた実施形態を、図13に示す。なおこの実施形態は、微小空洞部126を、二箇所以上の異なる複数の箇所に開口する構造としている。すなわち、微小空洞部126として、透光性基板106の表面(第3面106a)から側面106c(または106d)に向けて傾斜状に貫通する斜行孔106Eが形成されている。この実施形態の場合も、空気を微小空洞部内で流通移動させて、放熱効果を高めることができる。なお図13に示す実施形態では、伝熱膜132、放熱膜134を形成していないが、これらを形成しておけば、より一層放熱効果を高めることができる。
既に述べたように微小空洞部126の具体的な形状、パターンは特に限定されないが、以上の各実施形態における微小空洞部とは異なる形状、パターンの微小空洞部126の例を、図14、図15に示す。図14に示す例では、微小空洞部126は、透光性基板106の表面(第3面106a)から、断面が3角形もしくは楔形をなすように彫り込まれた溝によって構成されている。また図5に示す例では、透光性基板106の表面に、例えば円柱状をなす多数の突起部140を形成して、隣り合う突起部140の間の空間が微小空洞部126となるように構成している。これらの微小空洞部126の場合も、それぞれ放熱効果を期待することができる。なお図14、図15に示すような微小空洞部126を、図1もしくは図7に示した貫通孔126B、あるいは図6に示した貫通貫入孔126C、さらには図9、図10、図11に示した枝分かれ構造の微小空洞部126Dなどと組み合わせてもよい。そのほか、これまでに説明した各実施形態の微小空洞部を種々組み合わせてもよいことはもちろんである。
さらに図16には、透光性基板106の微小空洞部126内に、銅、アルミニウム、銅合金、アルミニウム合金などの熱伝導性の良好な金属からなる伝熱充填材142を充填した実施形態の半導体パッケージ100を、図9に示した実施形態の変形例として示す。図16において、微小空洞部126としては、図9に示したものと同様に、枝分かれ構造の微小空洞部126Dおよび溝部126Aが形成されており、これらの微小空洞部126に、上述のような伝熱充填材142が充填されている。このような実施形態においては、透光性基板106内部の熱は、各微小空洞部126内の伝熱充填材142によって透光性基板106の表面(第3面106a)に伝達され、その透光性基板表面から外部空間に放出されて、放熱効果をもたらすことができる。なお、透光性基板106の表面(第3面106a)における光透過不要領域、特に各微小空洞部126の開口端を囲む部位に、上記伝熱充填材142に対して熱的に接続された伝熱膜134(図16では図示略)を形成しておけば、よりいっそう放熱効果を高めることができる。なおここでは図9の実施形態の変形例として示したが、その他の実施形態における微小空洞部126に伝熱充填材142を充填しても、同様な効果を得ることができる。またこのように微小空洞部126に伝熱充填材142を充填する場合、図16の例では、すべての微小空洞部126(溝部126A、枝分かれ構造空洞部126D)に充填しているが、場合によっては、多数の微小空洞部のうちの一部の微小空洞部のみに伝熱充填材142を充填したり、あるいは、各微小空洞部の内面のうち、一部分のみに伝熱充填材142を充填することも許容される。なお伝熱充填材142は、微小空洞部の内部を完全に満たすことを求められるものではない。伝熱充填材142は伝熱路として機能すればよいのであるから、微小空洞部内に、伝熱機能を妨げない程度の空隙が存在してもよい。
100 半導体パッケージ
102 半導体基板102
102a 第1面
102b 第2面
104 光学素子
104a 受光面
106 透光性基板
106a 第3面
106b 第4面
124 接合部材
126 微小空洞部
126A 溝部
126B 貫通孔
126C 貫通貫入孔
128 光透過領域
130 光透過不要領域
132 伝熱膜
134 放熱膜
138 伝熱充填材

Claims (11)

  1. 第1面およびその第1面に対して平行な第2面を有する半導体基板と、
    前記半導体基板の前記第1面に形成された光学素子と、
    第3面及びその第3面に対し平行な第4面を有し、かつその第4面が前記半導体基板の前記第1面に対向するように配置された透光性基板と、
    前記半導体基板の少なくとも周辺部分と前記透光性基板の少なくとも周辺部分との間を接合する接合部材、
    とを備えた半導体パッケージにおいて;
    前記透光性基板の前記第3面を、前記光学素子への入出力光が通過すべき光透過領域と、それ以外の光透過不要領域とに区分し、
    前記透光性基板の前記第3面と前記第4面との間における前記光透過不要領域と平面視で重なる領域に、少なくとも一部が透光性基板の外面に開口して半導体パッケージの外部空間に連通する少なくとも1以上の微小空洞部が形成されていることを特徴とする、半導体パッケージ。
  2. 請求項1に記載の半導体パッケージにおいて、
    前記透光性基板の前記第3面に、前記微小空洞部のうちの少なくとも1以上の微小空洞部が開口していることを特徴とする、半導体パッケージ。
  3. 請求項2に記載の半導体パッケージにおいて、
    前記微小空洞部のうち、少なくとも1以上の微小空洞部が、透光性基板の前記第3面から透光性基板をその厚み方向に貫通する貫通孔とされていることを特徴とする、半導体パッケージ。
  4. 請求項3に記載の半導体パッケージにおいて、
    前記貫通孔が、半導体基板の前記第1面から、さらに半導体基板の内部まで貫入するように形成されていることを特徴とする、半導体パッケージ。
  5. 請求項1〜請求項4のうちのいずれか1の請求項に記載の半導体パッケージにおいて、
    前記微小空洞部のうち、少なくとも1以上の微小空洞部の内面の少なくとも一部に、熱伝導材料からなる伝熱膜が形成されていることを特徴とする、半導体パッケージ。
  6. 請求項5に記載の半導体パッケージにおいて、
    前記透光性基板の表面のうち、前記光透過不要領域の表面の、少なくとも前記微小空洞部の開口端を囲む部位に、熱伝導材料からなる放熱膜が形成されており、かつ前記微小空洞部の内面の前記伝熱膜がその微小空洞部の開口端まで連続しており、その伝熱膜が前記微小空洞部の開口端において前記放熱膜に熱的に接続されていることを特徴とする、半導体パッケージ。
  7. 請求項1〜請求項6のうちのいずれか1の請求項に記載の半導体パッケージにおいて、
    前記微小空洞部のうち、少なくとも1以上の微小空洞部は、透光性基板の内部において枝分かれ構造とされていることを特徴とする、半導体パッケージ。
  8. 請求項1〜請求項7のうちのいずれか1の請求項に記載の半導体パッケージにおいて、
    前記微小空洞部のうち、少なくとも1以上の微小空洞部は、異なる2箇所以上の箇所において透光性基板の外面に開口されていることを特徴とする、半導体パッケージ。
  9. 請求項8に記載の半導体パッケージにおいて、
    前記微小空洞部のうち、少なくとも1以上の微小空洞部は、透光性基板における前記第3面と、前記第3面及び前記第4面に対して直角をなす側面との両面に開口していることを特徴とする、半導体パッケージ。
  10. 請求項1〜請求項9のうちのいずれか1の請求項に記載の半導体パッケージにおいて、
    前記微小空洞部のうち、少なくとも1以上の微小空洞部は、溝部であることを特徴とする、半導体パッケージ。
  11. 請求項1〜請求項10のうちのいずれか1の請求項に記載に記載の半導体パッケージにおいて、
    前記微小空洞部のうち、少なくとも1以上の微小空洞部の内部の少なくとも一部に、熱伝導材料が充填されていることを特徴とする、半導体パッケージ。
JP2010264155A 2010-11-26 2010-11-26 半導体パッケージ Expired - Fee Related JP5568451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010264155A JP5568451B2 (ja) 2010-11-26 2010-11-26 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010264155A JP5568451B2 (ja) 2010-11-26 2010-11-26 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2012114370A JP2012114370A (ja) 2012-06-14
JP5568451B2 true JP5568451B2 (ja) 2014-08-06

Family

ID=46498231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010264155A Expired - Fee Related JP5568451B2 (ja) 2010-11-26 2010-11-26 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP5568451B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6035069B2 (ja) * 2012-07-02 2016-11-30 交和電気産業株式会社 照明装置
JP6295171B2 (ja) 2014-09-16 2018-03-14 アルパッド株式会社 発光ユニット及び半導体発光装置
CN104638097B (zh) * 2015-02-05 2017-05-03 中国科学院半导体研究所 红光led倒装芯片的制作方法
JP6518457B2 (ja) * 2015-02-26 2019-05-22 京セラ株式会社 撮像素子、撮像装置、および撮像素子の製造方法
JP2017143092A (ja) * 2016-02-08 2017-08-17 ソニー株式会社 ガラスインタポーザモジュール、撮像装置、および電子機器
JP2019040893A (ja) 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN109698264B (zh) * 2017-10-20 2020-08-18 展晶科技(深圳)有限公司 发光二极管及其制造方法
WO2020246217A1 (ja) 2019-06-06 2020-12-10 ヌヴォトンテクノロジージャパン株式会社 半導体発光素子及び半導体発光装置
JP2021019024A (ja) * 2019-07-17 2021-02-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2022015447A (ja) * 2020-07-09 2022-01-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法
CN117043949A (zh) * 2021-03-11 2023-11-10 索尼半导体解决方案公司 半导体装置和成像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005488A (ja) * 2003-06-12 2005-01-06 Dainippon Printing Co Ltd 半導体モジュールおよびそれらの製造方法
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP4693827B2 (ja) * 2007-09-20 2011-06-01 株式会社東芝 半導体装置とその製造方法
JP2009252807A (ja) * 2008-04-02 2009-10-29 Panasonic Corp 撮像装置
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法

Also Published As

Publication number Publication date
JP2012114370A (ja) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5568451B2 (ja) 半導体パッケージ
CN110491859B (zh) 晶片封装体及其制造方法
JP6102941B2 (ja) 光学装置及びその製造方法
TWI381555B (zh) 發光二極體封裝結構與發光元件
JP6223580B2 (ja) 一体型カメラモジュール及びその製造方法
US8890191B2 (en) Chip package and method for forming the same
US9034729B2 (en) Semiconductor device and method of manufacturing the same
US9379072B2 (en) Chip package and method for forming the same
JP2010040672A (ja) 半導体装置およびその製造方法
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
JP2005209967A (ja) 半導体装置、光学装置用モジュール及び半導体装置の製造方法
TWI441289B (zh) 晶片封裝體
TWI832952B (zh) 半導體裝置封裝及其製造方法
JP2008130738A (ja) 固体撮像素子
US20170117242A1 (en) Chip package and method for forming the same
JP6933697B2 (ja) チップパッケージおよびその製造方法
US8659019B2 (en) Semiconductor device
JP4450168B2 (ja) 半導体装置の製造方法および半導体装置用カバー
TWI501359B (zh) 電子元件封裝體及其形成方法
US8785247B2 (en) Chip package and method for forming the same
WO2014083746A1 (ja) 光学装置および光学装置の製造方法
CN111370375A (zh) 封装结构、半导体器件和封装方法
US20180061779A1 (en) Semiconductor device
WO2010131391A1 (ja) 半導体装置及びそれを有する電子機器
CN220569663U (zh) 芯片封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

LAPS Cancellation because of no payment of annual fees