KR20100028884A - Ｌｅｄ 패키지 - Google Patents

Ｌｅｄ 패키지 Download PDF

Info

Publication number
KR20100028884A
KR20100028884A KR1020080087828A KR20080087828A KR20100028884A KR 20100028884 A KR20100028884 A KR 20100028884A KR 1020080087828 A KR1020080087828 A KR 1020080087828A KR 20080087828 A KR20080087828 A KR 20080087828A KR 20100028884 A KR20100028884 A KR 20100028884A
Authority
KR
South Korea
Prior art keywords
led chip
led
package
semiconductor layer
mixed resin
Prior art date
Application number
KR1020080087828A
Other languages
English (en)
Inventor
이정표
신현수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080087828A priority Critical patent/KR20100028884A/ko
Publication of KR20100028884A publication Critical patent/KR20100028884A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

LED 패키지가 개시된다. 본 LED 패키지는, 실장 영역으로 제공되는 홈부를 포함하는 패키지 본체, 패키지 본체의 홈부의 저면에 일부가 노출되도록 배치되는 제1 및 제2 리드 프레임, 제1 및 제2 리드 프레임와 전기적으로 연결되는 LED 칩 및, 열 전도성을 갖는 금속 물질과 수지를 포함하며 LED 칩과 LED가 실장된 리드 프레임 사이에 위치하는 금속 혼합 수지 접합부를 포함한다.
LED 패키지, 열 방출, 금속 물질

Description

ＬＥＤ 패키지 {Light emitting device package}
본 발명은 LED 패키지에 관한 것으로, 보다 상세하게는, 열 방출 효율을 향상시키기 위한 LED 패키지에 관한 것이다.
최근 광원으로 LED 칩의 사용이 증가하고 있다. 이러한 LED 칩의 광출력은 대체로 입력전류(input current)의 크기에 비례한다. 따라서, LED 칩에 입력되는 전류의 크기를 증가시켜 높은 광출력을 얻을 수 있다. 그러나, LED 칩의 광출력이 증가됨에 따라 LED 칩의 온도가 증가하게 된다.
한편, LED 칩의 온도의 증가는 입력 에너지가 가시광으로 변환되는 정도를 나타내는 발광 효율(photometric efficiency)의 감소로 이어진다. 따라서, 입력 전류 크기의 증가에 따른 LED 칩의 온도 증가를 방지하는 것이 요구된다.
한편, 일반적으로 LED 칩을 이용하는 광원 시스템은 사용하고자 하는 용도에 따라 여러 형태의 패키지에 LED 칩을 실장하여 형성한다. 이러한 LED 칩은 에폭시 수지를 통해 패키지 본체에 접합되는 것이 일반적이다. 따라서, LED 칩에서 발생되는 열은 에폭시 수지를 거쳐 패키지 본체에 전달된다, 하지만, 에폭시 수지가 갖는 열 저항으로 인해 LED 칩에서 발생된 열을 외부로 방출시키는데 한계가 있었다.
이에 따라, 고휘도의 빛을 생성하기 위해 LED 칩이 높은 전류를 입력받아 동작하는 경우 LED 칩의 온도가 지나치게 높아지며, 온도의 상승으로 인해 LED 칩의 발광 효율이 저하된다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 수지와 금속 물질이 포함된 금속 혼합 수지 접합층을 이용하여 LED 칩과 리드 프레임을 접합함으로써, 금속 혼합 수지 접합층을 통해 LED 칩에서 발생된 열을 효과적으로 방출할 수 있는 LED 패키지를 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 LED 패키지는, 실장 영역으로 제공되는 홈부를 포함하는 패키지 본체, 상기 패키지 본체의 홈부의 저면에 일부가 노출되도록 배치되는 제1 및 제2 리드 프레임, 상기 제1 및 제2 리드 프레임과 전기적으로 연결되는 LED 칩 및, 열 전도성을 갖는 금속 물질과 수지를 포함하며, 상기 LED 칩과 상기 LED가 실장된 리드 프레임 사이에 위치하는 금속 혼합 수지 접합부를 포함한다. 이 경우, 상기 수지는 에폭시 수지일 수 있다.
한편, 상기 금속 물질은 상기 금속 혼합 수지 접합부의 전체 부피의 5~50%를 차지할 수 있다. 또한, 상기 금속 물질은 파우더 입자 구조를 가질 수 있으며, 상기 파우더 입자는 10㎚ 내지 50㎛의 직경을 가질 수 있다.
또한, 상기 금속 물질은, 알루미늄, 은, 금, 구리, 니켈, 마그네슘, 백금, 아연 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
본 LED 패키지는, 상기 LED 칩과 상기 제1 및 제2 리드 프레임을 전기적으로 연결하기 위한 제1 및 제2 와이어를 더 포함할 수 있으며, 상기 패키지 본체의 홈부에 형성되어 상기 LED 칩을 포장하는 포장부를 더 포함할 수도 있다.
또한, 상기 LED 칩은 베이스 기판, 상기 베이스 기판 상에 순차적으로 형성되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 도전형 제1 반도체층의 일부가 노출되는 메사 구조를 갖는 발광소자 적층체, 상기 노출된 제1 도전형 반도체층에 형성된 제1 전극 및, 상기 제2 도전형 반도체층 상에 형성된 제2 전극을 포함할 수 있다.
본 발명에 따르면, 에폭시 수지와 금속 물질이 포함된 금속 혼합 수지 접합층을 이용하여 패키지 본체에 LED 칩을 접합시킴으로써, 금속 혼합 수지 접합층을 통해 LED 칩에서 발생된 열은 보다 효율적으로 방출할 수 있게 된다. 이에 따라, 열 방출 효율이 향상되어 LED 칩에서 발생되는 열을 감소시킬 수 있게 되어 LED 칩의 발광 효율을 향상시킬 수 있게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 LED 패키지를 나타낸 도면이다. 도 1을 참조하면, 본 LED 패키지(100)는 패키지 본체(110), LED 칩(120), 제1 리드 프레임(131), 제2 리드 프레임(132), 제1 와이어(141), 제2 와이어(142), 금속 혼합 수지 접합층(150) 및 포장부(160)를 포함한다.
패키지 본체(110)는 LED 칩(120)을 실장하기 위한 오목부를 포함한다. 이 경우, 오목부는 그 저면으로부터 상부면을 향해 경사진 형태의 내부 측벽을 갖는다. 따라서, LED 칩(120)으로부터 방출된 광이 내부 측벽을 통해 반사되어 외부로 향하도록 한다. 이를 보다 효과적으로 구현하기 위해, 오목부의 내부 측벽 상에 고반사율을 갖는 반사막이 형성되어 있을 수 있다.
또한, 패키지 본체(110)에는 제1 및 제2 리드 프레임(131,132)가 장착된다. 제1 및 제2 리드 프레임(131,132)은 패키지 본체(110)의 오목부를 통해 일부가 노출된다. 그리고, 오목부를 통해 노출된 제1 리드 프레임(131)의 일 부분에 LED 칩(120)이 장착된다.
도 1에 도시된 LED 칩(120)은 제1 전극 및 제2 전극을 포함하며, 두 개의 전극이 수평하게 위치된다. 그리고, 제1 전극 및 제2 전극은 제1 및 제2 와이어(141,142)를 통해 제1 리드 프레임(131) 및 제2 리드 프레임(132)에 전기적으로 연결되어 LED 칩(120)에 전류를 인가한다.
또한, 패키지 본체(110)의 오목부 내에는 LED 칩(120)을 외부로부터 밀봉하기 위한 포장부(160)가 형성된다. 이 포장부(160)는 투명 수지와 LED 칩(120)에서 발생하는 청색광 또는 자외광 등을 백색광으로 변환시킬 수 있는 형광체가 혼합되어 이루어진다. 이 경우, 형광체는 LED(120) 칩에서 방출된 광을 흡수하여 백색광을 방출할 수 있도록 서로 다른 파장 광을 방출하는 복수 종의 물질로 이루어질 수 있다.
한편, 금속 혼합 수지 접합층(150)은 LED 칩(120)과 제1 리드 프레임(131) 사이에 위치되어, 제1 리드 프레임(131) 상에 LED 칩(120)을 접합한다. 이 경우, 금속 혼합 수지 접합층(150)은 에폭시 수지와 열 전도성이 우수한 금속 물질을 포함하는 것으로, 접합 기능과 동시에 열 방출 기능을 한다. 구체적으로, LED 칩(120)에서의 광출력에 의해 LED 칩(120)의 온도가 증가하는 경우, 금속 혼합 수지 접합층(150)에 포함된 금속 물질을 통해 외부로 열이 방출될 수 있게 된다.
도 2는 도 1의 일부분을 확대한 도면이다. 구체적으로, 도 2는 LED 칩(120)과 제1 리드 프레임(131)의 접합 형태를 나타내는 도면으로, 도 1의 A 영역을 확대한 것이다. 도 2를 참조하면, LED 칩(120)은 베이스 기판(121), 제1 도전형 반도체층(122), 활성층(123), 제2 도전형 반도체층(124), 제1 및 제2 전극(125,126)을 포함하며, 수평 구조를 갖는다.
베이스 기판(121)은 제1 도전형 반도체층(122), 활성층(123), 제2 도전형 반도체층(124)으로 구성되는 발광소자 적층체를 형성하기 위한 성장 기판으로써, 사파이어 기판, SiC 기판, GaN 기판 등이 이용될 수 있다.
또한, 베이스 기판(121) 상에 형성되는 제1 도전형 반도체층(122)은 n형 질화물 반도체층일 수 있으며, 제2 도전형 반도체층(124)은 p형 질화물 반도체층일 수 있다. 그리고, 제1 도전형 반도체층(122)은 발광소자 적층체가 메사 구조를 갖는 것에 의해 일부 노출될 수 있다. 이 노출된 부분에 제1 전극(125)으로 n형 전극이 형성될 수 있다. 또한, 제2 도전형 반도체층(124) 상에는 제2 전극(126)으로 p 형 전극이 형성된다.
한편, 제1 전극(125) 및 제2 전극(126)에 전류를 인가하면, 활성층(123)에서 전자와 정공이 재결합되어 발광이 일어난다. 이 경우, 제1 전극(125) 및 제2 전극(126)에 인가되는 전류를 증가하는 경우, LED 칩(120)의 광 출력이 증가하며, LED 칩(120)의 온도 또한 증가하게 된다. 이 과정에서, 금속 혼합 수지 접합층(150)의 금속 물질을 통해 열이 방출되어 LED 칩(120)의 온도가 감소될 수 있게 된다.
이하에서는, 금속 혼합 수지 접합층(150)에 대해 보다 구체적으로 설명한다. 도 2를 참조하면, LED 칩(120)과 제1 리드 프레임(131)은 금속 혼합 수지 접합층(150)을 통해 제1 리드 프레임(131) 상에 접합되어 있다. 이 경우, 금속 혼합 수지 접합층(150)은 금속 물질(151)과 에폭시 수지(152)를 포함한다.
금속 혼합 수지 접합층(150)에서 금속 물질(151)은 열 전도성이 우수한 물질이 이용될 수 있다. 구체적으로, 알루미늄, 은, 금, 구리, 니켈, 마그네슘, 백금, 아연 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
또한, 금속 물질(151)은 파우더 입자 구조를 갖는다. 이 경우, 파우더 입자는 약 10㎚ 내지 50㎛의 직경을 가질 수 있으며, 에폭시 수지(152) 내에서 보다 균일한 분포를 구현하기 위해서는 서브마이크론(1㎛) 이하의 직경을 갖는 것이 보다 바람직하다.
또한, 금속 물질(151)은 금속 혼합 수지 접합층(150) 전체 부피의 5~50%를 차지하는 것이 바람직하다. 구체적으로, 금속 혼합 수지 접합층(150) 내에서 금속 물질(151)이 너무 적을 경우에는 LED 칩(120)으로부터 발생되는 열을 효과적으로 방출할 수 없으며, 금속 물질(151)이 너무 많을 경우에는 상대적으로 에폭시 수지(152)의 양이 너무 적어 LED 칩(120)의 접합성이 저하될 수 있다. 따라서, LED 칩(120)의 접합성과 동시에 열 방출 효율을 구현하기 위해, 금속 혼합 수지 접합층(150) 내에서의 금속 물질(151)의 비중을 조절하는 것이 바람직하다.
이와 같이, 금속 물질을 포함하는 금속 혼합 수지 접합층(150)을 이용하여 LED 칩(120)을 패키지 본체(110) 상에 실장함으로써, LED 칩(120)을 통해 방출되는 열을 방출할 수 있게 된다. 이에 따라, LED 칩(120)의 온도를 감소시켜 온도 상승에 의해 LED 칩(120)의 발광효율이 저하되는 것을 방지할 수 있게 된다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
도 1은 본 발명의 일 실시예에 따른 LED 패키지를 나타낸 도면, 그리고,
도 2는 도 1의 일부분을 확대한 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : LED 패키지 110 : 패키지 본체
120 : LED 칩 131, 132 : 리드 프레임
141, 142 : 와이어 150 : 금속 혼합 수지 접합층

Claims (9)

  1. 실장 영역으로 제공되는 홈부를 포함하는 패키지 본체;
    상기 패키지 본체의 홈부의 저면에 일부가 노출되도록 배치되는 제1 및 제2 리드 프레임;
    상기 제1 및 제2 리드 프레임과 전기적으로 연결되는 LED 칩; 및,
    열 전도성을 갖는 금속 물질과 수지를 포함하며, 상기 LED 칩과 상기 LED가 실장된 리드 프레임 사이에 위치하는 금속 혼합 수지 접합부;를 포함하는 LED 패키지.
  2. 제1항에 있어서,
    상기 수지는 에폭시 수지인 것을 특징으로 하는 LED 패키지.
  3. 제2항에 있어서,
    상기 금속 물질은, 상기 금속 혼합 수지 접합부의 전체 부피의 5~50%를 차지하는 것을 특징으로 하는 LED 패키지.
  4. 제1항에 있어서,
    상기 금속 물질은 파우더 입자 구조를 갖는 것을 특징으로 하는 LED 패키지.
  5. 제4항에 있어서,
    상기 파우더 입자는 10㎚ 내지 50㎛의 직경을 갖는 것을 특징으로 하는 LED 패키지.
  6. 제1항에 있어서,
    상기 금속 물질은, 알루미늄, 은, 금, 구리, 니켈, 마그네슘, 백금, 아연 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나 이상의 물질을 포함하는 것을 특징으로 하는 LED 패키지.
  7. 제1항에 있어서,
    상기 LED 칩과 상기 제1 및 제2 리드 프레임을 전기적으로 연결하기 위한 제1 및 제2 와이어;를 더 포함하는 것을 특징으로 하는 LED 패키지.
  8. 제1항에 있어서,
    상기 패키지 본체의 홈부에 형성되어 상기 LED 칩을 포장하는 포장부;를 더 포함하는 것을 특징으로 하는 LED 패키지.
  9. 제1항에 있어서,
    상기 LED 칩은,
    베이스 기판;
    상기 베이스 기판 상에 순차적으로 형성되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 도전형 제1 반도체층의 일부가 노출되는 메사 구조를 갖는 발광소자 적층체;
    상기 노출된 제1 도전형 반도체층에 형성된 제1 전극; 및,
    상기 제2 도전형 반도체층 상에 형성된 제2 전극;을 포함하는 것을 특징으로 하는 LED 패키지.
KR1020080087828A 2008-09-05 2008-09-05 Ｌｅｄ 패키지 KR20100028884A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080087828A KR20100028884A (ko) 2008-09-05 2008-09-05 Ｌｅｄ 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087828A KR20100028884A (ko) 2008-09-05 2008-09-05 Ｌｅｄ 패키지

Publications (1)

Publication Number Publication Date
KR20100028884A true KR20100028884A (ko) 2010-03-15

Family

ID=42179363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087828A KR20100028884A (ko) 2008-09-05 2008-09-05 Ｌｅｄ 패키지

Country Status (1)

Country Link
KR (1) KR20100028884A (ko)

Similar Documents

Publication Publication Date Title
US10340429B2 (en) Light emitting device
TWI677112B (zh) 發光二極體裝置的製作方法
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
TW200807740A (en) A light emitting device
KR20070033801A (ko) 발광 다이오드 패키지 및 그 제조 방법
US9035334B2 (en) Method and apparatus for fabricating phosphor-coated LED dies
US8193551B2 (en) LED packaging structure and fabricating method thereof
TWI580079B (zh) 發光二極體封裝結構及發光二極體模組
JP5662064B2 (ja) 発光装置
US7858991B2 (en) Light emitting device with magnetic field
TWI458140B (zh) 發光裝置封裝元件
TW201145609A (en) Light-emitting diode package
KR100849828B1 (ko) 발광 다이오드 패키지
KR20130057676A (ko) 발광장치
JP6210720B2 (ja) Ｌｅｄパッケージ
KR20120001189A (ko) 발광 다이오드 패키지
KR20100028884A (ko) Ｌｅｄ 패키지
GB2551154B (en) Light-emitting diode package and method of manufacture
US10825974B2 (en) Light-emitting diode package and method of manufacture
TWI398965B (zh) 發光二極體晶片及其封裝結構
JP2018110253A (ja) 発光ユニット及び半導体発光装置
TW201210096A (en) Package structure of LED
KR20110119916A (ko) 엘이디 베어칩
TW201230291A (en) Light emitting module

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination