JP2015529402A - 回路基板素子の製造方法及び回路基板素子 - Google Patents

Abstract

【解決手段】本発明により、回路基板素子の製造方法及び対応する回路基板素子が提供される。これによれば、回路基板素子に埋め込まれた構成要素（例えば配線又は板状の成形品）の領域における層間剥離の危険を防止することができる。このために本発明は、周囲の被覆層（例えば絶縁材料化合物からなるプリプレグ）とのより良好な接着接合を確保するべく、構成要素の表面を少なくとも部分的に粗化することを提案する。構成要素表面の粗化は、例えばエッチングのような化学的な方法によって、あるいは例えばサンドブラストのような純粋に機械的な方法によって行われ得る。【選択図】図１ａ

Description

本発明は回路基板素子の製造方法に関する。この方法では、まず導電材料からなる構成要素が準備され、この構成要素が、最終的に被覆層が箔の該構成要素と接触する面に付けられる前に、少なくとも１つの接点で導電箔と接触する。

また、本発明は、少なくとも１つの導電箔と、箔の少なくとも一面を覆う１つの被覆層と、導電材料からなる少なくとも１つの構成要素とを備えた回路基板素子に係る。ここで、構成要素は少なくとも１つの接点で箔と接触しており、少なくとも部分的に、好ましくは完全に被覆層に埋め込まれている。

例えばスマートフォン又はタブレットにおけるように、ますます小型で同時にますます能率的な電子機器が好まれる傾向は、既に数年来、回路基板上の集積密度の増大を招いている。

この点において、導線が銅箔の上面及び／又は下面に付けられている、配線を描画した回路基板は、明らかな利点を示す。箔の、電気的に絶縁性の被覆層、一般的にはエポキシ樹脂・ガラス不織布からなるプリプレグとの圧着後には、配線は積層板の内部に位置し、プリプレグに埋め込まれている。

この、例えば特許文献１に記載の配線描画技術によって、回路基板における超高充填密度用の三次元の回路配列が実現可能である。これにより、従来の回路基板技術の多くの技術的な制限が克服されるものの、配線を描画した回路基板には、その層間剥離耐性の点で、依然として改良の余地がある。

特に多層回路基板（マルチレイヤ）は増大し続ける熱的及び／又は機械的負荷にさらされることから、回路基板素子の層間剥離は重大な課題である。

これに関して、マルチレイヤの各層間、つまり各銅箔と介在する各プリプレグ層（エポキシ樹脂・ガラス不織布層）との間の粘着係数は、ここ数年、銅箔の表面を化学的手段で予め加工すること（「ブラウンオキサイド」又は「ブラックオキサイド」処理）、ならびにプリプレグに改良されたエポキシ樹脂混合物を使用することにより、著しく高めることができた。

国際公開第２００８／０５５６７２号 国際公開第２００６／０７７１６７号

しかしながら、回路基板のプリプレグ層への追加的な構成要素の埋め込みは、層間剥離のおそれを高めることになる。これは、層間剥離が、加工された銅箔表面とプリプレグとの間の明らかにしっかりとした接着箇所でではなく、まず埋め込まれた構成要素の表面と周囲のプリプレグとの間の「弱い箇所」で顕著になるためである。

特に、配線を描画した回路基板においては、プリプレグに埋め込まれた導線によって、接着接合の脆弱化が起こる。

この問題は、回路基板の内部に追加的に導入される配線が銀めっきされた銅線として実装され得ることにより、さらに増大する。確かに、銅芯上に電気めっきにより付けられた銀層は、非常に良好な導電性を備えるだけでなく、特に非常に良好に溶接可能である。しかしながら銀層は、経済的不都合（銀めっきされた銅線は純粋な銅線よりも何倍も高価である）に加え、その比較的滑らかな表面のために、プリプレグからなる周囲の層に対して非常に貧弱な粘着作用しか有さない。

したがって、本発明の目的は、被覆層に埋め込まれた構成要素の領域では回路基板素子の層間剥離が発生しないよう、回路基板素子内に追加的に統合された構成要素とそれを包囲する各被覆層との間での卓越した粘着作用を可能にする、回路基板素子の製造方法もしくは回路基板素子を提供することである。

この目的は、請求項１に記載の回路基板素子の製造方法により解決される。該方法によれば、構成要素の表面に被覆層を付ける前に少なくとも部分的に粗化されるので、箔へ被覆層を付ける際には、被覆層が構成要素の粗化された表面と接触する。

回路基板素子に埋め込まれた構成要素が、比較的滑らかな表面の代わり、例えば滑らかな銀メタリック表面の代わりに、少なくとも部分的に粗化された表面を備えることによって、構成要素と該構成要素を包囲する被覆層との間に、明らかにより良好な粘着作用が確保される。その結果、隣接する被覆層からの構成要素の分離を発端として回路基板の層間剥離が発生することなしに、構成要素を問題なくマルチレイヤに統合することができる。したがって、（とりわけ配線を描画した回路基板の形をとる）埋め込まれた構成要素を有する回路基板には、極端な環境条件のためにこれまでほとんど実現不可能と考えられていた、例えば自動車エレクトロニクス等の高温用途における使用といった、新たな適用分野が開かれる。

好ましくは、本発明による方法では、構成要素の表面の粗化は該構成要素が箔と接触する前に行われる。粗化された構成要素表面は、（例えば抵抗溶接により）構成要素と箔との間に作り出される接触の品質に何ら悪影響を持たないので、少ない費用で、且つ高く継続的なスループットにより、構成要素の全表面が予め粗化加工にさらされ得る。

構成要素の表面の粗化は、特に化学エッチングにより実現される。ここで、化学エッチングは、好ましくは構成要素の材料を腐食する流体への構成要素の浸漬、又はそのような流体の構成要素への散布によって行われる。加工対象の構成要素は、実際のマイクロエッチング処理に先立って洗浄され、その際にその金属表面は酸性又はアルカリ性の溶液によって脱脂される（クリーナ）。マイクロエッチング処理は、例えば噴出ノズルを備えた注水モジュール（Flutmodul）において行われてもよく（ボンド）、その後で、腐食性流体の残留物がカスケード状の濯ぎモジュールにおいて除去され、それから最後に構成要素が汚れなく乾燥される。

代替的には、構成要素の表面は、例えばサンドブラスト又は高圧下での軽石粉末又は石英粉末の吹き付けといった機械的加工によって粗化され、それによってより粘着性にされてもよい。機械的粗化方法には、表面粗さが機械的浸食のみによって作り出されるので、入手及び廃棄処理に費用のかかる攻撃性のエッチング溶液の使用を中止できるという利点がある。

さらに好ましくは、箔の、構成要素に接触している面へ被覆層を付けるのは、箔の、絶縁材料化合物からなるプリプレグを有する面の圧着によって行われる。この圧着は、構成要素を備えた銅箔とプリプレグ（エポキシ樹脂・ガラス不織布の裁断片）とを積層プレス機に導入し、圧作用及び熱作用の後、プレスされた最終製品として回路基板素子が産出されるという手法で行われる。この回路基板素子は既成の処理（外部からのエッチング処理及びＳＭＤ部品の装備）により完成させることができる。

好ましくは、少なくとも１枚が導電材料からなる少なくとも１つの構成要素と接触する複数の導電箔と、該箔の間にそれぞれ介在された絶縁材料化合物からなる複数のプリプレグとが、一体に圧着されて多層回路基板素子となる。このようなマルチレイヤにする圧着においては特に、各層の間に十分な層間粘着が確保されなければならない。なぜなら、プリプレグに埋め込まれた構成要素によって引き起こされ得るような個々の局部的な浮き上がりが既に、層間剥離と、ひいては多層回路基板素子の完全破壊とをもたらし得るためである。

本発明の根底にある目的はさらに、請求項８に記載の、冒頭に述べたような回路基板素子によって解決される。この回路基板素子においては、構成要素の、被覆層と接触している表面の少なくとも一部分が粗化されている。構成要素表面の超微細粗化により、構成要素と周囲の被覆層との最適な粘着作用にとって理想的な表面地形が生じるため、埋め込まれた構成要素が発端となる回路基板素子の層間剥離の危険の可能性はほとんどなくなり得る。

圧着される箔、特に銅箔に付ける構成要素は、特に導線、とりわけ銅線であってもよく、これは圧着後には回路基板素子の内部に配置され、エッチングされたパッドを介して外部から接触される（いわゆる配線を描画した回路基板）。

もっとも、構成要素は回路基板素子の内部で延びる板状の成形品、特に銅成形品として形成されてもよく、そのような成形品を用いて、例えばパワーエレクトロニクスの分野で生じる電流及び熱量の制御に必要な導体断面積をほとんど費用をかけずに用意することができる。

以下、２つの図面を参照して本発明をさらに説明する。各図は以下のものを示す。

本発明による多層回路基板素子の層が非圧着状態でどのように積み重なっているかを示す概略断面図。 本発明による多層回路基板素子の圧着状態の概略断面図。

図１ａ及び１ｂには、それぞれ断面図で、本発明による回路基板素子１の各材料層が、より良く判別するために異なる領域の塗りつぶしによって表されている。斜めのハッチングはそれぞれ回路基板素子１に埋め込まれる構成要素２，３を表す。暗いフルトーンは銅箔４の、その一方で明るいフルトーンはエポキシ樹脂・ガラス不織布層５の断面を示しており、これらは以下、プリプレグと総称される。

構成要素は、一方では３つの円筒銅線２、他方では例えば平角銅線の形をした１つの板状の銅成形品３であり、予め行われた方法ステップにおいて、それぞれ銅箔４の面４ａ，４ｂに固定された。この構成要素２，３を銅箔４に固定する図示しない方法ステップは、既に特許文献２において説明されている、材料結合のための数値制御装置を用いて実施され、結合は好ましくは抵抗スポット溶接により所定の接点で行われる。その際配線２は、積極的に敷設され、所定の所望の位置に押さえられ、切断されるとともに、同様に制御可能な方法で移動可能な溶接電極を用いて溶接される。

本発明の意味における成形品３としては、好ましくは分離法で製作される構成要素が図示されている。この分離法において加工対象物の形が変形されるが、ここで成形品３はこの加工対象物から分離されるもので、その最終形状は初期形状に包含されている。図１ａ及び１ｂにおいて、上位の銅箔４はその下面４ａに銅板から切り取られた板状の成形品３を備えており、銅箔４及び成形品３もまた、正確に定められた接続点で、例えば抵抗スポット溶接のような材料結合によって、互いに接触している。

図１ａに見られるのは、本発明による多層回路基板素子１の製造方法における中間製品の断面図である。この中間製品は、互いに重なり合って配置されたプリプレグ５からなる複数の電気的に絶縁性の層と、銅箔４からなる複数の導電層とからなる積層体６の構造を示し、これらの層は、単により良く視覚化するために、垂直方向に互いに距離を置いて図示されている。銅箔４のうち２枚には、前述の方法ステップによって、片面４ａ，４ｂに追加的な構成要素（配線２もしくは成形品３）が装備されており、積層体６中のこの両銅箔４は、構成要素２，３と接触している箔面４ａ，４ｂが積層体６の内側に向き、したがって構成要素２，３が圧着後には常に回路基板素子１の内部にあることになるよう配向されている。

先に説明した積層体６は、図１ａによれば、積層プレス機のプレスプレート７ａ，７ｂの間に導入される。その後、図１ｂに示すように圧力（図１ａ及び１ｂの互いに対向する向きの矢印を参照）がプレスプレート７ａ，７ｂを介して回路基板素子１の互いに積層される層に印加され、その際同時に、積層される層の温度が、室温を上回る所望の温度に高められる。

図１ａから図１ｂへの移行によって図示されているプレス工程は大幅に簡略化して再現されていることに注意されたい。すなわち、多層回路基板素子１の製造は、実際のところは複数ステップの工程により行われる。したがって、まず、積層体６の中間層が上位及び上位の銅箔４の間に設置されたプリプレグ５からなる層とともに圧着されて中間製品となる。その後、この中間製品の外側の銅箔４が、周知の手法で、まず外部からエッチングされる。エッチングされた銅箔４には、プリプレグ５からなるさらなる層と、最終的な銅箔４とが付けられる。この、既に圧着された中間製品と追加的な外側の層とからなる図示しない積層体が、最終的にプレスされて完成した多層回路基板素子１となる。

各銅箔４の間に介在するプリプレグ５は、エポキシ樹脂を含浸させたガラス不織布、すなわち先に説明した圧作用及び熱作用の下で可塑化されその後の硬化の際に隣接する銅箔４との接着をもたらす絶縁材料化合物からなる。上位の銅箔４の下面４ａに付けられた板状の成形品３は、圧着の際、成形品３のすべての面が完全にプリプレグ５の絶縁材料化合物によって被覆されるように、プリプレグ５の絶縁材料化合物の中に埋め込まれる。成形品３と銅箔４との間に設けられた少なくとも１つの接点だけはプリプレグ５に封入されない。円筒導線２も同様に、圧着の際、ほとんど完全にプリプレグ５の絶縁材料化合物の中に埋め込まれる。ここでも、各配線２と銅箔４との間の少なくとも１つの接点だけはプリプレグ５に被覆されない。

プリプレグ５と銅箔４とのより良好な粘着作用のために、銅箔４の表面を酸化処理（「ブラウンオキサイド」もしくは「ブラックオキサイド」）により前処理し、それによって、その後図１ｂに示すように圧着によって多層回路基板素子１とする際に、銅箔４と絶縁被覆層５（プリプレグ）との間のより良好な接着接合を確保できるようにすることは、公知である。しかしながら、本発明に従って構成された回路基板素子１は、追加的にプリプレグ５の絶縁材料化合物に埋め込まれた構成要素２，３により回路基板素子１の接着接合の脆弱化が生じるため、層間剥離耐性の点で特別な要求を満たさなければならない。すなわち、銅箔表面とは対照的に、構成要素表面２ｏ，３ｏは、隣接する各プリプレグ５に対して非常に弱い粘着作用しか有していない。

その理由はとりわけ、配線を描画した回路基板（すなわち銅箔４が配線２と溶接されている回路基板）においては、大抵の場合、電気めっきにより銀めっきされた銅線が埋め込まれた構成要素として用いられるという点にある。この配線の外側の銀層は、銅箔４との確実な結合を得るのに非常に良好な溶接特性を備えてはいるものの、周囲のプリプレグ５に対する銀層の粘着作用は、銀層の表面がどちらかと言えば滑らかなであるために、不十分である。その結果、構成要素の銀層の、周囲のプリプレグ５からの局部的な浮き上がりが生じ得る。これは、極端な場合には、完全な層間剥離と、ひいては回路基板素子１の完全破壊との発端になり得る。

本発明はこれに対処するものであり、埋め込まれた構成要素２，３と周囲のプリプレグ５からなる層との貧弱な粘着作用の問題を、プリプレグ５と接触している構成要素２，３の表面２ｏ，３ｏが少なくとも部分的に粗化されることによって排除する。ここで「粗化される」とは、構成要素２，３の表面２ｏ，３ｏが、銅箔４へ被覆層５を付けることと、その際に行われるこの被覆層５への構成要素２，３の埋め込みとに先立って、表面２ｏ，３ｏに所定のマイクロラフネスを備えさせるために、意図的な粗化加工を経ることを意味する。このマイクロラフネスは構成要素２，３と銅箔４との間の溶接接合の品質には何ら重大な影響を有さないため、構成要素２，３は、実際の回路基板製造工程に供される前に、その半製品状体において既に、配線製品又は板製品として、高いスループット速度でほとんど費用をかけずに前処理され得る。

粗化加工は化学的な粗化であってもよく、その場合、構成要素表面２ｏ，３ｏは複数ステップからなる浸漬方法及び／又は散布方法において腐食性の溶液と接触し、それによって表面材料が部分的にエッチング除去される。あるいは、粗化加工は機械的な粗化であってもよく、その場合には構成要素表面２ｏ，３ｏは機械力にさらされる。

化学的な粗化は、好ましくは複数の直列に連結されたモジュールを備えた多段階設備において行われる。ここで、連続的にこの設備内を通過させられる構成要素２，３の表面２ｏ，３ｏは、実際のマイクロエッチング処理の前に大抵は洗浄され、濯がれ、予め含浸され、そしてマイクロエッチング処理の後で、腐食性の溶液の残留物の除去のために改めて濯ぎが行われる。機械的な粗化は、例えば例えば鋼、ガラス、軽石粉末、石英粉末又は類似のものからなる微小球の密集した塊を用いることにより、あるいはブラッシングによる粗化技術を介して、創出されてもよい。同様に考えられるのは、粗化を、構成要素表面２ｏ，３ｏへの（例えば溝彫りによる）簡単な溝成形の導入により達成することであろう。

構成要素２，３の粗化された表面２ｏ，３ｏによって、構成要素２，３に接触するプリプレグ５の層は、圧着及び硬化の後、構成要素表面２ｏ，３ｏの粗さと補足的に形成された適切な粗さを得る。構成要素表面２ｏ，３ｏの相互に嵌合した粗さ尖端と隣接するプリプレグ５の層との噛み込みが、構成要素２，３とプリプレグ５との卓越した粘着作用を説明している。

本発明による改善を通じて、回路基板素子１の層間剥離又は亀裂形成及びそれによる機能不全を恐れることを要さずに、構成要素２，３を、問題なく回路基板素子１の中間層に統合することができる。これは、埋め込まれた構成要素２，３の表面２ｏ，３ｏと周囲のプリプレグ５との結合が両材料の異なる熱膨張率に起因して永続的に強い負荷にさらされる、自動車エレクトロニクス又はソーラ技術といった高温用途にも特に当てはまる。

このように、本発明は、一方では回路基板素子１における構成要素２，３の集積密度のさらなる増大に貢献し、他方ではそのような回路基板素子１の適用範囲を高温用途にまで拡大するものである。

Claims (10)

1. ａ）導電材料からなる構成要素（２，３）を準備すること、
   ｂ）前記構成要素（２，３）を、少なくとも１つの接点で導電箔（４）と接触させること、
   ｃ）前記箔（４）の、前記構成要素（２，３）と接触する面（４ａ，４ｂ）に被覆層（５）を付けること、
   を含む回路基板素子（１）の製造方法であって、
   前記構成要素（２，３）の表面（２ｏ，３ｏ）がステップｃ）の前に少なくとも部分的に粗化されるとともに、ステップｃ）の前記被覆層（５）を前記構成要素（２，３）の前記粗化された表面（２ｏ，３ｏ）と接触させる、ことを特徴とする製造方法。
2. 前記構成要素（２，３）の前記表面（２ｏ，３ｏ）の前記粗化が、ステップｂ）による、前記構成要素（２，３）の前記箔（４）との前記接触の前に行われることを特徴とする、請求項１に記載の方法。
3. 前記構成要素（２，３）の前記表面（２ｏ，３ｏ）は化学エッチングにより粗化され、前記化学エッチングは好ましくは前記構成要素（２，３）の材料を腐食する流体への前記構成要素（２，３）の浸漬又はそのような流体の前記構成要素（２，３）への散布によって行われることを特徴とする、請求項１又は２に記載の方法。
4. 前記構成要素（２，３）の前記表面（２ｏ，３ｏ）は、例えばサンドブラスト又は高圧下での軽石粉末又は石英粉末の吹き付けといった機械的加工によって粗化されることを特徴とする、請求項１又は２に記載の方法。
5. ステップｂ）による、前記構成要素（２，３）の前記箔（４）との前記接触は、溶接、好ましくは抵抗溶接により行われることを特徴とする、請求項１乃至４のいずれか１つに記載の方法。
6. ステップｃ）による、前記箔（４）の、前記構成要素（２，３）と接触する前記面（４ａ，４ｂ）へ前記被覆層（５）を付けるのは、前記箔（４）の前記面（４ａ，４ｂ）を、絶縁材料化合物からなるプリプレグ（５）と圧着することによって行われることを特徴とする、請求項１乃至５のいずれか１つに記載の方法。
7. 前記ステップｃ）において、少なくとも１枚が導電材料からなる少なくとも１つの構成要素（２，３）と接触する複数の導電箔（４）と、前記箔の間にそれぞれ介在された絶縁材料化合物からなる複数のプリプレグ（５）とが、一体に圧着されて多層回路基板素子（１）となることを特徴とする、請求項６に記載の方法。
8. 少なくとも１枚の導電箔（４）と、
   前記箔（４）の少なくとも一面（４ａ，４ｂ）を覆う少なくとも１つの被覆層（５）と、
   導電材料からなる少なくとも１つの構成要素（２，３）であって、少なくとも１つの接点で前記箔（４）と接触しており、少なくとも部分的に、好ましくは完全に前記被覆層（５）に埋め込まれている構成要素（２，３）と
   を備えた回路基板素子において、
   前記構成要素（２，３）の、前記被覆層（５）と接触している前記表面（２ｏ，３ｏ）の少なくとも一部が粗化されることを特徴とする、回路基板素子。
9. 前記構成要素は、好ましくは、断面が円形又は矩形の、銅からなる導線（２）として形成されていることを特徴とする、請求項８に記載の回路基板素子。
10. 前記構成要素は、好ましくは銅からなる板状の部分（３）として構成されていることを特徴とする、請求項８に記載の回路基板素子。