JPS6292495A - 電子部品を相互接続するための基板の製造法およびそれによつて製造される物品 - Google Patents
電子部品を相互接続するための基板の製造法およびそれによつて製造される物品Info
- Publication number
- JPS6292495A JPS6292495A JP61187650A JP18765086A JPS6292495A JP S6292495 A JPS6292495 A JP S6292495A JP 61187650 A JP61187650 A JP 61187650A JP 18765086 A JP18765086 A JP 18765086A JP S6292495 A JPS6292495 A JP S6292495A
- Authority
- JP
- Japan
- Prior art keywords
- filament
- substrate
- plating
- insulated
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、フィラメント状の部材を含み、部品を支持及
び相互接続する基板、そのような基板の製造法、その方
法を実施するだめの装置、およびそれによって製造され
る基板に関する。
び相互接続する基板、そのような基板の製造法、その方
法を実施するだめの装置、およびそれによって製造され
る基板に関する。
(従来の技術)
米国特許第3,674,622号および第3,674.
914号ならびに1979年2月2日出願の米国特許出
願第9,082号には、フィラメント状のワイヤの構成
部材を使用した回路板、およびそのような板を製造する
方法および装置が説明開示されている。この記載によれ
ば、ワイヤは、絶縁されたベースまたは板のエネルギー
で活性化できる表面上に敷設される。ワイヤは、ヘッド
をつかって予め定められたパターンで、表面上に敷設さ
れる。ヘッドはエネルギー付与されておシ、ワイヤがそ
れと接触したとき表面を活性化し、ベース表面の板にワ
イヤを結合させる。板、ヘッドおよびワイヤの動きとヘ
ッドのエネルギー付与は、正確なパターンでワイヤが板
に敷設され固定されるように調節される。
914号ならびに1979年2月2日出願の米国特許出
願第9,082号には、フィラメント状のワイヤの構成
部材を使用した回路板、およびそのような板を製造する
方法および装置が説明開示されている。この記載によれ
ば、ワイヤは、絶縁されたベースまたは板のエネルギー
で活性化できる表面上に敷設される。ワイヤは、ヘッド
をつかって予め定められたパターンで、表面上に敷設さ
れる。ヘッドはエネルギー付与されておシ、ワイヤがそ
れと接触したとき表面を活性化し、ベース表面の板にワ
イヤを結合させる。板、ヘッドおよびワイヤの動きとヘ
ッドのエネルギー付与は、正確なパターンでワイヤが板
に敷設され固定されるように調節される。
最近、ワイヤ敷設プリント回路板を使う電子パッケージ
ングの新しい技術が電子装置の寸法と重量を減少させた
。マイクロ電子パッケージに組みこまれた集積回路の開
発と市販によって、さらに縮小化が進んでいる。そのよ
うなパッケージ数、一般にデユアルーイン−ラインパッ
ケージと呼ばれるもので、それによって集積回路と電気
的接触を行ない、かつワイヤ敷設またはプリント回路板
の中の孔にパッケージを付設し接続する働きもするリー
ド線を含んでいる。
ングの新しい技術が電子装置の寸法と重量を減少させた
。マイクロ電子パッケージに組みこまれた集積回路の開
発と市販によって、さらに縮小化が進んでいる。そのよ
うなパッケージ数、一般にデユアルーイン−ラインパッ
ケージと呼ばれるもので、それによって集積回路と電気
的接触を行ない、かつワイヤ敷設またはプリント回路板
の中の孔にパッケージを付設し接続する働きもするリー
ド線を含んでいる。
これらの複雑な集積回路を収容する極めて小型のマイク
ロ電子パッケージが開発された。普通チップキャリヤと
呼ばれるこの種のパッケージの一つは、板を貫くリード
線で接続される代りに表面に付設されてもよい。これら
のパッケージは正方形であり、デユアルーイン−ライン
パッケージのような二方にではなく四辺すべてに端末を
もっている。端末は50ミル、40ミルまたはそれ以下
の中心におかれ、それによって、デユアルーイン−ライ
ンパッケージに比べてパッケージの面積を減少させる。
ロ電子パッケージが開発された。普通チップキャリヤと
呼ばれるこの種のパッケージの一つは、板を貫くリード
線で接続される代りに表面に付設されてもよい。これら
のパッケージは正方形であり、デユアルーイン−ライン
パッケージのような二方にではなく四辺すべてに端末を
もっている。端末は50ミル、40ミルまたはそれ以下
の中心におかれ、それによって、デユアルーイン−ライ
ンパッケージに比べてパッケージの面積を減少させる。
これで、単位面積あたりの端末の数が実質的に増加する
。
。
チップキャリヤによって可能となったパッケージ面積の
減少によって、一定面積の回路板または配線基板によっ
て付設され電気的に接続され得るマイクロ電子パッケー
ジの数が増加する。
減少によって、一定面積の回路板または配線基板によっ
て付設され電気的に接続され得るマイクロ電子パッケー
ジの数が増加する。
しかし、そのようなパッケージ数または部品パッケージ
密度の増加および端末間隔の減少は、板または基板上の
端末密度の要求条件を増加しシステムの熱密度を増加さ
せる。この端末密度の増加は、高い導電体密度を要求す
る。高い導電体密度を与えるには、ヌルホールよシも接
点パッドが基板の表面に使用される。そのような表面パ
ッドと基板導電体との間の電気的接触は、導電体自体の
それに近い寸法で行なわれる。
密度の増加および端末間隔の減少は、板または基板上の
端末密度の要求条件を増加しシステムの熱密度を増加さ
せる。この端末密度の増加は、高い導電体密度を要求す
る。高い導電体密度を与えるには、ヌルホールよシも接
点パッドが基板の表面に使用される。そのような表面パ
ッドと基板導電体との間の電気的接触は、導電体自体の
それに近い寸法で行なわれる。
高密度水平および垂直格子中に予め定められたパターン
でキャリヤ上にフィラメントを敷設する方法は、公知で
あシ、米国特許第4,5(10゜389号に記載されて
いる。フィラメントは、本明細書に参考として引用され
ている前記の米国特許および米国特許出願明細書に示さ
れ記載されているような装置で予め定められたパターン
でキャリヤに配置または敷設される。フィラメントは光
学ファイバーでもよいし、直径約2ないし4ミルの銅ワ
イヤのような予め絶縁されたワイヤでもよい。すなわち
、フィラメントは伝 少くとも一つげ導電性部分すなわち導電体としどを含む
。フィラメントげ1電性部分は誘電コーティングを有し
てもしなくてもよい。フィラメントは高密度水平および
垂直格子の中のキャリヤに結合される。1(10’Cよ
シ低い温度で硬化されうるコーティング材料の層をフィ
ラメントの上に施して、滑らかで平板状の表面をキャリ
ヤとフィラメントの上に形成する。つぎに、コーティン
グ材料を硬化する。キャリヤは、干渉レーザ(例えば(
102または他の適当なレーザ)、調節された深さの機
械的穿孔、研磨材粒子の変調流、ジェット水流、または
薬品または溶剤流などのような高エネルギービームのも
とにキャリヤ上に予めプログラムされた点に位置するよ
うに”X′′およびY II軸に沿った制御されたパタ
ーンで動きうる台の上に設置される。
でキャリヤ上にフィラメントを敷設する方法は、公知で
あシ、米国特許第4,5(10゜389号に記載されて
いる。フィラメントは、本明細書に参考として引用され
ている前記の米国特許および米国特許出願明細書に示さ
れ記載されているような装置で予め定められたパターン
でキャリヤに配置または敷設される。フィラメントは光
学ファイバーでもよいし、直径約2ないし4ミルの銅ワ
イヤのような予め絶縁されたワイヤでもよい。すなわち
、フィラメントは伝 少くとも一つげ導電性部分すなわち導電体としどを含む
。フィラメントげ1電性部分は誘電コーティングを有し
てもしなくてもよい。フィラメントは高密度水平および
垂直格子の中のキャリヤに結合される。1(10’Cよ
シ低い温度で硬化されうるコーティング材料の層をフィ
ラメントの上に施して、滑らかで平板状の表面をキャリ
ヤとフィラメントの上に形成する。つぎに、コーティン
グ材料を硬化する。キャリヤは、干渉レーザ(例えば(
102または他の適当なレーザ)、調節された深さの機
械的穿孔、研磨材粒子の変調流、ジェット水流、または
薬品または溶剤流などのような高エネルギービームのも
とにキャリヤ上に予めプログラムされた点に位置するよ
うに”X′′およびY II軸に沿った制御されたパタ
ーンで動きうる台の上に設置される。
ビームは、台およびその上に付設されたキャリヤに垂直
に向けられる。代わシに、キャリヤを固定してビームを
′X +”および′Y”″軸上に動かしてもよい。硬化
した平板状の材料中のフィラメントの位置は、実質上、
位置誤差を消去するように光学的に目標づけられる。キ
ャリヤは、予め定められた点で所望のフィラメントがビ
ームと一致するように高エネルギービームに対し相対的
に移動する。つぎに、フィラメントをそのような点でビ
ームに露出する。フィラメントが金属の場合は、CO2
レーザのような高エネルギービームを使う。ビームはフ
ィラメント上の所望の予め定められた点と一列に並べら
れ、つぎに、硬化した材料とフィラメントの絶縁を蒸発
させて除去するようにフィラメントにエネルギーを向け
るようにビームをパルスまたは変調させ、実質的に露出
されたフィラメントに正確な形状の空洞を生せしめる。
に向けられる。代わシに、キャリヤを固定してビームを
′X +”および′Y”″軸上に動かしてもよい。硬化
した平板状の材料中のフィラメントの位置は、実質上、
位置誤差を消去するように光学的に目標づけられる。キ
ャリヤは、予め定められた点で所望のフィラメントがビ
ームと一致するように高エネルギービームに対し相対的
に移動する。つぎに、フィラメントをそのような点でビ
ームに露出する。フィラメントが金属の場合は、CO2
レーザのような高エネルギービームを使う。ビームはフ
ィラメント上の所望の予め定められた点と一列に並べら
れ、つぎに、硬化した材料とフィラメントの絶縁を蒸発
させて除去するようにフィラメントにエネルギーを向け
るようにビームをパルスまたは変調させ、実質的に露出
されたフィラメントに正確な形状の空洞を生せしめる。
(発明が解決しようとする問題点)
本明細書に述べる配線基板を製造するための改良法を使
って、より高い密度とよシすぐれた電子的性質を達成で
きる。本発明の改良法は、高ピンカウントで高速の電子
パッケージを収容できる配線基板の製造を可能にする。
って、より高い密度とよシすぐれた電子的性質を達成で
きる。本発明の改良法は、高ピンカウントで高速の電子
パッケージを収容できる配線基板の製造を可能にする。
本発明の改良法は、電子産業に、高密度配線回路を構成
する新しい道を与える。
する新しい道を与える。
本発明の方法によれば、本発明に使用される基板ベース
のコアを形成する材料は、良好な熱発散性をもち、寸法
的に安定であり(すなわち温度変動を経験した後に寸法
変化を来たさない)、チップキャリヤまたは、基板上に
付設すべき集積回路材料の熱膨張係数と一致するX−9
Y一平面での熱膨張係数をもつ材料で製造されるべきで
ある。
のコアを形成する材料は、良好な熱発散性をもち、寸法
的に安定であり(すなわち温度変動を経験した後に寸法
変化を来たさない)、チップキャリヤまたは、基板上に
付設すべき集積回路材料の熱膨張係数と一致するX−9
Y一平面での熱膨張係数をもつ材料で製造されるべきで
ある。
公知方法をこえるもう一つの改良は、一つの配線回路板
上に二つ以上の機能のための回路構成部を与える回路パ
ターンの連続的な成層である。さらにもう一つの公知の
方法をこえる改良は、両側に基板ベースに配線する手段
を与え、サイドツーサイド通信を与える方法である。
上に二つ以上の機能のための回路構成部を与える回路パ
ターンの連続的な成層である。さらにもう一つの公知の
方法をこえる改良は、両側に基板ベースに配線する手段
を与え、サイドツーサイド通信を与える方法である。
(問題点を解決するための手段)
本発明において、高密度配線回路は、物品の主要部分を
形成する基板コアの上に形成され加工されてよい。それ
故、その基板コアは、その高密度配線回路に組みこむの
に適し、かつその製造に使用されるべき方法において寸
法的に安定な材料の群から選ばれねばならない。
形成する基板コアの上に形成され加工されてよい。それ
故、その基板コアは、その高密度配線回路に組みこむの
に適し、かつその製造に使用されるべき方法において寸
法的に安定な材料の群から選ばれねばならない。
好ましくは、基板コアは、ニッケルおよび鉄の合金好ま
しくは鉄55〜65%、ニッケA/35〜45%の合金
からつくられる。さらに好ましくは、鉄約57〜60%
、ニッケ/l/40〜43%の合金を使うべきである。
しくは鉄55〜65%、ニッケA/35〜45%の合金
からつくられる。さらに好ましくは、鉄約57〜60%
、ニッケ/l/40〜43%の合金を使うべきである。
合金シートは、好ましくは、熱および電気伝導度を与え
るために銅のような導電性金属の薄い層を張ったもので
ある。コアは、両側に金属複合材シートを結合した薄い
グラスファイバー強化エポキシ樹脂シートから成る薄い
積層材でもよい。金属複合材シート自体は、極めて薄い
銅シートを張った、約60〜65%の鉄と35〜40%
のニッケルから成る薄い合金コアをもつべきである。コ
ア材料として使用するのが好ましいものには、銅/モリ
ブデン合金、ガラヌ、石英、ケブラー1などで強化され
てもよい、ポリJミドおよびエポキシ樹脂もある。好ま
しくは、熱膨張係数゛は約5ないし20X10 イ
ンチ/インチ/℃の間にあるべきである。可能なコア材
料およびそのX、Y平面における熱膨張係数を第1表に
示す。
るために銅のような導電性金属の薄い層を張ったもので
ある。コアは、両側に金属複合材シートを結合した薄い
グラスファイバー強化エポキシ樹脂シートから成る薄い
積層材でもよい。金属複合材シート自体は、極めて薄い
銅シートを張った、約60〜65%の鉄と35〜40%
のニッケルから成る薄い合金コアをもつべきである。コ
ア材料として使用するのが好ましいものには、銅/モリ
ブデン合金、ガラヌ、石英、ケブラー1などで強化され
てもよい、ポリJミドおよびエポキシ樹脂もある。好ま
しくは、熱膨張係数゛は約5ないし20X10 イ
ンチ/インチ/℃の間にあるべきである。可能なコア材
料およびそのX、Y平面における熱膨張係数を第1表に
示す。
第 ■ 表
一般に用いられる数種の基板コア材料の(X。
Y−軸上の)代表的な熱膨張係数
基板の種類 熱膨張係数(in/i
n/℃アロイ42(鉄58%、ニッケ/L’42%)
5,5X10−’銅張りイ://<−/L/(鉄64
%、ニッケ/L’36%)5−8X10−’Cu 7M
o合金 6,0XIO−’ポ
リイミド/石英 塾凶Xl0−6
ポリイミド/ガラス 12X10−
’ポリイミド/ケブラーR5−7X10”−’エポキシ
/ケプラーR5〜7X10−’エポキシ/ガラス
12〜16X10−’しかし、リード
線つきの部品を使うなら、基板コアと部品の熱膨張係数
は一致する必要はない。
n/℃アロイ42(鉄58%、ニッケ/L’42%)
5,5X10−’銅張りイ://<−/L/(鉄64
%、ニッケ/L’36%)5−8X10−’Cu 7M
o合金 6,0XIO−’ポ
リイミド/石英 塾凶Xl0−6
ポリイミド/ガラス 12X10−
’ポリイミド/ケブラーR5−7X10”−’エポキシ
/ケプラーR5〜7X10−’エポキシ/ガラス
12〜16X10−’しかし、リード
線つきの部品を使うなら、基板コアと部品の熱膨張係数
は一致する必要はない。
本発明は、小型のマイクロ電子パッケージを収容する能
力のある特殊な配線(相互接続)回路板をつくるのに使
用できる。本発明によってつくった配線回路板は、ある
種の好ましい実施態様の形をとシうる。
力のある特殊な配線(相互接続)回路板をつくるのに使
用できる。本発明によってつくった配線回路板は、ある
種の好ましい実施態様の形をとシうる。
本発明によって配線回路板をつくる好ましい方法の一つ
は、適当な誘電性結合材料を使ってハ 基板コアの、画側に薄い銅箔を施こすことである。
は、適当な誘電性結合材料を使ってハ 基板コアの、画側に薄い銅箔を施こすことである。
回路パターンは、当業者に公知の方法によって銅箔表面
の一方または両方に形成されるべきである。基板ベース
は接着を促進するような処理を施こすべきである。基板
ベースの表面は、つぎに、平坦で滑らかで平板状の表面
を得るために樹脂でおおうべきである。コーティングは
接着剤でカバーし、表面にはワイヤ導電体のようなフィ
ラメントを敷設すべきである。形成されたワイヤ敷設回
路パターンは、つぎに、平滑で平坦、平面状の表面を形
成し、フィラメントの位置関係を保持するための方法を
提供するために樹脂でおおわれるべきである。それは、
つぎにさらに接着剤でコートされるべきである。この基
板をX−Y−位置ぎめ台の上に付設して、予め定められ
た位置に空洞をつくるべきである。
の一方または両方に形成されるべきである。基板ベース
は接着を促進するような処理を施こすべきである。基板
ベースの表面は、つぎに、平坦で滑らかで平板状の表面
を得るために樹脂でおおうべきである。コーティングは
接着剤でカバーし、表面にはワイヤ導電体のようなフィ
ラメントを敷設すべきである。形成されたワイヤ敷設回
路パターンは、つぎに、平滑で平坦、平面状の表面を形
成し、フィラメントの位置関係を保持するための方法を
提供するために樹脂でおおわれるべきである。それは、
つぎにさらに接着剤でコートされるべきである。この基
板をX−Y−位置ぎめ台の上に付設して、予め定められ
た位置に空洞をつくるべきである。
空洞は、そのあとの金属メッキを促進するために洗浄お
よび処理をされるべきである。つぎに基板は導電性物質
でメッキし、当業者に公知の方法によって導電性材料中
に回路パターンを形成すべきである。
よび処理をされるべきである。つぎに基板は導電性物質
でメッキし、当業者に公知の方法によって導電性材料中
に回路パターンを形成すべきである。
別の好ましい実施態様においては、一枚の板の上に二つ
以上の所望の機能のための回路構成部を与える一連の層
を製造する。この実施態様では、誘電性結合材料を使っ
てまず導電性材料を基板に積層すべきである。出来た基
板ベース上に回路パターンを形成すべきである。表面は
、接着促進のため処理すべきである。この導電性材料シ
ートは、導電性材料がベースから離れており、かつ外面
上にあるように、ベースに積層されるべきである。つぎ
に、もう一つの回路パターンを導電性材料の上に形成で
きる。つぎに基板ベースは、二つの導電体層の間の予め
定められた区域に、二つの導電性層の間の空洞形成のた
めにX−Y−位置ぎめ台の上に置かれるべきである。つ
ぎに基板ベースは空洞中に導電性金属を付着させるため
にメッキすべきである。
以上の所望の機能のための回路構成部を与える一連の層
を製造する。この実施態様では、誘電性結合材料を使っ
てまず導電性材料を基板に積層すべきである。出来た基
板ベース上に回路パターンを形成すべきである。表面は
、接着促進のため処理すべきである。この導電性材料シ
ートは、導電性材料がベースから離れており、かつ外面
上にあるように、ベースに積層されるべきである。つぎ
に、もう一つの回路パターンを導電性材料の上に形成で
きる。つぎに基板ベースは、二つの導電体層の間の予め
定められた区域に、二つの導電性層の間の空洞形成のた
めにX−Y−位置ぎめ台の上に置かれるべきである。つ
ぎに基板ベースは空洞中に導電性金属を付着させるため
にメッキすべきである。
所望によシ、本発明の方法に従って、これらの層の上に
さらに回路層を形成してもよい。基板ベースの表面は、
滑らかで平坦で平板上の表面を得るために樹脂でおおう
べきである。コーティングは接着剤でカバーし、表面に
ワイヤ導電体のようなフィラメントを敷設すべきである
。
さらに回路層を形成してもよい。基板ベースの表面は、
滑らかで平坦で平板上の表面を得るために樹脂でおおう
べきである。コーティングは接着剤でカバーし、表面に
ワイヤ導電体のようなフィラメントを敷設すべきである
。
つぎにワイヤ敷設した回路パターンは滑らかで平坦、平
板上の表面を形成し、フィラメントの位置関係を保持す
る手段を提供するために樹脂でおおうべきである。それ
はつぎにさらに接着剤でコートすべきである。この基板
をX−Y−位置ぎめ台の上に付設して、予め定められた
位置に空洞をつくる。空洞は、そのあとの金属メッキを
促進するために洗浄し処理すべきである。
板上の表面を形成し、フィラメントの位置関係を保持す
る手段を提供するために樹脂でおおうべきである。それ
はつぎにさらに接着剤でコートすべきである。この基板
をX−Y−位置ぎめ台の上に付設して、予め定められた
位置に空洞をつくる。空洞は、そのあとの金属メッキを
促進するために洗浄し処理すべきである。
つぎに、基板を導電性材料でメッキし、当業者に公知の
方法で導電性材料中に回路パターンを形成すべきである
。この実施態様は、少くとも二つの回路レベルを提供し
、電源およびアース分電、論理機能などに使用できる。
方法で導電性材料中に回路パターンを形成すべきである
。この実施態様は、少くとも二つの回路レベルを提供し
、電源およびアース分電、論理機能などに使用できる。
明らかに、二〜三個以上の回路レベpを基板ベース上に
作シうる。
作シうる。
ワイヤの位置を保持し、それによって導電体を高密度に
敷設できるようにするために本発明のカプセル化法を使
って別の実施態様がつくられうる。基板ベースは両側に
配線でき、回路板の両側の間のサイドツーサイド通信を
与えるためにメッキしたスルホールを与えることができ
る。導電体は、極めて狭い間隙を可能にするように本発
明によるカプセル化層で位置的に安定化されるべきであ
る。この実施態様では、スルホールの他に一つ以上の空
洞をつくってもよい。
敷設できるようにするために本発明のカプセル化法を使
って別の実施態様がつくられうる。基板ベースは両側に
配線でき、回路板の両側の間のサイドツーサイド通信を
与えるためにメッキしたスルホールを与えることができ
る。導電体は、極めて狭い間隙を可能にするように本発
明によるカプセル化層で位置的に安定化されるべきであ
る。この実施態様では、スルホールの他に一つ以上の空
洞をつくってもよい。
本発明の好ましい実施態様において、ワイヤを敷設して
いる間に、誘電性基板ベースを剛性の安定なベースに付
設し固定し、米国特許第3゜607.380号の教示に
従って、液状コーティングを施こし、平坦、平板状にし
て硬化する。
いる間に、誘電性基板ベースを剛性の安定なベースに付
設し固定し、米国特許第3゜607.380号の教示に
従って、液状コーティングを施こし、平坦、平板状にし
て硬化する。
ワイヤまたは導電体を露出するのに使われる回路中の空
洞は、高エネルギービームによって形成され、孔は無電
解メッキまたは電解メッキされる。
洞は、高エネルギービームによって形成され、孔は無電
解メッキまたは電解メッキされる。
本発明の好ましい実施態様において、導電体またはワイ
ヤは、メッキのときに高エネルギーで形成した空洞を通
じて伸びる。これは、0.15〜0,3朋(6〜12ミ
/l/)の直径のドリルを使って0.05〜0.16(
2〜4ミル)直径のワイヤによる穿孔することによるよ
りも、導電体および空洞メッキ金属の間の電気的接触と
機械的強度を向上させる。
ヤは、メッキのときに高エネルギーで形成した空洞を通
じて伸びる。これは、0.15〜0,3朋(6〜12ミ
/l/)の直径のドリルを使って0.05〜0.16(
2〜4ミル)直径のワイヤによる穿孔することによるよ
りも、導電体および空洞メッキ金属の間の電気的接触と
機械的強度を向上させる。
第1図は、本発明の方法によって作られる改良された配
線回路板を示す部分切断面をもつ斜視図である。第1図
は、後述の実施例4にも説明する基板ベース(1(+1
を示している。基板コア(L51はエポキシ樹脂シート
である。エポキシ樹脂シートコア(1ωは、極めて薄い
合金コア(25)およびクラツド材(20jから成る複
合材金属シー) (301によって両側に結合される。
線回路板を示す部分切断面をもつ斜視図である。第1図
は、後述の実施例4にも説明する基板ベース(1(+1
を示している。基板コア(L51はエポキシ樹脂シート
である。エポキシ樹脂シートコア(1ωは、極めて薄い
合金コア(25)およびクラツド材(20jから成る複
合材金属シー) (301によって両側に結合される。
コア(251は鉄64%とニッケ/l/36%の合金で
ある。コア(2■の両側に銅のクラツド材(20)を張
る。
ある。コア(2■の両側に銅のクラツド材(20)を張
る。
平坦で平板状のコーティング(4Qの層をクラツド材(
20)の上に置く。このコーティング層顛の上に、導電
性銅積層シー) (451を構造の両側に施こす。この
銅シー) (451をエツチングし、ベース構造の両側
に予め定められたパターンでワイヤフィラメント6■を
敷設する。滑らかで平坦、平板状のコーティング(60
)をフィラメント時の上に施こす。ベース構造に沿った
予め定められた点を(102レーザに露出させて、その
点で滑らかで平坦、平板状のコーティングを除去するこ
とによって空洞軸をつくる。この操作でフィラメント時
はそのまま残る。他の予め定められた点では孔(財)を
穿孔して、配線回路板の両側間の通信路を与える。
20)の上に置く。このコーティング層顛の上に、導電
性銅積層シー) (451を構造の両側に施こす。この
銅シー) (451をエツチングし、ベース構造の両側
に予め定められたパターンでワイヤフィラメント6■を
敷設する。滑らかで平坦、平板状のコーティング(60
)をフィラメント時の上に施こす。ベース構造に沿った
予め定められた点を(102レーザに露出させて、その
点で滑らかで平坦、平板状のコーティングを除去するこ
とによって空洞軸をつくる。この操作でフィラメント時
はそのまま残る。他の予め定められた点では孔(財)を
穿孔して、配線回路板の両側間の通信路を与える。
第2図は、本発明の方法によってつくられる改良された
配線回路板の断面図である。基板コア(110)は、銅
箔(115)およびエポキシ樹脂シート(120)で積
層される。
配線回路板の断面図である。基板コア(110)は、銅
箔(115)およびエポキシ樹脂シート(120)で積
層される。
回路パターン(125)がエポキシ樹脂シート(12o
)の表面上に形成されて、電源レベルを形成する。露出
された銅金属は、滑らかで平坦、平板状のコーティング
(130)でおおわれたべ一ヌの表面上でエツチングさ
れる。このコーティングを硬化し、コーティング(13
0)の表面上に回路パターンを形成する。銅金属を溶解
し、所望の区域(140)から除去する。基板ベースは
、つぎに、数値制御されたX−、Y−位置ぎめ台上に置
かれ、台は予め定められた位置に動かす。
)の表面上に形成されて、電源レベルを形成する。露出
された銅金属は、滑らかで平坦、平板状のコーティング
(130)でおおわれたべ一ヌの表面上でエツチングさ
れる。このコーティングを硬化し、コーティング(13
0)の表面上に回路パターンを形成する。銅金属を溶解
し、所望の区域(140)から除去する。基板ベースは
、つぎに、数値制御されたX−、Y−位置ぎめ台上に置
かれ、台は予め定められた位置に動かす。
その位置(135)はCO□レーザに露出されて、各々
の位置に空洞を形成する。つぎに基板表面を電解メッキ
して空洞(135)に金属を付着させる。
の位置に空洞を形成する。つぎに基板表面を電解メッキ
して空洞(135)に金属を付着させる。
このレベルはアースレベルである。つぎに基板ベースヲ
樹脂(150)の層でおおって、ワイヤフィラメント(
160)を予め定められたパターンで樹脂層(150)
の表面上に敷設する。フイラメン) (160)は滑ら
かで平坦、平板状の表面(170)でおおう。空洞(1
80)を、CO2レーザを使って予め定められた位置に
形成する。空洞はこの実施態様ではメッキされ、電源空
洞(185)によって、電源レベ/v(125)と板の
外面との間のアクセスを提供する。電源空洞(185)
のメッキは、それ自体、電源レベル(125)と接触す
るメッキされたアース層(138)と接触する。同様に
、ア−ス空洞(188)のメッキはアーヌレベ/l/
(136)と接触する。この構造で板は多数の機能を収
容することが可能である。
樹脂(150)の層でおおって、ワイヤフィラメント(
160)を予め定められたパターンで樹脂層(150)
の表面上に敷設する。フイラメン) (160)は滑ら
かで平坦、平板状の表面(170)でおおう。空洞(1
80)を、CO2レーザを使って予め定められた位置に
形成する。空洞はこの実施態様ではメッキされ、電源空
洞(185)によって、電源レベ/v(125)と板の
外面との間のアクセスを提供する。電源空洞(185)
のメッキは、それ自体、電源レベル(125)と接触す
るメッキされたアース層(138)と接触する。同様に
、ア−ス空洞(188)のメッキはアーヌレベ/l/
(136)と接触する。この構造で板は多数の機能を収
容することが可能である。
本発明の実施において、レーザのような高エネルギービ
ームによる空洞形成が特に有用なことがわかった。しか
し、前述のように、ドvyv穿孔、研磨材、薬品または
高速ジェット流も使用できる。穿孔すべき材料に吸収さ
れるが導電体またはワイヤには吸収されず、導電体また
はワイヤの上の材料や絶縁物を蒸発させる能力のある他
の高エネルギービームを使ってもよい。
ームによる空洞形成が特に有用なことがわかった。しか
し、前述のように、ドvyv穿孔、研磨材、薬品または
高速ジェット流も使用できる。穿孔すべき材料に吸収さ
れるが導電体またはワイヤには吸収されず、導電体また
はワイヤの上の材料や絶縁物を蒸発させる能力のある他
の高エネルギービームを使ってもよい。
下記の実施例は、本発明の若干の好ましい実施態様を説
明する。その目的は本発明の範囲を限定するものではな
い。
明する。その目的は本発明の範囲を限定するものではな
い。
実施例1
鉄64%、ニッケ/L’36%の0.46 M (0,
018インチ)厚の合金シートの両側の平坦面に0.1
58 (0,(106インチ)厚の銅金属シートを張っ
た。銅の表面は接着促進のために鉄黒溶液で処理した。
018インチ)厚の合金シートの両側の平坦面に0.1
58 (0,(106インチ)厚の銅金属シートを張っ
た。銅の表面は接着促進のために鉄黒溶液で処理した。
基板ベースの両側に0.04ifl(0,(1014イ
ンチ)厚の銅箔および半硬化のグラスファイバー強化エ
ポキシ樹脂シートを積層した。この積層は、3’75p
siの圧力で1’7’7°C(35o’F’)で25分
間で行なった。つぎにエポキシ樹脂を完全硬化するため
に基板ベークを177°C(350°F)の温度で1時
間焼付けた。
ンチ)厚の銅箔および半硬化のグラスファイバー強化エ
ポキシ樹脂シートを積層した。この積層は、3’75p
siの圧力で1’7’7°C(35o’F’)で25分
間で行なった。つぎにエポキシ樹脂を完全硬化するため
に基板ベークを177°C(350°F)の温度で1時
間焼付けた。
つぎに表面を洗浄するために基板ベースをブラシかケし
た。乾式フイルムフォトレジヌトを紫外線光源に露出し
、パターンを現像することによって基板ベースの片方に
回路パターンを形成させた。基板ベースのもう一方の側
はフォトレジスト材料でおおった。
た。乾式フイルムフォトレジヌトを紫外線光源に露出し
、パターンを現像することによって基板ベースの片方に
回路パターンを形成させた。基板ベースのもう一方の側
はフォトレジスト材料でおおった。
つぎに基板ベースを塩化第二鉄水溶液にさらして基板ベ
ースの表面から露出した銅金属を除去した。残ったフォ
トレジストを表面から除去し、基板ベースを鉄黒溶液で
処理して接着を促進した。
ースの表面から露出した銅金属を除去した。残ったフォ
トレジストを表面から除去し、基板ベースを鉄黒溶液で
処理して接着を促進した。
つぎにパターンをつけた表面を下記の方法でカプセル化
樹脂でコートした: 互いに平行に装着した剛性ローラーの一対を調節された
カプセル化厚さを与えるように調節した。室温で硬化す
る充填刺入シの熱硬化エポキシ樹脂を、システムの完全
重合を行なうに充分な量の硬化剤と、充分に混合した。
樹脂でコートした: 互いに平行に装着した剛性ローラーの一対を調節された
カプセル化厚さを与えるように調節した。室温で硬化す
る充填刺入シの熱硬化エポキシ樹脂を、システムの完全
重合を行なうに充分な量の硬化剤と、充分に混合した。
この混合物をペルジャーの中に置き、ペルジャーを真空
ポンプで脱気した。混合物を、基板ベースのパターンを
つけた表面に均一に塗布した。つぎに基板ベースを真空
室に置いて、混合物中の空気を除去した。真空室から取
シ出したあと、基板ベースの一つの縁を剛性ローラーの
間のセット済みの間隙の中に置いた。その上に0.07
′1IIjIi(0,(102フインチ)厚の配線接着
剤のシートがコートされているo、x u (o、(1
04インチ)厚の離型剤処理したポリエステルキャリヤ
ーシートの一方の端を、基板ベースの間隙端に接触させ
てそれに平行に置いた。つぎに、接着剤の表面が実質上
平坦であるように樹脂表面に接着剤を結合させるために
、基板ベース、キャリヤシートおよび接着剤を間隙を通
して引っばった。
ポンプで脱気した。混合物を、基板ベースのパターンを
つけた表面に均一に塗布した。つぎに基板ベースを真空
室に置いて、混合物中の空気を除去した。真空室から取
シ出したあと、基板ベースの一つの縁を剛性ローラーの
間のセット済みの間隙の中に置いた。その上に0.07
′1IIjIi(0,(102フインチ)厚の配線接着
剤のシートがコートされているo、x u (o、(1
04インチ)厚の離型剤処理したポリエステルキャリヤ
ーシートの一方の端を、基板ベースの間隙端に接触させ
てそれに平行に置いた。つぎに、接着剤の表面が実質上
平坦であるように樹脂表面に接着剤を結合させるために
、基板ベース、キャリヤシートおよび接着剤を間隙を通
して引っばった。
カプセル化樹脂は8時間室温で硬化させた。
つぎに基板ベースは66°C(150’F)の温度で3
0分間焼きつけた。焼きっけのあと、基板ベークは、接
着剤をコートした表面を露出させて、コンピュータ制御
のX−、Y−位置ぎめ台の上に置かれた。エネルギー付
与された配線ヘッドアセンブリーを接着剤表面の極めて
近くに持って来、0.0611!711 (0,(10
25インチ)径の絶縁銅ワイヤをヘッドアセンブリーと
接着剤表面の間に置いた。台を予め定められた位置に動
かし、ヘッドアセンブリーを、絶縁ワイヤを施こしそれ
を接着剤表面に結合させるように方向づけで、それによ
って正確なワイヤ敷設回路パターンを形成させた。つぎ
に基板ベースを93°C(2(10’F)の温度で90
分間焼付けた。
0分間焼きつけた。焼きっけのあと、基板ベークは、接
着剤をコートした表面を露出させて、コンピュータ制御
のX−、Y−位置ぎめ台の上に置かれた。エネルギー付
与された配線ヘッドアセンブリーを接着剤表面の極めて
近くに持って来、0.0611!711 (0,(10
25インチ)径の絶縁銅ワイヤをヘッドアセンブリーと
接着剤表面の間に置いた。台を予め定められた位置に動
かし、ヘッドアセンブリーを、絶縁ワイヤを施こしそれ
を接着剤表面に結合させるように方向づけで、それによ
って正確なワイヤ敷設回路パターンを形成させた。つぎ
に基板ベースを93°C(2(10’F)の温度で90
分間焼付けた。
つぎに、ワイヤ敷設回路パターンを、カプセル化樹脂コ
ーティングおよび接着性シートでコートシて、敷設ワイ
ヤの位置を安定化し、上述の方法に従って平坦で平板状
の表面を形成させた。この方法の接着性シートは半添加
メッキ法を使う加工に特に適用された。この接着性シー
トは0.(1012インチ厚であった。ローラを通して
引き出されたあと、基板ベースは室温で8時間硬化し、
つぎに66°C(150’F’)で90分間焼きつけた
。
ーティングおよび接着性シートでコートシて、敷設ワイ
ヤの位置を安定化し、上述の方法に従って平坦で平板状
の表面を形成させた。この方法の接着性シートは半添加
メッキ法を使う加工に特に適用された。この接着性シー
トは0.(1012インチ厚であった。ローラを通して
引き出されたあと、基板ベースは室温で8時間硬化し、
つぎに66°C(150’F’)で90分間焼きつけた
。
つぎに基板ベースを、接着剤表面を露出させてX−、Y
−位置ぎめ台の上に置き、(102レーザのビームを予
め定められた位置で接着剤表面に向けた。レーザビーム
は銅ワイヤのまわりの材料を蒸発、除去し、直径0.2
5〜0,3 rIIJR(0゜010〜0.012イン
チ)の空洞を形成した。
−位置ぎめ台の上に置き、(102レーザのビームを予
め定められた位置で接着剤表面に向けた。レーザビーム
は銅ワイヤのまわりの材料を蒸発、除去し、直径0.2
5〜0,3 rIIJR(0゜010〜0.012イン
チ)の空洞を形成した。
つぎに基板ベースをオープンに入れ、121°C(25
0°F)の温度で30分間焼きつけた。
0°F)の温度で30分間焼きつけた。
つぎにオープンの温度を177℃(350°F)に上げ
、基板ベースをさらに90分間焼きつけた。基板ベース
を、超音波攪拌の洗浄液で洗浄し、レーザのつくった空
洞から汚れまたは屑を除くために水洗いした。基板ベー
スおよび空洞をさらに、約13.5のp I−Iに保っ
た過マンガン酸カリウム水溶液中に40分浸漬して洗浄
した。
、基板ベースをさらに90分間焼きつけた。基板ベース
を、超音波攪拌の洗浄液で洗浄し、レーザのつくった空
洞から汚れまたは屑を除くために水洗いした。基板ベー
スおよび空洞をさらに、約13.5のp I−Iに保っ
た過マンガン酸カリウム水溶液中に40分浸漬して洗浄
した。
この浸漬のあと、基板ベースは、塩化第一錫および塩酸
の過マンガン酸塩中和用水溶液に3分間隔した。この溶
液は室温に保った。そのすぐあとに、基板ベースは、塩
化第一錫濃度を減らした第二の中和液に3分間隔した。
の過マンガン酸塩中和用水溶液に3分間隔した。この溶
液は室温に保った。そのすぐあとに、基板ベースは、塩
化第一錫濃度を減らした第二の中和液に3分間隔した。
基板ベースは流水中で6分間水洗いした。
基板ベースを活性化するために、パラジウム/錫触媒を
これに施こした。つぎに、これをプリント回路の製造に
通常使用される種類の無電解銅メッキ溶液中に、表面上
に銅金属の極めて薄い層が付着するまで浸漬した。これ
を無電解銅メッキ溶液から取り出し、流水中で60秒間
水洗いした。つぎに基板ベースを電解メッキしてその表
面錆付着の厚さを増加させた。
これに施こした。つぎに、これをプリント回路の製造に
通常使用される種類の無電解銅メッキ溶液中に、表面上
に銅金属の極めて薄い層が付着するまで浸漬した。これ
を無電解銅メッキ溶液から取り出し、流水中で60秒間
水洗いした。つぎに基板ベースを電解メッキしてその表
面錆付着の厚さを増加させた。
つぎに基板ベースをブラシがけし、前述のように露出し
現像した乾式フイルムフォトレジヌトでコートして基板
ベース上に回路パターンを形成した。つぎに、フォトレ
ジストをパターン化することによって露出されたそれら
の区域中の銅付着の厚さを増すために、それをもう一度
電解メツキした。基板ベースは流水で水洗いし、すべて
の露出した銅表面上に錫/鉛を付着させるために、市販
の錫/鉛電解メッキ液中に浸漬した。
現像した乾式フイルムフォトレジヌトでコートして基板
ベース上に回路パターンを形成した。つぎに、フォトレ
ジストをパターン化することによって露出されたそれら
の区域中の銅付着の厚さを増すために、それをもう一度
電解メツキした。基板ベースは流水で水洗いし、すべて
の露出した銅表面上に錫/鉛を付着させるために、市販
の錫/鉛電解メッキ液中に浸漬した。
フォトレジストを基板ベースの表面から除去し、つぎに
、錫/鉛メッキを溶解または除去しない銅エツチング液
に露出させて、所望の回路パターンを保持しながら不要
の銅金属をすべて溶解除去した。
、錫/鉛メッキを溶解または除去しない銅エツチング液
に露出させて、所望の回路パターンを保持しながら不要
の銅金属をすべて溶解除去した。
基板ベースを流水で水洗いし、つぎに66℃(150°
F)で30分間焼きつけた。温度を177℃(350°
F)に上げて、さらに120分間基板ベースを焼きつけ
た。つぎに基板ベースを、寸法面りに切断したシ、付設
孔を穿孔するような従来の加工作業にかけて最終のワイ
ヤ敷設回路板を製造した。
F)で30分間焼きつけた。温度を177℃(350°
F)に上げて、さらに120分間基板ベースを焼きつけ
た。つぎに基板ベースを、寸法面りに切断したシ、付設
孔を穿孔するような従来の加工作業にかけて最終のワイ
ヤ敷設回路板を製造した。
実施例2
鉄64%、ニッケ/L/36%の0.46 M (0,
018インチ)厚の合金シートコアの平板状の表面の両
側に0.158(0,(106インチ)厚の銅金属シー
トを張った。銅の表面を、鉄黒溶液で処理して接着を促
進した。基板ベースの両側に0.04fl (0,(1
014インチ)厚の銅箔と半硬化グラスファイバー強化
エポキシ樹脂シートを積層した。積層は375 T)S
iの圧力、1’7’7°C(350°F)で25分間行
なった。つぎに、エポキシ樹脂を完全硬化するために、
基板ベースを177°C(350°F)の温度で1時間
焼きつけた。
018インチ)厚の合金シートコアの平板状の表面の両
側に0.158(0,(106インチ)厚の銅金属シー
トを張った。銅の表面を、鉄黒溶液で処理して接着を促
進した。基板ベースの両側に0.04fl (0,(1
014インチ)厚の銅箔と半硬化グラスファイバー強化
エポキシ樹脂シートを積層した。積層は375 T)S
iの圧力、1’7’7°C(350°F)で25分間行
なった。つぎに、エポキシ樹脂を完全硬化するために、
基板ベースを177°C(350°F)の温度で1時間
焼きつけた。
つぎに、表面を洗浄するために基板ベースをブラシがけ
しだ。乾式フィルムフォトレジストを紫外線光源に露出
させ、パターンを現像することによって基板ベースの一
方の側に回路パターンを形成させた。基板ベースのもう
一方の側はフォトレジスト材料でおおった。
しだ。乾式フィルムフォトレジストを紫外線光源に露出
させ、パターンを現像することによって基板ベースの一
方の側に回路パターンを形成させた。基板ベースのもう
一方の側はフォトレジスト材料でおおった。
つぎに基板ベースの表面から露出された銅金属を除くた
めに基板ベースを塩化第二鉄水溶液に露出させた。残存
するフォトレジストを表面から除去し、基板ベースを鉄
黒溶液で処理して接着を促進した。
めに基板ベースを塩化第二鉄水溶液に露出させた。残存
するフォトレジストを表面から除去し、基板ベースを鉄
黒溶液で処理して接着を促進した。
パターン化のあと、実施例1のように、半硬化グラスフ
ァイバー強化エポキシシートヲ結合媒体として積層して
、基板ベースの両側に薄い片側を銅張シした積層シート
を施こした。つぎにエポキシ樹脂を完全硬化するために
、基板ベースを焼きつけた。
ァイバー強化エポキシシートヲ結合媒体として積層して
、基板ベースの両側に薄い片側を銅張シした積層シート
を施こした。つぎにエポキシ樹脂を完全硬化するために
、基板ベースを焼きつけた。
直径0.2〜0.25朋(o、o o s〜0.010
インチ)の円形の区域の形である以外は、実施例1に述
べたと同様に基板ベース上に回路パターンを形成した。
インチ)の円形の区域の形である以外は、実施例1に述
べたと同様に基板ベース上に回路パターンを形成した。
実施例1と同様にして、銅金属を溶解し、円形区域から
除去し、フ第1・レジストを除去した。
除去し、フ第1・レジストを除去した。
つぎに基板ベースを、円形区域を露出させて、コンピュ
ータ制御のX−、Y−位置ぎめ台の上に置いた。実施例
1と同様に、CO2レーザを使って円形区域内の二つの
銅の層の間の硬化エポキシ樹脂層を蒸発し除去するため
に、台を予め定められた位置に動かした。
ータ制御のX−、Y−位置ぎめ台の上に置いた。実施例
1と同様に、CO2レーザを使って円形区域内の二つの
銅の層の間の硬化エポキシ樹脂層を蒸発し除去するため
に、台を予め定められた位置に動かした。
つぎに基板ベースを、実施例1に述べたと同様に洗浄し
水洗いした。つぎにパラジウム/錫触媒を使って基板ベ
ースを活性化した。酸性硫酸銅メッキ液に浸漬して、電
解メッキし、空洞内に銅金属を付着させた。このメッキ
作業のあと、基板ベースを溶液から取シ出し、流水で2
分間水洗いして乾燥した。
水洗いした。つぎにパラジウム/錫触媒を使って基板ベ
ースを活性化した。酸性硫酸銅メッキ液に浸漬して、電
解メッキし、空洞内に銅金属を付着させた。このメッキ
作業のあと、基板ベースを溶液から取シ出し、流水で2
分間水洗いして乾燥した。
つぎに基板ベースを実施例1に従って、カプセル化し、
配線し、加工した。
配線し、加工した。
実施例3
コアとして使った合金シートが鉄58%とニッケル42
%から成り、銅金属シート張りで々い以外は実施例1の
方法をくりかえした。接着を促進するために、機械的な
粗面化の方法を使用した。
%から成り、銅金属シート張りで々い以外は実施例1の
方法をくりかえした。接着を促進するために、機械的な
粗面化の方法を使用した。
実施例4
合金コアを、両側に複合体金属シートを結合Lt0.1
3u(0,(105インチ)厚のガラスファイバー強化
エポキシ樹脂シー1−から成る薄い積層体に代えたほか
は、実施例2の方法をくりかえした。これらの複合体金
属シートは、両側に0.(22)mm(○、OOO’i
’ 5インチ)厚の銅金属を張った0、11rILff
(0,(1045インチ)厚の合金コア(鉄64%、
ニッケ/L’36%)と考えられる。
3u(0,(105インチ)厚のガラスファイバー強化
エポキシ樹脂シー1−から成る薄い積層体に代えたほか
は、実施例2の方法をくりかえした。これらの複合体金
属シートは、両側に0.(22)mm(○、OOO’i
’ 5インチ)厚の銅金属を張った0、11rILff
(0,(1045インチ)厚の合金コア(鉄64%、
ニッケ/L’36%)と考えられる。
実施例5
鉄64%、二”/’7)V36%から成J)0.158
(0,(106インチ)厚の合金コアの両面0.05f
l(0,(102インチ)厚の銅金属シートを張った。
(0,(106インチ)厚の合金コアの両面0.05f
l(0,(102インチ)厚の銅金属シートを張った。
この合金シートをX−、Y−位置ぎめ台上に置き、台を
予め定められた位置に動かして、1.1 ff1lff
l (0,042インチ)径の孔をコアを通して機械的
に穿孔した。
予め定められた位置に動かして、1.1 ff1lff
l (0,042インチ)径の孔をコアを通して機械的
に穿孔した。
穿孔した合金シートの銅表面は、市販の鉄黒処理溶液を
使用して接着促進のための処理を行なった。
使用して接着促進のための処理を行なった。
半硬化グラスファイバー強化エポキシ樹脂の数枚のシー
トを、コアの穿孔した孔を埋めるのに使用し、実施例1
に述べたように0.048(0,(10014インチ)
厚の銅箔の一枚のシートを穿孔した合金コアの一方の側
に積層した。
トを、コアの穿孔した孔を埋めるのに使用し、実施例1
に述べたように0.048(0,(10014インチ)
厚の銅箔の一枚のシートを穿孔した合金コアの一方の側
に積層した。
つぎに、0.047a (0,(1014インチ)厚の
銅箔の別の一枚を、穿孔した合金コアのもう一方の側に
同じ方法で積層した。穿孔した合金コアの両側に銅箔を
施こしたあと、出来た基体ベースを17′7°C(35
0’F)の温度で60分間焼きつけてエポキシ樹脂を完
全硬化した。
銅箔の別の一枚を、穿孔した合金コアのもう一方の側に
同じ方法で積層した。穿孔した合金コアの両側に銅箔を
施こしたあと、出来た基体ベースを17′7°C(35
0’F)の温度で60分間焼きつけてエポキシ樹脂を完
全硬化した。
つぎに、銅箔の表面から汚れ、ごみ、酸化物、その他の
異物を除くために基板ベースをブラシかけした。つぎに
、基板ベースの両側に回路パターンを形成するために、
乾式のフィルムフォトレジストを基板ベースの両側に施
こした。
異物を除くために基板ベースをブラシかけした。つぎに
、基板ベースの両側に回路パターンを形成するために、
乾式のフィルムフォトレジストを基板ベースの両側に施
こした。
つぎに実施例1に述べたように、基板ベースを塩化第二
鉄溶液に露出して、露出した銅金属を溶解した。残存し
たフォトレジスト材料を除去し、銅を鉄黒に露出した。
鉄溶液に露出して、露出した銅金属を溶解した。残存し
たフォトレジスト材料を除去し、銅を鉄黒に露出した。
つぎに基板ベースの一方の側を、実施例1の方法に従っ
て、一度に、樹脂および接着剤でおおい、ワイヤを敷設
した。
て、一度に、樹脂および接着剤でおおい、ワイヤを敷設
した。
つぎに基板ベースを121°C(250°F)で30分
間焼きつけた。つぎに焼きつけ温度を177°C(35
0°F)に上げて、さらに基板ベーヌを90分間焼きつ
けた。
間焼きつけた。つぎに焼きつけ温度を177°C(35
0°F)に上げて、さらに基板ベーヌを90分間焼きつ
けた。
つぎに基板ベースを前述のX−、Y−位置ぎめ台の上に
置き、孔を前にあけたと同じ位置に台を動かし、基板ベ
ース上の層を通して0.5 fl(0,(22)0イン
チ)径の孔を機械的に穿孔した。
置き、孔を前にあけたと同じ位置に台を動かし、基板ベ
ース上の層を通して0.5 fl(0,(22)0イン
チ)径の孔を機械的に穿孔した。
つぎに基板ベースを、前記実施例1に述べた方法に従っ
て洗浄/接着促進処理に供し、メッキした。
て洗浄/接着促進処理に供し、メッキした。
使用した用語および表現は、説明のためのもので限定の
ためのものではなく、その用語および表現の使用には、
示され述べられた特長およびその部分のいかなる等個物
をも除外する意図はなく、特許請求の範囲の領域以内に
おける種種の改変が可能であると認められる。
ためのものではなく、その用語および表現の使用には、
示され述べられた特長およびその部分のいかなる等個物
をも除外する意図はなく、特許請求の範囲の領域以内に
おける種種の改変が可能であると認められる。
第1図は、多層基板コアおよび板の両側の間にメッキし
たスルホール通信路をもつ、本発明の方法によシ製造さ
れる配線基板の、部分断面部をもった斜視図、 第2図は、多重レベルの電源およびアース平面をもつ配
線回路板の断面図である。 (10) −−−一基板ベース (151、□□□−−−−コア f201−−−−クラツド材 (至)−一一一複合材金属シート (40)、(601−−−−コーティング(80) −
−−一孔 特許出願人 コルモーゲン テクノロジイズコーボ
レイション 手続補正書 昭和61年10月29日 1、事件の表示 昭和61特許願第187650号3
、補正をする者 事件との関係 特許出願人 6、補正により増加する発明の数 7、補正の対象 図面、全図
たスルホール通信路をもつ、本発明の方法によシ製造さ
れる配線基板の、部分断面部をもった斜視図、 第2図は、多重レベルの電源およびアース平面をもつ配
線回路板の断面図である。 (10) −−−一基板ベース (151、□□□−−−−コア f201−−−−クラツド材 (至)−一一一複合材金属シート (40)、(601−−−−コーティング(80) −
−−一孔 特許出願人 コルモーゲン テクノロジイズコーボ
レイション 手続補正書 昭和61年10月29日 1、事件の表示 昭和61特許願第187650号3
、補正をする者 事件との関係 特許出願人 6、補正により増加する発明の数 7、補正の対象 図面、全図
Claims (36)
- (1)a、電気的に絶縁された基板コアに導電性フィル
ムを結合し、 b、その基板コア上に、第一の電気的に絶縁された回路
パターンを形成し、 c、その第一のパターンの上に第二の回路パターンを形
成し、 d、その第二のパターンを貫き、実質的にその第一のパ
ターンを露出させる所定の位置に、少くとも一つの空洞
を形成し、 e、回路パターンの間のインターフェース手段を提供し
、 f、少くとも一つの導電部分をもつフィラメントを、そ
の回路パターンの上に配置し固定し、g フィラメント
の位置を保持し、表面−付設部品を付設するのに適した
表面を提供するために、そのフィラメントおよびその基
板の上に実質上滑らかで、平坦で、平板状のコーティン
グを施こし、 h、そのコーティングを貫いて、実質的にそのフィラメ
ントの導電性部分を露出させ、一方そのフィラメントの
形状を保持する、少くとも一つの空洞を、その平板状の
表面上の所望の位置に形成し、 i、その露出されたフィラメントと、その平板状のコー
ティングの外面との間にインターフェース手段を提出す
る ことを特徴とする高密度部品を付設し、相互接続するた
めの基板を製造する方法。 - (2)そのフィラメントが絶縁された導電体であること
を特徴とする特許請求の範囲第(1)項の方法。 - (3)そのフィラメントが絶縁された金属ワイヤである
ことを特徴とする特許請求の範囲第(1)項の方法。 - (4)そのフィラメントが絶縁された銅ワイヤであるこ
とを特徴とする特許請求の範囲第(3)項の方法。 - (5)そのインターフェース手段が導電性材料であるこ
とを特徴とする特許請求の範囲第(1)項の方法。 - (6)その導電性材料のインターフエーシングがメッキ
工程によつて提供されるととを特徴とする特許請求の範
囲第(5)項の方法。 - (7)そのメッキ工程が無電解金属メッキから成ること
を特徴とする特許請求の範囲第(6)項の方法。 - (8)そのメッキ工程が無電解金属メッキおよびその後
の金属電解メッキを含むことを特徴とする特許請求の範
囲第(6)項の方法。 - (9)多数の空洞が形成されることを特徴とする特許請
求の範囲第(1)項の方法。 - (10)その基板コアが寸法的に安定であることを特徴
とする特許請求の範囲第(1)項の方法。 - (11)その基板コアの熱膨張係数が、基板の表面上に
付設すべき部品の熱膨張係数と一致することを特徴とす
る特許請求の範囲第(10)項の方法。 - (12)その基板コアの熱膨張係数が約5ないし約20
×10^−ー6インチ/インチ/℃であることを特徴と
する特許請求の範囲第(11)項の方法。 - (13)a、少くとも一つの導電性部分をもつフィラメ
ントを基板ベースに予め定められたパターンで配置し固
定し b、フィラメントの位置を保持し、表面付設部品を付設
するのに適した表面を提供するために、そのフィラメン
トおよびそのベースの上に実質上滑らかで、平坦で平板
状のコーティングを施こし、 c、予め定められた位置に、フィラメントと交差し、端
末点をつくる少くとも一つの、そのベースを貫く孔をつ
くり、 d、その端末点とコーティングの表面の間にインターフ
ェース手段を提供する ことを特徴とする高密度ネットワークを付設し、相互接
続するための基板を製造する方法。 - (14)そのフィラメントが絶縁された導電体であるこ
とを特徴とする特許請求の範囲第(13)項の方法。 - (15)そのフィラメントが絶縁された金属ワイヤであ
ることを特徴とする特許請求の範囲第(13)項の方法
。 - (16)その絶縁された金属ワイヤが、絶縁された銅ワ
イヤであることを特徴とする特許請求の範囲第(15)
項の方法。 - (17)そのインターフェース手段が導電性材料である
ことを特徴とする特許請求の範囲第(13)項の方法。 - (18)その導電性材料がメッキ工程によつて提供され
ることを特徴とする特許請求の範囲第(17)項の方法
。 - (19)そのメッキ工程が無電解金属メッキから成るこ
とを特徴とする特許請求の範囲第(18)項の方法。 - (20)そのメッキ工程が無電解金属メッキおよびその
後の金属電解メッキから成ることを特徴とする特許請求
の範囲第(18)項の方法。 - (21)その基板コアが寸法的に安定であることを特徴
とする特許請求の範囲第(13)項の方法。 - (22)その基板コアの熱膨張係数が、基板の表面上に
付設すべき部品の熱膨張係数と実質的に一致することを
特徴とする特許請求の範囲第(21)項の方法。 - (23)その基板コアの熱膨張係数が約5と約20×1
0インチ/インチ/℃の間にあることを特徴とする特許
請求の範囲第(22)項の方法。 - (24)a、少くとも一つの導電性部分をもつフィラメ
ントを、基板ベースに予め定められた位置に配置し固定
し、 b、フィラメントの位置を保持し、表面付設部品を付設
するのに適した表面を提供するために、そのフィラメン
トおよびその基板の上に実質上滑らかで、平坦で、平板
状のコーティングを施こし、 c、そのコーティングを貫いて実質的にそのフィラメン
トの導電性部分を露出させ、一方そのフィラメントの形
状を保持する少くとも一つの空洞を、その平板状の表面
上の所望の位置に形成し、 d、その露出されたフィラメントとその平板状のコーテ
ィングの外面との間に、インターフェース手段を提出し
、 e、予め定められた位置に、フィラメントと交差し、端
末点をつくる、少くとも一つの、そのベースを貫く孔を
つくり、 f、その端末点とコーティングの表面の間に、インター
フェース手段を提供する ことを一特徴とする高密度ネットワークを提供する方法
。 - (25)そのフイラメントが絶縁された導電体であるこ
とを特徴とする特許請求の範囲第(24)項の方法。 - (26)そのフィラメントが絶縁された金属ワイヤであ
ることを特徴とする特許請求の範囲第(24)項の方法
。 - (27)その絶縁された金属ワイヤが絶縁された銅ワイ
ヤであることを特徴とする特許請求の範囲第(26)項
の方法。 - (28)そのインターフェイス手段が導電性材料である
ことを特徴とする特許請求の範囲第(24)項の方法。 - (29)その導電性材料のインターフエーシングがメッ
キ工程によつて提供されることを特徴とする特許請求の
範囲第(28)項の方法。 - (30)そのメッキ工程が無電解金属メッキから成るこ
とを特徴とする特許請求の範囲第(29)項の方法。 - (31)そのメッキ工程が無電解金属メッキおよびその
つぎの金属電解メッキから成ることを特徴とする特許請
求の範囲第(29)項の方法。 - (32)多数の空洞が形成されることを特徴とする特許
請求の範囲第(24)項の方法。 - (33)その基板コアが寸法的に安定であることを特徴
とする特許請求の範囲第(24)項の方法。 - (34)その基板コアの熱膨張係数が、基板の表面上に
付設すべき部品の熱膨張係数と実質的に一致することを
特徴とする特許請求の範囲第(33)項の方法。 - (35)その基板コアの熱膨張係数が約5ないし約20
×10インチ/インチ/℃の間にあるこ とを特徴とする特許請求の範囲第(34)項の方法。 - (36)その工程が、 a、エポキシ樹脂コアシートの両面に、60ないし65
%の鉄と35ないし40%のニッケルから成り、表面に
銅を張つた合金シートを結合させ、 b、少くとも一つの導電性部分をもつフィラメントをベ
ースに予め定められた位置に配置し固定し、 c、フィラメントの位置を保持し、表面付設部品を付設
するのに適した表面を提供するために、そのフィラメン
トおよびその基板の上に実質上滑らかで、平坦で、平板
状のコーティングを施こし、 d、そのコーティングを貫いて、実質的にそのフィラメ
ントの導電性部分を露出させ、一方そのフィラメントの
形状を保持する、少くとも一つの空洞を、その平板状の
表面上の所望の位置に形成し、 e、その露出されたフィラメントと、その平板状のコー
ティングの外面との間にインターフェース手段を提供す
る ことを特徴とする高密度をもつネットワークをその上に
付設する基板の製造法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US77577085A | 1985-09-13 | 1985-09-13 | |
US775770 | 1985-09-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6292495A true JPS6292495A (ja) | 1987-04-27 |
Family
ID=25105444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61187650A Pending JPS6292495A (ja) | 1985-09-13 | 1986-08-08 | 電子部品を相互接続するための基板の製造法およびそれによつて製造される物品 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0214628B1 (ja) |
JP (1) | JPS6292495A (ja) |
AU (1) | AU596116B2 (ja) |
CA (1) | CA1277429C (ja) |
DE (1) | DE3669638D1 (ja) |
GB (1) | GB2180697B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5165166A (en) * | 1987-09-29 | 1992-11-24 | Microelectronics And Computer Technology Corporation | Method of making a customizable circuitry |
AU610249B2 (en) * | 1987-09-29 | 1991-05-16 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US5081561A (en) * | 1988-02-19 | 1992-01-14 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US4888665A (en) * | 1988-02-19 | 1989-12-19 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US5008619A (en) * | 1988-11-18 | 1991-04-16 | Amp-Akzo Corporation | Multilevel circuit board precision positioning |
US4972050A (en) * | 1989-06-30 | 1990-11-20 | Kollmorgen Corporation | Wire scribed circuit boards and methods of their manufacture |
DE69122570T2 (de) * | 1990-07-25 | 1997-02-13 | Hitachi Chemical Co Ltd | Leiterplatte mit Verbindung von Koaxialleitern untereinander |
GB2260211B (en) * | 1991-07-06 | 1996-03-06 | Elizabeth Marie Mcmillan | Transaction recorder |
DE102012216926A1 (de) * | 2012-09-20 | 2014-03-20 | Jumatech Gmbh | Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement |
US9288917B2 (en) * | 2013-11-07 | 2016-03-15 | Unimicron Technology Corp. | Manufacturing method for multi-layer circuit board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5229451B2 (ja) * | 1972-12-12 | 1977-08-02 | ||
JPS5728399A (en) * | 1980-07-28 | 1982-02-16 | Nippon Electric Co | Multilayer circuit board |
JPS6012795A (ja) * | 1983-07-01 | 1985-01-23 | 日本電気株式会社 | 配線板およびその製造方法 |
JPS6016491A (ja) * | 1983-07-08 | 1985-01-28 | 株式会社日立製作所 | 電子回路用布線基板 |
JPS6037796A (ja) * | 1983-08-10 | 1985-02-27 | 日本電気株式会社 | 配線板 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE394600B (sv) * | 1967-03-17 | 1977-07-04 | Thams J P B | Forfarande for framstellning av en beleggning med onskad ytstruktur pa ett foremal |
US3674602A (en) * | 1969-10-09 | 1972-07-04 | Photocircuits Corp | Apparatus for making wire scribed circuit boards |
JPS5550399B1 (ja) * | 1970-03-05 | 1980-12-17 | ||
AU530841B2 (en) * | 1979-05-24 | 1983-07-28 | Fujitsu Limited | Hollow multilayer printed wiring board, and method of fabricating same |
US4566186A (en) * | 1984-06-29 | 1986-01-28 | Tektronix, Inc. | Multilayer interconnect circuitry using photoimageable dielectric |
DE4311857A1 (de) * | 1993-04-10 | 1994-10-13 | David Fischer | Spannvorrichtung zum Spannen von Werkstücken |
-
1986
- 1986-08-08 JP JP61187650A patent/JPS6292495A/ja active Pending
- 1986-09-01 GB GB8621063A patent/GB2180697B/en not_active Expired - Fee Related
- 1986-09-05 DE DE8686112310T patent/DE3669638D1/de not_active Expired - Lifetime
- 1986-09-05 EP EP19860112310 patent/EP0214628B1/en not_active Expired
- 1986-09-08 CA CA000517685A patent/CA1277429C/en not_active Expired - Lifetime
- 1986-09-10 AU AU62540/86A patent/AU596116B2/en not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5229451B2 (ja) * | 1972-12-12 | 1977-08-02 | ||
JPS5728399A (en) * | 1980-07-28 | 1982-02-16 | Nippon Electric Co | Multilayer circuit board |
JPS6012795A (ja) * | 1983-07-01 | 1985-01-23 | 日本電気株式会社 | 配線板およびその製造方法 |
JPS6016491A (ja) * | 1983-07-08 | 1985-01-28 | 株式会社日立製作所 | 電子回路用布線基板 |
JPS6037796A (ja) * | 1983-08-10 | 1985-02-27 | 日本電気株式会社 | 配線板 |
Also Published As
Publication number | Publication date |
---|---|
EP0214628B1 (en) | 1990-03-14 |
GB2180697B (en) | 1990-04-18 |
AU596116B2 (en) | 1990-04-26 |
EP0214628A2 (en) | 1987-03-18 |
GB8621063D0 (en) | 1986-10-08 |
CA1277429C (en) | 1990-12-04 |
DE3669638D1 (de) | 1990-04-19 |
EP0214628A3 (en) | 1987-05-13 |
AU6254086A (en) | 1987-03-19 |
GB2180697A (en) | 1987-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4602318A (en) | Substrates to interconnect electronic components | |
US4541882A (en) | Process for the manufacture of substrates to interconnect electronic components and articles made by said process | |
US4500389A (en) | Process for the manufacture of substrates to interconnect electronic components | |
JP3229286B2 (ja) | プリント回路基板の製造方法 | |
JPH1075038A (ja) | 配線基板とその製造方法 | |
EP0405482B1 (en) | Improved wire scribed circuit boards and methods of their manufacture | |
US4544442A (en) | Process for the manufacture of substrates to interconnect electronic components | |
JPS6292495A (ja) | 電子部品を相互接続するための基板の製造法およびそれによつて製造される物品 | |
JPH0936522A (ja) | プリント配線板における回路形成方法 | |
EP0256778A2 (en) | Multi-layer printed circuit structure | |
JPH0710029B2 (ja) | 積層回路基板の製造方法 | |
JP2000340907A (ja) | 配線基板およびその製造方法 | |
JP2000294930A (ja) | 多層プリント基板の製造方法およびこの多層プリント基板を用いた半導体装置 | |
JPS6233497A (ja) | 多層回路板の製造方法 | |
JPS6336598A (ja) | 配線板の製造方法 | |
JP2001094260A (ja) | 多層プリント配線板の製造方法 | |
WO1990003100A1 (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
JP2018152512A (ja) | プリント配線板の製造方法 | |
CA1209278A (en) | Process for removing insulating coatings from substrates | |
JP2004235601A (ja) | 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
JPH03285388A (ja) | 多層プリント配線板の製造方法 | |
JP2024067513A (ja) | 配線基板及び配線基板の製造方法 | |
JPH11163528A (ja) | 多層電子部品搭載用基板及びその製造方法 | |
JPH10150271A (ja) | 多層プリント配線板の製造方法 | |
JPH03165595A (ja) | 多層配線板およびその製造法 |