JP2015179248A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2015179248A
JP2015179248A JP2014215894A JP2014215894A JP2015179248A JP 2015179248 A JP2015179248 A JP 2015179248A JP 2014215894 A JP2014215894 A JP 2014215894A JP 2014215894 A JP2014215894 A JP 2014215894A JP 2015179248 A JP2015179248 A JP 2015179248A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014215894A
Other languages
English (en)
Other versions
JP6625796B2 (ja
JP2015179248A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
三宅　博之
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014215894A priority Critical patent/JP6625796B2/ja
Publication of JP2015179248A publication Critical patent/JP2015179248A/ja
Publication of JP2015179248A5 publication Critical patent/JP2015179248A5/ja
Application granted granted Critical
Publication of JP6625796B2 publication Critical patent/JP6625796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】開口率が高く、且つ容量値を増大させることが可能な容量素子を有する表示装置を提供する。【解決手段】容量素子を構成する一対の電極を、透光性を有する導電膜で構成する。容量素子の電極は、一方の電極として金属酸化物膜、他方の電極として透光性を有する導電膜で構成する。該構成とすることで、容量素子上に有機絶縁膜を設け、該有機絶縁膜上に発光素子を構成する画素電極を形成した際に、射出される光を容量素子側に射出する構成とすることができる。そのため、容量素子が光を透過し、且つ発光素子と重畳して設けることができるため、開口率を向上させ、且つ容量値を増大させることができる。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、酸化物半導体を有する半導体装置、表示装置、及びその駆動方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
表示装置の品質を向上するには、表示そのものの品質（表示品質）の向上、及び消費電力の低減を図ることが有効である。
酸化物半導体膜を有するトランジスタにおいて、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧が変動するという問題がある。また、トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生し、例えば、非動作時の消費電力の増大、または表示装置においてはコントラストの低下等の、様々な問題が生じるため、表示品質の向上が達成できない。
また消費電力を低減するためには、開口率の向上を図ることが有効である。そのためには素子の微細化を図り、開口部の面積を大きくすることが有効である。しかしながら、容量素子の容量値を小さくするほど、電荷の保持が十分図れず、表示品質が低下する。そのため容量値を小さくして開口率の向上を図るには限界がある。
そこで、本発明の一態様は、表示品質の優れた表示装置を提供する。または、本発明の一態様は、開口率が高く、且つ容量値を増大させることが可能な容量素子を有する表示装置を提供する。または、本発明の一態様は、消費電力が低減された表示装置を提供する。または、本発明の一態様は、電気特性の優れたトランジスタを有する表示装置を提供する。または、本発明の一態様は、新規な表示装置を提供する。または、本発明の一態様は、少ない工程数で、高開口率であり、広い視野角が得られる表示装置の作製方法を提供する。または、本発明の一態様は、新規な表示装置の作製方法を提供する。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、酸化物半導体膜を有するトランジスタと、第１の電極及び第２の電極を有する容量素子と、トランジスタ上に設けられた無機絶縁膜、該無機絶縁膜上に接して設けられた有機絶縁膜上に形成された発光素子と、を有し、第１の電極は、無機絶縁膜に接して設けられた金属酸化物膜であり、第２の電極は、無機絶縁膜上に設けられた、透光性を有する第１の導電膜であり、発光素子が有する画素電極は、透光性を有する第２の導電膜であり、且つ無機絶縁膜及び有機絶縁膜に設けられた開口部においてトランジスタと電気的に接続されている表示装置である。
本発明の一態様により、表示品質の優れた表示装置を提供することができる。または、本発明の一態様により、開口率が高く、且つ容量値を増大させることが可能な容量素子を有する表示装置を提供することができる。または、本発明の一態様により、消費電力が低減された表示装置を提供することができる。本発明の一態様により、電気特性の優れたトランジスタを有する表示装置を提供することができる。または、本発明の一態様により、少ない工程数で、高開口率であり、広い視野角が得られる表示装置を作製することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する回路図及びタイミングチャート図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。 表示装置の駆動方法の一例を示す概念図である。 画素の構成例を示すブロック図である。 表示モジュールを説明する図である。 実施の形態に係る、電子機器の外観図を説明する図である。 実施の形態に係る、電子機器の外観図を説明する図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 抵抗率の温度依存性を説明する図である。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレットおよびＣＡＡＣ−ＯＳの断面図。 ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。 ペレットを説明する図。 被形成面においてペレットに加わる力を説明する図。 被形成面におけるペレットの動きを説明する図。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲート（ゲート端子又はゲート電極）と、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。
ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、ソースとドレインとの一方を第１端子と表記し、ソースとドレインとの他方を第２端子と表記する場合がある。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
なお図面における各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう図面で示していても、実際の回路や領域では、同じ回路や同じ領域内で別々の機能を実現しうるように設けられている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域では、一つの回路ブロックで行う処理を複数の回路ブロックで行うよう設けられている場合もある。
なお電圧とは、ある電位と、基準電位（例えばグラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。なお電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。
なお、一般に、電位や電圧は、相対的なものである。したがって、グラウンド電位は、必ずしも、０ボルトであるとは限定されない。
また本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。
図１（Ａ）に、半導体装置が有するトランジスタ１０３及び容量素子１０５の断面図を示す。
図１（Ａ）に示すトランジスタ１０３は、基板３０２上に設けられるゲート電極として機能する導電膜３０４ｃと、基板３０２及び導電膜３０４ｃ上に形成されるゲート絶縁膜５１と、ゲート絶縁膜５１を介して、導電膜３０４ｃと重なる酸化物半導体膜３０８ｂと、酸化物半導体膜３０８ｂに接する、ソース電極及びドレイン電極として機能する一対の導電膜３１０ｄ、３１０ｅとを有する。
また、ゲート絶縁膜５１上には、金属酸化物膜３０８ｃが設けられる。なお、金属酸化物膜３０８ｃは、導電膜３１０ｄ、３１０ｅと同層に設けられる導電膜３１０ｆと接続する。また、トランジスタ１０３及び金属酸化物膜３０８ｃ上には無機絶縁膜５３が設けられる。無機絶縁膜５３上には導電膜３１６ｂが設けられる。金属酸化物膜３０８ｃ、無機絶縁膜５３、及び導電膜３１６ｂにより容量素子１０５が構成される。
また、無機絶縁膜５３及び導電膜３１６ｂ上には、有機絶縁膜３１７が設けられる。また、無機絶縁膜５３及び有機絶縁膜３１７に設けられた開口部において、導電膜３１０ｅと接続する導電膜３１９が、有機絶縁膜３１７上に設けられる。導電膜３１９は、発光素子３９４が有する画素電極（第１の電極）として機能する。
また、有機絶縁膜３１７及び導電膜３１９上には、絶縁層３９１が設けられる。また、絶縁層３９１に設けられた開口部において、発光素子３９４が有する発光層３９２及び導電膜３９３が、導電膜３１９上に設けられる。導電膜３９３は、発光素子３９４が有する共通電極（第２の電極）として機能する。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ｂと同時に形成された酸化物半導体膜に、水素、ホウ素、リン、窒素、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等の不純物を添加し、酸素欠損を有せしめることで、導電性が向上し、導電性を有する膜となる。なお、酸化物半導体膜は透光性を有するため、金属酸化物膜３０８ｃも透光性を有する。
なお酸素欠損が形成された酸化物半導体は、酸素欠損サイトに水素が入ることで伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を金属酸化物膜と呼ぶが、酸化物導電体という場合もある。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
ただし、本発明の実施形態の一態様は、これに限定されない。金属酸化物膜３０８ｃは、酸化物半導体膜３０８ｂと別の工程で成膜し、その後加工することで形成してもよい。したがって、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ｂとは別の材料を有していてもよい。さらに、金属酸化物膜３０８ｃは、酸化物以外の材料を用いることができる。一例としては、金属元素でなる膜を用いてもよいし、一部に窒素を有する膜を用いてもよい。さらに、金属酸化物膜３０８ｃは、発光素子が射出する光を反射する機能を有していてもよい。
また、導電膜３１６ｂ及び導電膜３１９は透光性を有する導電膜で形成される。このため、容量素子１０５は透光性を有する。このため、画素において、容量素子の面積を大きくすることが可能であり、容量素子の容量値及び画素の開口率を高めることが可能である。なお導電膜３１９を発光素子３９４の陽極として用いる場合、導電膜３１９はインジウム錫酸化物などの発光層３９２よりも仕事関数が大きく透光性を有する膜を用いるとよい。
無機絶縁膜５３は、少なくとも酸化物絶縁膜を有し、さらには酸化物絶縁膜及び窒化物絶縁膜が積層されていることが好ましい。無機絶縁膜５３において、酸化物半導体膜３０８ｂと接する領域において、酸化物絶縁膜が形成されることで、酸化物半導体膜３０８ｂと無機絶縁膜５３との界面における欠陥量を低減することが可能である。
また、窒化物絶縁膜は、水、水素等のバリア膜として機能する。酸化物半導体膜３０８ｂに水、水素等が含まれると、酸化物半導体膜３０８ｂに含まれる酸素と、水、水素等とが反応してしまい、酸素欠損が形成される。酸素欠損により、酸化物半導体膜３０８ｂ中にはキャリアが生成され、トランジスタのしきい値電圧がマイナスシフトし、ノーマリーオン特性となってしまう。このため、無機絶縁膜５３に窒化物絶縁膜を設けることで、外部から酸化物半導体膜３０８ｂへの水、水素等の拡散量を低減することが可能であり、酸化物半導体膜３０８ｂの欠陥量を低減することが可能である。このため、無機絶縁膜５３において、酸化物半導体膜３０８ｂ側から順に酸化物絶縁膜及び窒化物絶縁膜が積層されていることで、酸化物半導体膜３０８ｂ及び無機絶縁膜５３の界面における欠陥量、及び酸化物半導体膜３０８ｂにおける酸素欠損量を低減することが可能であり、ノーマリーオフ特性のトランジスタを作製することが可能である。
有機絶縁膜３１７は、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂等の有機樹脂で形成されるため、平坦性が高い。また、有機絶縁膜３１７の厚さは、５００ｎｍ以上５０００ｎｍ以下、好ましくは１０００ｎｍ以上３０００ｎｍ以下である。
また、有機絶縁膜３１７上に形成された導電膜３１９は、トランジスタ１０３と接続する。導電膜３１９は、発光素子３９４が有する画素電極として機能し、無機絶縁膜５３及び有機絶縁膜３１７に設けられた開口部でトランジスタ１０３と接続する。即ち、導電膜３１９は、トランジスタ１０３との距離が離れているため、トランジスタ１０３の導電膜３１０ｄの電位の影響を受けにくい。この結果、導電膜３１９をトランジスタ１０３と重畳させることが可能である。
絶縁層３９１は、発光素子３９４を隣接する画素間で分離する機能、すなわち隔壁としての機能を有する。絶縁層３９１としては、絶縁性を有していればよく、例えば、有機絶縁膜または無機絶縁膜を用いることができる。有機絶縁膜としては、例えば、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、シロキサン系樹脂、エポキシ系樹脂、またはフェノール系樹脂等を用いることができる。無機絶縁膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。特に、感光性の有機樹脂材料を用いることで、絶縁層３９１の作製が容易となるため好ましい。
導電膜３９３を発光素子３９４の陰極として用いる場合、導電膜３９３は発光素子３９４に電子を注入できる仕事関数の小さい材料を用いて形成することが好ましい。また、仕事関数の小さい金属単体ではなく、仕事関数の小さいアルカリ金属、またはアルカリ土類金属を数ｎｍ形成した層を緩衝層として形成し、その上にアルミニウムなどの金属材料、インジウム錫酸化物等の導電性を有する酸化物材料、または半導体材料を用いて形成してもよい。また、緩衝層として、アルカリ土類金属の酸化物、ハロゲン化物、または、マグネシウム−銀等の合金を用いることもできる。
発光素子３９４が有する発光層３９２は、少なくとも発光性の物質が含まれる発光層が形成されていればよく、該発光層以外に、ホール注入層、ホール輸送層、電子輸送層、電子注入層、及び電荷発生層などの機能層が形成されていてもよい。発光層３９２は、一対の電極（ここでは、導電膜３１９と導電膜３９３）から電子と正孔が注入され電流が流れる。そして、該電子と正孔が再結合することによって発光性の物質が励起状態を形成し、その励起状態が基底状態に戻る際に発光することができる。
ここで、比較例として無機絶縁膜５３上に有機絶縁膜３１７が形成されないトランジスタ１０３を有する半導体装置において、トランジスタ１０３のゲート電極として機能する導電膜３０４ｃに負の電圧を印加した場合について、説明する。
ゲート電極として機能する導電膜３０４ｃに負の電圧が印加されると、電界が発生する。該電界は、酸化物半導体膜３０８ｂで遮蔽されず、無機絶縁膜５３にまで影響するため、無機絶縁膜５３の表面に弱い正の電荷が帯電する。また、ゲート電極として機能する導電膜３０４ｃに負の電圧が印加されると、空気中に含まれる正の荷電粒子が無機絶縁膜５３の表面に吸着し、無機絶縁膜５３の表面に弱い正の電荷が帯電する。
無機絶縁膜５３の表面に正の電荷が帯電することにより、電場が生じ、該電場が酸化物半導体膜３０８ｂ及び無機絶縁膜５３の界面まで影響する。この結果、酸化物半導体膜３０８ｂ及び無機絶縁膜５３の界面において、実質的に正のバイアスが印加された状態となり、トランジスタのしきい値電圧が負にシフトしてしまう。
一方、図１（Ａ）に示す本実施の形態に示すトランジスタ１０３は、無機絶縁膜５３上に有機絶縁膜３１７を有する。有機絶縁膜３１７は厚いため、ゲート電極として機能する導電膜３０４ｃに負の電圧が印加されることによって発生する電場の影響が有機絶縁膜３１７の表面にまで影響せず、有機絶縁膜３１７の表面に正の電荷が帯電しにくい。また、空気中に含まれる正の荷電粒子が、有機絶縁膜３１７の表面に吸着しても、有機絶縁膜３１７は厚いため、有機絶縁膜３１７の表面に吸着した正の荷電粒子の電場は、酸化物半導体膜３０８ｂ及び無機絶縁膜５３の界面まで影響しにくい。これらの結果、酸化物半導体膜３０８ｂ及び無機絶縁膜５３の界面において、実質的に正のバイアスが印加された状態とならず、トランジスタのしきい値電圧の変動が少ない。
また、有機絶縁膜３１７において、水等が拡散しやすいが、無機絶縁膜５３が窒化物絶縁膜を有することで、窒化物絶縁膜が水のバリア膜となり、有機絶縁膜３１７に拡散した水が酸化物半導体膜３０８ｂに拡散することを防ぐことが可能である。
以上のことから、有機絶縁膜３１７をトランジスタ上に設けることで、トランジスタの電気特性のばらつきを低減することが可能である。また、ノーマリオフ特性を有し、信頼性の高いトランジスタを作製することができる。また、有機絶縁膜は、印刷法、塗布法等を用いて形成することが可能であるため、作製時間を短縮することが可能である。
＜酸化物導電体（金属酸化物膜）について＞
ここで、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）及び酸化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける、抵抗率の温度依存性について、図４５を用いて説明する。図４５において、横軸に測定温度を示し、縦軸に抵抗率を示す。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で示し、酸化物導電体膜（ＯＣ）の測定結果を四角印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜を形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリコン膜を形成して、作製された。
図４５からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上２９０Ｋ以下における酸化物半導体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜を、配線、電極、画素電極等に用いることが可能である。
＜変形例１＞
図１（Ａ）に示す構成の変形例について、図１（Ｂ）を用いて説明する。図１（Ｂ）に示す半導体装置は、導電膜３１９を用いてトランジスタ１０３の導電膜３１０ｅと導電膜３１６ｂとが接続されていることを特徴とする。
導電膜３１９を画素電極としての機能の他、導電膜間を接続するための配線として用いることで、別の配線又はトランジスタを介することなく、トランジスタ１０３に容量素子１０５を接続することができる。
＜変形例２＞
図１（Ａ）に示す構成の変形例について、図１（Ｃ）を用いて説明する。図１（Ｃ）に示す半導体装置は、トランジスタ１０３の導電膜３１０ｅと金属酸化物膜３０８ｃとが直接接するように設けることを特徴とする。
導電膜３１０ｅと導電膜３１６ｂとを直接接するように設けることで、別の配線又はトランジスタを介することなく、トランジスタ１０３に容量素子１０５を接続することができる。
＜変形例３＞
本実施の形態１に示すトランジスタの変形例について、図２９（Ａ）を用いて説明する。本変形例に示すトランジスタ１０３ｃは、多階調マスク（ハーフトーンマスク、グレートーンマスク、位相差マスクなど）を用いて形成された酸化物半導体膜３０８ｅ及び一対の導電膜３１０ｆ、３１０ｇを有することを特徴とする。また、トランジスタ１０３ｃ及び容量素子１０５が、画素電極として機能する導電膜３１９で接続されていることを特徴とする。
多階調マスクを用いることで、複数の厚さを有するレジストマスクを形成することが可能であり、該レジストマスクを用い、酸化物半導体膜３０８ｅを形成した後、酸素プラズマ等にレジストマスクを曝すことで、レジストマスクの一部が除去され、一対の導電膜を形成するためのレジストマスクとなる。このため、酸化物半導体膜３０８ｅ及び一対の導電膜３１０ｆ、３１０ｇの作製工程におけるフォトリソグラフィ工程数を削減することができる。
なお、多階調マスクを用いて形成した酸化物半導体膜３０８ｅは、平面形状において一対の導電膜３１０ｆ、３１０ｇの外側に一部が露出した形状となる。
また、図２９（Ａ）において、金属酸化物膜３０８ｆがゲート絶縁膜５１上に形成される。また、金属酸化物膜３０８ｆ上に、導電膜３１０ｆ、３１０ｇと同時に導電膜３１０ｈが形成される。また、導電膜３１９が導電膜３１０ｇ及び導電膜３１０ｈと接続する。この結果、トランジスタ１０３及び容量素子１０５が電気的に接続する。
＜変形例４＞
本実施の形態に示すトランジスタの変形例について、図２９（Ｂ）を用いて説明する。本変形例に示すトランジスタ１０３ｄは、チャネル保護構造で形成されたトランジスタであることを特徴とする。
チャネル保護構造のトランジスタ１０３ｄは、絶縁膜５３ａに開口部を有し、該開口部で酸化物半導体膜３０８ｂと、一対の導電膜３１０ｉ、３１０ｊとが接続される形状となる。該形状とすることで、酸化物半導体膜３０８ｂへのダメージを低減することができる。
＜変形例５＞
図１（Ａ）乃至（Ｃ）に示す構成の変形例について、図３０（Ａ）乃至（Ｃ）を用いて説明する。図３０（Ａ）乃至（Ｃ）に示す半導体装置は、容量素子１０５及び発光素子３９４に重畳する領域に、導電膜３０４ｃと同層に形成した導電膜３０４ｄを設けることを特徴とする。
導電膜３０４ｄを容量素子１０５が有する金属酸化物膜３０８ｃに重畳して設けることで、金属酸化物膜３０８ｃとゲート絶縁膜５１と導電膜３０４ｄにより容量素子を構成し、容量素子１０５の容量値をさらに増大させることができる。
＜変形例６＞
図２９（Ｂ）に示す構成の変形例について、図４３（Ａ）を用いて説明する。図４３（Ａ）に示す半導体装置は、図２９（Ｂ）で設けた導電膜３１６ｂを設けずに、代わりに導電膜３１０ｊ、導電膜３１０ｉと同じ層に設けた導電膜３１０ｋを設け、容量素子１０５を構成することを特徴とする。導電膜３１０ｋは、一例としては、導電膜３１０ｊ、導電膜３１０ｉなどと同時に成膜され、同時にエッチングされて、形成される。したがって、導電膜３１０ｋは、一例としては、導電膜３１０ｊなどと同じ材料を有している。
なお本変形例を上記変形例５で示した構成と組み合わせてもよい。具体的には、図４３（Ｂ）に示すように、容量素子１０５及び発光素子３９４に重畳する領域に、導電膜３０４ｃと同層に形成した導電層３０４ｄを設ける構成とすることができる。導電膜３０４ｄは、一例としては、導電膜３０４ｃと同時に成膜され、同時にエッチングされて、形成される。したがって、導電膜３０４ｄは、一例としては、導電膜３０４ｃと同じ材料を有している。導電膜３０４ｄを用いることによって、容量素子１０５の一部として機能させることが出来る。したがって、導電膜３０４ｄは、容量素子１０５が有する電極の一つと接続されていてもよい。
＜変形例７＞
図１（Ａ）に示す構成の変形例について、図３１（Ａ）を用いて説明する。図３１（Ａ）に示す半導体装置は、図１（Ａ）中の酸化物半導体膜３０８ｂと金属酸化物膜３０８ｃとが直接接するように設けることを特徴とする。当該構成では、酸化物半導体膜３０８ｂは、一つの島状になるよう形成され、トランジスタ１０３の半導体層と、容量素子１０５の一方の電極としての機能を兼ね備えたものにできる。
図１（Ａ）中の酸化物半導体膜３０８ｂと金属酸化物膜３０８ｃとを直接接するよう設けた図３１（Ａ）の構成とすることで、有機絶縁膜３１７及び無機絶縁膜５３上での平坦性の向上等を図ることができ、半導体装置を作製する際の歩留まりの向上を図ることができる。
なお本変形例を上記変形例５で示した構成と組み合わせてもよい。具体的には、図３１（Ｂ）に示すように、容量素子１０５及び発光素子３９４に重畳する領域に、導電膜３０４ｃと同層に形成した導電層３０４ｄを設ける構成とすることができる。
また図３１（Ａ）、（Ｂ）に示す構成において、酸化物半導体膜３０８ｂと、導電膜３１０ｄや導電膜３１０ｅとを、多階調マスクを用いて構成する場合、導電膜３１０ｄや導電膜３１０ｅの下層には、必ず、酸化物半導体膜３０８ｂが配置される。その一例を図４０（Ａ）、（Ｂ）、図４１（Ａ）、（Ｂ）に示すが、他の変形例においても、同様に適用することが出来る。なお、多階調マスクを用いない場合には、導電膜３１０ｄや導電膜３１０ｅの下層に、酸化物半導体膜３０８ｂが配置されていない領域が存在してもよい。その場合は、一例として、図４４（Ａ）、（Ｂ）に示す断面図の構成となる。
また本変形例を上記変形例３で示した構成と組み合わせてもよい。具体的には、図３４に示すように設ければよい。
＜変形例８＞
図１（Ｂ）に示す構成の変形例について、図３２（Ａ）を用いて説明する。図３２（Ａ）に示す半導体装置は、導電膜３１６ｂを無機絶縁膜５３に設けた開口部で導電膜３１０ｅと接続し、さらに有機絶縁膜３１７に設けた開口部で導電膜３１６ｂと導電膜３１９とが直接接するように設けることを特徴とする。
図３２（Ａ）の構成とすることで、有機絶縁膜３１７及び無機絶縁膜５３での開口部の形成に同じフォトマスクを用いることができ、マスク枚数の削減を図ることができる。
なお本変形例を上記変形例５で示した構成と組み合わせてもよい。具体的には、図３２（Ｂ）に示すように、容量素子１０５及び発光素子３９４に重畳する領域に、導電膜３０４ｃと同層に形成した導電層３０４ｄを設ける構成とすることができる。
なお図３３（Ａ）、（Ｂ）に示すように、図３２（Ａ）、（Ｂ）で示した構成において、有機絶縁膜３１７での開口部と無機絶縁膜５３での開口部とを異なるフォトマスクを用いて形成し設ける構成としてもよい。
＜変形例９＞
上記列挙した変形例において説明した導電膜は、ゲート絶縁膜５１、有機絶縁膜３１７又は無機絶縁膜５３に設けられる開口部で、各層の導電膜同士を接続する機能を有する。その場合、様々な導電膜を介して、接続し、画素領域、駆動回路領域、保護回路領域、周辺領域などで、接続端子や、保護回路として設けることができる。
一例として図３５（Ａ）、（Ｂ）は、ゲート電極と同層に設けられる導電膜と、容量素子１０５の一方の電極として設けられる導電膜とを、画素電極と同層に設けられる導電膜を介して接続する断面の構成例である。
一例として図３６（Ａ）、（Ｂ）は、ソース電極又はドレイン電極と同層に設けられる導電膜と、容量素子１０５の一方の電極として設けられる導電膜とを、画素電極と同層に設けられる導電膜を介して接続する断面の構成例である。
一例として図３７（Ａ）、（Ｂ）は、ソース電極又はドレイン電極と同層に設けられる導電膜と、容量素子１０５の一方の電極として設けられる導電膜とを直接接続する断面の構成例である。
一例として図３８（Ａ）、（Ｂ）は、ゲート電極と同層に設けられる導電膜と、容量素子１０５の一方の電極として設けられる導電膜とを直接接続する断面の構成例である。
一例として図３９（Ａ）、（Ｂ）は、ゲート電極と同層に設けられる導電膜と、ソース電極又はドレイン電極と同層に設けられる導電膜とを直接接続する断面の構成例である。
図３５、図３６、図３７、図３８、図３９で示す各断面の構成例は、画素領域、駆動回路領域、保護回路領域、周辺領域など、様々な場所で適用できる。なお本変形例で説明した断面図の構成では、一部の膜（導電膜、絶縁膜、半導体膜など）や基板などが省略されている場合がある。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。
図２（Ａ）に、半導体装置の一例として表示装置を示す。図２（Ａ）に示す表示装置は、画素部１１と、走査線駆動回路１４と、信号線駆動回路１６と、各々が平行または略平行に配設され、且つ走査線駆動回路１４によって電位が制御されるｍ本（ｍは自然数）の走査線１７と、各々が平行または略平行に配設され、且つ信号線駆動回路１６によって電位が制御されるｎ本（ｎは自然数）の信号線１９と、を有する。さらに、画素部１１はマトリクス状に配設された複数の画素３０１を有する。また、信号線１９に沿って、各々が平行または略平行に配設された容量線２５を有する。なお、容量線２５は、走査線１７に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１４及び信号線駆動回路１６をまとめて駆動回路部という場合がある。
なお、表示装置は、複数の画素を駆動させる駆動回路等を含む。また、表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、表示モジュールとよばれることもある。
図２（Ｂ）、（Ｃ）は、図２（Ａ）に示す表示装置の画素３０１に用いることができる回路構成の一例を示している。
図２（Ｂ）に一例として示す画素３０１は、液晶素子３１と、トランジスタ１０３と、容量素子１０５と、を有する。
また、図２（Ｃ）に一例として示す画素３０１は、トランジスタ４３と、トランジスタ１０３と、トランジスタ４５と、容量素子１０５と、発光素子４１と、を有する。
なお、図２（Ｂ）及び図２（Ｃ）では、表示素子として、液晶素子３１や発光素子４１を用いた例を示したが、本発明の実施形態の一態様は、これに限定されない。様々な表示素子を用いることも可能である。例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、表示装置としてＥＬ素子を発光して表示を行う表示装置を用い、該表示装置に含まれる画素ｐｉｘの上面図を図３に示す。また上面図に対応する回路構成を図４（Ａ）に示し、回路構成のタイミングチャート図について図４（Ｂ）に示す。また図３の上面図における一点鎖線Ｊ−Ｋ間、Ｌ−Ｍ間、及びＮ−Ｏ間における断面図について図５に示す。
図３において、走査線として機能する導電膜３０４ｃは、信号線として機能する導電膜に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜３１０ｄは、走査線として機能する導電膜に略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜３０４ｃは、走査線駆動回路１４（図２（Ａ）を参照。）と電気的に接続されており、信号線として機能する導電膜３１０ｄは、信号線駆動回路１６（図２（Ａ）を参照。）に電気的に接続されている。
図３に示す上面図では、画素ｐｉｘが有する、トランジスタＭ１乃至トランジスタＭ６、容量素子Ｃ１、発光素子ＥＬの配置例を示している。また図３に示す上面図では、配線ＧＬ１乃至ＧＬ３、配線ＳＬ、配線ＶＬ１、配線ＶＬ０、及び配線ＩＬの配置例を示している。配線ＧＬ１乃至ＧＬ３、配線ＳＬ、配線ＶＬ１、配線ＶＬ０、及び配線ＩＬは、トランジスタＭ１乃至トランジスタＭ６のゲート、ソース、又はドレインとなる電極に接続される。なお各配線と、各トランジスタの接続関係については、図４（Ａ）に示す回路構成を参照すればよい。
容量素子Ｃ１を構成する一対の電極を、透光性を有する一対の導電膜で構成することで、発光素子ＥＬに重畳して設けることができる。そのため、画素ｐｉｘ内に容量素子Ｃ１を大きく（大面積に）形成しても、開口率を低下させることはない。従って、開口率を高めつつ、代表的には５０％以上、好ましくは６０％以上とすることが可能であると共に、容量値を増大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される容量量が小さくなる。しかしながら、本実施の形態に示す容量素子Ｃ１は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な容量値を得つつ、開口率を高めることができる。代表的には、画素密度が１００ｐｐｉ以上、さらには２００ｐｐｉ以上、更には３００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。
次いで、図３に示す画素ｐｉｘの上面図に対応する回路構成及び動作について説明する。
図４（Ａ）に、画素ｐｉｘの回路図の一例を示す。画素ｐｉｘは、トランジスタＭ１乃至トランジスタＭ６と、容量素子Ｃ１と、発光素子ＥＬと、を有する。なおトランジスタＭ１、トランジスタＭ３乃至トランジスタＭ６は、スイッチとしての機能があればよく、単にスイッチに置き換えることが可能である。
発光素子ＥＬの画素電極は、画素ｐｉｘに入力される画像信号Ｓｉｇに従ってその電位が制御される。また、発光素子ＥＬの輝度は、画素電極と共通電極の間の電位差によって定まる。例えば、ＯＬＥＤを発光素子ＥＬとして用いる場合、陽極と陰極のいずれか一方が画素電極として機能し、他方が共通電極として機能する。図４（Ａ）では、発光素子ＥＬの陽極を画素電極として用い、発光素子ＥＬの陰極を共通電極として用いた画素ｐｉｘの構成を例示している。
トランジスタＭ１は、配線ＳＬと、容量素子Ｃ１の一対の電極のうちの一方との間の導通状態を制御する機能を有する。容量素子Ｃ１の一対の電極のうちの他方は、トランジスタＭ２のソース及びドレインの一方に接続される。トランジスタＭ３は、配線ＶＬ０と、トランジスタＭ２のゲートとの間の導通状態を制御する機能を有する。トランジスタＭ４は、容量素子Ｃ１の一対の電極のうちの一方と、トランジスタＭ２のゲートとの間の導通状態を制御する機能を有する。トランジスタＭ５は、トランジスタＭ２のソース及びドレインの一方と、発光素子ＥＬの陽極との間の導通状態を制御する機能を有する。トランジスタＭ６は、トランジスタＭ２のソース及びドレインの一方と、配線ＶＬ１との間の導通状態を制御する機能を有する。
さらに、図４（Ａ）では、トランジスタＭ２のソース及びドレインの他方は配線ＩＬに接続されている。
また、トランジスタＭ１におけるオンまたはオフの選択は、トランジスタＭ１のゲートに接続された配線ＧＬ１の電位に従って行われる。トランジスタＭ３におけるオンまたはオフの選択は、トランジスタＭ３のゲートに接続された配線ＧＬ１の電位に従って行われる。トランジスタＭ４におけるオンまたはオフの選択は、トランジスタＭ４のゲートに接続された配線ＧＬ２の電位に従って行われる。トランジスタＭ５におけるオンまたはオフの選択は、トランジスタＭ５のゲートに接続された配線ＧＬ２の電位に従って行われる。トランジスタＭ６におけるオンまたはオフの選択は、トランジスタＭ６のゲートに接続された配線ＧＬ３の電位に従って行われる。
画素ｐｉｘが有するトランジスタには、酸化物半導体や、非晶質、微結晶、多結晶、又は単結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。トランジスタＭ１、トランジスタＭ３及びトランジスタＭ４が酸化物半導体をチャネル形成領域に含むことで、トランジスタＭ１、トランジスタＭ３及びトランジスタＭ４のオフ電流を極めて小さくすることができる。そして、上記構成を有するトランジスタＭ１、トランジスタＭ３及びトランジスタＭ４を画素ｐｉｘに用いることで、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタをトランジスタＭ１、トランジスタＭ３及びトランジスタＭ４に用いる場合に比べて、トランジスタＭ２のゲートに蓄積された電荷のリークを防ぐことができる。
よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号Ｓｉｇが書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部への画像信号Ｓｉｇの書き込み回数を少なくしても、画像の表示を維持することができる。例えば、高純度化された酸化物半導体をトランジスタＭ１、トランジスタＭ３及びトランジスタＭ４の半導体膜に用いることで、画像信号Ｓｉｇの書き込みの間隔を１秒以上、好ましくは３秒以上、さらに好ましくは１０秒以上にすることができる。そして、画像信号Ｓｉｇが書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
また、画像信号Ｓｉｇの電位をより長い期間に渡って保持することができるため、トランジスタＭ２のゲートの電位を保持するための容量素子Ｃ１を画素ｐｉｘに設けなくとも、表示される画質が低下するのを防ぐことができる。よって、容量素子Ｃ１を設けないことによって、或いは容量素子Ｃ１のサイズを小さくすることによって、画素ｐｉｘの開口率を高めることができるため、発光素子ＥＬの長寿命化を実現し、延いては、表示装置の信頼性を高めることができる。
なお、図４（Ａ）において、画素ｐｉｘは、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
また、図４（Ａ）において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。一対のゲートの一方をバックゲートとすると、通常のゲート及びバックゲートに同じ高さの電位が与えられていても良いし、バックゲートにのみ接地電位などの固定の電位が与えられていても良い。バックゲートに与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。また、バックゲートを設けることで、チャネル形成領域が増え、ドレイン電流の増加を実現することができる。また、バックゲートを設けることで、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることができる。図４（Ａ）では一例として、トランジスタＭ１乃至トランジスタＭ３、トランジスタＭ６の半導体膜を上下方向からゲート電極で囲むように配置するトランジスタとする。そのため図４（Ａ）では、他の回路記号とは異なる記号で示している。
また、図４（Ａ）では、トランジスタが全てｎチャネル型である場合を例示している。画素ｐｉｘ内のトランジスタが全て同じチャネル型である場合、トランジスタの作製工程において、半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができる。ただし、本発明の一態様に係る表示装置では、必ずしも画素ｐｉｘ内のトランジスタが全てｎチャネル型である必要はない。発光素子ＥＬの陰極が配線ＣＬに接続されている場合、少なくともトランジスタＭ２はｎチャネル型であることが望ましく、発光素子ＥＬの陽極が配線ＣＬに接続されている場合、少なくともトランジスタＭ２はｐチャネル型であることが望ましい。
また、図４（Ａ）では、画素ｐｉｘ内のトランジスタが、単数のゲートを有することで、単数のチャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明の一態様はこの構成に限定されない。画素ｐｉｘ内のトランジスタのいずれかまたは全てが、電気的に接続された複数のゲートを有することで、複数のチャネル形成領域を有する、マルチゲート構造であっても良い。
図４（Ｂ）に、図４（Ａ）に示す画素ｐｉｘに接続される配線ＧＬ１、配線ＧＬ２、配線ＧＬ３の電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図４（Ｂ）に示すタイミングチャートは、図４（Ａ）に示す画素ｐｉｘに含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
まず、期間ｔ１では、配線ＧＬ１にＬレベルの電位が与えられ、配線ＧＬ２にＬレベルの電位が与えられ、配線ＧＬ３にＬレベルからＨレベルに切り替える信号の電位が与えられる。よって、トランジスタＭ５がオンからオフとなり、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４はオフとなり、トランジスタＭ６がオフからオンとなる。トランジスタＭ６がオンになることで、トランジスタＭ２のソース及びドレインの一方および容量素子Ｃ１の一対の電極のうちの他方に、配線ＶＬ１の電位Ｖ０が与えられる。
また、配線ＩＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、電位Ｖ０に発光素子ＥＬの閾値電圧Ｖｔｈｅを加算した電位よりも高くすることが望ましい。また、電位Ｖ０は、電位Ｖｃａｔに発光素子ＥＬの閾値電圧Ｖｔｈｅを加算した電位よりも、低いことが望ましい。電位Ｖ０を上記値に設定することで、期間ｔ１において発光素子ＥＬに電流が流れるのを防ぐことができる。
次いで、期間ｔ２では、配線ＧＬ１にＨレベルの電位が与えられ、配線ＧＬ２にＬレベルの電位が与えられ、配線ＧＬ３にＬレベルの電位が与えられる。よって、トランジスタＭ１およびトランジスタＭ３がオンとなり、トランジスタＭ４、トランジスタＭ５及びトランジスタＭ６がオフとなる。
なお、期間ｔ１から期間ｔ２に移行する際、配線ＧＬ１に与える電位をＬレベルからＨレベルに切り替えた後に、配線ＧＬ３に与える電位をＨレベルからＬレベルに切り替えることが望ましい。このような動作を行うことによって、配線ＧＬ１に与えられる電位の切り替えによる、トランジスタＭ２のソース及びドレインの一方および容量素子Ｃ１の一対の電極のうちの他方の電位の変動を防ぐことができる。
また、配線ＩＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＳＬには画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ、配線ＶＬ０には電位Ｖ１が与えられる。電位Ｖ１は、電位ＶｃａｔにトランジスタＭ２の閾値電圧Ｖｔｈを加算した電位よりも高く、電位ＶａｎｏにトランジスタＭ２の閾値電圧Ｖｔｈを加算した電位より低いことが望ましい。
なお、図４（Ａ）に示す画素構成では、電位Ｖ１を、発光素子ＥＬの閾値電圧Ｖｔｈｅを電位Ｖｃａｔに加算した値より高くしても、トランジスタＭ５がオフである限り、発光素子ＥＬは発光しない。そのため、電位Ｖ０として設定できる値の幅を広げることが可能となり、Ｖ１−Ｖ０として取りうる値の幅も広げることが可能となる。したがって、Ｖ１−Ｖ０の値の設定の自由度が上がるため、トランジスタＭ２の閾値電圧の取得に要する時間を短縮した場合、または閾値電圧の取得期間に制限がある場合においても、正確にトランジスタＭ２の閾値電圧の取得を行うことができる。
上記動作により、トランジスタＭ２のゲートに電位Ｖ１が入力され、トランジスタＭ２がオンとなる。よって、トランジスタＭ２を介して容量素子Ｃ１の電荷が放出され、電位Ｖ０だった、トランジスタＭ２のソース及びドレインの一方および容量素子Ｃ１の一対の電極のうちの他方の電位が上昇を始める。そして、最終的にはトランジスタＭ２のソース及びドレインの一方および容量素子Ｃ１の一対の電極のうちの他方の電位がＶ１−Ｖｔｈに収束し、トランジスタＭ２のゲート電圧が閾値電圧Ｖｔｈに収束すると、トランジスタＭ２がオフになる。
また、容量素子Ｃ１の一対の電極のうちの一方には、配線ＳＬに与えられた画像信号Ｓｉｇの電位Ｖｄａｔａが、トランジスタＭ１を介して与えられる。
次いで、期間ｔ３では、配線ＧＬ１にＬレベルの電位が与えられ、配線ＧＬ２にＨレベルの電位が与えられ、配線ＧＬ３にＬレベルの電位が与えられる。よって、トランジスタＭ４及びトランジスタＭ５がオンとなり、トランジスタＭ１、トランジスタＭ３及びトランジスタＭ６がオフとなる。
なお、期間ｔ２から期間ｔ３に移行する際、配線ＧＬ１に与える電位がＨレベルからＬレベルに切り替えられてから、配線ＧＬ２に与える電位をＬレベルからＨレベルに切り替えることが望ましい。このような動作を行うことによって、配線ＧＬ１に与える電位の切り替えによる、トランジスタＭ２のソース及びドレインの一方および容量素子Ｃ１の一対の電極のうちの他方における電位の変動を防ぐことができる。
また、配線ＩＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
上記動作により、トランジスタＭ２のゲートに電位Ｖｄａｔａが与えられるため、トランジスタＭ２のゲート電圧がＶｄａｔａ−Ｖ１＋Ｖｔｈとなる。よって、トランジスタＭ２のゲート電圧を、閾値電圧Ｖｔｈが加味された値に設定することができる。上記構成により、トランジスタＭ２の閾値電圧Ｖｔｈのばらつきを抑制することができる。よって、発光素子ＥＬに供給する電流値のばらつきを抑えることができ、表示装置の輝度ムラを低減することができる。
なお、配線ＧＬ２に与える電位の変動を大きくしておくことで、トランジスタＭ５の閾値電圧のばらつきが発光素子ＥＬに供給する電流値に影響を及ぼすことを防ぐことができる。つまり、配線ＧＬ２に与えるＨレベルの電位をトランジスタＭ５の閾値電圧よりも十分大きく、また、配線ＧＬ２に与えるＬレベルの電位をトランジスタＭ５の閾値電圧よりも十分小さくしてやることで、トランジスタＭ５のオンとオフの切り替えを確実に行い、トランジスタＭ５の閾値電圧のばらつきが発光素子ＥＬの電流値に影響を及ぼすことを防ぐことができる。
次いで、期間ｔ４では、配線ＧＬ１にＬレベルの電位が与えられ、配線ＧＬ２にＬレベルの電位が与えられ、配線ＧＬ３にＨレベルの電位が与えられる。よって、トランジスタＭ６がオンとなり、トランジスタＭ１、トランジスタＭ３、トランジスタＭ４及びトランジスタＭ５がオフとなる。
また、配線ＩＬには電位Ｖａｎｏが与えられ、配線ＶＬ１は、モニター回路に接続される。
上記動作により、トランジスタＭ２のドレイン電流Ｉｄが、発光素子ＥＬではなく、トランジスタＭ６を介して配線ＶＬ１に流れる。モニター回路は、配線ＶＬ１に流れたドレイン電流Ｉｄを用いて、当該ドレイン電流Ｉｄの値を情報として含む信号を生成する。このドレイン電流Ｉｄは、トランジスタＭ２の移動度やトランジスタＭ２のサイズ（チャネル長、チャネル幅）などに依存した大きさとなっている。そして、本発明の一態様にかかる表示装置では、上記信号を用いて、画素ｐｉｘに供給される画像信号Ｖｓｉｇの電位Ｖｄａｔａの値を、補正することができる。つまり、トランジスタＭ２の移動度のばらつきの影響を低減することが出来る。
なお、図４（Ａ）に示す画素ｐｉｘを有する表示装置では、期間ｔ３の動作の後に期間ｔ４の動作を常に行う必要はない。例えば、表示装置において、期間ｔ１乃至期間ｔ３の動作を複数回繰り返した後に、期間ｔ４の動作を行うようにしても良い。また、一行の画素ｐｉｘにおいて期間ｔ４の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った一行の画素ｐｉｘに書き込むことで、発光素子ＥＬを非発光の状態にした後、次の行の画素ｐｉｘにおいて、期間ｔ４の動作を行うようにしても良い。
図４（Ａ）に示した画素ｐｉｘを有する表示装置では、トランジスタＭ２のソース及びドレインの他方と、トランジスタＭ２のゲートとが電気的に分離しているので、それぞれの電位を個別に制御することができる。よって、期間ｔ２において、トランジスタＭ２のソース及びドレインの他方の電位を、トランジスタＭ２のゲートの電位に、閾値電圧Ｖｔｈを加算した電位よりも高い値に設定することができる。そのため、トランジスタＭ２がノーマリーオンである場合に、すなわち閾値電圧Ｖｔｈがマイナスの値を有している場合に、トランジスタＭ２において、ソースの電位がゲートの電位Ｖ１よりも高くなるまで、容量素子Ｃ１に電荷を蓄積することができる。よって、本発明の一態様に係る表示装置では、トランジスタＭ２がノーマリーオンであっても、期間ｔ２において閾値電圧を取得することができ、期間ｔ３において、閾値電圧Ｖｔｈを加味した値になるよう、トランジスタＭ２のゲート電圧を設定することができる。
次いで、図３の一点鎖線Ｊ−Ｋ間、Ｌ−Ｍ間、及びＮ−Ｏ間における断面図を図５に示す。
ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜５１として機能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜５１上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅによりトランジスタ１０３（図３におけるトランジスタＭ５に対応）を構成する。また、導電膜３１０ｄ、３１０ｅ上には、無機絶縁膜５３である絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。
また、一方の電極として機能する金属酸化物膜３０８ｃ、誘電体膜として機能する絶縁膜３１４、他方の電極として機能する導電膜３１６ｂにより容量素子１０５（図３における容量素子Ｃ１に対応）を構成する。金属酸化物膜３０８ｃは、ゲート絶縁膜５１上に設けられる。トランジスタＭ６と金属酸化物膜３０８ｃは、トランジスタＭ６のソース電極及びドレイン電極として機能する導電膜３１０ｆで接続される。
無機絶縁膜５３上に有機絶縁膜３１７が形成される。また、有機絶縁膜３１７上には、画素電極として機能する導電膜３１９が形成される。導電膜３１９は、無機絶縁膜５３及び有機絶縁膜３１７に設けられる開口部で、導電膜３１０ｅと接続される。
また、有機絶縁膜３１７及び導電膜３１９上には、絶縁層３９１が設けられる。また、絶縁層３９１に設けられた開口部において、発光素子３９４が有する発光層３９２及び導電膜３９３が、導電膜３１９上に設けられる。
また図６では、図２（Ａ）で示した走査線駆動回路１４及び信号線駆動回路１６を含む駆動回路部（上面図は省略）の断面図をＡ−Ｂに示し、加えて図５で示した画素の断面構造の情報をＣ−Ｄで示す。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜５１として機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３０８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂによりトランジスタ１０２を構成する。酸化物半導体膜３０８ａは、ゲート絶縁膜５１上に設けられる。また、導電膜３１０ａ、３１０ｂ上には、無機絶縁膜５３である絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅ、３１０ｆと同時に形成された導電膜３１０ｃとは、導電膜３１９と同時に形成された導電膜３１９ａで接続される。
導電膜３０４ｂと導電膜３１９ａは、ゲート絶縁膜５１、無機絶縁膜５３、及び有機絶縁膜３１７に設けられた開口部において接続する。また、導電膜３１０ｃと導電膜３１９ａは、絶縁膜３１２、絶縁膜３１４、及び有機絶縁膜３１７に設けられた開口部において接続する。
ここで、図５及び図６に示す表示装置の構成要素について、以下に説明する。
基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜３０４ｂは、駆動回路部に形成され、導電膜３１０ｃと接続する。また、導電膜３０４ｃは、画素部１１に形成され、画素部のトランジスタのゲート電極として機能する。
基板３０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板３０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板３０２として用いてもよい。なお、基板３０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板３０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板３０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に素子部を一部あるいは全部完成させた後、基板３０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。
導電膜３０４ａ、３０４ｂ、３０４ｃとしては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜３０４ａ、３０４ｂ、３０４ｃは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜３０４ａ、３０４ｂ、３０４ｃは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上には、絶縁膜３０５、絶縁膜３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタのゲート絶縁膜５１、及び画素部１１のトランジスタのゲート絶縁膜５１としての機能を有する。
絶縁膜３０５としては、例えば窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化物絶縁膜を用いて形成することが好ましい。
絶縁膜３０６としては、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。また、絶縁膜３０６としては、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
絶縁膜３０５及び絶縁膜３０６の合計の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
絶縁膜３０６上には、酸化物半導体膜３０８ａ、３０８ｂ、金属酸化物膜３０８ｃが形成されている。酸化物半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、酸化物半導体膜３０８ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。金属酸化物膜３０８ｃは、導電膜３１０ｆと接続し、且つ容量素子１０５の電極として機能する。なお導電膜３１０ｆは、トランジスタ１０３とは別のトランジスタにおけるソース電極及びドレイン電極として機能する。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、またはＨｆ）がある。なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、透光性を有する。
なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
また、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃは、結晶性が同じである。
なお、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
酸化物半導体膜３０８ａ、３０８ｂにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜３０８ａ、３０８ｂにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜３０８ａ、３０８ｂにおけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜３０８ａ、３０８ｂにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜３０８ａ、３０８ｂのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜３０８ａ、３０８ｂに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
酸化物半導体膜３０８ａ、３０８ｂとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜３０８ａ、３０８ｂは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜３０８ａ、３０８ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体膜３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１２等の、酸化物半導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、酸化物半導体膜３０８ａ、３０８ｂは、半導体として機能し、酸化物半導体膜３０８ａ、３０８ｂを有するトランジスタは、優れた電気特性を有する。
なお、酸化物半導体膜３０８ａ、３０８ｂとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜を加工して形成される。このため、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと同様の金属元素を有する膜である。また、酸化物半導体膜３０８ａ、３０８ｂと同様の結晶構造、または異なる結晶構造を有する膜である。しかしながら、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜に、不純物または酸素欠損を有せしめることで、導電性を有する膜となり、容量素子の電極として機能する。酸化物半導体膜に含まれる不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。または、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。または、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
このため、酸化物半導体膜３０８ａ、３０８ｂ及び金属酸化物膜３０８ｃは共に、絶縁膜３０６上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜３０８ａ、３０８ｂと比較して、金属酸化物膜３０８ｃの不純物濃度が高い。例えば、酸化物半導体膜３０８ａ、３０８ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、金属酸化物膜３０８ｃ含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜３０８ａ、３０８ｂと比較して、金属酸化物膜３０８ｃに含まれる水素濃度は２倍、好ましくは１０倍以上である。
また、酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、絶縁膜３１２を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体膜が水素、希ガス、アンモニア、酸素及び水素の混合ガス等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜となり、金属酸化物膜３０８ｃとして機能する。
即ち、金属酸化物膜３０８ｃは、導電性の高い酸化物半導体膜で形成されるともいえる。また金属酸化物膜３０８ｃは、導電性の高い金属酸化物膜で形成されるともいえる。
また、絶縁膜３１４として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素を含む。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ａ、３０８ｂと同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、窒化シリコン膜をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高くなり、金属酸化物膜３０８ｃとなる。
金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂより抵抗率が低い。金属酸化物膜３０８ｃの抵抗率が、酸化物半導体膜３０８ａ、３０８ｂの抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
ただし、本発明の実施形態の一態様は、これに限定されず、金属酸化物膜３０８ｃは、場合によっては、絶縁膜３１４と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、金属酸化物膜３０８ｃは、場合によっては、酸化物半導体膜３０８ａ、または、３０８ｂと別々の工程で形成されてもよい。その場合には、金属酸化物膜３０８ｃは、酸化物半導体膜３０８ａ、または、３０８ｂと、異なる材質を有していても良い。例えば、金属酸化物膜３０８ｃは、インジウム錫酸化物（以下、ＩＴＯと示す。）、または、インジウム亜鉛酸化物等を用いて形成してもよい。
本実施の形態に示す表示装置において、容量素子は、透光性を有する。この結果、発光素子３９４と重畳して設けることができるため、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、３１０ｆは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、金属酸化物膜３０８ｃ、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、３１０ｆ上には、無機絶縁膜５３として、絶縁膜３１２及び絶縁膜３１４が形成されている。絶縁膜３１２は、絶縁膜３０６と同様に、酸化物半導体膜との界面特性を向上させることが可能な材料を用いることが好ましく、酸化物絶縁膜を用いて形成することができる。ここでは、絶縁膜３１２としては、絶縁膜３１２ａ、３１２ｂを積層して形成する。
絶縁膜３１２ａは、酸素を透過する酸化物絶縁膜である。なお、絶縁膜３１２ａは、後に形成する絶縁膜３１２ｂを形成する際の、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃへのダメージ緩和膜としても機能する。
絶縁膜３１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
また、絶縁膜３１２ａは、酸化物絶縁膜であり、該酸化物絶縁膜は、窒素を含み、且つ欠陥量の少ないことが好ましい。
窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜等がある。
欠陥の少ない酸化物絶縁膜は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
絶縁膜３１２ａが、上記のように、窒素酸化物の含有量が少ないと、絶縁膜３１２ａと酸化物半導体膜との界面におけるキャリアのトラップを低減することが可能である。この結果、表示装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、絶縁膜３１２ａは、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であることが好ましい。この結果、絶縁膜３１２ａにおいて、窒素酸化物が生成されにくくなり、絶縁膜３１２ａと、酸化物半導体膜３０８ａ、３０８ｂとの界面におけるキャリアのトラップを低減することが可能である。また、表示装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、絶縁膜３１２ａにおいて、膜中に窒素酸化物及びアンモニアが含まれると、作製工程における加熱処理において、窒素酸化物及びアンモニアが反応し、窒素酸化物が窒素ガスとなって脱離する。この結果、絶縁膜３１２ａの窒素濃度及び窒素酸化物の含有量を低減することができる。また、絶縁膜３１２ａと、酸化物半導体膜３０８ａ、３０８ｂとの界面におけるキャリアのトラップを低減することが可能である。また、表示装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、絶縁膜３１２ａにおいては、外部から絶縁膜３１２ａに入った酸素が全て絶縁膜３１２ａの外部に移動せず、絶縁膜３１２ａにとどまる酸素もある。また、絶縁膜３１２ａに酸素が入ると共に、絶縁膜３１２ａに含まれる酸素が絶縁膜３１２ａの外部へ移動することで絶縁膜３１２ａにおいて酸素の移動が生じる場合もある。
絶縁膜３１２ａとして酸素を透過する酸化物絶縁膜を形成すると、絶縁膜３１２ａ上に設けられる、絶縁膜３１２ｂから脱離する酸素を、絶縁膜３１２ａを介して酸化物半導体膜３０８ａ、３０８ｂに移動させることができる。
絶縁膜３１２ａに接するように絶縁膜３１２ｂが形成されている。絶縁膜３１２ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜３１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜３１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜３１２ｂは、絶縁膜３１２ａと比較して酸化物半導体膜３０８ａ、３０８ｂから離れているため、絶縁膜３１２ａより、欠陥密度が多くともよい。
絶縁膜３１４として、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜を設けることで、酸化物半導体膜３０８ａ、３０８ｂ、及び金属酸化物膜３０８ｃからの酸素の外部への拡散を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。
なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜上に、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。また、容量素子の容量値を制御するため、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜上に窒化物絶縁膜または酸化絶縁膜を適宜設けてもよい。
また、絶縁膜３１４上には導電膜３１６ｂが形成されている。導電膜３１６ｂは、容量素子の電極として機能することができる。
導電膜３１６ｂとしては、透光性を有する導電性材料を用いて形成することができる。透光性を有する導電性材料としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などがある。
有機絶縁膜３１７としては、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂を用いることができる。なお、有機絶縁膜３１７は、５００ｎｍ以上５０００ｎｍ以下、好ましくは１０００ｎｍ以上３０００ｎｍ以下とする。有機絶縁膜３１７の厚さを上記の厚さとすることで、導電膜３１６ｂ上の凹部に有機絶縁膜３１７を充填させることが可能であり、配向膜３２０が形成される領域の凹凸を低減することができる。
有機樹脂を用いて有機絶縁膜３１７を形成することで、少なくとも画素電極として機能する導電膜３１６ｂの凹部を有機絶縁膜３１７で充填することが可能であり、発光素子３９４の構成する部材を平坦な面に形成することができる。そのため発光素子３９４では、電極間のショート等が低減され、歩留まりの向上を図ることができる。
また、有機絶縁膜３１７上には、導電膜３１９、３１９ａが形成されている。導電膜３１９は、画素電極として機能する。導電膜３１９ａは、ゲート絶縁膜５１、無機絶縁膜５３及び有機絶縁膜３１７に設けられた開口部において導電膜３０４ｂと導電膜３１０ｃとを電気的に接続する。即ち導電膜３１９ａは、導電膜３０４ｂ及び導電膜３１０ｃを接続する接続電極として機能する。
有機絶縁膜３１７は、これに限定されない。例えば、有機絶縁膜３１７は、カラーフィルタや、ブラックマトリックスの機能を有することも可能である。例えば、有機絶縁膜３１７が、カラーフィルタの機能を有する場合には、例えば、赤色の画素、青色の画素、緑色の画素に合わせて、各色ごとに、有色性を有する有機絶縁膜３１７を形成すればよい。
導電膜３１９、３１９ａは、導電膜３１６ｂと同様に透光性を有する導電性材料を用いて形成することができる。なお導電膜３１９を発光素子３９４の陽極として用いる場合、導電膜３１９、３１９ａはインジウム錫酸化物などの発光層３９２よりも仕事関数が大きく透光性を有する膜を用いるとよい。
なお、導電膜３０４ａ及び導電膜３１０ｃが直接接するような接続構造とするには、導電膜３１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパターニングを行い、マスクを形成する必要がある。しかしながら、図６のように、導電膜３１９ａにより、導電膜３０４ａ及び導電膜３１０ｃを接続することで、導電膜３０４ａ及び導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚少なくすることができる。即ち、表示装置の作製工程を削減することが可能である。
また、有機絶縁膜３１７及び導電膜３１９上には、発光素子３９４を隣接する画素間で分離する機能、すなわち隔壁としての機能を有する絶縁層３９１が形成されている。絶縁層３９１としては、絶縁性を有していればよく、例えば、有機絶縁膜または無機絶縁膜を用いることができる。有機絶縁膜としては、例えば、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、シロキサン系樹脂、エポキシ系樹脂、またはフェノール系樹脂等を用いることができる。無機絶縁膜としては、酸化シリコン、酸化窒化シリコン等を用いることができる。特に、感光性の有機樹脂材料を用いることで、絶縁層３９１の作製が容易となるため好ましい。
また、導電膜３１９及び絶縁層３９１上には、発光層３９２が形成されている。発光層３９２は、少なくとも発光性の物質が含まれる発光層が形成されていればよく、該発光層以外に、ホール注入層、ホール輸送層、電子輸送層、電子注入層、及び電荷発生層などの機能層が形成されていてもよい。発光層３９２は、一対の電極（ここでは、導電膜３１９と導電膜３９３）から電子と正孔が注入され電流が流れる。そして、該電子と正孔が再結合することによって発光性の物質が励起状態を形成し、その励起状態が基底状態に戻る際に発光することができる。
また、発光層３９２上には、導電膜３９３が形成されている。導電膜３９３を発光素子３９４の陰極として用いる場合、導電膜３９３は発光素子３９４に電子を注入できる仕事関数の小さい材料を用いて形成することが好ましい。また、仕事関数の小さい金属単体ではなく、仕事関数の小さいアルカリ金属、またはアルカリ土類金属を数ｎｍ形成した層を緩衝層として形成し、その上にアルミニウムなどの金属材料、インジウム錫酸化物等の導電性を有する酸化物材料、または半導体材料を用いて形成してもよい。また、緩衝層として、アルカリ土類金属の酸化物、ハロゲン化物、または、マグネシウム−銀等の合金を用いることもできる。なお発光層３９２が発光する光は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を用いることができる。他にも白色や黄色、又はその他の色を発光する発光素子を用いることができる。
なお発光層３９２が発光する光が白色の場合、図示していないが基板３０２上に有色性を有する膜（有色膜）を形成してもよい。有色膜は、カラーフィルタとしての機能を有する。また、有色膜に隣接する遮光膜が基板３０２上に形成することができる。遮光膜は、ブラックマトリクスとして機能する。また、有色膜の代わりに色変換層を設ける構成としてもよいし、表示装置が白黒表示の場合は、特に設けなくてもよい。
有色膜としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。
また遮光膜としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、基板３４２と基板３０２との間の空間には、水分による発光素子３９４の劣化を抑制するため、乾燥剤を設けてもよい。また、液晶層や樹脂等で充填する構成としてもよい。
なお図２（Ｂ）に一例として示した画素３０１で液晶素子３１を用いる場合の断面図を図４２に示す。図４２では、本実施の形態で説明した構成を有する素子基板に加えて、対向基板９９７を有する。対向基板９９７は、対向電極９９８を有する。なお素子基板と対向基板の間には、液晶９９９が充填され、対向電極と画素電極との間の液晶とで、液晶素子を形成する。
図６に示す表示装置に示す基板３０２上に設けられた素子部の作製方法について、図７乃至図１２を用いて説明する。なお、ここでは、基板３０２上に設けられた素子部としては、基板３０２と導電膜３９３に挟まれた領域のことをさす。
トランジスタを構成する膜（絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブともよぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電膜３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４ｃの形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図７（Ａ）参照。）。
また、導電膜３０４ａ、３０４ｂ、３０４ｃは、代表的には、スパッタリング法、真空蒸着法、ＰＬＤ法、熱ＣＶＤ法等を用いて形成することができる。
また、ＡＬＤを利用する成膜装置により導電膜３０４ａ、３０４ｂ、３０４ｃとしてタングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形成し、絶縁膜３０５上に絶縁膜３０６を形成する（図５参照。）。
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法、真空蒸着法、ＰＬＤ法、熱ＣＶＤ法等により形成することができる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物の混入が抑制され好ましい。
絶縁膜３０５及び絶縁膜３０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜３０５及び絶縁膜３０６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ法を用いて形成することができる。
また、絶縁膜３０５及び絶縁膜３０６として、ＭＯＣＶＤ法などの熱ＣＶＤ法やＡＬＤ法を用いて、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
また、絶縁膜３０５及び絶縁膜３０６として、ＭＯＣＶＤ法などの熱ＣＶＤ法やＡＬＤ法を用いて、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
また、絶縁膜３０５及び絶縁膜３０６として、ＭＯＣＶＤ法などの熱ＣＶＤ法やＡＬＤ法を用いて、酸化シリコン膜を形成する場合には、ヘキサジクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
次に、絶縁膜３０６上に酸化物半導体膜３０７を形成する（図７（Ｂ）参照。）。
酸化物半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等などを用いて形成することができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
次に、酸化物半導体膜３０７を所望の領域に加工することで、島状の酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄを形成する。なお、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄは、所望の領域に第２のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用いることができる（図７（Ｃ）参照。）。
なお、この後、加熱処理を行って、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水素、水等を脱離させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水素濃度及び水濃度を低減してもよい。この結果、高純度化された酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄを形成することができる。該加熱処理の温度は、代表的には、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下とする。なお、該加熱処理の温度を、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能であり、歩留まりが向上する。
当該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することが可能であり、加熱処理中の基板の反りを低減することが可能であり、大面積基板において特に好ましい。
また、加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
なお、後に形成される絶縁膜３１１ａの成膜温度を２８０℃以上４００℃以下とする場合、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水素、水等を脱離させることが可能であるため、当該加熱処理は不要である。
次に、絶縁膜３０６、及び酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ上に導電膜３０９を形成する（図８（Ａ）参照。）。
導電膜３０９は、スパッタリング法、真空蒸着法、ＰＬＤ法、熱ＣＶＤ法等を用いて形成することができる。
次に、導電膜３０９を所望の領域に加工することで、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、３１０ｆを形成する。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、３１０ｆの形成は、所望の領域に第３のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる（図８（Ｂ）参照。）。
次に、絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、３１０ｆ上を覆うように、絶縁膜３１１ａ、３１１ｂが積層された絶縁膜３１１を形成する（図８（Ｃ）参照。）。絶縁膜３１１は、スパッタリング法、ＣＶＤ法、蒸着法等を用いて形成することができる。
なお、絶縁膜３１１ａを形成した後、大気に曝すことなく、連続的に絶縁膜３１１ｂを形成することが好ましい。絶縁膜３１１ａを形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜３１１ｂを連続的に形成することで、絶縁膜３１１ａ、３１１ｂにおける界面の大気成分由来の不純物濃度を低減することができると共に、絶縁膜３１１ｂに含まれる酸素を酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに移動させることが可能であり、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄの酸素欠損量を低減することができる。
絶縁膜３１１ａとしては、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０以上８０以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＣＶＤ法を用いることで、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成することができる。
絶縁膜３１１ａの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
上記条件を用いることで、絶縁膜３１１ａとして酸素を透過する酸化物絶縁膜を形成することができる。また、絶縁膜３１１ａを設けることで、後に形成する絶縁膜３１１ｂの形成工程において、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージ低減が可能である。
絶縁膜３１１ｂとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜３１１ｂの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
絶縁膜３１１ｂの成膜条件として、高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜３１１ｂ中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記絶縁膜３１１ｂの成膜温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ上に絶縁膜３１１ａが設けられている。このため、絶縁膜３１１ｂの形成工程において、絶縁膜３１１ａが酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄの保護膜となる。この結果、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージを低減しつつ、高いパワー密度の高周波電力を用いて絶縁膜３１１ｂを形成することができる。
なお、絶縁膜３１１ｂの成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜３１１ｂの欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、該加熱処理の温度を、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能であり、歩留まりが向上する。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、絶縁膜３１１ｂに含まれる酸素の一部を酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに移動させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる酸素欠損を低減することが可能である。この結果、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる酸素欠損量をさらに低減することができる。
また、絶縁膜３１１ａ、３１１ｂに水、水素等が含まる場合、水、水素等をブロッキングする機能を有する絶縁膜３１３を後に形成し、加熱処理を行うと、絶縁膜３１１ａ、３１１ｂに含まれる水、水素等が、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに移動し、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに欠陥が生じてしまう。しかしながら、当該加熱により、絶縁膜３１１ａ、３１１ｂに含まれる水、水素等を脱離させることが可能であり、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら絶縁膜３１１ｂを絶縁膜３１１ａ上に形成することで、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに酸素を移動させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
また、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅ、３１０ｆを形成する際、導電膜のエッチングによって、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄはダメージを受け、酸化物半導体膜３０８ａ、３０８ｂのバックチャネル（酸化物半導体膜３０８ａ、３０８ｂにおいて、ゲート電極として機能する導電膜３０４ａ、３０４ｃと対向する面と反対側の面）側に酸素欠損が生じる。しかし、絶縁膜３１１ｂに化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜３０８ａ、３０８ｂに含まれる欠陥を低減することができるため、トランジスタの信頼性を向上させることができる。
なお、当該加熱処理は、後に形成される開口部３６２を形成した後に行ってもよい。
次に、絶縁膜３１１ａ、３１１ｂを所望の領域に加工することで、絶縁膜３１２ａ及び絶縁膜３１２ｂが積層された絶縁膜３１２、及び開口部３６２を形成する。なお、絶縁膜３１２、及び開口部３６２の形成は、所望の領域に第４のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる（図９（Ａ）参照。）。
なお、開口部３６２は、酸化物半導体膜３０８ｄの表面が露出するように形成する。開口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ドライエッチング法により、絶縁膜３１１をエッチングすることが好ましい。この結果、酸化物半導体膜３０８ｄはエッチング処理においてプラズマに曝されるため、酸化物半導体膜３０８ｄの酸素欠損を増加させることが可能である。ただし、開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３１４を形成する（図９（Ｂ）参照。）。
絶縁膜３１４としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜３１４としては、例えば、ＣＶＤ法、スパッタリング法を用いて形成することができる。
絶縁膜３１４をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸化物半導体膜に酸素欠損が生成される。また、絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体膜３０８ｄにおいて水素は酸素と結合し、キャリアである電子が生成される。または、酸化物半導体膜に含まれる酸素欠損に水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜３０８ｄは、導電性が高くなり、金属酸化物膜３０８ｃとなる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上４００℃以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜３０８ａ、３０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜３１４上に導電膜３１５を形成する（図１０（Ａ）参照。）。
導電膜３１５は、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１５を所望の領域に加工することで、導電膜３１６ｂを形成する。なお、導電膜３１６ｂの形成は、所望の領域に第５のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１０（Ｂ）参照。）。
次に、絶縁膜３１４、導電膜３１６ｂを覆うように有機絶縁膜３１７を形成する（図１０（Ｃ）参照。）。平坦化膜として機能する有機絶縁膜３１７は、絶縁膜３１３及び導電膜３１６ｂのそれぞれ一部が露出されるように開口部を有する。
有機絶縁膜３１７は、スピンコート法、ディップコート法等の塗布法を用いて感光性の組成物を絶縁膜３１３及び導電膜３１６ｂ上に塗布した後、第６のフォトマスクを用いたフォトリソグラフィ工程により組成物を露光及び現像し、その後加熱処理を行うことで形成される。なお、非感光性の組成物を絶縁膜３１３及び導電膜３１６ｂ上に塗布した場合、非感光性の組成物上にレジストを塗布し、第６のフォトマスクを用いたフォトリソグラフィ工程によりレジストを加工してマスクを形成し、該マスクを用いて非感光性の組成物をエッチングすることで、有機絶縁膜３１７を形成することができる。
なお、有機絶縁膜３１７として、インクジェット法、印刷法等の湿式法を用いて形成することで、フォトマスク枚数を削減することができる。
次に、有機絶縁膜３１７をマスクとして、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２、及び絶縁膜３１４それぞれの一部をエッチングして、導電膜３０４ｂを露出する開口部３６４ａ、導電膜３１０ｃを露出する開口部３６４ｂ、導電膜３１０ｅを露出する開口部３６４ｃを形成する（図１１（Ａ）参照。）。
次に、導電膜３１８を形成する（図１１（Ｂ）参照。）。
導電膜３１８は、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１８を所望の領域に加工することで、導電膜３１９、３１９ａを形成する。なお、導電膜３１９、３１９ａの形成は、所望の領域に第７のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１１（Ｃ）参照。）。
次に、絶縁層を形成し、所望の領域に加工することで、絶縁層３９１を形成する。なお、絶縁層３９１の形成は、所望の領域に第８のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１２（Ａ）参照。）。
なお隔壁として機能する絶縁層３９１は、その側壁がテーパーまたは連続した曲率を持って形成される傾斜面となるように形成することが好ましい。絶縁層３９１の側壁をこのような形状とすることで、後に形成される発光層３９２や導電膜３９３の被覆性を良好なものとすることができる。
次に、発光層３９２及び導電膜３９３を形成する。（図１２（Ｂ）参照。）。第１の電極として機能する導電膜３１９と、発光層３９２及び導電膜３９３を積層して設けることで、発光素子３９４を形成することができる。
以上の工程で基板３０２上に、図５及び図６に示す、トランジスタを有する画素部及び駆動回路部を有する表示装置を形成することができる。なお、本実施の形態に示す作製工程においては、第１乃至第８のパターニング、すなわち８枚のフォトマスクで、トランジスタ及び容量素子を同時に形成することができる。
なお、本実施の形態では、絶縁膜３１４に含まれる水素を酸化物半導体膜３０８ｄに拡散させて、酸化物半導体膜３０８ｄの導電性を高めたが、酸化物半導体膜３０８ａ、３０８ｂをマスクで覆い、酸化物半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸化物半導体膜３０８ｄの導電性を高めてもよい。酸化物半導体膜３０８ｄに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、酸化物半導体膜３０８ｄにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜３０８ｄに塗布する方法がある。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２と異なるトランジスタを有する表示装置について、図１３乃至図１９を用いて説明する。
図１３に示す表示装置は、Ａ−Ｂに示す駆動回路部において、デュアルゲート構造のトランジスタ１０２ａを有することを特徴とする。
駆動回路部に設けられたトランジスタ１０２ａは、基板３０２上に設けられるゲート電極として機能する導電膜３０４ａと、ゲート絶縁膜として機能する絶縁膜３０５、３０６と、絶縁膜３０６上に形成される酸化物半導体膜３０８ａと、酸化物半導体膜３０８ａに接する、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂとを有する。また、酸化物半導体膜３０８ａ及び導電膜３１０ａ、３１０ｂ上に絶縁膜３１２、３１４が形成され、絶縁膜３１４上にゲート電極として機能する導電膜３１６ｄが形成される。ゲート電極として機能する導電膜３１６ｄは、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２及び絶縁膜３１４に設けられた開口部（図示しない。）において、ゲート電極として機能する導電膜３０４ａと接続する。即ち、導電膜３０４ａ及び導電膜３１６ｄは同電位である。
このため、トランジスタ１０２ａの各ゲート電極に同電位の電圧を印加することで、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜３０８ａにおいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１０２ａのオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージにより欠陥が形成される共に、不純物付着などにより汚染されるため、電界などのストレスが与えられることによって活性化しやすく、それによりｎ型（低抵抗）となりやすい。そのため、ゲート電極として機能する導電膜３０４ａと重なる酸化物半導体膜３０８ａの端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂの間に設けられると、ｎ型化された領域がキャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、チャネル幅方向において、ゲート電極として機能する導電膜３１６ｄが、設けられることで、ゲート電極として機能する導電膜３１６ｄの電界の影響により、酸化物半導体膜３０８ａの側面、または側面及びその近傍を含む端部における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
なお、ゲート電極として機能する導電膜３１６ｄは、実施の形態２に示す導電膜３１６ｂと同様の材料を適宜用いることができる。
＜変形例１＞
本実施の形態の図１３に示す表示装置は、駆動回路部のトランジスタとして、デュアルゲート構造のトランジスタを用いて作製されているが、図１４に示すように、Ａ−Ｂに示す駆動回路にデュアルゲート構造のトランジスタ１０２ａを有するとともに、Ｃ−Ｄに示す画素部にデュアルゲート構造のトランジスタ１０３ａを用いてもよい。
トランジスタ１０３ａは、基板３０２上に設けられるゲート電極として機能する導電膜３０４ｃと、ゲート絶縁膜５１として機能する絶縁膜３０５、３０６と、絶縁膜３０６上に形成される酸化物半導体膜３０８ｂと、酸化物半導体膜３０８ｂに接する、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅとを有する。また、酸化物半導体膜３０８ｂ及び導電膜３１０ｄ、３１０ｅ上に絶縁膜３１２、３１４が形成され、絶縁膜３１４上にゲート電極として機能する導電膜３１６ｅが形成される。ゲート電極として機能する導電膜３１６ｅは、絶縁膜３０５、３０６及び絶縁膜３１２、３１４に設けられた開口部（図示しない。）において、ゲート電極として機能する導電膜３０４ｃと接続する。即ち、導電膜３０４ｃ及び導電膜３１６ｅは同電位である。
駆動回路部と共に画素部に、信頼性が高く、オン電流が大きく、電界効果移動度の高いデュアルゲート構造のトランジスタを設けることで、表示品質の優れた表示装置を作製することができる。
＜変形例２＞
実施の形態２または実施の形態３に示す表示装置において、図１５に示すように、駆動回路部に設けられたトランジスタ１０２ａと重なる領域であって、且つ有機絶縁膜３１７上に、導電膜３１９と同時に形成された導電膜３１９ｂを設けてもよい。導電膜３１９ｂは、共通電位、接地電位等の任意の電位とすることができる。デュアルゲート構造のトランジスタ１０２ａと重なる導電膜３１９ｂを設けることで、トランジスタ１０２ａのゲート電極として機能する導電膜３１６ｄに印加された電圧により発生する電界を導電膜３１９ｂが遮蔽することが可能である。
＜変形例３＞
実施の形態２または実施の形態３において、駆動回路部及び画素部に有機絶縁膜３１７を有する表示装置を説明したが、図１６に示すように、画素部にのみ有機絶縁膜３１７ａを設けてもよい。
なお、図１６に示す表示装置において、図９（Ｂ）に示すように絶縁膜３１４を形成した後、パターニングによるマスクの形成を行い、該マスクを用いて絶縁膜３０５、３０６、３１２、３１４をそれぞれエッチングして、開口部を形成する。次に、図１０（Ａ）に示す導電膜３１５を形成した後、図１０（Ｂ）に示す導電膜３１６ｂを形成すると同時に、導電膜３０４ｂ及び導電膜３１０ｃを接続する導電膜３１９ａを形成する。こののち、有機絶縁膜３１７及び導電膜３１９を形成する。
なお、図１７に示すように、駆動回路部に有機絶縁膜３１７を設けない場合、デュアルゲート構造のトランジスタ１０２ｂのゲート電極として機能する導電膜３１６ｄ上に、導電膜３１９と同時に形成された導電膜３１９ｃを設けてもよい。
なお、図１７の構成に加えて、実施の形態１の図１（Ｂ）で説明したように、導電膜３１９を用いてトランジスタ１０３の導電膜３１０ｅと導電膜３１６ｂとを接続する図１８の構成としてもよい。
なお、図１７の構成に加えて、実施の形態１の図１（Ｃ）で説明したように、トランジスタ１０３の導電膜３１０ｅと金属酸化物膜３０８ｃとが直接接する図１９の構成としてもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
実施の形態２及び実施の形態３に示すトランジスタ１０２、１０２ａ、１０２ｂ、１０２ｃ、１０３、１０３ａ、１０３ｂにおいて、必要に応じて、酸化物半導体膜を積層構造とすることができる。ここでは、トランジスタ１０３を用いて説明する。
図２８に示すトランジスタは、絶縁膜３０６及び導電膜３１０ｄ、３１０ｅの間に、酸化物半導体膜を含む多層膜３３６が形成されている。
多層膜３３６は、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂを有する。即ち、多層膜３３６は２層構造である。また、酸化物半導体膜３３６ａの一部がチャネル領域として機能する。また、多層膜３３６に接するように、絶縁膜３１２ａが形成されており、絶縁膜３１２ａに接するように酸化物半導体膜３３６ｂが形成されている。即ち、酸化物半導体膜３３６ａと絶縁膜３１２ａとの間に、酸化物半導体膜３３６ｂが設けられている。
酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以上から構成される。酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以上から構成されるため、酸化物半導体膜３３６ａと酸化物半導体膜３３６ｂとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜３３６ｂは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）であり、且つ酸化物半導体膜３３６ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜３３６ｂの伝導帯の下端のエネルギーと、酸化物半導体膜３３６ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体膜３３６ｂの電子親和力と、酸化物半導体膜３３６ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体膜３３６ｂは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。
酸化物半導体膜３３６ｂとして、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体膜３３６ｂのエネルギーギャップを大きくする。（２）酸化物半導体膜３３６ｂの電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜３３６ａと比較して、絶縁性が高くなる。（５）Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆは酸素との結合力が強い金属元素であるため、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
酸化物半導体膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜３３６ａ、及び酸化物半導体膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜３３６ａと比較して、酸化物半導体膜３３６ｂに含まれるＭの原子数比が大きく、代表的には、酸化物半導体膜３３６ａに含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜３３６ａ、及び酸化物半導体膜３３６ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜３３６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜３３６ａをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき酸化物半導体膜３３６ｂにおいて、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、当該酸化物半導体膜を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であると好ましい。
例えば、酸化物半導体膜３３６ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜３３６ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：ｎ（ｎは２以上８以下の整数）、１：６：ｍ（ｍは２以上１０以下の整数）、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜３３６ａ、及び酸化物半導体膜３３６ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。なお、酸化物半導体膜３３６ａにおいて、Ｚｎの割合がＧａ以上であるとＣＡＡＣ−ＯＳが形成されやすく好ましい。
酸化物半導体膜３３６ｂは、後に形成される絶縁膜３１２ｂを形成する際の、酸化物半導体膜３３６ａへのダメージ緩和膜としても機能する。
酸化物半導体膜３３６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍとする。
また、酸化物半導体膜３３６ｂは、酸化物半導体膜３３６ａと同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。
なお、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂによって、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜を構成してもよい。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
ここでは、酸化物半導体膜３３６ａ及び絶縁膜３１２ａの間に、酸化物半導体膜３３６ｂが設けられている。このため、酸化物半導体膜３３６ｂと絶縁膜３１２ａの間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜３３６ａとの間には隔たりがある。この結果、酸化物半導体膜３３６ａを流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜３３６ａとトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜３３６ｂは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜３３６ａへ移動する不純物量を低減することが可能である。また、酸化物半導体膜３３６ｂは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜３３６ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂは、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂの間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
なお、図２８において、多層膜３３６を酸化物半導体膜３３６ａ及び酸化物半導体膜３３６ｂの２層構造としたが、絶縁膜３０６と酸化物半導体膜３３６ａの間に、さらに酸化物半導体膜３３６ｂと同様の膜を設ける３層構造としてもよい。この場合、絶縁膜３０６及び酸化物半導体膜３３６ａの間に設ける酸化物半導体膜の膜厚は、酸化物半導体膜３３６ａより小さいと好ましい。酸化物半導体膜の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、ＣＡＡＣ−ＯＳ及び微結晶酸化物半導体について説明する。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
図２０（ａ）は、ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像である。また、図２０（ｂ）は、図２０（ａ）をさらに拡大した断面ＴＥＭ像であり、理解を容易にするために原子配列を強調表示している。
図２０（ｃ）は、図２０（ａ）のＡ−Ｏ−Ａ’間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図２０（ｃ）より、各領域においてｃ軸配向性が確認できる。また、Ａ−Ｏ間とＯ−Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレインであることが示唆される。また、Ａ−Ｏ間では、ｃ軸の角度が１４．３°、１６．６°、２６．４°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ａ’間では、ｃ軸の角度が−１８．３°、−１７．６°、−１５．９°と少しずつ連続的に変化していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図２１（Ａ）参照。）。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図２１（Ｂ）参照。）。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析が可能となる場合がある。
図２１（Ｃ）に、電子銃室７０と、電子銃室７０の下の光学系７２と、光学系７２の下の試料室７４と、試料室７４の下の光学系７６と、光学系７６の下の観察室８０と、観察室８０に設置されたカメラ７８と、観察室８０の下のフィルム室８２と、を有する透過電子回折測定装置を示す。カメラ７８は、観察室８０内部に向けて設置される。なお、フィルム室８２を有さなくても構わない。
また、図２１（Ｄ）に、図２１（Ｃ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室７０に設置された電子銃から放出された電子が、光学系７２を介して試料室７４に配置された物質８８に照射される。物質８８を通過した電子は、光学系７６を介して観察室８０内部に設置された蛍光板９２に入射する。蛍光板９２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
カメラ７８は、蛍光板９２を向いて設置されており、蛍光板９２に現れたパターンを撮影することが可能である。カメラ７８のレンズの中央、および蛍光板９２の中央を通る直線と、カメラ７８の蛍光板９２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ７８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ７８をフィルム室８２に設置しても構わない場合がある。例えば、カメラ７８をフィルム室８２に、電子８４の入射方向と対向するように設置してもよい。この場合、蛍光板９２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室７４には、試料である物質８８を固定するためのホルダが設置されている。ホルダは、物質８８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質８８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質８８の構造によって最適な範囲を設定すればよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
例えば、図２１（Ｄ）に示すように物質におけるナノビームである電子８４の照射位置を変化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができる。このとき、物質８８がＣＡＡＣ−ＯＳ膜であれば、図２１（Ａ）に示したような回折パターンが観測される。または、物質８８がｎｃ−ＯＳ膜であれば、図２１（Ｂ）に示したような回折パターンが観測される。
ところで、物質８８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜などと同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜であれば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターンが観測される領域の割合を非ＣＡＡＣ化率と表記する。
一例として、成膜直後（ａｓ−ｓｐｕｔｔｅｒｅｄと表記。）、または酸素を含む雰囲気における４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャンしながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍのナノビームを用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡＣ化率の算出には、６試料における平均値を用いた。
各試料におけるＣＡＡＣ化率を図２２（Ａ）に示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）であった。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理においても高いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することができなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
図２２（Ｂ）および図２２（Ｃ）は、成膜直後および４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜の平面ＴＥＭ像である。図２２（Ｂ）と図２２（Ｃ）とを比較することにより、４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い温度における加熱処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能となる場合がある。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルについて説明する。
図４６（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット１３０は、バッキングプレート上に接着されている。ターゲット１３０およびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによって、ターゲット１３０上には磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。なお、劈開面の詳細については後述する。
基板１２０は、ターゲット１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット１３０上の磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン１０１が生じる。イオン１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン１０１は、電界によってターゲット１３０側に加速され、やがてターゲット１３０と衝突する。このとき、劈開面から平板状又はペレット状のスパッタ粒子であるペレット１００ａおよびペレット１００ｂが剥離し、叩き出される。なお、ペレット１００ａおよびペレット１００ｂは、イオン１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット１００ａは、三角形、例えば正三角形の平面を有する平板状又はペレット状のスパッタ粒子である。また、ペレット１００ｂは、六角形、例えば正六角形の平面を有する平板状又はペレット状のスパッタ粒子である。なお、ペレット１００ａおよびペレット１００ｂなどの平板状又はペレット状のスパッタ粒子を総称してペレット１００と呼ぶ。ペレット１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった四角形（ひし形）となる場合もある。
ペレット１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレット１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレット１００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。例えば、ペレット１００ａが、側面に負に帯電した酸素原子を有する例を図４８に示す。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子又は亜鉛原子と結合した酸素原子が負に帯電する可能性がある。
図４６（Ａ）に示すように、例えば、ペレット１００は、プラズマ中を凧のように飛翔し、ひらひらと基板１２０上まで舞い上がっていく。ペレット１００は電荷を帯びているため、ほかのペレット１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板１２０の上面では、基板１２０の上面に平行な向きの磁場が生じている。また、基板１２０およびターゲット１３０間には、電位差が与えられているため、基板１２０からターゲット１３０に向けて電流が流れている。したがって、ペレット１００は、基板１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける（図４９参照。）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット１００に与える力を大きくするためには、基板１２０の上面において、基板１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板１２０の上面において、基板１２０の上面に平行な向きの磁場が、基板１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
また、基板１２０は加熱されており、ペレット１００と基板１２０との間で摩擦などの抵抗が小さい状態となっている。その結果、図５０（Ａ）に示すように、ペレット１００は、基板１２０の上面を滑空するように移動する。ペレット１００の移動は、平板面を基板１２０に向けた状態で起こる。その後、図５０（Ｂ）に示すように、既に堆積しているほかのペレット１００の側面まで到達すると、側面同士が結合する。このとき、ペレット１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。
また、ペレット１００が基板１２０上で加熱されることにより、原子が再配列し、イオン１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット１００は、ほぼ単結晶となる。ペレット１００がほぼ単結晶となることにより、ペレット１００同士が結合した後に加熱されたとしても、ペレット１００自体の伸縮はほとんど起こり得ない。したがって、ペレット１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、向きのずれたペレット１００同士の側面を高速道路のように繋いでいると考えられる。
以上のようなモデルにより、ペレット１００が基板１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板１２０の上面（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板１２０の上面に凹凸がある場合でも、その形状に沿ってペレット１００が配列することがわかる。例えば、基板１２０の上面が原子レベルで平坦な場合、ペレット１００はａｂ面と平行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる（図４６（Ｂ）参照。）。
一方、基板１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット１００が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット１００間に隙間が生じやすい場合がある。ただし、ペレット１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる（図４６（Ｃ）参照。）。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
また、ＣＡＡＣ−ＯＳは、ペレット１００のほかに酸化亜鉛粒子を有する成膜モデルによっても説明することができる。
酸化亜鉛粒子は、ペレット１００よりも質量が小さいため、先に基板１２０に到達する。基板１２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長することで薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜鉛層の結晶のｃ軸は、基板１２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は、ＣＡＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結晶性を高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほとんど確認することができない。
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも高い割合で亜鉛を含むターゲットを用いることが好ましい。
同様に、ｎｃ−ＯＳは、図４７に示す成膜モデルによって理解することができる。なお、図４７と図４６（Ａ）との違いは、基板１２０の加熱の有無のみである。
したがって、基板１２０は加熱されておらず、ペレット１００と基板１２０との間で摩擦などの抵抗が大きい状態となっている。その結果、ペレット１００は、基板１２０の上面を滑空するように移動することができないため、不規則に降り積もっていくことでｎｃ−ＯＳを得ることができる。
＜劈開面＞
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明する。
まずは、ターゲットの劈開面について図５１を用いて説明する。図５１に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図５１（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図５１（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いる。また、汎関数には、ＧＧＡ ＰＢＥを用いる。また、カットオフエネルギーは４００ｅＶとする。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出する。
図５１に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図５１（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図５１（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図５１（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図５１（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
この計算により、図５１に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図５１（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面）よりも、第３の面（１１０）面に平行な結晶面）、第４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことから、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８８原子）の断面構造を図５２（Ａ）に、上面構造を図５２（Ｂ）に示す。なお、図５２（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図５２（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を入射させる。
図５３（Ａ）は、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図５３（Ｂ）は、セルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図５３では、図５２（Ａ）に示した固定層の一部を省略して示す。
図５３（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図５１（Ａ）に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番目）に大きな亀裂が生じることがわかる。
一方、図５３（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図５１（Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じることがわかる。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわかる。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレットに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場合がある。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査する。
図５４（Ａ）に、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図５４（Ａ）は、図５２から図５３（Ａ）の間の期間に対応する。
図５４（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットにアルゴンを衝突させた場合、図５２（Ａ）における第２の面（２番目）に亀裂が入ると考えられる。
また、図５４（Ｂ）に、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図５４（Ｂ）は、図５２から図５３（Ａ）の間の期間に対応する。
一方、図５４（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸素を衝突させた場合、図５２（Ａ）における第２の面（１番目）に亀裂が入ると考えられる。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から剥離することが示唆される。
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量保存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のアルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖＡは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウムの速度である。
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよびｖ’Ｇａの関係は式（３）のように表すことができる。
式（１）、式（２）および式（３）より、ＶＧａを０とすると、アルゴンまたは酸素が衝突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ−ＯＳを成膜する図４６（Ａ）などに記載のモデルが道理に適っている。
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有する。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃｍ３程度となる。
図５５に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物（図５５（Ａ）参照。）、およびそのターゲット（図５５（Ｂ）参照。）の断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いる。
図５５（Ａ）および図５５（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、ともにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。したがって、図４６（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転写されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
実施の形態２で述べたように、酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。
本実施の形態の表示装置は、オフ電流値の低いトランジスタを適用することで、少なくとも２つの駆動方法（モード）で表示を行う表示装置とすることができる。第１の駆動モードは、従来の表示装置の駆動方法であり、１フレームごとにデータを逐次書き換える駆動方法である。第２の駆動モードは、データの書き込み処理を実行した後、データの書き換えを停止する駆動方法である。すなわち、リフレッシュレートを低減した駆動モードである。
動画の表示は、第１の駆動モードにより行われる。静止画の表示は、フレームごとの画像データに変化がないため、１フレームごとにデータの書き換えを行う必要がない。そこで、静止画を表示する際は、第２の駆動モードで動作させると、画面のちらつきをなくすとともに、電力消費を削減することができる。
また、本実施の形態の表示装置に適用される画素の容量素子は、容量素子で蓄積する電荷量が大きい。このため、画素電極の電位を保持する時間を長くすることが可能であり、リフレッシュレートを低減する駆動モードを適用できる。さらに、表示装置においてリフレッシュレートを低減する駆動モードを適用した場合であっても、画素で保持する電圧の変化を長期間抑制することが可能であるため、使用者による画像のちらつきの知覚をより防止することができる。したがって、低消費電力化と表示品質の向上を図ることができる。
ここで、リフレッシュレートを低減する効果に関して説明する。
目の疲労には、神経系の疲労と、筋肉系の疲労の２種類がある。神経系の疲労は、長時間、表示装置の発光、点滅画面を見続けることで、その明るさが眼の網膜や神経、脳を刺激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の筋肉を酷使することにより疲れさせるものである。
図２３（Ａ）に、従来の表示装置の表示を表す模式図を示す。図２３（Ａ）に示すように、従来の表示装置の表示では、１秒間に６０回の画像の書き換えが行われている。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して眼の疲労が引き起こされるおそれがあった。
本発明の一態様では、表示装置の画素部に、オフ電流の極めて低いトランジスタ、例えば酸化物半導体を用いたトランジスタを適用する。また、表示装置の画素が有する容量素子は、面積の大きい容量素子とすることができる。これらによって、容量素子に蓄積された電荷のリークを抑制するとともに、電位の変化がゆるやかにすることが可能となるため、フレーム周波数を下げても、表示装置の輝度を抑制することが可能となる。
つまり、図２３（Ｂ）に示すように、例えば、５秒間に１回の画像の書き換えが可能となるため、極力同じ映像を見ることが可能となり、使用者に視認される画面のちらつきが低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労が軽減される。
本発明の一態様によれば、目に優しい表示装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様である表示装置において、カラー表示を行う場合の画素の構成例について図面を参照して説明する。なお本実施の形態において、カラー表示を行うことのできる画素を画素ｐｉｘ＿ｃｏｌｏｒとして表し、画素ｐｉｘ＿ｃｏｌｏｒを構成する画素をサブ画素ｓｕｂ＿ｐｉｘとして説明する。なお本実施の形態におけるサブ画素ｓｕｂ＿ｐｉｘが、上記実施の形態２で説明した画素ｐｉｘに相当する。
図２４（Ａ）乃至（Ｄ）に、カラー表示を行うことのできる画素ｐｉｘ＿ｃｏｌｏｒの構成例を示す。
図２４（Ａ）にはＲ（赤）Ｇ（緑）Ｂ（青）の三原色でカラー表示を行う場合の画素ｐｉｘ＿ｃｏｌｏｒの構成例を示す。各サブ画素ｓｕｂ＿ｐｉｘでは、発光素子としてそれぞれの色を呈する材料とする構成、もしくは白色光を射出し、カラーフィルタでＲＧＢの各色に色変換する構成、又は色変換層を用いてＲＧＢの各色に変換する構成を用いればよい。そして図２４（Ａ）に示すように画素ｐｉｘ＿ｃｏｌｏｒには、Ｒを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｒと、Ｇを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｇと、Ｂを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｂと、をストライプ状に配置すればよい。
図２４（Ｂ）にはＲ（赤）Ｇ（緑）Ｂ（青）の三原色に白（Ｗ）を加えてカラー表示を行う場合の画素ｐｉｘ＿ｃｏｌｏｒの構成例を示す。各サブ画素ｓｕｂ＿ｐｉｘでは、発光素子としてそれぞれの色を呈する材料とする構成、もしくは白色光を射出し、カラーフィルタでＲＧＢの各色に色変換する構成、又は色変換層を用いてＲＧＢＷの各色に変換する構成を用いればよい。そして図２４（Ｂ）に示すように画素ｐｉｘ＿ｃｏｌｏｒには、Ｒを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｒと、Ｇを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｇと、Ｂを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｂと、Ｗを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｗと、をストライプ状に配置すればよい。Ｗを発光するサブ画素ｓｕｂ＿ｐｉｘでは、カラーフィルタを不要にできるため、消費電力の低減を図ることができる。
図２４（Ｃ）にはＲ（赤）Ｇ（緑）Ｂ（青）の三原色に黄（Ｙ）を加えてカラー表示を行う場合の画素ｐｉｘ＿ｃｏｌｏｒの構成例を示す。各サブ画素ｓｕｂ＿ｐｉｘでは、発光素子としてそれぞれの色を呈する材料とする構成、もしくは白色光を射出し、カラーフィルタでＲＧＢＹの各色に色変換する構成、又は色変換層を用いてＲＧＢＹの各色に変換する構成を用いればよい。そして図２４（Ｃ）に示すように画素ｐｉｘ＿ｃｏｌｏｒには、Ｒを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｒと、Ｇを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｇと、Ｂを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｂと、Ｙを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｙと、をストライプ状に配置すればよい。Ｙを発光するサブ画素ｓｕｂ＿ｐｉｘでは、補色の関係にあるＢを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｂと同時に発光させることで白色が得られるため、ＲＧＢの同時点灯を行う必要がない。２色のサブ画素ｓｕｂ＿ｐｉｘの発光で白色が得られる構成では、３色のサブ画素ｓｕｂ＿ｐｉｘの発光で白色が得られる構成に比べ、消費電力の低減を図ることができる。
図２４（Ｄ）にはＲ（赤）Ｇ（緑）Ｂ（青）の三原色に黄（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）を加えてカラー表示を行う場合の画素ｐｉｘ＿ｃｏｌｏｒの構成例を示す。各サブ画素ｓｕｂ＿ｐｉｘでは、発光素子としてそれぞれの色を呈する材料とする構成、もしくは白色光を射出し、カラーフィルタでＲＧＢＹＭＣの各色に色変換する構成、又は色変換層を用いてＲＧＢＹＭＣの各色に変換する構成を用いればよい。そして図２４（Ｄ）に示すように画素ｐｉｘ＿ｃｏｌｏｒには、Ｒを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｒと、Ｇを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｇと、Ｂを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｂと、Ｙを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｙと、Ｍを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｍと、Ｃを発光するサブ画素ｓｕｂ＿ｐｉｘ＿Ｃと、をストライプ状に配置すればよい。該構成とすることで、彩度を向上させることができる。
なお図２４（Ａ）乃至（Ｄ）において、各色に対応するサブ画素ｓｕｂ＿ｐｉｘは、一例として長方形となるように図示したが、これに限らず、三角形、楕円形、正方形等の形状のサブ画素ｓｕｂ＿ｐｉｘを組み合わせて、画素ｐｉｘ＿ｃｏｌｏｒを構成すればよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の表示装置が適用された電子機器の構成例について説明する。また、本実施の形態では、本発明の一態様の表示装置を適用した表示モジュールについて、図２５を用いて説明を行う。
図２５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、容量型式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図２６（Ａ）乃至図２６（Ｈ）、図２７（Ａ）乃至図２７（Ｄ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカー５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図２６（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図２６（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２６（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図２６（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図２６（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２６（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図２６（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図２６（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図２７（Ａ）はディスプレイであり、上述したものの他に、支持台５０１８、等を有することができる。図２７（Ｂ）はカメラであり、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部５０１６、等を有することができる。図２７（Ｃ）はコンピュータであり、上述したものの他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５０２１、等を有することができる。図２７（Ｄ）は携帯電話機であり、上述したものの他に、送信部、受信部、携帯電話・移動端末向けの１セグメント部分受信サービス用チューナ、等を有することができる。
図２６（Ａ）乃至図２６（Ｈ）、図２７（Ａ）乃至図２７（Ｄ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図２６（Ａ）乃至図２６（Ｈ）、図２７（Ａ）乃至図２７（Ｄ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。
次に、表示装置の応用例を説明する。
図２７（Ｅ）に、表示装置を、建造物と一体にして設けた例について示す。図２７（Ｅ）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカー５０２５等を含む。表示装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。
図２７（Ｆ）に、建造物内に表示装置を、建造物と一体にして設けた別の例について示す。表示モジュール５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者は表示モジュール５０２６の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形態はこれに限定されず、様々な建造物に表示装置を設置することができる。
次に、表示装置を、移動体と一体にして設けた例について示す。
図２７（Ｇ）は、表示装置を、自動車に設けた例について示した図である。表示モジュール５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有していてもよい。
図２７（Ｈ）は、表示装置を、旅客用飛行機と一体にして設けた例について示した図である。図２７（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示モジュール５０３１を設けたときの、使用時の形状について示した図である。表示モジュール５０３１は、天井５０３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮により乗客は表示モジュール５０３１の視聴が可能になる。表示モジュール５０３１は乗客が操作することで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
Ｃ１ 容量素子
ＧＬ１ 配線
ＧＬ２ 配線
ＧＬ３ 配線
ＥＬ 発光素子
ＩＬ 配線
ＣＬ 配線
ＳＬ 配線
ｐｉｘ 画素
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
Ｍ４ トランジスタ
Ｍ５ トランジスタ
Ｍ６ トランジスタ
ｔ１ 期間
ｔ２ 期間
ｔ３ 期間
ｔ４ 期間
Ｖｄａｔａ 電位
Ｖａｎｏ 電位
Ｖｃａｔ 電位
Ｖ０ 電位
Ｖ１ 電位
ＶＬ０ 配線
ＶＬ１ 配線
１１ 画素部
１４ 走査線駆動回路
１６ 信号線駆動回路
１７ 走査線
１９ 信号線
１９ｂ 画素電極
２５ 容量線
２８ 物質
３１ 液晶素子
４１ 発光素子
４３ トランジスタ
４５ トランジスタ
５１ ゲート絶縁膜
５３ 無機絶縁膜
５３ａ 絶縁膜
７０ 電子銃室
７２ 光学系
７４ 試料室
７６ 光学系
７８ カメラ
８０ 観察室
８２ フィルム室
８４ 電子
８８ 物質
９２ 蛍光板
１０２ トランジスタ
１０２ａ トランジスタ
１０２ｂ トランジスタ
１０３ トランジスタ
１０３ａ トランジスタ
１０３ｃ トランジスタ
１０３ｄ トランジスタ
１０５ 容量素子
３０１ 画素
３０２ 基板
３０４ａ 導電膜
３０４ｂ 導電膜
３０４ｃ 導電膜
３０４ｄ 導電膜
３０５ 絶縁膜
３０６ 絶縁膜
３０７ 酸化物半導体膜
３０８ａ 酸化物半導体膜
３０８ｂ 酸化物半導体膜
３０８ｃ 金属酸化物膜
３０８ｄ 酸化物半導体膜
３０８ｅ 酸化物半導体膜
３０８ｆ 金属酸化物膜
３０９ 導電膜
３１０ａ 導電膜
３１０ｂ 導電膜
３１０ｃ 導電膜
３１０ｄ 導電膜
３１０ｅ 導電膜
３１０ｆ 導電膜
３１０ｇ 導電膜
３１０ｈ 導電膜
３１０ｉ 導電膜
３１０ｊ 導電膜
３１１ 絶縁膜
３１１ａ 絶縁膜
３１１ｂ 絶縁膜
３１２ 絶縁膜
３１２ａ 絶縁膜
３１２ｂ 絶縁膜
３１３ 絶縁膜
３１４ 絶縁膜
３１５ 導電膜
３１６ｂ 導電膜
３１６ｄ 導電膜
３１６ｅ 導電膜
３１７ 有機絶縁膜
３１７ａ 有機絶縁膜
３１８ 導電膜
３１９ 導電膜
３１９ａ 導電膜
３１９ｂ 導電膜
３１９ｃ 導電膜
３２０ 配向膜
３３６ 多層膜
３３６ａ 酸化物半導体膜
３３６ｂ 酸化物半導体膜
３４２ 基板
３６２ 開口部
３６４ａ 開口部
３６４ｂ 開口部
３６４ｃ 開口部
３９１ 絶縁層
３９２ 発光層
３９３ 導電膜
３９４ 発光素子
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカー
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカー
５０２６ 表示モジュール
５０２７ ユニットバス
５０２８ 表示モジュール
５０２９ 車体
５０３０ 天井
５０３１ 表示モジュール
５０３２ ヒンジ部
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (7)

  1. 酸化物半導体膜を有するトランジスタと、
    第１の電極及び第２の電極を有する容量素子と、
    前記トランジスタ上に設けられた無機絶縁膜、該無機絶縁膜上に接して設けられた有機絶縁膜上に形成された発光素子と、
    を有し、
    前記第１の電極は、前記無機絶縁膜に接して設けられた金属酸化物膜であり、
    前記第２の電極は、前記無機絶縁膜上に設けられた、透光性を有する第１の導電膜であり、
    前記発光素子が有する前記画素電極は、透光性を有する第２の導電膜であり、且つ前記無機絶縁膜及び前記有機絶縁膜に設けられた開口部において前記トランジスタと電気的に接続されていることを特徴とする表示装置。
  2. 酸化物半導体膜を有するトランジスタと、
    第１の電極及び第２の電極を有する容量素子と、
    前記トランジスタ上に設けられた無機絶縁膜、該無機絶縁膜上に接して設けられた有機絶縁膜上に形成された発光素子と、
    を有し、
    前記第１の電極は、前記無機絶縁膜に接して設けられた金属酸化物膜であり、
    前記第２の電極は、前記無機絶縁膜上に設けられ、且つ前記トランジスタに電気的に接続された、透光性を有する第１の導電膜であり、
    前記発光素子が有する前記画素電極は、透光性を有する第２の導電膜であり、且つ前記無機絶縁膜及び前記有機絶縁膜に設けられた開口部において前記トランジスタと電気的に接続されていることを特徴とする表示装置。
  3. 酸化物半導体膜を有するトランジスタと、
    第１の電極及び第２の電極を有する容量素子と、
    前記トランジスタ上に設けられた無機絶縁膜、該無機絶縁膜上に接して設けられた有機絶縁膜上に形成された発光素子と、
    を有し、
    前記第１の電極は、前記無機絶縁膜に接して設けられ、且つ前記トランジスタに電気的に接続された金属酸化物膜であり、
    前記第２の電極は、前記無機絶縁膜上に設けられた、透光性を有する第１の導電膜であり、
    前記発光素子が有する前記画素電極は、透光性を有する第２の導電膜であり、且つ前記無機絶縁膜及び前記有機絶縁膜に設けられた開口部において前記トランジスタと電気的に接続されていることを特徴とする表示装置。
  4. 請求項１乃至３のいずれか一において、
    前記無機絶縁膜は、前記酸化物半導体膜に接する酸化物絶縁膜と、
    前記酸化物絶縁膜に接する窒化物絶縁膜と、
    を有することを特徴とする表示装置。
  5. 請求項４において、
    前記金属酸化物膜は、前記窒化物絶縁膜に接して形成され、且つ前記酸化物半導体膜と同じ金属元素を含むことを特徴とする表示装置。
  6. 請求項１乃至５のいずれか一において、
    前記酸化物半導体膜と前記金属酸化物膜とは、同層に設けられた膜であることを特徴とする表示装置。
  7. 請求項１乃至６のいずれか一において、
    前記酸化物半導体膜及び前記金属酸化物膜は、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）を有することを特徴とする表示装置。
JP2014215894A 2013-10-25 2014-10-23 表示装置 Active JP6625796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014215894A JP6625796B2 (ja) 2013-10-25 2014-10-23 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013222621 2013-10-25
JP2013222621 2013-10-25
JP2014038157 2014-02-28
JP2014038157 2014-02-28
JP2014215894A JP6625796B2 (ja) 2013-10-25 2014-10-23 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019215223A Division JP2020052410A (ja) 2013-10-25 2019-11-28 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2015179248A true JP2015179248A (ja) 2015-10-08
JP2015179248A5 JP2015179248A5 (ja) 2017-11-30
JP6625796B2 JP6625796B2 (ja) 2019-12-25

Family

ID=52994387

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014215894A Active JP6625796B2 (ja) 2013-10-25 2014-10-23 表示装置
JP2019215223A Withdrawn JP2020052410A (ja) 2013-10-25 2019-11-28 半導体装置の作製方法
JP2022062391A Withdrawn JP2022104981A (ja) 2013-10-25 2022-04-04 半導体装置の作製方法
JP2023113661A Pending JP2023159059A (ja) 2013-10-25 2023-07-11 発光装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019215223A Withdrawn JP2020052410A (ja) 2013-10-25 2019-11-28 半導体装置の作製方法
JP2022062391A Withdrawn JP2022104981A (ja) 2013-10-25 2022-04-04 半導体装置の作製方法
JP2023113661A Pending JP2023159059A (ja) 2013-10-25 2023-07-11 発光装置

Country Status (2)

Country Link
US (2) US9583516B2 (ja)
JP (4) JP6625796B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054899A (ja) * 2015-09-09 2017-03-16 株式会社半導体エネルギー研究所 半導体装置、表示装置及び該表示装置を用いた電子機器
JP2017076125A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 表示パネル、入出力装置、情報処理装置および表示パネルの作製方法
JP2018063426A (ja) * 2016-10-07 2018-04-19 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2018087976A (ja) * 2016-11-22 2018-06-07 株式会社半導体エネルギー研究所 表示装置およびその作製方法、ならびに電子機器
KR20200015412A (ko) * 2018-08-03 2020-02-12 황장환 흡광투과필름 및 이를 포함하는 디스플레이 장치
KR20200083615A (ko) * 2018-05-16 2020-07-08 보에 테크놀로지 그룹 컴퍼니 리미티드 Oled 표시 기판과 그 제작 방법 및 표시 장치
JP7411746B2 (ja) 2016-08-23 2024-01-11 株式会社半導体エネルギー研究所 半導体装置
KR102662057B1 (ko) * 2016-10-07 2024-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140111558A1 (en) * 2012-10-23 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and program
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
KR102113177B1 (ko) * 2013-08-27 2020-06-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
DE102014211239A1 (de) * 2014-06-12 2015-12-17 Benecke-Kaliko Ag Folie mit integrierter Sensorik
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
KR102193886B1 (ko) * 2014-11-12 2020-12-23 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102315094B1 (ko) * 2014-11-13 2021-10-20 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
US10607932B2 (en) 2016-07-05 2020-03-31 E Ink Holdings Inc. Circuit structure
CN109643735B (zh) * 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
US20180145096A1 (en) 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2018147050A1 (ja) 2017-02-13 2018-08-16 ソニー株式会社 表示装置、および電子機器
CN107946341B (zh) * 2017-11-10 2020-05-22 上海天马微电子有限公司 显示装置和显示装置的制造方法
CN112466209B (zh) * 2020-09-30 2022-05-27 武汉天马微电子有限公司 显示面板和显示装置
CN115116395A (zh) * 2022-07-15 2022-09-27 惠州华星光电显示有限公司 驱动电路、驱动方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152217A1 (en) * 2005-12-29 2007-07-05 Chih-Ming Lai Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
US20120138932A1 (en) * 2010-12-01 2012-06-07 Au Optronics Corporation Pixel structure and manufacturing method thereof
JP2013130615A (ja) * 2011-12-20 2013-07-04 Sony Corp 表示装置および電子機器
WO2013115050A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
JP2013156281A (ja) * 2012-01-26 2013-08-15 Toshiba Corp 表示装置の製造方法

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6576967B1 (en) * 2000-09-18 2003-06-10 Motorola, Inc. Semiconductor structure and process for forming a metal oxy-nitride dielectric layer
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN2682638Y (zh) 2003-11-20 2005-03-02 上海莫仕连接器有限公司 压接式导电端子
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013125782A (ja) * 2011-12-13 2013-06-24 Hitachi Ltd 酸化物半導体装置
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070152217A1 (en) * 2005-12-29 2007-07-05 Chih-Ming Lai Pixel structure of active matrix organic light-emitting diode and method for fabricating the same
US20120138932A1 (en) * 2010-12-01 2012-06-07 Au Optronics Corporation Pixel structure and manufacturing method thereof
JP2013130615A (ja) * 2011-12-20 2013-07-04 Sony Corp 表示装置および電子機器
JP2013156281A (ja) * 2012-01-26 2013-08-15 Toshiba Corp 表示装置の製造方法
WO2013115050A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054899A (ja) * 2015-09-09 2017-03-16 株式会社半導体エネルギー研究所 半導体装置、表示装置及び該表示装置を用いた電子機器
JP2017076125A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 表示パネル、入出力装置、情報処理装置および表示パネルの作製方法
JP7411746B2 (ja) 2016-08-23 2024-01-11 株式会社半導体エネルギー研究所 半導体装置
JP7082465B2 (ja) 2016-10-07 2022-06-08 株式会社半導体エネルギー研究所 表示装置
JP2018063426A (ja) * 2016-10-07 2018-04-19 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR102662057B1 (ko) * 2016-10-07 2024-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2022126666A (ja) * 2016-10-07 2022-08-30 株式会社半導体エネルギー研究所 表示装置
JP2018087976A (ja) * 2016-11-22 2018-06-07 株式会社半導体エネルギー研究所 表示装置およびその作製方法、ならびに電子機器
US11532650B2 (en) 2016-11-22 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
JP2021523512A (ja) * 2018-05-16 2021-09-02 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． Ｏｌｅｄ表示基板、ｏｌｅｄ表示基板の製造方法及び表示装置
JP7331318B2 (ja) 2018-05-16 2023-08-23 京東方科技集團股▲ふん▼有限公司 Ｏｌｅｄ表示基板、ｏｌｅｄ表示基板の製造方法及び表示装置
KR102571091B1 (ko) * 2018-05-16 2023-08-28 보에 테크놀로지 그룹 컴퍼니 리미티드 Oled 표시 기판과 그 제작 방법 및 표시 장치
KR20200083615A (ko) * 2018-05-16 2020-07-08 보에 테크놀로지 그룹 컴퍼니 리미티드 Oled 표시 기판과 그 제작 방법 및 표시 장치
KR102275404B1 (ko) 2018-08-03 2021-07-09 황장환 흡광투과필름 및 이를 포함하는 디스플레이 장치
KR20200015412A (ko) * 2018-08-03 2020-02-12 황장환 흡광투과필름 및 이를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
JP2020052410A (ja) 2020-04-02
US20170162644A1 (en) 2017-06-08
JP2023159059A (ja) 2023-10-31
US9583516B2 (en) 2017-02-28
US20150115259A1 (en) 2015-04-30
JP6625796B2 (ja) 2019-12-25
JP2022104981A (ja) 2022-07-12
US10269888B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
JP6625796B2 (ja) 表示装置
JP7288929B2 (ja) 半導体装置
JP6533862B2 (ja) 半導体装置
KR102493175B1 (ko) 표시 장치
JP6523695B2 (ja) 半導体装置
KR20220158213A (ko) 반도체 장치
JP7302067B2 (ja) 表示装置
JP7213383B2 (ja) 表示装置
US9859444B2 (en) Semiconductor device, display device, input/output device, and electronic device
JP2022140509A (ja) 液晶表示装置
JP6556998B2 (ja) 表示装置
JP2019165251A (ja) 半導体装置
WO2016181261A1 (ja) 表示装置、表示モジュール、電子機器
CN112242448A (zh) 半导体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191128

R150 Certificate of patent or registration of utility model

Ref document number: 6625796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250