JP2014060379A - 端子構造及び半導体素子 - Google Patents

端子構造及び半導体素子 Download PDF

Info

Publication number
JP2014060379A
JP2014060379A JP2013090419A JP2013090419A JP2014060379A JP 2014060379 A JP2014060379 A JP 2014060379A JP 2013090419 A JP2013090419 A JP 2013090419A JP 2013090419 A JP2013090419 A JP 2013090419A JP 2014060379 A JP2014060379 A JP 2014060379A
Authority
JP
Japan
Prior art keywords
layer
bump
terminal structure
insulating coating
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013090419A
Other languages
English (en)
Other versions
JP6326723B2 (ja
Inventor
Kenichi Yoshida
健一 吉田
Makoto Origasa
誠 折笠
Hideyuki Seike
英之 清家
Yuhei Horikawa
雄平 堀川
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2013090419A priority Critical patent/JP6326723B2/ja
Priority to KR1020130087804A priority patent/KR101570999B1/ko
Priority to US13/960,173 priority patent/US9640500B2/en
Priority to TW102128364A priority patent/TWI518856B/zh
Priority to DE102013108979.8A priority patent/DE102013108979B4/de
Publication of JP2014060379A publication Critical patent/JP2014060379A/ja
Application granted granted Critical
Publication of JP6326723B2 publication Critical patent/JP6326723B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バンプの機械的強度向上とバンプの狭ピッチ化とを好適に両立することが可能な端子構造を提供すること。
【解決手段】基材１０と、基材上に形成された電極２０と、基材上及び電極上に形成され、電極の少なくとも一部を露出させる開口を有する絶縁性被覆層３０と、開口を充てんしかつ絶縁性被覆層の一部を覆うアンダーバンプ金属層７０と、アンダーバンプ金属層を覆うドーム状のバンプ８５と、を備え、積層方向に沿った断面において、アンダーバンプ金属層がバンプに向けて凸形状であり、開口の中央におけるアンダーバンプ金属層の厚みＴｕ０が、開口の端部におけるアンダーバンプ金属層の厚みＴｕ１以上である、端子構造。
【選択図】図２

Description

本発明は、端子構造及び半導体素子に関する。
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のような高機能半導体を高密度に実装する場合においては、汎用技術であるボンディングワイヤーによる実装方式から、チップ電極上にはんだ等からなるバンプを形成し直接基板に接合するフリップチップ実装方式への移行が進展している。
例えば、特許文献１及び２には、基材上に備えられた電極にバンプを形成する方法が開示されている。
特開２００１−０８５４５６号公報 特開２００２−２０３８６８号公報
ところで、半導体デバイスの微細化に伴い、これらバンプ同士をより近接して配置すること、すなわちバンプの狭ピッチ化が求められてきている。しかしながら、上記従来のバンプを用いる場合、以下に示すとおりバンプの狭ピッチ化に十分対応することができない。
図１は、従来のバンプ形成工程を示す模式図である。まず、図１（ａ）に示すように、基材１０上に外部電極２０、パッシベーション層（絶縁性被覆層）３０、シード層４０を形成した基板を準備する。次に、シード層の一部を被覆するようにドライフィルム１００を形成し、電解ニッケルめっき、電解はんだめっきの順に電解めっきを行い、アンダーバンプ金属層５０及びはんだめっき層６０を形成する（図１（ｂ））。そして、ドライフィルムを剥離し、不要なシード層をエッチングにて除去する（図１（ｃ））。その後、基板全体をリフロー炉に入れて加熱することで、バンプ６５が形成される（図１（ｄ））。このような端子構造では、アンダーバンプ金属層の上面が外部電極に向けて凹形状となっている。
ところで、上記方法にてバンプを形成する場合、アンダーバンプ金属層とバンプとの境界付近に形成される金属間化合物（Ｉｎｔｅｒ Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ：ＩＭＣ）相（図示せず）はその下層にあるアンダーバンプ金属層の表面の凹形状（段差形状）をそのまま維持しながら、境界に対し略垂直方向に向けて成長をする。このとき、凹形状に成長をすることによりＩＭＣ相の成長点同士が相互に干渉することになる。その結果、アンダーバンプ金属層とはんだめっき層（バンプ）との界面において部分的に内部応力が残存してしまい、この界面における機械的強度が低下する場合がある。
このような強度の低下には、パッシベーション層の開口部、すなわちアンダーバンプ金属層の凹部を広くし、ＩＭＣ相の成長点同士の干渉による影響を緩和することで対応することが可能である。しかしながら、このことは必然的にバンプ間隔Ｐｂ（図１（ｄ）参照）をある程度広く保つということにつながるため、バンプの狭ピッチ化には限界がある。
そこで本発明は、前記問題点に鑑み、バンプの機械的強度向上とバンプの狭ピッチ化とを好適に両立することが可能な端子構造を提供することを目的とする。
本発明は、基材と、基材上に形成された電極と、基材上及び電極上に形成され、電極の少なくとも一部を露出させる開口を有する絶縁性被覆層と、開口を充てんしかつ絶縁性被覆層の一部を覆うアンダーバンプ金属層と、アンダーバンプ金属層を覆うドーム状のバンプと、を備え、積層方向に沿った断面において、アンダーバンプ金属層がバンプに向けて凸形状であり、開口の中央におけるアンダーバンプ金属層の厚みが、開口の端部におけるアンダーバンプ金属層の厚み以上である、端子構造を提供する。
このような構成を有する端子構造であれば、ＩＭＣ相が成長する際に成長点同士が相互に干渉しあうことを抑制することができる。これにより、従来の端子構造が潜在的に有していた内部応力を十分効果的に排除することができる。そのため、アンダーバンプ金属層とスズめっき層（バンプ）との界面における機械的強度を従来よりも向上することが可能である。また、これにより絶縁性被覆層の開口を狭くした場合でも、同界面の機械的強度を十分に確保することができるため、バンプの狭ピッチ化を達成することが可能となる。
また、本発明は、電極上の絶縁性被覆層の上面において、絶縁性被覆層の開口側の端部の位置を点Ａ、アンダーバンプ金属層の端部の位置を点Ｂ、電極上の絶縁性被覆層の上面を基準として、アンダーバンプ金属層の厚みが、点Ａにおけるアンダーバンプ金属層の厚みに対し半分となる位置を点Ｃとしたとき、点Ａと点Ｂとの距離ＡＢと、点Ｂと点Ｃとの距離ＢＣとの比Ｒが下記式を満たすことが好ましい。
Ｒ＝ＢＣ／ＡＢ≧０．０５
このことは、すなわち、絶縁性被覆層上のアンダーバンプ金属層の端部の厚みが急激に落ち込んでおらず、徐々に薄くなることが好ましいことを示している。これにより、成長点同士の干渉をより抑えてスズめっき層を成長させることが可能であるため、特にアンダーバンプ金属層の端部付近での内部応力の残存をさらに抑制することができ、例えば、バンプ付け根部分からのクラックの発生をさらに抑制することができる。なお、このような観点から、特に、アンダーバンプ金属層の上面の端部の角が丸みを帯びていることがより好ましい。
また、本発明は、前記バンプが主成分としてスズ（Ｓｎ）を含有することが好ましい。これにより、バンプが好適なドーム形状となり、バンプの狭ピッチ化が進んでも、バンプ同士がショートするリスクをより抑えることが可能である。なお、主成分としてスズを含有するとは、構成成分全体に対してスズが９０質量％以上含まれることをいう。
また、本発明は、前記アンダーバンプ金属層が主成分としてニッケル（Ｎｉ）を含有することが好ましい。これにより、バンプ金属の外部電極への拡散を好適に抑えることが可能である。なお、主成分としてニッケルを含有するとは、構成成分全体に対してニッケルが８５質量％以上含まれることをいう。
さらに、本発明は、前記バンプがチタン（Ｔｉ）を含有することが好ましい。これにより、バンプに含まれる金属がアンダーバンプ金属層へ拡散することを好適に抑えることが可能である。
本発明は、上記本発明の端子構造を備える半導体素子を提供する。このような半導体素子であれば、本発明の端子構造を備えることにより、半導体デバイスの微細化に対する要求に対応することが可能である。
本発明によれば、バンプの機械的強度向上とバンプの狭ピッチ化とを好適に両立することが可能な端子構造を提供することができる。
従来のバンプ形成工程を示す模式図である。 本実施形態に係る端子構造の好適な形成工程を模式的に示す断面図である。 本実施形態に係る端子構造の好適な形成工程を模式的に示す断面図である。 本実施形態に係る端子構造を模式的に拡大して示す断面図である。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。
［端子構造の形成工程］
図２は、本実施形態に係る端子構造の好適な形成工程を模式的に示す断面図である。まず、図２（ａ）に示すように、公知の工法を用いて、基材１０上に外部電極２０、及び外部電極上に開口を有する絶縁性被覆層３０をそれぞれ形成する。なお、外部電極の厚み、外部電極のピッチＰｅ（配置間隔）及び絶縁性被覆層の厚みは特に限定されるものではないが、これらの層形成の実施容易性とバンプの狭ピッチ化とをより両立させるためには、それぞれ、１〜３０μｍ、１０〜１５０μｍ及び０．１〜５０μｍであることが好ましい。一方、開口の直径Ｌｏ及び隣接する開口の間隔Ｐｏは、外部電極とバンプとの電気的接続性、及び隣接するバンプ間の電気的絶縁性を向上する観点から、それぞれ３〜３０μｍ及び５〜１２０μｍであることが好ましい。なお、基材としては、シリコン基板、有機基板等が、外部電極としては、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金等からなるものがそれぞれ好ましい態様として挙げられる。また、絶縁性被覆層は、例えば、基材表面及び外部電極表面を水分による腐食等から保護することができれば特に制限はされないが、ポリイミド、ＳｉＮ等からなるものが挙げられる。
なお、絶縁性被覆層３０における開口の平面形状（端子構造を上側からみた形状）は、特に限定されず、円形、多角形等の種々の形状が挙げられる。本実施形態では、図示しないが、開口、後述するアンダーバンプ金属層（ＵＢＭ層）７０及びバンプ８５は、円形の平面形状を有するものとして説明する。なお、開口の平面形状が多角形である場合、開口等の直径の値は、例えば、当該多角形において略対向している辺同士の距離の平均値とすることができる。
次に、図２（ｂ）に示すように、絶縁性被覆層の開口に露出した外部電極表面に対し、公知の前処理を行った後無電解ニッケルめっきを行い、開口を充てんしかつ絶縁性被覆層の一部を覆うＵＢＭ層７０を形成する。なお、前述の前処理としては、例えば外部電極がＣｕ又はＣｕ合金の場合、脱脂、酸洗及び活性化処理等が挙げられる。また、例えば外部電極がＡｌ又はＡｌ合金の場合、脱脂、酸洗及びジンケート処理等が挙げられる。
ＵＢＭ層の最大厚みＴｕは、バンプに含まれる金属が拡散等によって外部電極へ到達することを阻止するという観点から、外部電極表面を基準として０．５〜１０μｍであることが好ましい。また、隣接するＵＢＭ層の間隔Ｐｕは、隣接するバンプ間の電気的絶縁性を良好にするという観点から、４〜１１５μｍであることが好ましい。
そして、図２（ｃ）に示すように、還元型無電解スズめっきを行い、ＵＢＭ層全体を内包するようにして、ＵＢＭ層及び絶縁性被覆層の一部を覆うスズめっき層８０を形成する。これにより、所望の端子構造を得るための前駆体基板が得られる。このとき、スズめっき層の最大高さＨｂ０は、実装する際に十分なバンプ金属量を得るという観点から、基材上の絶縁性被覆層の表面を基準として５〜４０μｍであることが好ましい。
さらに、図２（ｃ）にて得られた前駆体基板を、窒素雰囲気中で高温処理（リフロー）してスズめっき層８０を溶融し、さらにこれを急冷して凝固させることで、ドーム状のスズバンプ８５を形成する（図２（ｄ））。リフロー条件に特に制限はないが、雰囲気：酸素濃度が１０００ｐｐｍ以下、温度：２３５〜３００℃、及び保持時間：５〜１２０秒間、であることが好ましい。
このとき、スズバンプの最大高さＨｂは、実装する際に接続端子と十分かつ適切に接触させるという観点から、基材上の絶縁性被覆層の表面を基準として５〜５０μｍであることが好ましい。
なお、積層方向に沿った断面において、ＵＢＭ層は該スズバンプに向けて凸形状である。ここで、ＵＢＭ層がスズバンプに向けて凸形状であるとは、ＵＢＭ層上面が外部電極に向けて部分的にも凹むことがない様子をいい、このようなＵＢＭ層の形状としては、図２（ｄ）に示すような形状の他、ドーム状及び円弧状のものが挙げられる。また、外部電極上の絶縁性被覆層の上面を基準としたとき、絶縁性被覆層の開口の中央におけるＵＢＭ層の厚みＴｕ０が、開口の端部における前記ＵＢＭ層の厚みＴｕ１以上である。Ｔｕ０は、バンプに含まれる金属が拡散等によって外部電極へ到達することを抑制するという観点から、０．５〜１０μｍであることが好ましい。また、Ｔｕ１はＵＢＭ層−絶縁性被覆層の境界から、バンプに含まれる金属が拡散等によって外部電極へ到達することを抑制するという観点から、Ｔｕ０を超えない範囲で０．５〜１０μｍであることが好ましい。
本実施形態においては、ＵＢＭ層とスズバンプとの境界付近に、ＵＢＭ層を被覆するように、主としてニッケル及びスズを構成元素として含有するＩＭＣ相が存在する（図示せず）。なお、積層方向に沿った断面において、ＩＭＣ相は、前述の高温処理を経る事で、ＵＢＭ層上面を基準として０．１〜５μｍ程度の厚みに成長する。すなわち、このＩＭＣ相は、同境界に対し略垂直方向に且つＵＢＭ層からスズバンプに向かう方向に成長する。この際、ＵＢＭ層上の複数の成長点を起点としてＩＭＣ相が成長することになる。したがって、ＵＢＭ層とスズバンプとの境界付近には、同境界からスズバンプに向けて放射状に成長したＩＭＣ相による複数の隆起が形成される。なお、前述のようにＵＢＭ層がスズバンプに向けて凸形状であるため、両者の境界から略垂直方向に放射状に成長するＩＭＣ相は、その成長点同士が相互に干渉し難い。その結果、従来の端子構造においてＩＭＣ相付近に潜在的に存在していた内部応力を効果的に排除することができる。このようなＩＭＣ相の形成は、ＵＢＭ層を凸形状とすることで可能となる。なお、ＵＢＭ層とスズバンプとの境界付近の部分は、ＩＭＣ相からなるＩＭＣ層であってもよい。
なお、本実施形態においては、特にＵＢＭ層の端部付近でのＩＭＣ相がより内部応力の残存なく成長するよう、ＵＢＭ層上面の端部の角は丸みを帯びている。このことを、図４を用いて説明する。図４は、本実施形態に係る端子構造を模式的に拡大して示す断面図であり、当図では端子構造の一方の端部が拡大されている。ここで、外部電極上の絶縁性被覆層の上面において、絶縁性被覆層の開口側の端部の位置を点Ａ、絶縁性被覆層の一部を覆うＵＢＭ層の端部の位置を点Ｂ、及び電極上の絶縁性被覆層の上面を基準として、絶縁性被覆層を覆うＵＢＭ層の厚みが、点Ａ（開口の端部）におけるＵＢＭ層の厚みに対し半分となる位置を点Ｃ、とした場合において、点Ａと点Ｂとの間の距離をＡＢとし、点Ｂと点Ｃとの間の距離をＢＣとし、ＡＢとＢＣとの比をＲとしたとき、Ｒが下記式を満たすことが好ましい。
Ｒ＝ＢＣ／ＡＢ≧０．０５
ここで、他の構成の厚み、直径等との兼ね合いにもよるが、端子構造の設計上、Ｒは０．５０以下であることが好ましい。
また、電極上の絶縁性被覆層の上面を基準として、絶縁性被覆層を覆うＵＢＭ層の厚みが、点Ａ（開口の端部）におけるＵＢＭ層の厚みに対し半分となる位置が複数存在する場合は、絶縁性被覆層を覆うＵＢＭ層の端部（点Ｂ）に一番近い点を点Ｃとみなすことができる。なお、絶縁性被覆層を覆うＵＢＭ層の厚みが、点Ａ（開口の端部）におけるＵＢＭ層の厚みに対し半分となる位置は、一点だけであることが好ましい。
これらの高さ、間隔等は、例えば、端子構造の積層方向に沿った断面について、走査型電子顕微鏡（ＳＥＭ）等を用いて観察することで測定することが可能である。
このようにして、図２（ｄ）に示すように、基材１０と、基材上に形成された外部電極２０と、基材上及び外部電極上に形成され、外部電極の少なくとも一部を露出させる開口を有する絶縁性被覆層３０と、開口を充てんしかつ絶縁性被覆層の一部を覆うＵＢＭ層７０と、ＵＢＭ層（及び絶縁性被覆層の一部）を覆うドーム状のバンプ８５と、を備え、積層方向に沿った断面において、ＵＢＭ層がバンプに向けて凸形状であり、開口の中央におけるＵＢＭ層の厚みＴｕ０が、開口の端部におけるＵＢＭ層の厚みＴｕ１以上である、端子構造を製造することができる。
このような端子構造は、還元型無電解スズめっきにより前駆体基板を得ることで実現が可能になったと本発明者らは考える。すなわち、本実施形態の端子構造を得る前駆体基板では、電解はんだめっきのためのシード層が不要なため、図２（ｂ）に示すように、シード層を介さずに開口に露出した外部電極上でのみＵＢＭ層が形成される。このため、ＵＢＭ層の形成初期過程において、開口における絶縁性被覆層の段差がＵＢＭ層で充てんされ、その後、ＵＢＭ層のさらなる形成過程において、絶縁性被覆層上にＵＢＭ層が形成され、この結果ＵＢＭ層がスズバンプに向けて凸形状となる。一方、従来技術による前駆体基板では、図１（ｂ）に示すように、電解はんだめっきのためのシード層４０を介してＵＢＭ層が形成される。このため、開口に露出した外部電極上と絶縁性被覆層上とに同様にＵＢＭ層が形成され、この結果ＵＢＭ層は開口における絶縁性被覆層の段差形状（凹形状）に倣った形状となる。このように、従来の方法では、本実施形態のような端子構造は得られない。
なお、上記図２（ｂ）にて無電解ニッケルめっきにてＵＢＭ層を形成する際に、めっき領域を画定するためドライフィルムを形成してもよい。
すなわち、まず、図３（ａ）に示すように、図２（ａ）に係る上記説明と同様にして、公知の工法を用いて、基材１０上に外部電極２０、及び外部電極上に開口を有する絶縁性被覆層３０をそれぞれ形成する。
次に、図３（ｂ）に示すように、絶縁性被覆層開口に露出した外部電極表面および絶縁性被覆層表面に対し、ドライフィルム１００を形成する。その後、フォトレジスト等の公知の技術によりドライフィルムのパターニングを行い、絶縁性被覆層開口周辺のドライフィルムを除去する。そして、絶縁性被覆層開口に露出した外部電極表面及び絶縁性被覆層表面の一部に対し、無電解ニッケルめっきを行い、ＵＢＭ層７０を形成する。
さらに、図３（ｃ）に示すように、公知の技術にてドライフィルムの剥離を行う。そして、図２（ｃ）に係る上記説明と同様にして、還元型無電解スズめっきを行い、スズめっき層８０を形成する。これにより、所望の端子構造を得るための前駆体基板が得られる。
その後、上記と同様にして前駆体基板の高温処理（リフロー）を行い、図３（ｄ）に示すような端子構造を得ることができる。
［無電解ニッケルめっき］
無電解ニッケルめっきには、ニッケル塩、錯化剤、還元剤等を含むめっき液を用いることができる。無電解ニッケルめっきの作業性（浴安定性及び析出速度）を良好にする観点から、還元剤として次亜リン酸を含むめっき液を用いることが好ましい。
なお、無電解ニッケルめっきにより形成されるＵＢＭ層は、主成分としてニッケルを含有するが、構成元素としてはＮｉ及びＰを含有することが好ましい。ＵＢＭ層の柔軟性及び低応力を得る観点から、Ｐを５〜１５質量％含むことがより好ましい。また、Ｎｉ、Ｐの他にＳ等を含有しても良い。
［還元型無電解スズめっき］
還元型無電解スズめっきには、スズ化合物、有機錯化剤、有機イオウ化合物、酸化防止剤、及び還元剤として３価チタン化合物を含むめっき液を用いることが好ましい。これら構成成分の種類、濃度を好適に選択することで、ＵＢＭ層上に安定的にスズを析出することが可能である。以下その詳細を示すが、種類、濃度、またそのメカニズムは記載したものに限定されない。
スズ化合物はスズの供給源となるものであれば特に制限されないが、スズの、無機酸塩、カルボン酸塩、アルカンスルホン酸塩、アルカノールスルホン酸塩及び水酸化物並びにメタスズ酸からなる群より選ばれる１種又は２種以上であることが好ましい。これらの水溶性のスズ化合物は、１種又は２種以上を混合して用いることができる。
なお、スズ化合物のスズの価数（酸化数）としては、２価又は４価のどちらでもよいが、析出速度が良好である観点から２価が好ましい。すなわち、第一スズ化合物が好ましい。
還元型無電解スズめっき液中のスズ化合物の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、金属スズとして、好ましくは０．５ｇ／Ｌ〜１００ｇ／Ｌ、より好ましくは５ｇ／Ｌ〜３０ｇ／Ｌ、さらに好ましくは７ｇ／Ｌ〜１５ｇ／Ｌである。還元型無電解スズめっき液中の金属スズの含有量が０．５ｇ／Ｌ以上であれば、スズ被膜の析出速度を実用的なレベルで速くすることが可能である。また、還元型無電解スズめっき液中の金属スズの含有量が１００ｇ／Ｌ以下であれば、スズ源としてのスズ化合物を容易に溶解することができる。
有機錯化剤としては特に限定はないが、有機ホスホン酸化合物のような酸化数が３価のリンを含有するホスホン酸化合物が好ましく、例えば、ニトリロトリメチレンホスホン酸、エチレンジアミンテトラメチレンホスホン酸、ジエチレントリアミンペンタメチレンホスホン酸、ヘキサメチレンジアミンテトラメチレンホスホン酸、ヘキサメチレントリアミンペンタメチレンホスホン酸等のアミノ基含有メチレンホスホン酸類；１−ヒドロキシエチリデン−１，１−ジホスホン酸等の水酸基含有ホスホン酸類；３−メトキシベンゼンホスホン酸等のベンゼンホスホン酸類；３−メチルベンジルホスホン酸、４−シアノベンジルホスホン酸等のベンジルホスホン酸類；それらのアルカリ金属塩；それらのアルカリ土類金属塩；それらのアンモニウム塩、などが挙げられる。これらの中でも、水酸基含有ホスホン酸がより好ましい。有機錯化剤は、これらのうち１種又は２種以上を混合して用いることができる。
還元型無電解スズめっき液中の有機錯化剤の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、好ましくは１ｇ／Ｌ〜５００ｇ／Ｌ、より好ましくは１０ｇ／Ｌ〜２００ｇ／Ｌ、さらに好ましくは５０ｇ／Ｌ〜１５０ｇ／Ｌである。還元型無電解スズめっき液中の有機錯化剤の含有量が１ｇ／Ｌ以上であれば、錯化力が十分となりめっき液が安定し、錯化剤としての効果を十分に発揮することができ、また、５００ｇ／Ｌ以下であれば、水に対し容易に溶解する。なお、含有量を５００ｇ／Ｌ以上としても錯化剤としての更なる効果の上昇は見られないため、コスト的に不経済となる場合がある。
有機イオウ化合物は、メルカブタン類及びスルフィド類からなる群より選ばれる有機イオウ化合物であることが好ましい。「メルカブタン類」とは、分子中に、メルカプト基（−ＳＨ）を有する化合物である。「スルフィド類」とは、分子中に、スルフィド基（−Ｓ−）を有する化合物であり、Ｓに結合する基は、例えば、アルキル基、アリール基、アセチル基（エタノイル基）等のアルカノイル基などが挙げられる。また、スルフィド類には、ジスルフィド、トリスルフィド等の「−Ｓ−」が複数個直接結合したポリスルフィドも含まれる。なお、メルカブタン類及びスルフィド類のいずれも、Ｓ原子の孤立電子対（Ｌｏｎｅ Ｐａｉｒ）が活性であるため、ＵＢＭ層上（Ｎｉ被膜上）においてスズ析出のための触媒として作用し、ＵＢＭ層上へスズを安定的に析出することが可能である。
還元型無電解スズめっき液中の上記有機イオウ化合物の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、好ましくは０．１ｐｐｍ〜１０００００ｐｐｍ、より好ましくは１ｐｐｍ〜１００００ｐｐｍ、さらに好ましくは５ｐｐｍ〜１０００ｐｐｍである。還元型無電解スズめっき液中の有機イオウ化合物の含有量が０．１ｐｐｍ以上であれば、十分な析出速度が確保できる。一方、含有量が１０００００ｐｐｍ以下であれば、容易に水に溶解するため、安定しためっき液を得ることができる。
酸化防止剤は、価数（酸化数）が２価のスズが４価に酸化されるのを防ぐことができれば特に限定はないが、具体的には例えば、含リン酸化合物（次亜リン酸化合物、亜リン酸化合物）、ヒドラジン誘導体、カテコール、ハイドロキノン、ピロガロール、それらの塩等が挙げられる。これらの中でも、含リン酸化合物が好ましく、亜リン酸化合物がより好ましい。これらの酸化防止剤は１種又は２種以上を混合して用いることができる。なお、酸化防止剤を添加することで、上述したスズの酸化を防止するだけでなく、後述する３価チタンの過剰な酸化を抑えることができる。これにより安定しためっき液を得ることができ、ＵＢＭ層上（Ｎｉ被膜上）へスズを安定的に析出することが可能である。
還元型無電解スズめっき液中の酸化防止剤の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、好ましくは０．１ｇ／Ｌ〜１００ｇ／Ｌ、より好ましくは１ｇ／Ｌ〜８０ｇ／Ｌである。還元型無電解スズめっき液中の酸化防止剤の含有量が０．１ｇ／Ｌ以上であれば、酸化防止剤の効果を十分に確保することができ、１００ｇ／Ｌ以下であれば、還元型無電解スズめっき液中においてスズが異常に析出することを抑制することができるため、浴安定性が良く安定したスズめっきを行うことが可能である。
チタン化合物は、水溶性であり、還元剤として作用するものであれば特に限定はないが、具体的には例えば、三塩化チタン、三ヨウ化チタン、三臭化チタン等のハロゲン化チタン；硫酸チタンなどが、めっき性能、入手の容易さ等の点で好ましい。チタンの価数（酸化数）としては３価が好ましい。これは、２価のチタン化合物は不安定であり、容易に酸化されて４価に変わってしまう場合があり、また、４価のチタン化合物は自身が酸化されないので電子の供給ができなくなってしまう場合があるためである。これらの水溶性のチタン化合物は、１種又は２種以上を混合して用いることができる。これらのうち、めっき性能、入手の容易さ等の観点から三塩化チタンが特に好ましい。
還元型無電解スズめっき液中のチタン化合物の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、金属チタンとして、好ましくは０．０１ｇ／Ｌ〜１００ｇ／Ｌ、より好ましくは０．１ｇ／Ｌ〜２０ｇ／Ｌ、さらに好ましくは１ｇ／Ｌ〜１０ｇ／Ｌである。還元型無電解スズめっき液中の水溶性のチタン化合物の含有量が０．０１ｇ／Ｌ以上であれば、スズ被膜の析出速度を実用的な速さにすることが可能であり、また、還元型無電解スズめっき液中の水溶性のチタン化合物の含有量が１００ｇ／Ｌ以下であれば、スズが異常析出することを抑制することができるため、浴安定性が良く安定したスズめっきを行うことが可能である。
なお、還元型無電解スズめっき液には、これらの成分以外に必要に応じて、めっき液のｐＨを一定に保つための緩衝剤、スズめっき被膜のピンホール除去のため若しくはめっき液の泡切れを良好にするための界面活性剤、スズめっき被膜をより平滑にするための光沢剤等を、適宜含有させることができる。
還元型無電解スズめっき液のめっき条件は特に限定されるものではないが、温度条件は、４０℃〜９０℃であることが好ましく、５０℃〜８０℃であることがより好ましい。また、めっき時間は、３０秒〜５時間であることが好ましく、１分〜２時間であることがより好ましい。
なお、還元型無電解スズめっきにより形成されるスズめっき層（バンプ）は、主成分としてＳｎを含有するが、構成元素としてはＳｎ及びＴｉを含有することが好ましい。特に、スズめっき層がＴｉを含有することで、バンプに含まれる金属がＵＢＭ層へ拡散することを抑えることが可能である。
［半導体素子］
このようにして作製される端子構造は、半導体素子等に好適に適用することができる。例えば、半導体素子の場合、基材１０としては、シリコン基板等の表面ないしは内部に半導体回路が形成されたものを適用することができる。また、外部電極２０としては、半導体回路と電気的に接続されたものを適用することができる。なお、シリコン基板等の表面には、溝（ｔｒｅｎｃｈ）又は段差（ｓｔｅｐ）が設けられていてもよい。その場合、外部電極２０は、前述の溝又は段差を有する部位に形成されていてもよい。すなわち、外部電極２０は、例えば溝の底面（凹部）、段差の上面（凸部）、段差の底面（凹部）等に形成されていてもよい。外部電極２０は、あるいはシリコン基板等の主面に対する略垂直面に形成されていてもよい。すなわち、外部電極２０は、例えばシリコン基板等の側面、溝又は段差の側面等に形成されていてもよい。このような半導体素子であれば、バンプの機械的強度が高く、隣接するバンプ間隔を狭くすることが可能であるため、半導体デバイスの微細化に対する要求に十分に対応することが可能である。
以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
［実施例１］
（電極及び絶縁性被覆層形成）
図２（ａ）に示すような、外部電極及び開口を有するＳｉＮ絶縁性被覆層が形成されたシリコン基板（５×５ｍｍ、厚み０．６ｍｍ）を準備した。なお、外部電極は銅で形成し、開口は互いに等間隔で１０×１０（個）となるように配置した。
（無電解ニッケルめっき）
次に、ＳｉＮ絶縁性被覆層の開口に露出した銅外部電極表面に対し、所定の前処理（脱脂、酸洗及び活性化処理）を行った後、無電解ニッケルめっきを行い、開口を充てんしかつＳｉＮ絶縁性被覆層の一部を覆うＵＢＭ層を形成した（図２（ｂ））。なお、無電解ニッケルめっきには公知の無電解ニッケル−リンめっき液（ＵＢＭ層中リン濃度：１０質量％）を用いた。また、めっき条件は、温度を８５℃とし、時間は所定のニッケルめっき層厚みが得られるように調整した。
（還元型無電解スズめっき）
さらに、還元型無電解スズめっきを行い、上記のとおり形成されたＵＢＭ層全体を内包するようにして、ＵＢＭ層及びＳｉＮ絶縁性被覆層の一部を覆うスズめっき層が形成された前駆体基板を得た（図２（ｃ））。なお、還元型無電解スズめっき液の組成は、以下のとおりであった。また、めっき条件は、温度を６０℃とし、時間は所定のスズめっき層高さが得られるように調整した。
スズ化合物（塩化第一スズ）：１０ｇ／Ｌ（スズとして）
含リン有機錯化剤（水酸基含有ホスホン酸）：１００ｇ／Ｌ
有機イオウ化合物（スルフィド基含有有機イオウ化合物）：１００ｐｐｍ
酸化防止剤（亜リン酸化合物）：４０ｇ／Ｌ
還元剤（三塩化チタン）：５ｇ／Ｌ（チタンとして）
（リフロー）
このようにして得られた前駆体基板を、窒素雰囲気中（酸素濃度５００ｐｐｍ）にて、２５０℃で３０秒間保持してスズめっき層を溶融し、さらにこれを急冷して凝固させることで、図２（ｄ）に示すようなドーム状のスズバンプを有する端子構造を備えるシリコンＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）基板を得た。なお、各構成部分における厚み、ピッチ等は表１に示すとおりであった。ここで、表中、「ＵＢＭ端の角形状の丸み」が「有」とは、ＵＢＭ層上面の端部の角が丸みを帯びていることを示す。
［実施例２］
無電解ニッケルめっきをする際にドライフィルムを用いてめっき領域を画定したこと以外は、実施例１と同様にして、図３（ｄ）に示すようなドーム状のスズバンプを有する端子構造を備えるシリコンＴＥＧ基板を得た。各構成部分における厚み、ピッチ等は表１に示すとおりであった。なお、実施例２においては、ドライフィルムが形成されていた影響からＵＢＭ層上面の端部の角が概ね直角になっていたため、「ＵＢＭ端の角形状の丸み」を「無」と評価した。
［実施例３〜７］
各構成の厚み、ピッチ等を表１のように変更したこと以外は、実施例１と同様にして図２（ｄ）に示すようなドーム状のスズバンプを有する端子構造を備えるシリコンＴＥＧ基板を得た。
［実施例８］
外部電極をＡｌ−０．５質量％Ｃｕ合金で形成し、また、外部電極表面に対し所定の前処理（脱脂、酸洗及びジンケート処理）を行ったこと以外は、実施例１と同様にして図２（ｄ）に示すような端子構造を備えるシリコンＴＥＧ基板を得た。
［実施例９］
外部電極をＡｌ−０．５質量％Ｃｕ合金で形成し、また、外部電極表面に対し所定の前処理（脱脂、酸洗及びジンケート処理）を行ったこと以外は、実施例４と同様にして図２（ｄ）に示すような端子構造を備えるシリコンＴＥＧ基板を得た。
［比較例１］
無電解ニッケルめっきの代わりに、電解ニッケルめっきを行い、さらに還元型無電解スズめっきの代わりに、電解スズめっきを行って端子構造を得た。
比較例１の端子構造は次のようにして作製した。まず、ＳｉＮ絶縁性被覆層開口に露出した銅外部電極表面及びＳｉＮ絶縁性被覆層表面に対し、スパッタリングにより厚さ０．１μｍの銅層をシード層として形成し（図１（ａ））、次いでドライフィルムを形成した。その後、フォトレジストによりドライフィルムのパターニングを行い、ＳｉＮ絶縁性被覆層開口周辺のドライフィルムを除去した。そして、ＳｉＮ絶縁性被覆層開口に露出した外部電極表面及び絶縁性被覆層表面の一部（ドライフィルムにより被覆されていないシード層表面）に対し、電解ニッケルめっきを行いＵＢＭ層を形成した。なお、電解ニッケルめっきには、公知のスルファミン酸浴を用いた。また、めっき条件は、温度を５０℃とし、時間及びめっき電流値は所定のニッケルめっき層厚みが得られるように調整した。
その後、引き続き電解はんだめっきを行い、ＵＢＭ層上にはんだめっき層を形成した。このとき、はんだめっき層はＵＢＭ層の上面にのみ形成されており、ＳｉＮ絶縁性被覆層の一部を覆うように、すなわちＵＢＭ層全体を内包するように形成されてはいなかった（図１（ｂ））。なお、電解はんだめっきには、公知のアルカノールスルホン酸浴（Ｃｕ含有量：０．５質量％）を用いた。また、めっき条件は、温度を５０℃とし、時間及びめっき電流値は所定のはんだめっき層高さが得られるように調整した。
その後、ドライフィルムの剥離及び不要なシード層の除去を行い（図１（ｃ））、実施例１と同様の条件にてリフローを行った。これにより、図１（ｄ）に示すような形状を有する端子構造を得た。各構成部分における厚み、ピッチ等は表２に示すとおりであった。なお、この端子構造において、ＵＢＭ層の最大厚みＴｕは、銅外部電極上面からのＵＢＭ層の両端部にある凸部の高さである。また、開口端厚みＴｕ１は、外部電極上の絶縁性被覆層の上面を基準としたときの、開口の端部における前記ＵＢＭ層の厚み（両端部にある凸部の厚み）であり、開口中央厚みＴｕ０は、同上面を基準としたときの、開口の中央部における前記ＵＢＭ層の厚みである。
［比較例２］
電解ニッケルめっきの代わりに、シード層（銅層）上に無電解ニッケルめっきを行ったこと以外は、比較例１と同様にして、図１（ｄ）に示すような形状を有する端子構造を得た。各構成部分における厚み、ピッチ等は表２に示すとおりであった。
［比較例３〜５］
比較例１と同様にして、図１（ｄ）に示すような形状を有する端子構造を得た。ただし、比較例５のみはドライフィルムを形成することができなかったため、端子構造を作製することはできなかった。そのため、後述する評価を行わなかった。各構成部分における厚み、ピッチ等は表２に示すとおりであった。
Figure 2014060379
Figure 2014060379
（バンプ形成性評価）
実施例及び比較例で得られた端子構造について、以下のようにしてバンプ形成性評価を行った。具体的には、１０×１０（個）の合計１００個のバンプについて、隣接するバンプ同士が独立に形成されているか、を光学顕微鏡を用いて確認した。隣接するバンプ同士が独立して形成されておりショートしていなかったものをＡ評価、隣接するバンプ同士が一対でもショートしていたものをＢ評価とした。結果を表３及び表４に示す。なお、比較例３ではショートが確認されたため、表２で示したバンプについての計測は行わなかった。
（バンプ強度評価）
実施例及び比較例で得られた端子構造について、以下のようにしてバンプ強度評価を行った。具体的には、二枚一対のシリコンＴＥＧ基板のバンプ（１０×１０（個））を、フリップチップ実装機によりＦａｃｅ ｔｏ Ｆａｃｅで接合することでバンプ強度試験試料を作製した。そして、バンプ強度試験試料のシリコン基板背面にスタッドピンを接着し、引っ張り試験機でシリコン基板を引き剥がすように引っ張った際の、端子構造の破壊モード（破断位置）を評価した。バンプ内での破壊モードのみ観察されたものをＡ評価、不良モードとされるＵＢＭ層−バンプ界面での破壊モードが確認されたものをＢ評価とした。結果を表３及び表４に示す。なお、隣接するバンプ同士がショートしていた比較例３については、バンプ強度評価を行わなかった。なお、Ａ評価である実施例の端子構造についてその断面構造を観察したところ、いずれの実施例においてもＵＢＭ層とバンプとの境界にＩＭＣ相が存在し、同境界から放射状に成長したＩＭＣ相による複数の隆起が観察された。
Figure 2014060379
Figure 2014060379
このように、実施例の端子構造は、バンプ形成性評価及びバンプ強度評価において極めて優れた結果を示した。したがって、本発明の端子構造は、バンプの機械的強度向上とバンプの狭ピッチ化とを好適に両立することが可能であることが示された。
１０…基材、２０…外部電極、３０…被覆層、４０…シード層、５０，７０…アンダーバンプ金属層、６０，８０…スズめっき層、６５，８５…バンプ、１００…ドライフィルム。

Claims (6)

  1. 基材と、
    前記基材上に形成された電極と、
    前記基材上及び前記電極上に形成され、前記電極の少なくとも一部を露出させる開口を有する絶縁性被覆層と、
    前記開口を充てんしかつ前記絶縁性被覆層の一部を覆うアンダーバンプ金属層と、
    前記アンダーバンプ金属層を覆うドーム状のバンプと、を備え、
    積層方向に沿った断面において、前記アンダーバンプ金属層が前記バンプに向けて凸形状であり、前記開口の中央における前記アンダーバンプ金属層の厚みが、前記開口の端部における前記アンダーバンプ金属層の厚み以上である、
    端子構造。
  2. 前記電極上の前記絶縁性被覆層の上面において、
    前記絶縁性被覆層の前記開口側の端部の位置を点Ａ、
    前記アンダーバンプ金属層の端部の位置を点Ｂ、
    前記電極上の前記絶縁性被覆層の上面を基準として、前記アンダーバンプ金属層の厚みが、前記点Ａにおける前記アンダーバンプ金属層の厚みに対し半分となる位置を点Ｃ、としたとき、
    前記点Ａと前記点Ｂとの距離ＡＢと、前記点Ｂと前記点Ｃとの距離ＢＣとの比Ｒが下記式を満たす、請求項１記載の端子構造。
    Ｒ＝ＢＣ／ＡＢ≧０．０５
  3. 前記バンプが主成分としてスズを含有する、請求項１又は２記載の端子構造。
  4. 前記アンダーバンプ金属層が主成分としてニッケルを含有する、請求項１〜３のいずれか一項記載の端子構造。
  5. 前記バンプがチタンを含有する、請求項１〜４のいずれか一項記載の端子構造。
  6. 請求項１〜５のいずれか一項記載の端子構造を備える半導体素子。
JP2013090419A 2012-08-24 2013-04-23 端子構造及び半導体素子 Active JP6326723B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013090419A JP6326723B2 (ja) 2012-08-24 2013-04-23 端子構造及び半導体素子
KR1020130087804A KR101570999B1 (ko) 2012-08-24 2013-07-25 단자 구조 및 반도체 소자
US13/960,173 US9640500B2 (en) 2012-08-24 2013-08-06 Terminal structure and semiconductor device
TW102128364A TWI518856B (zh) 2012-08-24 2013-08-07 Terminal construction and semiconductor components
DE102013108979.8A DE102013108979B4 (de) 2012-08-24 2013-08-20 Anschlussstruktur und Halbleiterbauelement

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012185043 2012-08-24
JP2012185043 2012-08-24
JP2013090419A JP6326723B2 (ja) 2012-08-24 2013-04-23 端子構造及び半導体素子

Publications (2)

Publication Number Publication Date
JP2014060379A true JP2014060379A (ja) 2014-04-03
JP6326723B2 JP6326723B2 (ja) 2018-05-23

Family

ID=50069716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013090419A Active JP6326723B2 (ja) 2012-08-24 2013-04-23 端子構造及び半導体素子

Country Status (5)

Country Link
US (1) US9640500B2 (ja)
JP (1) JP6326723B2 (ja)
KR (1) KR101570999B1 (ja)
DE (1) DE102013108979B4 (ja)
TW (1) TWI518856B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183592A (ja) * 2016-03-31 2017-10-05 株式会社荏原製作所 基板の製造方法及び基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102666884B1 (ko) 2016-07-15 2024-05-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102617086B1 (ko) * 2018-11-15 2023-12-26 삼성전자주식회사 Ubm을 포함하는 웨이퍼-레벨 반도체 패키지
EP3770298A1 (en) * 2019-07-24 2021-01-27 ATOTECH Deutschland GmbH Tin plating bath and a method for depositing tin or tin alloy onto a surface of a substrate
TW202106928A (zh) * 2019-05-28 2021-02-16 德商德國艾托特克公司 錫電鍍浴及於基板表面上沉積錫或錫合金之方法
KR20210056751A (ko) 2019-11-11 2021-05-20 삼성전자주식회사 비아를 포함하는 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481344A (en) * 1987-09-24 1989-03-27 Toshiba Corp Bump and formation thereof
JP2005116632A (ja) * 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2006147952A (ja) * 2004-11-22 2006-06-08 Kyocera Corp 半導体素子及び半導体素子実装基板
JP2012114256A (ja) * 2010-11-25 2012-06-14 Sony Corp はんだバンプの製造方法、及び半導体装置
JP2013089886A (ja) * 2011-10-21 2013-05-13 Panasonic Corp 半導体装置、半導体装置の実装構造体、半導体装置の製造方法、および半導体装置の実装構造体の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205099A (en) 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
JPH05129647A (ja) 1991-11-07 1993-05-25 Seiko Instr Inc バイポーラ型フオトトランジスタ及びその製造方法
JP2763020B2 (ja) 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JPH09129647A (ja) 1995-10-27 1997-05-16 Toshiba Corp 半導体素子
JP4564113B2 (ja) 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
JP2001085456A (ja) 1999-09-10 2001-03-30 Seiko Epson Corp バンプ形成方法
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
JP3682227B2 (ja) 2000-12-27 2005-08-10 株式会社東芝 電極の形成方法
JP4656275B2 (ja) 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2002248596A (ja) 2001-02-27 2002-09-03 Toshiba Tungaloy Co Ltd 耐酸化性に優れる鉛レス半田ボール
JP2002299366A (ja) 2001-04-02 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
US6413851B1 (en) 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
TWI239578B (en) 2002-02-21 2005-09-11 Advanced Semiconductor Eng Manufacturing process of bump
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4267549B2 (ja) * 2004-09-22 2009-05-27 株式会社フジクラ 半導体装置およびその製造方法ならびに電子機器
TWI296843B (en) 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
JP5099644B2 (ja) 2006-05-29 2012-12-19 日本電気株式会社 電子部品、半導体パッケージ及び電子機器
JP4980709B2 (ja) * 2006-12-25 2012-07-18 ローム株式会社 半導体装置
TWI331797B (en) 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
JP2010067711A (ja) 2008-09-09 2010-03-25 Panasonic Corp 半導体装置及びその製造方法
EP2377376B1 (en) * 2008-10-21 2019-08-07 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
JP5542470B2 (ja) * 2009-02-20 2014-07-09 パナソニック株式会社 はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP2010251631A (ja) 2009-04-20 2010-11-04 Panasonic Corp 基板構造及び半導体装置
JP2010267641A (ja) * 2009-05-12 2010-11-25 Panasonic Corp 半導体装置
JP2011044496A (ja) 2009-08-19 2011-03-03 Panasonic Corp 半導体デバイス及びそれを用いた半導体装置
KR20110139983A (ko) 2010-06-24 2011-12-30 삼성전자주식회사 반도체 패키지
US8259464B2 (en) 2010-06-24 2012-09-04 Maxim Integrated Products, Inc. Wafer level package (WLP) device having bump assemblies including a barrier metal
JP2012104807A (ja) 2010-10-12 2012-05-31 Yaskawa Electric Corp 電子装置及び電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481344A (en) * 1987-09-24 1989-03-27 Toshiba Corp Bump and formation thereof
JP2005116632A (ja) * 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2006147952A (ja) * 2004-11-22 2006-06-08 Kyocera Corp 半導体素子及び半導体素子実装基板
JP2012114256A (ja) * 2010-11-25 2012-06-14 Sony Corp はんだバンプの製造方法、及び半導体装置
JP2013089886A (ja) * 2011-10-21 2013-05-13 Panasonic Corp 半導体装置、半導体装置の実装構造体、半導体装置の製造方法、および半導体装置の実装構造体の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183592A (ja) * 2016-03-31 2017-10-05 株式会社荏原製作所 基板の製造方法及び基板
KR20180132061A (ko) 2016-03-31 2018-12-11 가부시키가이샤 에바라 세이사꾸쇼 기판의 제조 방법 및 기판

Also Published As

Publication number Publication date
JP6326723B2 (ja) 2018-05-23
DE102013108979A1 (de) 2014-02-27
KR101570999B1 (ko) 2015-11-23
DE102013108979A9 (de) 2016-04-07
US20140054767A1 (en) 2014-02-27
TW201411797A (zh) 2014-03-16
KR20140026249A (ko) 2014-03-05
TWI518856B (zh) 2016-01-21
DE102013108979B4 (de) 2020-01-23
US9640500B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
JP6326723B2 (ja) 端子構造及び半導体素子
US8970037B2 (en) Terminal structure, and semiconductor element and module substrate comprising the same
JP6015240B2 (ja) 端子構造及び半導体素子
US9257402B2 (en) Terminal structure, and semiconductor element and module substrate comprising the same
US9177827B2 (en) Etchant and method for manufacturing semiconductor device using same
CN107507820B (zh) 半导体器件及制造该半导体器件的方法
US9241403B2 (en) Method for producing a structure for microelectronic device assembly
US20120164854A1 (en) Packaging substrate and method of fabricating the same
CN103290440B (zh) 金凸点形成用非氰系电解镀金浴及金凸点形成方法
JP6485098B2 (ja) 電子デバイス及びその製造方法
CN101908516A (zh) 倒装芯片锡银凸块结构及其制造方法
JP2011071175A (ja) 半導体装置および半導体装置の製造方法
TW201812115A (zh) 可供電至陽極之供電體及鍍覆裝置
JP2016082124A (ja) バンプ電極、バンプ電極の製造方法
JP2024500292A (ja) 錫－銀めっき液及びそれを用いた錫－銀はんだバンプの形成方法
JP2012038752A (ja) 半導体装置の製造方法
JP2016058692A (ja) バンプ電極、バンプ電極の製造方法、電子機器および電極基板
JP2012156150A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6326723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150