KR101570999B1 - 단자 구조 및 반도체 소자 - Google Patents

단자 구조 및 반도체 소자 Download PDF

Info

Publication number
KR101570999B1
KR101570999B1 KR1020130087804A KR20130087804A KR101570999B1 KR 101570999 B1 KR101570999 B1 KR 101570999B1 KR 1020130087804 A KR1020130087804 A KR 1020130087804A KR 20130087804 A KR20130087804 A KR 20130087804A KR 101570999 B1 KR101570999 B1 KR 101570999B1
Authority
KR
South Korea
Prior art keywords
layer
insulating coating
bump
coating layer
tin
Prior art date
Application number
KR1020130087804A
Other languages
English (en)
Other versions
KR20140026249A (ko
Inventor
게니치 요시다
마코토 오리카사
히데유키 세이케
유헤이 호리카와
히사유키 아베
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20140026249A publication Critical patent/KR20140026249A/ko
Application granted granted Critical
Publication of KR101570999B1 publication Critical patent/KR101570999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 기판(10)와, 기판 위에 형성된 전극(20)과, 기판 위 및 전극 위에 형성되고, 전극의 적어도 일부를 노출시키는 개구를 갖는 절연성 피복층(30)과, 개구를 충전하고 또한 절연성 피복층의 일부를 피복하는 언더 범프 금속층(70)과, 언더 범프 금속층을 피복하는 돔상의 범프(85)를 구비하고, 적층 방향을 따른 단면에 있어서, 언더 범프 금속층이 범프를 향하여 볼록 형상이며, 개구의 중앙에 있어서의 언더 범프 금속층의 두께(Tu0)가, 개구의 단부에 있어서의 언더 범프 금속층의 두께(Tu1) 이상인, 단자 구조에 관한 것이다.

Description

단자 구조 및 반도체 소자{TERMINAL STRUCTURE AND SEMICONDUCTOR DEVICE}
본 발명은 단자 구조 및 반도체 소자에 관한 것이다.
CPU(Central Processing Unit)와 같은 고기능 반도체를 고밀도로 실장하는 경우에 있어서는, 범용 기술인 본딩 와이어에 의한 실장 방식으로부터, 칩 전극 위에 땜납 등으로 이루어지는 범프를 형성하여 직접 기판에 접합하는 플립 칩 실장 방식으로의 이행이 진전되고 있다.
예를 들면, 특허문헌 1(일본 공개특허공보 2001-085456호) 및 특허문헌 2(일본 공개특허공보 2002-203868호)에는 기판(base material) 위에 구비된 전극에 범프를 형성하는 방법이 개시되어 있다.
그런데, 반도체 디바이스의 미세화에 따라, 이들 범프끼리를 보다 근접하여 배치하는 것, 즉 범프의 협(挾)피치화가 요구되어 오고 있다. 그러나, 상기 종래의 범프를 사용하는 경우, 이하에 나타내는 바와 같이 범프의 협피치화에 충분히 대응할 수 없다.
도 1은 종래의 범프 형성 공정을 도시하는 모식도이다. 우선, 도 1(a)에 도시하는 바와 같이, 기판(10) 위에 외부 전극(20), 패시베이션층(절연성 피복층)(30), 시드층(40)을 형성한 기판을 준비한다. 다음에, 시드층의 일부를 피복하도록 드라이 필름(100)을 형성하고, 전해 니켈 도금, 전해 땜납 도금의 순으로 전해 도금을 행하고, 언더 범프 금속층(50) 및 땜납 도금층(60)을 형성한다(도 1(b)). 그리고, 드라이 필름을 박리하고, 불필요한 시드층을 에칭으로 제거한다(도 1(c)). 그 후, 기판 전체를 리플로우 로(爐)에 넣고 가열함으로써, 범프(65)가 형성된다(도 1(d)). 이러한 단자 구조에서는 언더 범프 금속층의 상면이 외부 전극을 향하여 오목 형상으로 되어 있다.
그런데, 상기 방법으로 범프를 형성하는 경우, 언더 범프 금속층과 범프의 경계 부근에 형성되는 금속간 화합물(Inter Metallic Compound: IMC)상(도시 생략)은 그 하층에 있는 언더 범프 금속층 표면의 오목 형상(단차 형상)을 그대로 유지하면서, 경계에 대해 대략 수직 방향을 향하여 성장을 한다. 이 때, 오목 형상으로 성장을 함으로써 IMC상의 성장점끼리가 상호 간섭하게 된다. 그 결과, 언더 범프 금속층과 땜납 도금층(범프)의 계면에 있어서 부분적으로 내부 응력이 잔존해 버리고, 이 계면에 있어서의 기계적 강도가 저하되는 경우가 있다.
이러한 강도의 저하에는 패시베이션층의 개구부, 즉 언더 범프 금속층의 오목부를 넓게 하여, IMC상의 성장점끼리의 간섭에 의한 영향을 완화함으로써 대응하는 것이 가능하다. 그러나, 이것은 필연적으로 범프 간격(Pb)(도 1(d) 참조)을 어느 정도 넓게 유지한다는 것으로 연결되기 때문에, 범프의 협피치화에는 한계가 있다.
그래서 본 발명은 상기 문제점을 감안하여, 범프의 기계적 강도 향상과 범프의 협피치화를 적합하게 양립하는 것이 가능한 단자 구조를 제공하는 것을 목적으로 한다.
본 발명은 기판와, 기판 위에 형성된 전극과, 기판 위 및 전극 위에 형성되고, 전극의 적어도 일부를 노출시키는 개구를 갖는 절연성 피복층과, 개구를 충전하고 또한 절연성 피복층의 일부를 피복하는 언더 범프 금속층과, 언더 범프 금속층을 피복하는 돔상의 범프를 구비하고, 적층 방향을 따른 단면에 있어서, 언더 범프 금속층이 범프를 향하여 볼록 형상이며, 개구의 중앙에 있어서의 언더 범프 금속층의 두께가, 개구의 단부에 있어서의 언더 범프 금속층의 두께 이상인 단자 구조를 제공한다.
이러한 구성을 갖는 단자 구조이면, IMC상이 성장할 때에 성장점끼리가 상호 간섭하는 것을 억제할 수 있다. 이것에 의해, 종래의 단자 구조가 잠재적으로 가지고 있던 내부 응력을 충분히 효과적으로 배제할 수 있다. 이로 인해, 언더 범프 금속층과 주석 도금층(범프)의 계면에 있어서의 기계적 강도를 종래보다도 향상시키는 것이 가능하다. 또한, 이것에 의해 절연성 피복층의 개구를 좁게 한 경우에도, 동 계면의 기계적 강도를 충분히 확보할 수 있기 때문에, 범프의 협피치화를 달성하는 것이 가능해진다.
또한, 본 발명은 전극 위의 절연성 피복층의 상면에 있어서, 절연성 피복층 개구측의 단부(端部)의 위치를 점 A, 언더 범프 금속층의 단부의 위치를 점 B, 전극 위의 절연성 피복층의 상면을 기준으로 하여, 언더 범프 금속층의 두께가 점 A에 있어서의 언더 범프 금속층의 두께에 대해 절반이 되는 위치를 점 C로 했을 때, 점 A와 점 B의 거리 AB와, 점 B와 점 C의 거리 BC의 비(R)가 하기 관계식을 충족시키는 것이 바람직하다.
[관계식]
R=BC/AB≥0.05
이것은 즉, 절연성 피복층 위의 언더 범프 금속층의 단부의 두께가 급격하게 떨어지지 않고, 서서히 얇아지는 것이 바람직한 것을 나타내고 있다. 이것에 의해, 성장점끼리의 간섭을 보다 억제하여 주석 도금층을 성장시키는 것이 가능하기 때문에, 특히 언더 범프 금속층의 단부 부근에서의 내부 응력의 잔존을 더욱 억제할 수 있고, 예를 들면, 범프 밑동 부분으로부터의 크랙의 발생을 더욱 억제할 수 있다. 또한, 이러한 관점에서, 특히, 언더 범프 금속층 상면의 단부의 각이 둥그스럼한 것이 보다 바람직하다.
또한, 본 발명은 상기 범프가 주성분으로서 주석(Sn)을 함유하는 것이 바람직하다. 이것에 의해, 범프가 적합한 돔 형상이 되고, 범프의 협피치화가 진행되어도, 범프끼리가 쇼트하는 리스크를 보다 억제하는 것이 가능하다. 또한, 주성분으로서 주석을 함유한다란, 구성 성분 전체에 대해 주석이 90질량% 이상 함유되는 것을 말한다.
또한, 본 발명은 상기 언더 범프 금속층이 주성분으로서 니켈(Ni)을 함유하는 것이 바람직하다. 이것에 의해, 범프 금속의 외부 전극으로의 확산을 적합하게 억제하는 것이 가능하다. 또한, 주성분으로서 니켈을 함유한다란 구성 성분 전체에 대해 니켈이 85질량% 이상 함유되는 것을 말한다.
또한, 본 발명은 상기 범프가 티탄(Ti)을 함유하는 것이 바람직하다. 이것에 의해, 범프에 함유되는 금속이 언더 범프 금속층으로 확산되는 것을 적합하게 억제하는 것이 가능하다.
본 발명은 상기 본 발명의 단자 구조를 구비하는 반도체 소자를 제공한다. 이러한 반도체 소자이면, 본 발명의 단자 구조를 구비함으로써, 반도체 디바이스의 미세화에 대한 요구에 대응하는 것이 가능하다.
본 발명에 의하면, 범프의 기계적 강도 향상과 범프의 협피치화를 적합하게 양립하는 것이 가능한 단자 구조를 제공할 수 있다.
도 1은 종래의 범프 형성 공정을 도시하는 모식도이다.
도 2는 본 실시형태에 따르는 단자 구조의 적합한 형성 공정을 모식적으로 도시하는 단면도이다.
도 3은 본 실시형태에 따르는 단자 구조의 적합한 형성 공정을 모식적으로 도시하는 단면도이다.
도 4는 본 실시형태에 따르는 단자 구조를 모식적으로 확대하여 도시하는 단면도이다.
이하, 경우에 따라 도면을 참조하여, 본 발명의 적합한 실시형태에 관해서 설명한다. 또한, 각 도면에 있어서, 동일 또는 동등한 요소에는 동일한 부호를 부여하고, 중복되는 설명을 생략한다.
[단자 구조의 형성 공정]
도 2는 본 실시형태에 따르는 단자 구조의 적합한 형성 공정을 모식적으로 도시하는 단면도이다. 우선, 도 2(a)에 도시하는 바와 같이, 공지의 공법을 사용하여, 기판(10) 위에 외부 전극(20), 및 외부 전극 위에 개구를 갖는 절연성 피복층(30)을 각각 형성한다. 또한, 외부 전극의 두께, 외부 전극의 피치(Pe)(배치 간격) 및 절연성 피복층의 두께는 특별히 한정되는 것은 아니지만, 이들 층 형성의 실시 용이성과 범프의 협피치화를 보다 양립시키기 위해서는, 각각, 1 내지 30㎛, 10 내지 150㎛ 및 0.1 내지 50㎛인 것이 바람직하다. 한편, 개구의 직경(Lo) 및 인접하는 개구의 간격(Po)은 외부 전극과 범프의 전기적 접속성, 및 인접하는 범프간의 전기적 절연성을 향상시키는 관점에서, 각각 3 내지 30㎛ 및 5 내지 120㎛인 것이 바람직하다. 또한, 기판로서는, 실리콘 기판, 유기 기판 등을, 외부 전극으로서는, Cu, Cu 합금, Al, Al 합금 등으로 이루어지는 것을 각각 바람직한 형태로서 들 수 있다. 또한, 절연성 피복층은, 예를 들면, 기판 표면 및 외부 전극 표면을 수분에 의한 부식 등으로부터 보호할 수 있으면 특별히 제한은 되지 않지만, 폴리이미드, SiN 등으로 이루어지는 것을 들 수 있다.
또한, 절연성 피복층(30)에 있어서의 개구의 평면 형상(단자 구조를 상측에서 본 형상)은 특별히 한정되지 않으며, 원형, 다각형 등의 다양한 형상을 들 수 있다. 본 실시형태에서는 도시하지 않지만, 개구, 후술하는 언더 범프 금속층(UBM층)(70) 및 범프(85)는 원형의 평면 형상을 갖는 것으로서 설명한다. 또한, 개구의 평면 형상이 다각형인 경우, 개구 등의 직경의 값은, 예를 들면, 상기 다각형의 면과 상기 다각형의 대략 중심을 통과하는 선을 포함하고 또한 상기 다각형의 면에 대해 수직인 면의 교선의 최대 길이로 할 수 있다.
다음에, 도 2(b)에 도시하는 바와 같이, 절연성 피복층의 개구에 노출된 외부 전극 표면에 대해, 공지의 전처리를 행한 후 무전해 니켈 도금을 행하여, 개구를 충전하고 또한 절연성 피복층의 일부를 피복하는 UBM층(70)을 형성한다. 또한, 상기의 전처리로서는, 예를 들면 외부 전극이 Cu 또는 Cu 합금인 경우, 탈지, 산세정 및 활성화 처리 등을 들 수 있다. 또한, 예를 들면 외부 전극이 Al 또는 Al 합금인 경우, 탈지, 산세정 및 진케이트 처리 등을 들 수 있다.
UBM층의 최대 두께(Tu)는, 범프에 함유되는 금속이 확산 등에 의해 외부 전극에 도달하는 것을 저지한다는 관점에서, 외부 전극 표면을 기준으로 하여 0.5 내지 10㎛인 것이 바람직하다. 또한, 인접하는 UBM층의 간격(Pu)은, 인접하는 범프간의 전기적 절연성을 양호하게 한다는 관점에서, 4 내지 115㎛인 것이 바람직하다.
그리고, 도 2(c)에 도시하는 바와 같이, 환원형 무전해 주석 도금을 행하여, UBM층 전체를 내포하도록 하여, UBM층 및 절연성 피복층의 일부를 피복하는 주석 도금층(80)을 형성한다. 이것에 의해, 원하는 단자 구조를 얻기 위한 전구체 기판이 얻어진다. 이 때, 주석 도금층의 최대 높이(Hb0)는, 실장할 때에 충분한 범프 금속량을 얻는다는 관점에서, 기판 위의 절연성 피복층의 표면을 기준으로 하여 5 내지 40㎛인 것이 바람직하다.
또한, 도 2(c)에서 얻어진 전구체 기판을 질소 분위기 중에서 고온 처리(리플로우)하여 주석 도금층(80)을 용융하고, 또한 이것을 급랭하여 응고시킴으로써, 돔상의 주석 범프(85)를 형성한다(도 2(d)). 리플로우 조건에 특별히 제한은 없지만, 분위기: 산소 농도가 1000ppm 이하, 온도: 235 내지 300℃, 및 유지 시간: 5 내지 120초간인 것이 바람직하다.
이 때, 주석 범프의 최대 높이(Hb)는, 실장할 때에 접속 단자와 충분히 적절하게 접촉시킨다는 관점에서, 기판 위의 절연성 피복층의 표면을 기준으로 하여 5 내지 50㎛인 것이 바람직하다.
또한, 적층 방향을 따른 단면에 있어서, UBM층은 상기 주석 범프를 향하여 볼록 형상이다. 여기에서, UBM층이 주석 범프를 향하여 볼록 형상이다란 UBM층 상면이 외부 전극을 향하여 부분적으로도 움푹 들어가지 않는 모양을 말하고, 이러한 UBM층의 형상으로서는, 도 2(d)에 도시하는 바와 같은 형상 외에, 돔상 및 원호상의 것을 들 수 있다. 또한, 외부 전극 위의 절연성 피복층의 상면을 기준으로 했을 때, 절연성 피복층의 개구의 중앙에 있어서의 UBM층의 두께(Tu0)가 개구의 단부에 있어서의 상기 UBM층의 두께(Tu1) 이상이다. Tu0는 범프에 함유되는 금속이 확산 등에 의해 외부 전극에 도달하는 것을 억제한다는 관점에서, 0.5 내지 10㎛인 것이 바람직하다. 또한, Tu1은 UBM층-절연성 피복층의 경계로부터, 범프에 함유되는 금속이 확산 등에 의해 외부 전극에 도달하는 것을 억제한다는 관점에서, Tu0를 초과하지 않는 범위에서 0.5 내지 10㎛인 것이 바람직하다.
본 실시형태에 있어서는, UBM층과 주석 범프의 경계 부근에, UBM층을 피복하도록, 주로 니켈 및 주석을 구성 원소로서 함유하는 IMC상이 존재한다(도시 생략). 또한, 적층 방향을 따른 단면에 있어서, IMC상은 상기의 고온 처리를 거침으로써, UBM층 상면을 기준으로 하여 0.1 내지 5㎛ 정도의 두께로 성장한다. 즉, 이 IMC상은 동 경계에 대해 대략 수직 방향으로 또한 UBM층으로부터 주석 범프를 향하는 방향으로 성장한다. 이 때, UBM층 위의 복수의 성장점을 기점으로 하여 IMC상이 성장하게 된다. 따라서, UBM층과 주석 범프의 경계 부근에는 동 경계로부터 주석 범프를 향하여 방사상으로 성장한 IMC상에 의한 복수의 융기가 형성된다. 또한, 상기한 바와 같이 UBM층이 주석 범프를 향하여 볼록 형상이기 때문에, 양자의 경계로부터 대략 수직 방향으로 방사상으로 성장하는 IMC상은 그 성장점끼리가 상호 간섭하기 어렵다. 그 결과, 종래의 단자 구조에 있어서 IMC상 부근에 잠재적으로 존재하고 있던 내부 응력을 효과적으로 배제할 수 있다. 이러한 IMC상의 형성은 UBM층을 볼록 형상으로 함으로써 가능해진다. 또한, UBM층과 주석 범프의 경계 부근의 부분은 IMC상으로 이루어지는 IMC층이라도 좋다.
또한, 본 실시형태에 있어서는, 특히 UBM층의 단부 부근에서의 IMC상이 보다 내부 응력의 잔존없이 성장하도록, UBM층 상면의 단부의 모서리는 둥그스럼하다. 이것을 도 4를 사용하여 설명한다. 도 4는 본 실시형태에 따르는 단자 구조를 모식적으로 확대하여 도시하는 단면도이며, 당 도면에서는 단자 구조의 한쪽의 단부가 확대되어 있다. 여기에서, 외부 전극 위의 절연성 피복층의 상면에 있어서, 절연성 피복층의 개구측의 단부의 위치를 점 A, 절연성 피복층의 일부를 피복하는 UBM층의 단부의 위치를 점 B, 및 외부 전극 위의 절연성 피복층의 상면을 기준으로 하여, 절연성 피복층을 피복하는 UBM층의 두께가 점 A(개구의 단부)에 있어서의 UBM층의 두께에 대해 절반이 되는 위치를 점 C로 한 경우에 있어서, 점 A와 점 B 사이의 거리를 AB로 하고, 점 B와 점 C 사이의 거리를 BC로 하고, AB와 BC의 비를 R로 했을 때, R이 하기 관계식을 충족시키는 것이 바람직하다.
[관계식]
R=BC/AB≥0.05
여기에서, 다른 구성의 두께, 직경 등과의 비율에 따라서도 상이하지만, 단자 구조의 설계상, R은 0.50 이하인 것이 바람직하다.
또한, 외부 전극 위의 절연성 피복층의 상면을 기준으로 하여, 절연성 피복층을 피복하는 UBM층의 두께가, 점 A(개구의 단부)에 있어서의 UBM층의 두께에 대해 절반이 되는 위치가 복수 존재하는 경우에는, 절연성 피복층을 피복하는 UBM층의 단부(점 B)에 가장 가까운 점을 점 C로 간주할 수 있다. 또한, 절연성 피복층을 피복하는 UBM층의 두께가, 점 A(개구의 단부)에 있어서의 UBM층의 두께에 대해 절반이 되는 위치는, 1점뿐인 것이 바람직하다.
이러한 높이, 간격 등은, 예를 들면, 단자 구조의 적층 방향을 따른 단면에 관해서, 주사형 전자현미경(SEM) 등을 사용하여 관찰함으로써 측정하는 것이 가능하다.
이와 같이 하여, 도 2(d)에 도시하는 바와 같이, 기판(10)과, 기판 위에 형성된 외부 전극(20)과, 기판 위 및 외부 전극 위에 형성되고, 외부 전극의 적어도 일부를 노출시키는 개구를 갖는 절연성 피복층(30)과, 개구를 충전하고 또한 절연성 피복층의 일부를 피복하는 UBM층(70)과, UBM층(및 절연성 피복층의 일부)을 피복하는 돔상의 범프(85)를 구비하고, 적층 방향을 따른 단면에 있어서, UBM층이 범프를 향하여 볼록 형상이며, 개구의 중앙에서의 UBM층의 두께(Tu0)가 개구의 단부에서의 UBM층의 두께(Tu1) 이상인 단자 구조를 제조할 수 있다.
이러한 단자 구조는 환원형 무전해 주석 도금에 의해 전구체 기판을 얻음으로써 실현이 가능하게 되었다고 본 발명자들은 생각한다. 즉, 본 실시형태의 단자 구조를 얻는 전구체 기판에서는 전해 땜납 도금을 위한 시드층이 불필요하기 때문에, 도 2(b)에 도시하는 바와 같이, 시드층을 개재하지 않고 개구에 노출된 외부 전극 위에서만 UBM층이 형성된다. 이로 인해, UBM층의 형성 초기 과정에서, 개구에서의 절연성 피복층의 단차가 UBM층으로 충전되고, 그 후, UBM층의 추가 형성 과정에서, 절연성 피복층 위에 UBM층이 형성되고, 이 결과 UBM층이 주석 범프를 향하여 볼록 형상이 된다. 한편, 종래 기술에 의한 전구체 기판에서는, 도 1(b)에 도시하는 바와 같이, 전해 땜납 도금을 위한 시드층(40)을 개재하여 UBM층이 형성된다. 이로 인해, 개구에 노출된 외부 전극 위와 절연성 피복층 위와 마찬가지로 UBM층이 형성되고, 이 결과 UBM층은 개구에 있어서의 절연성 피복층의 단차 형상(오목 형상)을 본뜬 형상이 된다. 이와 같이, 종래의 방법에서는, 본 실시형태와 같은 단자 구조는 얻을 수 없다.
또한, 상기 도 2(b)에서 무전해 니켈 도금으로 UBM층을 형성할 때에, 도금 영역을 획정(劃定)하기 위해서 드라이 필름을 형성하여도 좋다.
즉, 우선, 도 3(a)에 도시하는 바와 같이, 도 2(a)에 따르는 상기 설명과 같이 하여, 공지의 공법을 사용하여, 기판(10) 위에 외부 전극(20), 및 외부 전극 위에 개구를 갖는 절연성 피복층(30)을 각각 형성한다.
다음에, 도 3(b)에 도시하는 바와 같이, 절연성 피복층 개구에 노출된 외부 전극 표면 및 절연성 피복층 표면에 대해, 드라이 필름(100)을 형성한다. 그 후, 포토레지스트 등의 공지의 기술에 의해 드라이 필름의 패터닝을 행하고, 절연성 피복층 개구 주변의 드라이 필름을 제거한다. 그리고, 절연성 피복층 개구에 노출된 외부 전극 표면 및 절연성 피복층 표면의 일부에 대해, 무전해 니켈 도금을 행하여, UBM층(70)을 형성한다.
또한, 도 3(c)에 도시하는 바와 같이, 공지의 기술로 드라이 필름을 박리한다. 그리고, 도 2(c)에 따르는 상기 설명과 같이 하여, 환원형 무전해 주석 도금을 행하여, 주석 도금층(80)을 형성한다. 이것에 의해, 원하는 단자 구조를 얻기 위한 전구체 기판(substrate)이 얻어진다.
그 후, 상기와 같이 하여 전구체 기판의 고온 처리(리플로우)를 행하여, 도 3d에 도시하는 바와 같은 단자 구조를 얻을 수 있다.
[무전해 니켈 도금]
무전해 니켈 도금에는 니켈염, 착화제, 환원제 등을 함유하는 도금액을 사용할 수 있다. 무전해 니켈 도금의 작업성(욕 안정성 및 석출 속도)을 양호하게 하는 관점에서, 환원제로서 차아인산을 함유하는 도금액을 사용하는 것이 바람직하다.
또한, 무전해 니켈 도금에 의해 형성되는 UBM층은 주성분으로서 니켈을 함유하지만, 구성 원소로서는 Ni 및 P를 함유하는 것이 바람직하다. UBM층의 유연성 및 저응력을 얻는 관점에서, P를 5 내지 15질량% 함유하는 것이 보다 바람직하다. 또한, Ni, P 이외에 S 등을 함유해도 좋다.
[환원형 무전해 주석 도금]
환원형 무전해 주석 도금에는 주석 화합물, 유기 착화제, 유기 황 화합물, 산화 방지제, 및 환원제로서 3가 티탄 화합물을 함유하는 도금액을 사용하는 것이 바람직하다. 이들 구성 성분의 종류, 농도를 적합하게 선택함으로써, UBM층 위에 안정적으로 주석을 석출하는 것이 가능하다. 이하 그 상세를 나타내지만, 종류, 농도, 또한 그 메커니즘은 기재한 것으로 한정되지 않는다.
주석 화합물은 주석의 공급원이 되는 것이면 특별히 제한되지 않지만, 주석의 무기산염, 카복실산염, 알칸설폰산염, 알칸올설폰산염 및 수산화물 및 메타주석산으로 이루어지는 그룹으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다. 이들 수용성 주석 화합물은 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
또한, 주석 화합물의 주석의 가수(산화수)로서는 2가 또는 4가 중 어느 쪽이라도 좋지만, 석출 속도가 양호한 관점에서 2가가 바람직하다. 즉, 제1주석 화합물이 바람직하다.
환원형 무전해 주석 도금액 중의 주석 화합물의 함유량은 특별히 한정은 없지만, 환원형 무전해 주석 도금액 전체에 대해, 금속 주석으로서, 바람직하게는 0.5 내지 100g/L, 보다 바람직하게는 5 내지 30g/L, 더욱 바람직하게는 7 내지 15g/L이다. 환원형 무전해 주석 도금액 중의 금속 주석의 함유량이 0.5g/L 이상이면, 주석 피막의 석출 속도를 실용적인 레벨로 빠르게 하는 것이 가능하다. 또한, 환원형 무전해 주석 도금액 중의 금속 주석의 함유량이 100g/L 이하이면, 주석원으로서의 주석 화합물을 용이하게 용해할 수 있다.
유기 착화제로서는 특별히 한정은 없지만, 유기 포스폰산 화합물과 같은 산화수가 3가인 인을 함유하는 포스폰산 화합물이 바람직하며, 예를 들면, 니트릴로트리메틸렌포스폰산, 에틸렌디아민테트라메틸렌포스폰산, 디에틸렌트리아민펜타메틸렌포스폰산, 헥사메틸렌디아민테트라메틸렌포스폰산, 헥사메틸렌트리아민펜타메틸렌포스폰산 등의 아미노기 함유 메틸렌포스폰산류; 1-하이드록시에틸리덴-1,1-디 포스폰산 등의 수산기 함유 포스폰산류; 3-메톡시벤젠포스폰산 등의 벤젠포스폰산류; 3-메틸벤질포스폰산, 4-시아노벤질포스폰산 등의 벤질포스폰산류; 이들의 알칼리 금속염; 이들의 알칼리 토금속염; 이들의 암모늄염 등을 들 수 있다. 이들 중에서도, 수산기 함유 포스폰산이 보다 바람직하다. 유기 착화제는 이들 중 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
환원형 무전해 주석 도금액 중의 유기 착화제의 함유량은 특별히 한정은 없지만, 환원형 무전해 주석 도금액 전체에 대해, 바람직하게는 1 내지 500g/L, 보다 바람직하게는 10 내지 200g/L, 더욱 바람직하게는 50 내지 150g/L이다. 환원형 무전해 주석 도금액 중의 유기 착화제의 함유량이 1g/L 이상이면, 착화력이 충분해져 도금액이 안정되고, 착화제로서의 효과를 충분히 발휘할 수 있고, 또한, 500g/L 이하이면, 물에 대해 용이하게 용해된다. 또한, 함유량을 500g/L 이상으로 해도 착화제로서의 더 이상의 효과 상승은 나타나지 않기 때문에, 비용적으로 비경제적이 되는 경우가 있다.
유기 황 화합물은 머캅탄류 및 설피드류로 이루어지는 그룹으로부터 선택되는 유기 황 화합물인 것이 바람직하다. 「머캅탄류」란 분자 중에 머캅토기(-SH)를 갖는 화합물이다. 「설피드류」란 분자 중에 설피드기(-S-)를 갖는 화합물이며, S에 결합하는 기는, 예를 들면, 알킬기, 아릴기, 아세틸기(에탄오일기) 등의 알칸오일기 등을 들 수 있다. 또한, 설피드류에는 디설피드, 트리설피드 등의 「-S-」가 복수개 직접 결합한 폴리설피드도 포함된다. 또한, 머캅탄류 및 설피드류 모두, S원자의 고립 전자쌍(Lone Pair)이 활성이기 때문에, UBM층 위(Ni 피막 위)에 있어서 주석 석출을 위한 촉매로서 작용하고, UBM층 위로 주석을 안정적으로 석출하는 것이 가능하다.
환원형 무전해 주석 도금액 중의 상기 유기 황 화합물의 함유량은 특별히 한정은 없지만, 환원형 무전해 주석 도금액 전체에 대해, 바람직하게는 0.1 내지 100000ppm, 보다 바람직하게는 1 내지 10000ppm, 더욱 바람직하게는 5 내지 1000ppm이다. 환원형 무전해 주석 도금액 중의 유기 황 화합물의 함유량이 0.1ppm 이상이면, 충분한 석출 속도를 확보할 수 있다. 한편, 함유량이 100000ppm 이하이면, 용이하게 물에 용해되기 때문에, 안정된 도금액을 얻을 수 있다.
산화 방지제는 가수(價數)(산화수)가 2가인 주석이 4가로 산화되는 것을 방지할 수 있으면 특별히 한정은 없지만, 구체적으로는 예를 들면, 인산 함유 화합물(차아인산 화합물, 아인산 화합물), 하이드라진 유도체, 카테콜, 하이드로퀴논, 피로가롤, 이들의 염 등을 들 수 있다. 이들 중에서도, 인산 함유 화합물이 바람직하며, 아인산 화합물이 보다 바람직하다. 이들 산화 방지제는 1종 또는 2종 이상을 혼합하여 사용할 수 있다. 또한, 산화 방지제를 첨가함으로써, 상기한 주석의 산화를 방지할 뿐만아니라, 후술하는 3가 티탄의 과잉 산화를 억제할 수 있다. 이것에 의해 안정된 도금액을 얻을 수 있고, UBM층 위(Ni 피막 위)로 주석을 안정적으로 석출하는 것이 가능하다.
환원형 무전해 주석 도금액 중의 산화 방지제의 함유량은 특별히 한정은 없지만, 환원형 무전해 주석 도금액 전체에 대해, 바람직하게는 0.1 내지 100g/L, 보다 바람직하게는 1 내지 80g/L이다. 환원형 무전해 주석 도금액 중의 산화 방지제의 함유량이 0.1g/L 이상이면, 산화 방지제의 효과를 충분히 확보할 수 있고, 100g/L 이하이면, 환원형 무전해 주석 도금액 중에 있어서 주석이 이상하게 석출되는 것을 억제할 수 있기 때문에, 욕 안정성이 양호하게 안정된 주석 도금을 행하는 것이 가능하다.
티탄 화합물은 수용성이며, 환원제로서 작용하는 것이면 특별히 한정은 없지만, 구체적으로는 예를 들면, 3염화티탄, 3요오드화티탄, 3브롬화티탄 등의 할로겐화 티탄; 황산티탄 등이 도금 성능, 입수의 용이성 등의 점에서 바람직하다. 티탄의 가수(산화수)로서는 3가가 바람직하다. 이것은 2가의 티탄 화합물은 불안정하고, 용이하게 산화되어 4가로 변해 버리는 경우가 있고, 또한, 4가의 티탄 화합물은 자신이 산화되지 않기 때문에 전자를 공급할 수 없게 되는 경우가 있기 때문이다. 이들 수용성 티탄 화합물은 1종 또는 2종 이상을 혼합하여 사용할 수 있다. 이들 중, 도금 성능, 입수의 용이성 등의 관점에서 3염화티탄이 특히 바람직하다.
환원형 무전해 주석 도금액 중의 티탄 화합물의 함유량은 특별히 한정은 없지만, 환원형 무전해 주석 도금액 전체에 대해, 금속 티탄으로서, 바람직하게는 0.01 내지 100g/L, 보다 바람직하게는 0.1 내지 20g/L, 더욱 바람직하게는 1 내지 10g/L이다. 환원형 무전해 주석 도금액 중의 수용성 티탄 화합물의 함유량이 0.01g/L 이상이면, 주석 피막의 석출 속도를 실용적인 속도로 하는 것이 가능하고, 또한, 환원형 무전해 주석 도금액 중의 수용성 티탄 화합물의 함유량이 100g/L 이하이면, 주석이 이상 석출되는 것을 억제할 수 있기 때문에, 욕 안정성이 양호하게 안정된 주석 도금을 행하는 것이 가능하다.
또한, 환원형 무전해 주석 도금액에는, 이들 성분 이외에 필요에 따라, 도금액의 pH를 일정하게 유지하기 위한 완충제, 주석 도금 피막의 핀홀 제거를 위해 또는 도금액의 기포 제거를 양호하게 하기 위한 계면활성제, 주석 도금 피막을 보다 평활하게 하기 위한 광택제 등을, 적절히 함유시킬 수 있다.
환원형 무전해 주석 도금액의 도금 조건은 특별히 한정되는 것은 아니지만, 온도 조건은 40 내지 90℃인 것이 바람직하며, 50 내지 80℃인 것이 보다 바람직하다. 또한, 도금 시간은 30초 내지 5시간인 것이 바람직하며, 1분 내지 2시간인 것이 보다 바람직하다.
또한, 환원형 무전해 주석 도금에 의해 형성되는 주석 도금층(범프)은 주성분으로서 Sn을 함유하지만, 구성 원소로서는 Sn 및 Ti를 함유하는 것이 바람직하다. 특히, 주석 도금층이 Ti를 함유함으로써, 범프에 함유되는 금속이 UBM층으로 확산되는 것을 억제하는 것이 가능하다.
[반도체 소자]
이와 같이 하여 제작되는 단자 구조는 반도체 소자 등에 적합하게 적용할 수 있다. 예를 들면, 반도체 소자의 경우, 기판(10)으로서는 실리콘 기판 등의 표면 또는 내부에 반도체 회로가 형성된 것을 적용할 수 있다. 또한, 외부 전극(20)으로서는 반도체 회로와 전기적으로 접속된 것을 적용할 수 있다. 또한, 실리콘 기판 등의 표면에는 홈(trench) 또는 단차(step)가 형성되어 있어도 좋다. 그 경우, 외부 전극(20)은 상기의 홈 또는 단차를 갖는 부위에 형성되어 있어도 좋다. 즉, 외부 전극(20)은 예를 들면 홈의 저면(오목부), 단차의 상면(볼록부), 단차의 저면(오목부) 등에 형성되어 있어도 좋다. 외부 전극(20)은 또는 실리콘 기판 등의 주면(主面)에 대한 대략 수직면에 형성되어 있어도 좋다. 즉, 외부 전극(20)은 예를 들면 실리콘 기판 등의 측면, 홈 또는 단차의 측면 등에 형성되어 있어도 좋다. 이러한 반도체 소자이면, 범프의 기계적 강도가 높고, 인접하는 범프 간격을 좁게 하는 것이 가능하기 때문에, 반도체 디바이스의 미세화에 대한 요구에 충분히 대응하는 것이 가능하다.
[실시예]
이하, 본 발명의 내용을 실시예 및 비교예를 사용하여 보다 상세하게 설명하지만, 본 발명은 이하의 실시예로 한정되는 것은 아니다.
[실시예 1]
(전극 및 절연성 피복층 형성)
도 2(a)에 도시하는 바와 같은, 외부 전극 및 개구를 갖는 SiN 절연성 피복층이 형성된 실리콘 기판(5×5mm, 두께 0.6mm)을 준비하였다. 또한, 외부 전극은 구리로 형성하고, 개구는 서로 등간격으로 10×10(개)이 되도록 배치하였다.
(무전해 니켈 도금)
다음에, SiN 절연성 피복층의 개구에 노출된 구리 외부 전극 표면에 대해, 소정의 전처리(탈지, 산세정 및 활성화 처리)를 행한 후, 무전해 니켈 도금을 행하여, 개구를 충전하고 또한 SiN 절연성 피복층의 일부를 피복하는 UBM층을 형성하였다 (도 2b). 또한, 무전해 니켈 도금에는 공지의 무전해 니켈-인 도금액(UBM층 중 인 농도: 10질량%)을 사용하였다. 또한, 도금 조건은 온도를 85℃로 하고, 시간은 소정의 니켈 도금층 두께가 얻어지도록 조정하였다.
(환원형 무전해 주석 도금)
또한, 환원형 무전해 주석 도금을 행하여, 상기한 바와 같이 형성된 UBM층 전체를 내포하도록 하여, UBM층 및 SiN 절연성 피복층의 일부를 피복하는 주석 도금층이 형성된 전구체 기판을 얻었다(도 2(c)). 또한, 환원형 무전해 주석 도금액의 조성은 이하와 같았다. 또한, 도금 조건은 온도를 60℃로 하고, 시간은 소정의 주석 도금층 높이가 얻어지도록 조정하였다.
주석 화합물(염화제1주석): 10g/L(주석으로서)
인 함유 유기 착화제(수산기 함유 포스폰산): 100g/L
유기 황 화합물(설피드기 함유 유기 황 화합물): 100ppm
산화 방지제(아인산 화합물): 40g/L
환원제(3염화티탄): 5g/L(티탄으로서)
(리플로우)
이와 같이 하여 얻어진 전구체 기판을, 질소 분위기 중(산소 농도 500ppm)에서, 250℃에서 30초간 유지하여 주석 도금층을 용융하고, 또한 이것을 급랭하여 응고시킴으로써, 도 2(d)에 도시하는 바와 같은 돔상의 주석 범프를 갖는 단자 구조를 구비하는 실리콘 TEG(Test Element Group) 기판을 얻었다. 또한, 각 구성 부분에 있어서의 두께, 피치 등은 표 1에 기재하는 바와 같았다. 여기에서, 표 중, 「UBM단의 모서리 형상의 둥그스름함」이 「유」란, UBM층 상면의 단부의 모서리가 둥그스름한 것을 나타낸다.
[실시예 2]
무전해 니켈 도금을 할 때에 드라이 필름을 사용하여 도금 영역을 획정한 것 이외에는, 실시예 1과 같이 하여, 도 3(d)에 도시하는 바와 같은 돔상의 주석 범프를 갖는 단자 구조를 구비하는 실리콘 TEG 기판을 얻었다. 각 구성 부분에 있어서의 두께, 피치 등은 표 1에 기재하는 바와 같았다. 또한, 실시예 2에 있어서는, 드라이 필름이 형성되어 있던 영향으로부터 UBM층 상면의 단부의 모서리가 대략 직각으로 되어 있었기 때문에, 「UBM단의 모서리 형상의 둥그스름함」을 「무」라고 평가하였다.
[실시예 3 내지 7]
각 구성의 두께, 피치 등을 표 1과 같이 변경한 것 이외에는, 실시예 1과 같이 하여 도 2(d)에 도시하는 바와 같은 돔상의 주석 범프를 갖는 단자 구조를 구비하는 실리콘 TEG 기판을 얻었다.
[실시예 8]
외부 전극을 Al-0.5질량% Cu 합금으로 형성하고, 또한, 외부 전극 표면에 대해 소정의 전처리(탈지, 산세정 및 진케이트 처리)를 행한 것 이외에는, 실시예 1과 같이 하여 도 2(d)에 도시하는 바와 같은 단자 구조를 구비하는 실리콘 TEG 기판을 얻었다.
[실시예 9]
외부 전극을 Al-0.5질량% Cu 합금으로 형성하고, 또한, 외부 전극 표면에 대해 소정의 전처리(탈지, 산세정 및 진케이트 처리)를 행한 것 이외에는, 실시예 4와 같이 하여 도 2(d)에 도시하는 바와 같은 단자 구조를 구비하는 실리콘 TEG 기판을 얻었다.
[비교예 1]
무전해 니켈 도금 대신에, 전해 니켈 도금을 행하고, 또한 환원형 무전해 주석 도금 대신에, 전해 주석 도금을 행하여 단자 구조를 얻었다.
비교예 1의 단자 구조는 다음과 같이 하여 제작하였다. 우선, SiN 절연성 피복층 개구에 노출된 구리 외부 전극 표면 및 SiN 절연성 피복층 표면에 대해, 스퍼터링에 의해 두께 0.1㎛의 구리층을 시드층으로서 형성하고(도 1(a)), 이어서 드라이 필름을 형성하였다. 그 후, 포토레지스트에 의해 드라이 필름의 패터닝을 행하여, SiN 절연성 피복층 개구 주변의 드라이 필름을 제거하였다. 그리고, SiN 절연성 피복층 개구에 노출된 외부 전극 표면 및 절연성 피복층 표면의 일부(드라이 필름에 의해 피복되어 있지 않은 시드층 표면)에 대해, 전해 니켈 도금을 행하여 UBM층을 형성하였다. 또한, 전해 니켈 도금에는 공지의 설파민산욕을 사용하였다. 또한, 도금 조건은 온도를 50℃로 하고, 시간 및 도금 전류값은 소정의 니켈 도금층 두께가 얻어지도록 조정하였다.
그 후, 계속해서 전해 땜납 도금을 행하여, UBM층 위에 땜납 도금층을 형성하였다. 이 때, 땜납 도금층은 UBM층의 상면에만 형성되어 있고, SiN 절연성 피복층의 일부를 피복하도록, 즉 UBM층 전체를 내포하도록 형성되어 있지는 않았다(도 1(b)). 또한, 전해 땜납 도금에는 공지의 알칸올설폰산욕(Cu 함유량: 0.5질량%)을 사용하였다. 또한, 도금 조건은 온도를 50℃로 하고, 시간 및 도금 전류값은 소정의 땜납 도금층 높이가 얻어지도록 조정하였다.
그 후, 드라이 필름의 박리 및 불필요한 시드층의 제거를 행하고(도 1(c)), 실시예 1과 같은 조건으로 리플로우를 행하였다. 이것에 의해, 도 1(d)에 도시하는 바와 같은 형상을 갖는 단자 구조를 얻었다. 각 구성 부분에 있어서의 두께, 피치 등은 표 2에 기판하는 바와 같았다. 또한, 이 단자 구조에 있어서, UBM층의 최대두께(Tu)는 구리 외부 전극 상면으로부터의 UBM층의 양 단부에 있는 볼록부의 높이이다. 또한, 개구단 두께(Tu1)는 외부 전극 위의 절연성 피복층의 상면을 기준으로 했을 때의, 개구의 단부에 있어서의 상기 UBM층의 두께(양 단부에 있는 볼록부의 두께)이며, 개구 중앙 두께(Tu0)는 동 상면을 기준으로 했을 때의, 개구의 중앙부에 있어서의 상기 UBM층의 두께이다.
[비교예 2]
전해 니켈 도금 대신에, 시드층(구리층) 위에 무전해 니켈 도금을 행한 것 이외에는, 비교예 1과 같이 하여, 도 1(d)에 도시하는 바와 같은 형상을 갖는 단자 구조를 얻었다. 각 구성 부분에 있어서의 두께, 피치 등은 표 2에 기재하는 바와 같았다.
[비교예 3 내지 5]
비교예 1과 같이 하여, 도 1(d)에 도시하는 바와 같은 형상을 갖는 단자 구조를 얻었다. 다만, 비교예 5만은 드라이 필름을 형성할 수 없었기 때문에, 단자 구조를 제작할 수는 없었다. 이로 인해, 후술하는 평가를 행하지 않았다. 각 구성 부분에 있어서의 두께, 피치 등은 표 2에 기재하는 바와 같았다.
Figure 112013067222917-pat00001
Figure 112013067222917-pat00002
(범프 형성성 평가)
실시예 및 비교예에서 얻어진 단자 구조에 관해서, 이하와 같이 하여 범프 형성성 평가를 행하였다. 구체적으로는, 10×10(개)의 합계 100개의 범프에 관해서, 인접하는 범프끼리가 독립적으로 형성되어 있는지를 광학현미경을 사용하여 확인하였다. 인접하는 범프끼리가 독립적으로 형성되어 있고 쇼트하고 있지 않았던 것을 A 평가, 인접하는 범프끼리가 한 쌍이라도 쇼트하고 있었던 것을 B 평가로 하였다. 결과를 표 3 및 표 4에 기재한다. 또한, 비교예 3에서는 쇼트가 확인되었기 때문에, 표 2에서 기재한 범프에 관한 계측은 행하지 않았다.
(범프 강도 평가)
실시예 및 비교예에서 얻어진 단자 구조에 관해서, 이하와 같이 하여 범프 강도 평가를 행하였다. 구체적으로는, 2장 한 쌍의 실리콘 TEG 기판의 범프(10×10(개))를 플립 칩 실장기에 의해 면 대 면(Face to Face)으로 접합함으로써 범프 강도 시험 시료를 제작하였다. 그리고, 범프 강도 시험 시료의 실리콘 기판 배면에 스터드 핀을 접착하고, 인장 시험기로 실리콘 기판을 박리하도록 잡아 당겼을 때의 단자 구조의 파괴 모드(파단 위치)를 평가하였다. 범프 내에서의 파괴 모드만 관찰된 것을 A 평가, 불량 모드가 되는 UBM층-범프 계면에서의 파괴 모드가 확인된 것을 B평가로 하였다. 결과를 표 3 및 표 4에 기재한다. 또한, 인접하는 범프끼리가 쇼트하고 있었던 비교예 3에 관해서는 범프 강도 평가를 행하지 않았다. 또한, A 평가인 실시예의 단자 구조에 관해서 그 단면 구조를 관찰한 결과, 어느 실시예에 있어서도 UBM층과 범프의 경계에 IMC상이 존재하고, 동 경계로부터 방사상으로 성장한 IMC상에 의한 복수의 융기가 관찰되었다.
Figure 112013067222917-pat00003
Figure 112013067222917-pat00004
이와 같이, 실시예의 단자 구조는 범프 형성성 평가 및 범프 강도 평가에 있어서 매우 우수한 결과를 나타내었다. 따라서, 본 발명의 단자 구조는 범프의 기계적 강도 향상과 범프의 협피치화를 적합하게 양립하는 것이 가능한 것이 나타났다.
10…기판, 20…외부 전극, 30…피복층, 40…시드층, 50, 70…언더 범프 금속층, 60…땜납 도금층, 80…주석 도금층, 65, 85…범프, 100…드라이 필름.

Claims (6)

  1. 기판(base material)과,
    상기 기판 위에 형성된 전극과,
    상기 기판 위 및 상기 전극 위에 형성되고, 상기 전극의 적어도 일부를 노출시키는 개구를 갖는 절연성 피복층과,
    상기 개구를 충전하고 또한 상기 절연성 피복층의 일부를 피복하는 언더 범프 금속층과,
    상기 언더 범프 금속층을 피복하고 또한 절연성 피복층의 일부를 피복하는 돔상의 범프를 구비하고,
    적층 방향을 따른 단면에서, 상기 언더 범프 금속층이 상기 범프를 향하여 볼록 형상이며, 상기 개구의 중앙에서의 상기 언더 범프 금속층의 두께가 상기 개구의 단부에서의 상기 언더 범프 금속층의 두께 이상인 단자 구조물.
  2. 제 1 항에 있어서, 상기 전극 위의 상기 절연성 피복층의 상면에 있어서,
    상기 절연성 피복층의 상기 개구의 단부의 위치를 점 A,
    상기 언더 범프 금속층의 단부의 위치를 점 B,
    상기 전극 위의 상기 절연성 피복층의 상면을 기준으로 하여, 상기 언더 범프 금속층의 두께가 상기 점 A에 있어서의 상기 언더 범프 금속층의 두께에 대해 절반이 되는 위치를 점 C 라고 했을 때,
    상기 점 A와 상기 점 B의 거리 AB와, 상기 점 B와 상기 점 C의 거리 BC의 비(R)가 하기 관계식을 만족시키는 단자 구조물.
    [관계식]
    R=BC/AB≥0.05
  3. 제 1 항 또는 제 2 항에 있어서, 상기 범프가 주성분으로서 주석을 함유하는 단자 구조물.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 언더 범프 금속층이 주성분으로서 니켈을 함유하는 단자 구조물.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 범프가 티탄을 함유하는 단자 구조물.
  6. 제 1 항 또는 제 2 항에 기재된 단자 구조물을 구비하는 반도체 소자.
KR1020130087804A 2012-08-24 2013-07-25 단자 구조 및 반도체 소자 KR101570999B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-185043 2012-08-24
JP2012185043 2012-08-24
JPJP-P-2013-090419 2013-04-23
JP2013090419A JP6326723B2 (ja) 2012-08-24 2013-04-23 端子構造及び半導体素子

Publications (2)

Publication Number Publication Date
KR20140026249A KR20140026249A (ko) 2014-03-05
KR101570999B1 true KR101570999B1 (ko) 2015-11-23

Family

ID=50069716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130087804A KR101570999B1 (ko) 2012-08-24 2013-07-25 단자 구조 및 반도체 소자

Country Status (5)

Country Link
US (1) US9640500B2 (ko)
JP (1) JP6326723B2 (ko)
KR (1) KR101570999B1 (ko)
DE (1) DE102013108979B4 (ko)
TW (1) TWI518856B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262965B2 (en) 2016-07-15 2019-04-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6713809B2 (ja) 2016-03-31 2020-06-24 株式会社荏原製作所 基板の製造方法及び基板
KR102617086B1 (ko) 2018-11-15 2023-12-26 삼성전자주식회사 Ubm을 포함하는 웨이퍼-레벨 반도체 패키지
TW202106928A (zh) * 2019-05-28 2021-02-16 德商德國艾托特克公司 錫電鍍浴及於基板表面上沉積錫或錫合金之方法
EP3770298A1 (en) * 2019-07-24 2021-01-27 ATOTECH Deutschland GmbH Tin plating bath and a method for depositing tin or tin alloy onto a surface of a substrate
KR20210056751A (ko) 2019-11-11 2021-05-20 삼성전자주식회사 비아를 포함하는 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030157792A1 (en) 2002-02-21 2003-08-21 Ho-Ming Tong Bump manufacturing method
JP2006093290A (ja) * 2004-09-22 2006-04-06 Fujikura Ltd 半導体装置およびその製造方法ならびに電子機器
JP2008159949A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205099A (en) 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
JP2633580B2 (ja) * 1987-09-24 1997-07-23 株式会社東芝 バンプ、バンプの形成方法および半導体素子
JPH05129647A (ja) 1991-11-07 1993-05-25 Seiko Instr Inc バイポーラ型フオトトランジスタ及びその製造方法
JP2763020B2 (ja) 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JPH09129647A (ja) 1995-10-27 1997-05-16 Toshiba Corp 半導体素子
JP4564113B2 (ja) 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
JP2001085456A (ja) 1999-09-10 2001-03-30 Seiko Epson Corp バンプ形成方法
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
JP3682227B2 (ja) 2000-12-27 2005-08-10 株式会社東芝 電極の形成方法
JP4656275B2 (ja) 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2002248596A (ja) 2001-02-27 2002-09-03 Toshiba Tungaloy Co Ltd 耐酸化性に優れる鉛レス半田ボール
JP2002299366A (ja) 2001-04-02 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
US6413851B1 (en) 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
JP2005116632A (ja) * 2003-10-03 2005-04-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4822694B2 (ja) * 2004-11-22 2011-11-24 京セラ株式会社 半導体素子及び半導体素子実装基板
TWI296843B (en) 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
CN102738106A (zh) 2006-05-29 2012-10-17 日本电气株式会社 电子部件、半导体封装件和电子器件
TWI331797B (en) 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
JP2010067711A (ja) 2008-09-09 2010-03-25 Panasonic Corp 半導体装置及びその製造方法
KR20110070987A (ko) * 2008-10-21 2011-06-27 아토테크더치랜드게엠베하 기판 상에 땜납 용착물을 형성하는 방법
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
JP5542470B2 (ja) * 2009-02-20 2014-07-09 パナソニック株式会社 はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP2010251631A (ja) 2009-04-20 2010-11-04 Panasonic Corp 基板構造及び半導体装置
JP2010267641A (ja) * 2009-05-12 2010-11-25 Panasonic Corp 半導体装置
JP2011044496A (ja) 2009-08-19 2011-03-03 Panasonic Corp 半導体デバイス及びそれを用いた半導体装置
US8259464B2 (en) 2010-06-24 2012-09-04 Maxim Integrated Products, Inc. Wafer level package (WLP) device having bump assemblies including a barrier metal
KR20110139983A (ko) 2010-06-24 2011-12-30 삼성전자주식회사 반도체 패키지
JP2012104807A (ja) 2010-10-12 2012-05-31 Yaskawa Electric Corp 電子装置及び電子部品
JP2012114256A (ja) * 2010-11-25 2012-06-14 Sony Corp はんだバンプの製造方法、及び半導体装置
JP2013089886A (ja) * 2011-10-21 2013-05-13 Panasonic Corp 半導体装置、半導体装置の実装構造体、半導体装置の製造方法、および半導体装置の実装構造体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030157792A1 (en) 2002-02-21 2003-08-21 Ho-Ming Tong Bump manufacturing method
JP2006093290A (ja) * 2004-09-22 2006-04-06 Fujikura Ltd 半導体装置およびその製造方法ならびに電子機器
JP2008159949A (ja) * 2006-12-25 2008-07-10 Rohm Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262965B2 (en) 2016-07-15 2019-04-16 Samsung Display Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20140026249A (ko) 2014-03-05
TW201411797A (zh) 2014-03-16
JP6326723B2 (ja) 2018-05-23
US9640500B2 (en) 2017-05-02
DE102013108979A9 (de) 2016-04-07
JP2014060379A (ja) 2014-04-03
DE102013108979B4 (de) 2020-01-23
TWI518856B (zh) 2016-01-21
DE102013108979A1 (de) 2014-02-27
US20140054767A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
KR101570999B1 (ko) 단자 구조 및 반도체 소자
US8970037B2 (en) Terminal structure, and semiconductor element and module substrate comprising the same
US9177827B2 (en) Etchant and method for manufacturing semiconductor device using same
US9070606B2 (en) Terminal structure and semiconductor device
US9257402B2 (en) Terminal structure, and semiconductor element and module substrate comprising the same
US8801844B2 (en) Autocatalytic plating bath composition for deposition of tin and tin alloys
US20150279797A1 (en) Manufacture of coated copper pillars
US7384458B2 (en) Non-cyanide electroless gold plating solution and process for electroless gold plating
TWI400356B (zh) 突起電極之形成方法及置換鍍金液
EP3560304B1 (en) Method of forming a solderable solder deposit on a contact pad
TWI835388B (zh) 鍍銅用組合物以及使用該組合物製造含銅導體的方法
US20230407508A1 (en) Tin-silver plating solution and method for forming tin-silver solder bump by using same
JP2013008829A (ja) Ｓｎ−Ａｇ系合金はんだバンプの形成方法
JP2016121377A (ja) ニッケルめっき液
TW202330999A (zh) 鍍銅用組合物以及使用該組合物製造含銅導體的方法
KR101092666B1 (ko) 무시안 ＡｕＳｎ 합금 도금욕

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 5