JP2014006894A

JP2014006894A - 中央処理装置および中央処理装置の駆動方法

Info

Publication number: JP2014006894A
Application number: JP2013113575A
Authority: JP
Inventors: Yutaka Hara; 裕原
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-06-01
Filing date: 2013-05-30
Publication date: 2014-01-16
Anticipated expiration: 2033-05-30
Also published as: US20130326157A1; JP6082317B2; US9135182B2

Abstract

【課題】消費電力の低減された中央処理装置を提供する。
【解決手段】中央処理装置の備えるキャッシュメモリを、主記憶装置のデータを保存するデータフィールド、データフィールドの管理情報を保存するタグフィールドならびに、データフィールドの保存データおよびタグフィールドの管理情報が有効か否かの情報を保存するバリッドビットを有する構造とし、データフィールド、タグフィールドおよびバリッドビットの構成要素であるメモリセルを不揮発性のメモリセルとした。そして、中央処理装置に電源制御部を設け、中央処理装置の備える演算装置からキャッシュメモリへのアクセスが行われた場合にのみ、電源制御部がデータフィールド、タグフィールドおよびバリッドビットに対して選択的に電源電圧供給を行う構造とした。
【選択図】図１

Description

本発明は、中央処理装置および中央処理装置の駆動方法に関する。

中央処理装置（ＣＰＵ：ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ。中央演算処理装置などとも言われる。）は、その用途によって多種多様な構成を有しているが、ストアドプログラム方式と呼ばれるアーキテクチャがＣＰＵの主流となっている。ストアドプログラム方式のＣＰＵでは、命令及び上記命令の実行に必要なデータが半導体記憶装置（以下、単に記憶装置と記載する。）に格納されており、上記命令及びデータが記憶装置から順次読み込まれることで、命令が実行される。

上述の記憶装置には、データや命令を記憶するための主記憶装置の他に、高速でデータの書き込みと読み出しができるキャッシュメモリがある。キャッシュメモリは、情報処理装置の演算装置（演算部とも言える。）または制御装置（制御部とも言える。）と、主記憶装置の間に介在し、低速な主記憶装置へのアクセスを減らして演算処理を高速化させることを目的として、情報処理装置に設けられている。通常は、キャッシュメモリとしてはＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などが用いられる。例えば、特許文献１では、ＳＲＡＭなどの揮発性メモリと、不揮発性メモリとを併用するキャッシュメモリの構成について記載されている。

中央処理装置内に設けられるキャッシュメモリの容量は年々増加する傾向にある。これに伴い、中央処理装置の全消費電力のうちキャッシュメモリの消費電力の占める割合が飛躍的に大きくなっているため、キャッシュメモリの消費電力を低減する様々な方法が提案されている。

例えば、キャッシュメモリをいくつかのブロックに分割し、過去の履歴情報などから使用頻度の少ないブロック（ラインとも表現できる。）を低いしきい値電圧で動作させる方法などが提案されている。また、アクセスされる見込みの少ないキャッシュラインへの電源供給を停止するといった方法も提案されている。

特開２００８−２７６６４６号公報

上述の背景技術における思想は、キャッシュメモリは常に動作させておくことが前提であり、その中で、供給する電源電圧を下げる、あるいは電源供給自体を停止する、といった消費電力低減手段をキャッシュメモリの一部（以下、選択箇所とも記載する。）について行うため、キャッシュメモリの選択箇所以外については常に電力を消費している状態にある。

このため、キャッシュメモリの使用状況（例えば、データ処理量が増加し、キャッシュメモリの選択箇所が非常に少ない状態など。）により、中央処理装置の消費電力低減効果に大きなバラツキが生じる。

上述のような技術的背景を鑑み、本発明は、消費電力の低減された中央処理装置を提供することを目的の一つとする。

また、上述の中央処理装置の駆動方法を提供することを目的の一つとする。

本発明は、中央処理装置の消費電力を削減する方法として、上述にて記載したキャッシュメモリの選択箇所以外において消費される電力に着目し、当該電力を低減することで、中央処理装置の消費電力低減を行うことを技術的思想としている。

具体的には、まず、中央処理装置に設けられるキャッシュメモリを、主記憶装置のデータの一部を保存するデータフィールド、データフィールドに保存されたデータの管理情報を保存するタグフィールドならびに、タグフィールドに含まれ、データフィールドに保存されたデータおよびタグフィールドに保存された管理情報が有効か否かの情報を保存するバリッドビットを有する構造とし、データフィールド、タグフィールドおよびバリッドビットの構成要素であるメモリセルを、電力の供給が行われない状況でも書き込まれた情報の保存が可能な不揮発性のメモリセルとした。

そして、中央処理装置に電源制御部を設け、中央処理装置の備える演算装置からキャッシュメモリへのアクセス（読み出し要求など。）が無い状態では、電源制御部がデータフィールド、タグフィールドおよびバリッドビットへの電源電圧供給を常に停止状態とし、キャッシュメモリへのアクセスが行われた場合において、電源制御部がデータフィールド、タグフィールドおよびバリッドビットに対して選択的に電源電圧供給を行える構造とした。

なお、「データフィールドに対して電源電圧供給を行う」とは、「データフィールドの構成要素であるメモリセルへの電源電圧供給を行う」と言い換えることもできる。また、タグフィールドおよびバリッドビットについても同様のことが言える。

中央処理装置を上述の構造とすることにより、一般的な中央処理装置と比較して消費電力を低減できる概念を、図７および図８を用いて簡単に説明する。

図７および図８は、データフィールド７０８、タグフィールド７１０、バリッドビット７１２を有するキャッシュライン７１４を複数備えたキャッシュメモリ７０２における動作状況の概念図を示すものであり、図７が一般的な中央処理装置、図８が本明細書等に記載の中央処理装置の動作状況の概念図である。なお、図７および図８において、斜線の記載されている部分は電源電圧が供給されており、斜線の記載されていない部分には電源電圧が供給されていないことを表している。

図７に示すようにキャッシュメモリ７０２の備えるデータフィールド７０８、タグフィールド７１０およびバリッドビット７１２は、電源電圧の供給が行われない状況では書き込まれた情報が変化してしまう揮発性のメモリセル（例えば、ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）など。）が用いられている。レジスタ、キャッシュメモリ等は、電源電圧の供給が途絶えるとデータを消失してしまう揮発性の記憶装置である。）を用いて構成されることが一般的である。したがって、図７（Ａ）に示すように、キャッシュメモリ７０２の外部（例えば、演算装置など。）からアクセスが行われていない状態でも、大小の差異はあるもののデータフィールド７０８（データフィールド７０８の備えるメモリセル、とも表現できる。）、タグフィールド７１０（タグフィールド７１０の備えるメモリセル、とも表現できる。）、バリッドビット７１２（バリッドビット７１２の備えるメモリセル、とも表現できる。）には常に電源電圧が供給されている。

キャッシュメモリ７０２の消費電力を低減する方法として、キャッシュメモリ７０２の外部からアクセスがほとんど行われない（例えば、演算装置からの読み出し要求がほとんどない。）キャッシュライン７１４に対しての電源電圧供給を停止する（図７（Ｂ）参照）。なお、電源電圧供給を完全に停止するのではなく、保存されたデータの状態を保持できるだけの最低限の電源電圧供給を行うという方法もある。）といった動作が行われることもあるが、当該動作が行われていないキャッシュライン７１４については消費電力が発生し続けていることに変わりはない。

これに対し、本明細書等に記載のキャッシュメモリは、データフィールド７０８、タグフィールド７１０およびバリッドビット７１２を備えるキャッシュラインが複数存在する点については一般的なキャッシュメモリに準ずるが、データフィールド７０８、タグフィールド７１０およびバリッドビット７１２が電源電圧の供給が行われない状況でも書き込まれた情報の保存が可能な不揮発性のメモリセルを用いて構成されているため、キャッシュメモリ７０２の外部（例えば、演算装置など。）からデータ送受が行われていない状態では、図８（Ａ）のように全てのキャッシュライン７１４の電源電圧の供給を停止することができる。

また、本明細書等では、キャッシュメモリ７０２の外部からデータ送受信が行われた場合についてのキャッシュメモリ７０２の立ち上げ状態（電源供給状態とも表現できる。）についても、消費電力の低減が可能な新たな提案を行っている。ここでは、立ち上げ状態についての概念の一例を、図８（Ｂ）を用いて以下にて説明する。

まず、キャッシュメモリ７０２に備えられたバリッドビット７１２に対して電源電圧供給を行い、いずれのキャッシュラインに有効なデータが保存されているかを判断し（図８（Ｂ）参照。図８（Ｂ）では、データ”１”が有効なデータであるとする。）、データが有効であると判断されたキャッシュラインのタグフィールドのみに対して電源電圧供給を行う。

そして、タグフィールドに保存されているデータを用いて、必要としているデータ（例えば、演算装置が読み出し要求を求めているデータ。）がいずれのデータフィールドに保存されているかを判断し、必要としているデータが保存されていると判断されたデータフィールドのみに対して電源電圧供給を行う。

これにより、電源電圧供給を抑制しながらも、必要としているデータにアクセスすることができるため、中央処理装置の消費電力を低減することができる。

なお、上述のように一部のデータフィールドやタグフィールドのみに選択的に電源電圧供給を行うには、中央処理装置に電力を供給する電源装置とキャッシュメモリの間に電源制御部を設け、中央処理装置内に設けられた演算装置を用いて電源制御部を適宜動作させる構造とすればよい。

また、演算装置は、電源制御部の動作状態を制御するだけでなく、キャッシュメモリ１０２に保存されたデータについての判断（例えば、有効なデータがいずれのキャッシュラインに存在するかの判断など。）も行う。

すなわち、本発明の一態様は、主記憶装置のデータの一部を保存するデータフィールド、データフィールドに保存されたデータの管理情報を保存するタグフィールドならびに、タグフィールドに含まれ、データフィールドに保存されたデータおよびタグフィールドに保存された管理情報が有効か否かの情報を保存するバリッドビットと、を有するキャッシュラインを複数備えたキャッシュメモリと、データフィールド、タグフィールドおよびバリッドビットへの電源供給状態を決定する電源制御部と、バリッドビットに保存されたデータが有効か否かの第１の判断および、必要とするデータのアドレスがタグフィールドに保存されたデータと一致するか否かの第２の判断を行い、また、第１の判断の結果および第２の判断の結果を電源制御部に出力する演算装置と、を備え、データフィールド、タグフィールドおよびバリッドビットは、電源電圧の供給が行われない状況でも書き込まれた情報を保存するメモリセルを用いて構成され、電源制御部が、演算装置からキャッシュメモリへのデータ送受が無い状態では、データフィールド、タグフィールドおよびバリッドビットへの電源電圧供給を停止状態とし、演算装置からキャッシュメモリへのデータ送受が行われた場合において、バリッドビットへの電源電圧供給と、第１の判断によって前記バリッドビットに保存されたデータが有効であると判断されたキャッシュラインのタグフィールドへの電源電圧供給と、前記第２の判断によって必要とするデータのアドレスが前記タグフィールドに保存されたデータと一致すると判断された前記キャッシュラインのデータフィールドへの電源電圧供給を行う中央処理装置である。

中央処理装置を上述の構造とすることにより、一部のデータフィールドやタグフィールドのみに選択的に電源電圧供給を行うことができるため、中央処理装置の消費電力を低減できる。

なお、上述構造において、電源制御部を、演算装置により第１の判断が行われた後、または第１の判断時に、バリッドビットへの電源電圧供給の停止を行う構造とすることにより、中央処理装置の消費電力を更に低減できるため好ましい。

また、上述構造において、電源制御部が、演算装置により第２の判断が行われた後、または第２の判断時に、タグフィールドへの電源電圧供給の停止を行う構造とすることにより、中央処理装置の消費電力を更に低減できるため好ましい。

また、本発明の一態様は、主記憶装置のデータの一部を保存するデータフィールド、データフィールドに保存されたデータの管理情報を保存するタグフィールドならびに、タグフィールドに含まれ、データフィールドに保存されたデータおよびタグフィールドに保存された管理情報が有効か否かの情報を保存するバリッドビットと、を有するキャッシュラインを複数備えたキャッシュメモリと、データフィールド、タグフィールドおよびバリッドビットへの電源供給状態を決定する電源制御部と、バリッドビットに保存されたデータが有効か否かの第１の判断、および必要とするデータのアドレスがタグフィールドに保存されたデータと一致するか否かの第２の判断を行い、また、第１の判断の結果および第２の判断の結果を電源制御部に出力する演算装置と、を備え、データフィールド、タグフィールドおよびバリッドビットは、電源電圧の供給が行われない状況でも書き込まれた情報を保存するメモリセルを用いて構成され、電源制御部が演算装置からキャッシュメモリへのデータ送受が無い状態では、電源制御部はデータフィールド、タグフィールドおよびバリッドビットへの電源電圧供給を停止し、演算装置がキャッシュメモリに保存されたデータの読み出しを行う場合において、第１の処理として、電源制御部がバリッドビットに対して電源電圧供給を行い、第２の処理として、演算装置が第１の判断を行って当該結果を電源制御部に出力し、第３の処理として、電源制御部が第２の処理にて有効と判断されたキャッシュラインのタグフィールドに対して電源電圧供給を行い、第４の処理として、演算装置が第２の判断を行って当該結果を電源制御部に出力し、第５の処理として電源制御部が第４の処理にて一致と判断されたキャッシュラインのデータフィールドに対して電源電圧供給を行い、第６の処理として、演算装置が第４の処理にて電源電圧供給が行われたデータフィールドのデータを読み出すことを特徴とする、中央処理装置の駆動方法である。

中央処理装置を上述の駆動方法を用いて動作させることにより、一部のデータフィールドやタグフィールドのみに選択的に電源電圧供給を行うことができるため、中央処理装置の消費電力を低減できる。

なお、上述の駆動方法に加えて、演算装置により第１の判断が行われた後、または第１の判断時にバリッドビットへの電源電圧供給の停止、あるいは、演算装置により第２の判断が行われた後、または第２の判断時にタグフィールドへの電源電圧供給の停止、のいずれか一方あるいは両方を行うことにより、中央処理装置の消費電力を更に低減できる。

本明細書等に記載のように、データフィールド、タグフィールドおよびバリッドビットの構成要素であるメモリセルを不揮発性のメモリセルとし、また、演算装置からキャッシュメモリへのアクセスが無い状態では、データフィールド、タグフィールドおよびバリッドビットへの電源電圧供給を常に停止状態とし、キャッシュメモリへのアクセスが行われた場合において、電源制御部を用いてデータフィールド、タグフィールドおよびバリッドビットに対して選択的に電源電圧供給を行える構造とすることにより、演算装置からキャッシュメモリへのアクセスが生じた場合のみ、キャッシュメモリの一部を動作させて必要な処理（キャッシュメモリから演算装置へのデータ読み出しなど。）を行うことができるため、中央処理装置の消費電力を大幅に削減することができる。

中央処理装置の構成を説明する図。電源制御部の一例を説明する図。キャッシュメモリ内での電源供給状態の概念を説明する図。キャッシュメモリ内での電源供給状態の概念を説明する図。不揮発性メモリセルの構造の一例を説明する図。不揮発性メモリセルの構造の一例を説明する図。キャッシュメモリ内での電源供給状態の概念を説明する図。キャッシュメモリ内での電源供給状態の概念を説明する図。中央処理装置を備えた電子機器を説明する図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する実施の形態において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。

また、図面等において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とする素子（例えば、配線など）のことをいう。したがって、”Ａが接続されたノード”とは、Ａと電気的に接続され、且つＡと同電位と見なせる配線のことをいう。なお、配線の途中に電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が１個以上配置されていても、Ａと同電位と見なせればその配線はＡが接続されたノードと見なせる。

（実施の形態１）
本実施の形態では、図１および図２を用いて中央処理装置の構成を説明すると共に、当該中央処理装置の駆動方法の一例を、図３を用いて説明する。

＜中央処理装置の構成例＞
図１は、本明細書等に記載の中央処理装置の構成の一例を表す図である。

図１に示すように、中央処理装置１００は、内部にキャッシュメモリ１０２、電源制御部１０４および演算装置１０６を備えている。

そして、中央処理装置１００は電源装置１１６および主記憶装置１１８と接続されており、キャッシュメモリ１０２および演算装置１０６は電源制御部１０４を介して電源装置１１６から電源電圧が供給されるとともに、主記憶装置１１８のデータの一部がキャッシュメモリ１０２に保存されている。

キャッシュメモリ１０２には、主記憶装置１１８のデータの一部を保存するデータフィールド１０８、データフィールド１０８に保存されたデータの管理情報を保存するタグフィールド１１０ならびに、タグフィールド１１０に含まれ、データフィールド１０８およびタグフィールド１１０に格納されたデータが有効か否かの情報を保存するバリッドビット１１２を有するキャッシュライン１１４が備えられている。なお、データフィールド１０８、タグフィールド１１０およびバリッドビット１１２は、電源制御部１０４を介して電源装置１１６からの電源電圧供給が行われない状況でも書き込まれた情報の保存が可能な不揮発性のメモリセルを用いて構成されている。なお、本明細書等ではバリッドビット１１２はタグフィールド１１０に含まれると記載しているが、必ずしもタグフィールド１１０に含まれる必要はなく、バリッドビット１１２とタグフィールド１１０が独立に存在していてもよい。

不揮発性のメモリセルとしては、例えば、フラッシュメモリ、磁気抵抗メモリ（ＭＲＡＭ：ＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、強誘電体メモリ（ＦｅＲＡＭ：ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、抵抗変化型メモリ（ＲｅＲＡＭ：ＲｅｓｉｓｔａｎｃｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）などを用いることができる。

また、メモリセルの構成要素の一部に、酸化物半導体材料を半導体層（少なくともチャネルが形成される領域。）に用いたトランジスタ（当該トランジスタを、本明細書等ではＯＳトランジスタとも記載する。）を使用する構成とすることで、不揮発性の特性を備えるメモリセルとすることができる。

なお、ＯＳトランジスタを構成要素の一部に使用した、不揮発性の特性を備えるメモリセルの構造については、実施の形態３にて詳細な説明を行う。

上述のように、キャッシュメモリ１０２を、データフィールド１０８、タグフィールド１１０およびバリッドビット１１２を備えた構造とし、データフィールド１０８、タグフィールド１１０およびバリッドビット１１２が電源電圧の供給が行われない状況でも書き込まれた情報の保存が可能な不揮発性のメモリセルを用いて構成されているため、キャッシュメモリ１０２の外部（例えば、演算装置１０６など。）からアクセスが行われていない状態では、全てのデータフィールド１０８、タグフィールド１１０およびバリッドビット１１２への電源電圧供給を停止することができる。

電源制御部１０４は、演算装置１０６からの信号に基づいて、電源装置１１６から供給される電源電圧をキャッシュメモリ１０２のいずれの部分に供給するか、また、いずれの部分への電源電圧供給を停止するかを決定する機能を有している。

電源制御部１０４は、上述の機能を有していればその構造に特段の限定はなく、回路構成等については実施者が適宜決定すればよい。

例えば、図２に示すように、データフィールド１０８を構成する複数のメモリセルの各々に接続された電源線に、演算装置１０６からの指示により導通および非導通の選択が可能なスイッチ素子２００ａを設け、タグフィールド１１０を構成する複数のメモリセルの各々に接続された電源線に、演算装置１０６からの指示により導通および非導通の選択が可能なスイッチ素子２００ｂを設け、バリッドビット１１２を構成するメモリセルに接続された電源線に、演算装置１０６からの指示により導通および非導通の選択が可能なスイッチ素子２００ｃを設け、これらのスイッチ素子２００ａ乃至スイッチ素子２００ｃをまとめて電源制御部１０４とすればよい。

なお、図２に記載の回路構成では、データフィールド１０８、タグフィールド１１０およびバリッドビット１１２の全てがライン単位で電源制御が可能であるが、バリッドビット１１２は必ずしもライン単位で電源制御が可能である必要はなく、例えば、電源制御部１０４により全ラインのバリッドビット１１２に対して電源供給を同時に行う、あるいは同時に停止するといった構造であってもよい。

また、図２に記載の回路構成は、あくまでも電源制御部１０４の構成の一例であるため、電源制御部１０４の構造が当該構造に限定されるものではなく、上述したように、演算装置１０６からの信号に基づいて、電源装置１１６から供給される電源電圧をキャッシュメモリ１０２のいずれの部分に供給するか、また、いずれの部分への電源電圧供給を停止するかを決定する機能を有していればよい。

上述のように、電源制御部１０４が演算装置１０６からの指示により、データフィールド１０８、タグフィールド１１０およびバリッドビット１１２に対しての電源装置１１６からの電源供給状態を制御できる構造とすることにより、電源装置１１６からキャッシュメモリ１０２への電源電圧供給量を抑制しながらも、演算装置１０６が必要としているデータにアクセスすること（データや命令などの情報を取得／更新するためのアクセス）ができるため、中央処理装置１００の消費電力を低減することができる。

演算装置１０６は、バリッドビット１１２に保存されたデータが有効か否かの判断（以下、第１の判断と記載する。）および、演算装置１０６が必要とするデータの管理情報がタグフィールド１１０に保存されたデータの管理情報と一致するか否かの判断（以下、第２の判断と記載する。）を行い、また、第１の判断の結果および第２の判断の結果を電源制御部１０４に出力する機能を備えている。

以上が、本実施の形態における中央処理装置の構造である。

＜中央処理装置の駆動方法例＞
次に、中央処理装置１００の駆動方法の一例について図３を用いて説明する。なお、図３は、本実施の形態に記載の駆動方法を行うことにより、キャッシュメモリ１０２内において電源供給状態がどのように変化するかを模式的に示した図である。

以下に記載する駆動方法は、キャッシュメモリ１０２のデータフィールド１０８に主記憶装置１１８のデータの一部が保存されているものとし、演算装置１０６がデータフィールド１０８に保存されたデータを読み出す処理についての説明を行う。

まず、第１の処理として、演算装置１０６が必要なデータの読み出し処理を開始することが決定した時点で、演算装置１０６から電源制御部１０４に対して当該決定を伝える信号を出力し、当該信号を受けた電源制御部１０４は、キャッシュメモリ１０２の備える全ラインのバリッドビット１１２に対して電源電圧供給を開始する（図３（Ａ）参照。）。

上述のように、キャッシュメモリ１０２の備える全ラインのバリッドビット１１２に対して電源電圧供給を行うには、例えば図２の回路図を用いて説明すると、電源制御部１０４に備えられた複数のスイッチ素子のうち、範囲２１０のスイッチ素子（つまり、バリッドビット１１２と接続された電源線に備えられたスイッチ素子２００ｃ。）を全て導通状態とすればよい。

これにより、各ラインのバリッドビット１１２の不揮発性メモリセルに保持されたデータが読み出し可能な状態となる。

なお、以下ではデータ”１”が有効なデータ、データ”０”が無効なデータを表すものとする。

次に、第２の処理として、各ラインのバリッドビット１１２に保存されたデータが有効（データ”１”）か或いは無効（データ”０”）かを演算装置１０６が第１の判断を行い、当該判断結果を伝える信号を電源制御部１０４に出力する。

そして、第３の処理として、第１の判断結果を伝える信号を受けた電源制御部１０４は、キャッシュメモリ１０２の備える複数のタグフィールド１１０のうち、バリッドビット１１２のデータが有効であるラインのタグフィールド１１０に対して電源電圧供給を開始する（図３（Ｂ）参照。）。

上述のように、バリッドビット１１２のデータが有効であるラインのタグフィールド１１０に対して電源電圧供給を行うには、例えば図２の回路図を用いて説明すると、範囲２２０のスイッチ素子のうち、バリッドビット１１２のデータが有効であるラインのタグフィールド１１０と接続されたスイッチ素子２００ｂを導通状態とすればよい。

これにより、電源電圧供給が開始されたタグフィールド１１０の不揮発性メモリセルに保存されたデータが読み出し可能となる。

次に、第４の処理として、演算装置１０６が、演算装置１０６の必要とするデータについての管理情報（以下では、当該管理情報が”１１１１”であるものとして説明を行う。）と、電源供給が行われているタグフィールド１１０の管理情報を比較し、演算装置１０６の必要とするデータがキャッシュライン１１４のいずれかに保存されているかの第２の判断を行い、演算装置１０６の必要とするデータが保存されているデータフィールド１０８がいずれであるかを伝える信号を電源制御部１０４に出力する。

上述のように、演算装置１０６の必要とするデータが保存されているデータフィールド１０８に対して電源電圧供給を行うには、例えば図２の回路図を用いて説明すると、範囲２３０のスイッチ素子のうち、演算装置１０６の必要とするデータが保存されているデータフィールド１０８と接続されたスイッチ素子２００ａを導通状態とすればよい。

そして、第５の処理として、第２の判断結果を伝える信号を受けた電源制御部１０４は、キャッシュメモリ１０２の備える複数のデータフィールド１０８のうち、演算装置１０６が必要とするデータが保存されているデータフィールド１０８に対して電源電圧供給を開始する（図３（Ｃ）参照。）。

次に、第６の処理として、演算装置１０６が、電源電圧供給が行われているデータフィールド１０８に保存されたデータを読み出す。そして、第６の処理が行われた後に、キャッシュメモリ１０２への電源供給を停止する。キャッシュメモリ１０２の備えるメモリセルは不揮発性のメモリセルを用いて構成されているため、電源供給を停止してもデータを保存し続けることができる。

以上が、本実施の形態における中央処理装置の駆動方法である。

＜本実施の形態の効果＞
上述のように、データフィールド１０８、タグフィールド１１０およびバリッドビット１１２の構成要素であるメモリセルを不揮発性のメモリセルとし、また、演算装置１０６からキャッシュメモリ１０２へのアクセスが無い状態では、データフィールド１０８、タグフィールド１１０およびバリッドビット１１２への電源電圧供給を常に停止状態とし、キャッシュメモリ１０２へのアクセスが行われた場合において、電源制御部１０４を用いてデータフィールド１０８、タグフィールド１１０およびバリッドビット１１２に対して選択的に電源電圧供給を行える構造とすることにより、演算装置１０６からキャッシュメモリ１０２へのアクセスが生じた場合のみ、キャッシュメモリの一部を動作させて必要な処理を行うことができるため、中央処理装置の消費電力を大幅に削減することができる。

そして、上述中央処理装置の駆動方法については、（１）電源制御部１０４を用いてバリッドビット１１２に対して電源電圧供給を行い、（２）演算装置１０６により複数のバリッドビット１１２のいずれが有効であるかを判断し、（３）有効であると判断されたキャッシュライン１１４のタグフィールド１１０のみに電源電圧供給を行い、（４）電源電圧供給が行われているタグフィールド１１０のうちのいずれに演算装置１０６の必要とするデータが保存されているかを演算装置１０６が判断し、（５）当該タグフィールド１１０を含むキャッシュライン１１４に備えられたデータフィールド１０８のみに電源電圧供給を行い、（６）演算装置１０６が、電源電圧供給が行われているデータフィールド１０８からデータを読み出す、といった駆動方法を採用すればよい。

（実施の形態２）
本実施の形態では、実施の形態１に記載した中央処理装置１００において、実施の形態１とは異なる駆動方法および、当該駆動方法を用いることによるメリットについて、図４を用いて説明する。

本実施の形態に記載の駆動方法は、実施の形態１にて記載した中央処理装置と基本的には同様の構造を用いて行うことができるが、電源制御部の制御動作が一部異なっている。

実施の形態１の電源制御部１０４は、図３（Ａ）に示すように、バリッドビット１１２に対して電源電圧供給を行った後においても、全てのバリッドビット１１２に対して電源電圧供給を行い続ける、といった制御動作を行っている。

また、図３（Ｂ）に示すように、選択されたタグフィールド１１０に対して電源電圧供給を行った後においても、選択されたタグフィールド１１０の全てに対して電源電圧供給を行い続ける、といった制御動作を行っている。

中央処理装置１００としてこのような制御動作の電源制御部１０４を用いた場合、電源制御部１０４は第１の判断（バリッドビット１１２に保存されたデータが有効か否かの判断。）、第２の判断（必要とするデータのアドレスがタグフィールドに保存されたデータと一致するか否かの判断。）および当該判断に基づいた電源電圧供給、という動作を行うのみでよいため、キャッシュメモリ１０２からのデータを高速に読み出したい場合などにおいて有効であると言える。

これに対し、本実施の形態では、制御動作を一部変更した電源制御部１０４を用いることにより、中央処理装置１００の消費電力を実施の形態１よりも更に少なくすることを目的としており、中央処理装置１００に高い省電力性能を求める場合において有効であると言える。

以下にて、制御動作を一部変更した電源制御部１０４を用いた場合における、中央処理装置１００の駆動方法の一例について図４を用いて説明する。なお、図４は、本実施の形態に記載の駆動方法を行うことにより、キャッシュメモリ１０２内における電源供給状態がどのように変化するかを示した図である。

なお、以下に記載する駆動方法は、実施の形態１にて記載した駆動方法と異なる部分を中心として記載するため、実施の形態１と同様の駆動方法を採用できる箇所については、詳細な説明を省略している。

また、本実施の形態の説明は、実施の形態１と同様にキャッシュメモリ１０２に主記憶装置１１８のデータの一部が保存されているものとして説明を行う。

まず、実施の形態１と同様に第１の処理を行い、バリッドビット１１２に電源電圧供給を行う。

次に、第２の処理（各ラインのバリッドビット１１２に保存されたデータに基づいて演算装置１０６が第１の判断を行い、当該判断結果を伝える信号を電源制御部１０４に出力する。）を行うのだが、本実施の形態に記載の駆動方法では、第２の処理における第１の判断終了後または第１の判断時に、演算装置１０６が、有効なデータが保存されていない（データ”０”が保存さている、とも言える。）バリッドビット１１２への電源供給を停止する信号を電源制御部１０４に出力し、当該信号を受けた電源制御部１０４が有効なデータが保存されていないバリッドビット１１２への電源電圧供給を停止する（以下、当該動作を第７の処理とも記載する。）。

上述の処理が行われることで、キャッシュメモリ１０２内での電源電圧供給状態は、図４（Ａ）に示すように斜線の記載されている部分に電源電圧が供給される。

実施の形態１に記載の駆動方法を用いた場合、図４（Ａ）の斜線部以外に、図４（Ａ）の縦線部についても電源電圧供給が行われているが、上述第７の処理を行うことにより、縦線部への電源電圧供給を停止することができるため、中央処理装置１００の消費電力を低減することができる。

なお、第７の処理は、第１の判断終了時から第２の判断開始前の間に行えばよく、第２の処理にて行われる第１の判断終了後または第１の判断時に行われることが好ましい。つまり、中央処理装置１００の消費電力低減効果を高めるには、タグフィールド１１０への電源電圧供給を行う前に、バリッドビット１１２の不要箇所（有効なデータが保存されていない箇所。）の電源電圧供給を停止することが好ましい。

次に、実施の形態１と同様に第３の処理を行い、上述第２の処理にて有効と判断されたバリッドビット１１２と同じラインのタグフィールド１１０に電源電圧供給を行う。

次に、第４の処理（電源電圧供給が行われているタグフィールド１１０に保存された管理情報に基づいて演算装置１０６が第２の判断を行い、当該判断結果を伝える信号を電源制御部１０４に出力する。）を行うのだが、本実施の形態に記載の駆動方法では、第４の処理における第２の判断終了後または第２の判断時に、演算装置１０６が必要とするデータが保存されているライン以外のタグフィールド１１０への電源供給を停止する信号を電源制御部１０４に出力し、当該信号を受けた電源制御部１０４が、演算装置１０６が必要とするデータが保存されていないラインのタグフィールド１１０への電源電圧供給を停止する（以下、当該動作を第８の処理とも記載する。）。

上述の処理により、キャッシュメモリ１０２内における電源電圧供給状態は、図４（Ｂ）に示すように斜線の記載されている部分に電源電圧が供給される。

実施の形態１に記載の駆動方法を用いた場合、図４（Ｂ）の斜線部以外に、図４（Ｂ）の縦線部についても電源電圧供給が行われているが、上述第８の処理を行うことにより、縦線部への電源電圧供給を停止することができるため、中央処理装置１００の消費電力を低減することができる。

なお、第８の処理は、第２の判断終了時から第６の処理開始間に行えばよく、第４の処理にて行われる第２の判断終了後または第２の判断時に行われることが好ましい。つまり、中央処理装置１００の消費電力低減効果を高めるには、データフィールド１０８に保存されたデータを読み出す前に、タグフィールド１１０の不要箇所（演算装置１０６が必要とするデータが保存されているライン以外のタグフィールド１１０。）の電源電圧供給を停止することが好ましい。

その後、実施の形態１と同様に、第５の処理および第６の処理を行った後に、キャッシュメモリ１０２への電源供給を停止する。キャッシュメモリ１０２の備えるメモリセルは不揮発性のメモリセルを用いて構成さているため、電源供給を停止してもデータを保存し続けることができる。

なお、本実施の形態では、中央処理装置１００の消費電力低減効果を高めるために、第７の処理および第８の処理の両方を行う駆動方法について記載したが、必ずしも両方を行う必要はなく、第７の処理または第８の処理のいずれか一方のみを行ってもよい。第７の処理または第８の処理のいずれか一方を行うか、あるいは両方を行うかについては、中央処理装置１００に必要とされる消費電力や動作速度を鑑み、実施者が適宜選択すればよい。

＜本実施の形態の効果＞
上述のように、電源制御部１０４に、制御動作として上述の第７の処理および第８の処理を行う電源制御部１０４を用い、上述の駆動方法にて中央処理装置を駆動することにより、消費電力を低く抑えることができる。

（実施の形態３）
本実施の形態では、実施の形態１にて記載した、ＯＳトランジスタを構成要素の一部に使用した、不揮発性の特性を備えるメモリセルの構造についての説明を記載する。

不揮発性の特性を備えるメモリセルとしては、例えば図５に示す構成を挙げることができる。

図５（Ａ）は、不揮発性の特性を備えるメモリセルの構造の一例であり、トランジスタ５００と容量素子５０２が直列に接続されている。構造自体はＤＲＡＭなどで一般的に用いられている回路構成であるが、トランジスタ５００としてＯＳトランジスタが用いられている。そして、トランジスタ５００のソースおよびドレインの一方がビット線５０４に、ゲートがワード線５０６と接続されている。また、容量素子５０２を構成する一方の電極はトランジスタ５００のソースおよびドレインの他方と接続されており、他方の電極は定電位（例えば接地電位など。）に接続されている。

トランジスタ５００に用いられる酸化物半導体材料を用いた半導体層は、エネルギーギャップが３．０電子ボルト以上であり、シリコンのバンドギャップ（１．１電子ボルト）と比較して非常に大きい。

トランジスタのオフ抵抗（トランジスタがオフ状態の時における、ソースとドレイン間の抵抗をいう。）は、チャネルが形成される半導体層における熱的に励起するキャリアの濃度に反比例する。ドナーやアクセプタによるキャリアが全く存在しない状態（真性半導体）であっても、シリコンの場合にはバンドギャップが１．１電子ボルトであるため、室温（３００Ｋ）での熱励起キャリアの濃度は１×１０^１１ｃｍ^−３程度である。

一方、例えばバンドギャップが３．２電子ボルトの半導体（酸化物半導体を想定。）の場合では熱励起キャリアの濃度は１×１０^−７ｃｍ^−３程度となる。電子移動度が同じ場合、抵抗率は、キャリア濃度に反比例するので、バンドギャップ３．２電子ボルトの半導体の抵抗率は、シリコンより１８桁も大きい。

このようなバンドギャップの広い酸化物半導体材料を半導体層に適用したＯＳトランジスタは極めて低いオフ電流を実現できる。

したがって、図５（Ａ）のように容量素子５０２に接続されたトランジスタ５００（容量素子への信号の入出力を管理するトランジスタ、とも表現できる。）をＯＳトランジスタとし、まず、ワード線５０６からの信号によりトランジスタ５００をオン状態とし、ビット線５０４からの信号を、容量素子５０２を構成する電極の一方に与えた状態で、ワード線５０６からの信号によりトランジスタ５００をオフ状態とする。これにより、メモリセルに電源の供給が行われない状況でもトランジスタ５００のソースおよびドレインの他方と容量素子５０２を構成する電極の一方の間の領域（図中のノード５０８に相当。）に、ビット線５０４を通して入力された信号を長期間保持できる（書き込み。）。

その後、ワード線５０６からの信号によりトランジスタ５００をオン状態とすることで、ノード５０８に保存されたデータを読み出すことができる（読み出し。）。なお、信号読み出しに際し、当該信号が微小な場合は、必要に応じて出力経路にセンスアンプなどの信号増幅器を設けてもよい。

図５（Ｂ）は、不揮発性の特性を備えるメモリセルの構造の一例であり、第１のトランジスタ５１０、第２のトランジスタ５１２および容量素子５１４を有し、第１のトランジスタ５１０のソースおよびドレインの一方が第１の配線５２１（１ｓｔＬｉｎｅ）と、ゲートが第２の配線５２２（２ｎｄ＿Ｌｉｎｅ）接続され、トランジスタ５１２のソースおよびドレインの一方が第３の配線５２３（３ｒｄ＿Ｌｉｎｅ）と、他方が第４の配線５２４（４ｔｈ＿Ｌｉｎｅ）と接続されている。また、容量素子５１４を構成する電極の一方が第１のトランジスタ５１０のソースおよびドレインの他方ならびに第２のトランジスタ５１２のゲートと接続されており、電極の他方は第５の配線５２５（５ｔｈ＿Ｌｉｎｅ）に接続されている。

図５（Ｂ）のように、第１のトランジスタ５１０はＯＳトランジスタであるため、第２の配線５２２からの信号により第１のトランジスタ５１０をオン状態とし、第１の配線５２１からの信号を第２のトランジスタ５１２のゲートおよび容量素子５１４を構成する電極の一方に与えた状態で、第２の配線５２２からの信号により第１のトランジスタ５１０をオフ状態とする。これにより、メモリセルに電源の供給が行われない状況でも第１のトランジスタ５１０のソースおよびドレインの他方、第２のトランジスタ５１２のゲートおよび容量素子５１４を構成する電極の一方の間の領域（図中のノード５１８に相当。）に、第１の配線５２１を通して入力された信号を長期間保持できる（書き込み。）。

データの読み出しについては、まず第３の配線５２３に所定の電位（定電位）を与えた状態で、第５の配線５２５に適切な電位（読み出し電位）を与えると、ノード５１８に保持された電荷量に応じて、第４の配線５２４は異なる電位をとる。一般に、トランジスタ５１２をｎチャネル型とすると、トランジスタ５１２のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔｈ＿Ｈは、トランジスタ５１２のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ５１２を「オン状態」とするために必要な第５の配線５２５の電位をいうものとする。したがって、第５の配線５２５の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ５１２のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベルの電荷が与えられていた場合には、第５の配線５２５の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ５１２は「オン状態」となる。Ｌｏｗレベルの電荷が与えられていた場合には、第５の配線５２５の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ５１２は「オフ状態」のままである。このため、第４の配線５２４の電位を見ることで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、トランジスタ５１２のゲートの状態にかかわらずトランジスタ５１２が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線５２５に与えればよい。または、トランジスタ５１２のゲートの状態にかかわらずトランジスタ５１２が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線５２５に与えればよい。

ＯＳトランジスタであるトランジスタ５００や第１のトランジスタ５１０は、シリコンなどの薄膜トランジスタと同様の装置や方法を用いることが可能であり、新たな設備投資や作製方法検討の負担が少ないという長所もある。また、ＯＳトランジスタは、半導体層として酸化物半導体材料以外を用いたトランジスタ（例えば、半導体層として単結晶シリコンを用いたトランジスタなど。）と積層させた構造とすることができる。

ここで、図５（Ｂ）に記載の回路構成において、第１のトランジスタ５１０としてＯＳトランジスタを、第２のトランジスタ５１２として活性層に単結晶シリコンを用いたトランジスタを積層させた構造のメモリセル断面の一例を図６に示す。

図６に示すメモリセルにおいて、単結晶シリコン基板６００上に、第２のトランジスタ５１２が設けられ、前記第２のトランジスタ５１２上に第１のトランジスタ５１０が設けられている。

第２のトランジスタ５１２は、単結晶シリコン基板６００中に設けられた、ソースまたはドレインとして機能する低抵抗領域６０４と、単結晶シリコン基板６００中に位置し、低抵抗領域６０４に挟まれた領域に形成されるチャネル形成領域６０１と、チャネル形成領域６０１上のゲート絶縁膜６０６と、ゲート絶縁膜６０６を挟んでチャネル形成領域６０１上に設けられたゲート電極６０８を含んで構成されている。

なお、第２のトランジスタ５１２は、単結晶シリコン基板６００中に設けられた分離層６０２により他のトランジスタと分離されており、第２のトランジスタ５１２の低抵抗領域６０４は第２のトランジスタ５１２を覆う層間膜６１０上に設けられた導電膜６１２と電気的に接続されている。また、ゲート電極６０８には、側壁を覆う側壁絶縁膜６０９が設けられている。

分離層６０２、低抵抗領域６０４、ゲート絶縁膜６０６、ゲート電極６０８、側壁絶縁膜６０９、層間膜６１０および導電膜６１２に用いる材料や形成方法については特段の限定はなく、公知の技術を用いることができる。

第１のトランジスタ５１０は、絶縁膜６１９上に設けられた酸化物半導体膜６２０と、酸化物半導体膜６２０と電気的に接続され、第１のトランジスタ５１０のソースやドレインとして機能する導電膜６２２と、酸化物半導体膜６２０上に設けられたゲート絶縁膜６２４と、ゲート絶縁膜６２４を挟んで酸化物半導体膜６２０上に設けられたゲート電極６２６を含んで構成されている。

絶縁膜６１９としては、スパッタリング法、真空蒸着法やスパッタリング法などの物理気相成長法（ＰＶＤ：ＰｈｙｓｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）やプラズマＣＶＤ法などの化学気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）を用いて、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムなどの無機絶縁膜を成膜して用いることができる。

なお、絶縁膜６１９は加熱処理により酸素を放出する膜が形成されていることが好ましい。これは、第１のトランジスタ５１０において、チャネル形成領域に酸素欠損が存在すると、酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまうためである。

絶縁膜６１９を加熱処理により酸素を放出する膜とすることで、加熱処理によって酸素供給膜中の酸素の一部を放出できるので、酸化物半導体膜に酸素を供給し、酸化物半導体膜中の酸素欠損を補填することができるため、トランジスタのしきい値電圧のマイナス方向へのシフトを抑制できる。特に、酸素供給膜中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、酸素供給膜として酸化シリコンを用いる場合、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。なお、このような化学量論的組成よりも酸素を過剰に含む領域（以下、酸素過剰領域と記載する場合もある。）は、酸素供給膜の少なくとも一部に存在していればよい。

なお、上述の「加熱処理により酸素を放出する膜」とは、ＴＤＳ（ＴｈｅｒｍａｌＤｅｓｏｒｐｔｉｏｎＳｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、５２０℃まで加熱した際、酸素原子に換算された酸素の放出量が１．０×１０^１９ａｔｏｍｓ／ｃｍ^２以上、好ましくは３．０×１０^１９ａｔｏｍｓ／ｃｍ^２以上、さらに好ましくは１．０×１０^２０ａｔｏｍｓ／ｃｍ^２以上、さらに好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^２以上であることをいう。

ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。

ＴＤＳ分析による気体の放出量は、その気体イオンに由来するピークの面積に比例する。このため、試料のピークの面積と標準試料のピークの面積との比により、気体の放出量を計算することができる。標準試料のピークの面積は、所定の原子密度を有する試料から放出された気体のイオンに由来するピーク面積に対する原子密度の割合である。

例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および測定試料である絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（Ｎ_Ｏ２）は、式（１）で求めることができる。ここで、ＴＤＳ分析で質量電荷比（Ｍ／ｚ）が３２で検出されるイオンの全てが酸素分子由来と仮定する。Ｍ／ｚが３２のものとしてはＣＨ_３ＯＨが挙げられるが、存在する可能性が低いため無視することができる。また、酸素原子の同位体であるＭ／ｚが１７の酸素原子およびＭ／ｚが１８の酸素原子を含む酸素分子についても、自然界における極めて小さいため考慮しない。

Ｎ_Ｈ２は、標準試料から脱離した水素分子を密度で換算した値である。Ｓ_Ｈ２は、標準試料を用いて検出された水素イオンのピーク面積である。ここで、標準試料の基準値を、Ｎ_Ｈ２／Ｓ_Ｈ２とする。Ｓ_Ｏ２は、絶縁膜を用いて検出された酸素イオンのピーク面積である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、測定は、例えば電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０^１６ａｔｏｍｓ／ｃｍ^２の水素原子を含むシリコンウェハを用いて行うことができる。

ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。定数αは酸素分子のイオン化率を含むため、酸素分子の放出量をから酸素原子の放出量を見積もることができる。

なお、Ｎ_Ｏ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。

膜中への酸素の導入は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。

また、過剰酸素を含む絶縁膜の水素濃度が、７．２×１０^２０ａｔｏｍｓ／ｃｍ^３以上である場合には、トランジスタの初期特性のバラツキが増大、トランジスタの電気特性のＬ長依存性が増大し、さらに外部ストレスによって、大きく劣化するため、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０^２０ａｔｏｍｓ／ｃｍ^３未満とすることが好ましい。即ち、酸化物半導体膜の水素濃度は５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、かつ、過剰酸素を含む絶縁膜の水素濃度は、７．２×１０^２０ａｔｏｍｓ／ｃｍ^３未満とすることが好ましい。水素濃度の低い膜を形成する方法については、後述にて詳細を記載する。

なお、加熱処理により酸素供給膜から酸化物半導体膜に酸素を供給する場合、酸素供給膜から放出される酸素が酸化物半導体膜に効率的に供給されるように、酸素供給膜の下層（つまり、酸素供給膜の酸化物半導体膜と接する面とは逆の面。）に酸素透過性や水蒸気透過性（水分透過性とも表現できる。）の低い膜（以下、バリア膜と記載する場合もある。）を形成することが好ましい。例えば、酸素供給膜の下層にバリア膜として、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜などを形成すればよい。なお、酸化アルミニウム膜を用いる場合、膜を高密度（膜密度３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上）とすることが好ましい。

酸化物半導体膜６２０に用いる酸化物半導体材料としては、少なくともインジウム（Ｉｎ）を含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。

微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状を有しており、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

これらの断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など。）を低減すればよい。また、成膜ガス中の不純物濃度（水素、水、二酸化炭素および窒素など。）を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下、さらに好ましくは−１２０℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。成膜ガス中の酸素割合を高めることで、ＣＡＡＣ−ＯＳ膜中に余分な原子（例えば、希ガス原子など。）が含まれないため、ＣＡＡＣ―ＯＳ膜が形成されやすくなる。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

なお、酸化物半導体膜６２０中の酸素欠損をできるだけ少なくことが好ましいため、成膜雰囲気中のガス種に占める酸素ガスの割合が高い状態で成膜することが好ましく、装置内に酸素を導入することが可能で、かつ、ガス流量の調整ができるスパッタリング装置を用いることが好ましいといえる。そして、スパッタリング装置の成膜チャンバー内への導入ガスは、全体の９０％以上を酸素ガスとして、酸素ガスに加えて他のガスを用いる場合は、当該ガスは希ガスを用いることが望ましい。また、より好ましくは成膜チャンバー内への導入ガスを酸素ガスのみとし、成膜雰囲気中のガス種に占める酸素ガスの割合を極力１００％に近づけることが望ましい。

また、酸化物半導体膜６２０に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜６２０において、水素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることが望ましい。なお、上述の酸化物半導体膜６２０中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。

上述の理由により、酸化物半導体膜６２０を成膜する際に用いるガスとしては、水、水素、水酸基又は水素化物などの不純物が含まれないことが好ましい。または、純度が６Ｎ以上好ましくは７Ｎ以上（即ち、ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）のガスを用いることが好ましい。

また、酸化物半導体膜６２０を成膜するにあたり、成膜室内の水分（水、水蒸気、水素、水酸基または水酸化物を含む）を除去するために、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜６２０に含まれる水素、水分などの不純物の濃度を低減できる。

なお、酸化物半導体膜６２０は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜６２０を、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の積層として、各々を異なる組成としてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜に三元系金属の酸化物を用い、第２の酸化物半導体膜に二元系金属の酸化物を用いてもよい。また、同一成分を含む材料を用いることが好ましい。同一成分を含む材料を用いる場合、第１の酸化物半導体膜の結晶層を種として第１の酸化物半導体膜上に第２の酸化物半導体膜を形成できるため、第２の酸化物半導体膜の結晶成長が行いやすくなる。なお、第３の酸化物半導体膜についても同様のことが言える。また、同一成分を含む材料である場合には、密着性などの界面物性や電気的特性も良好である。

また、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の構成元素を同一とし、組成を異ならせてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。

この時、第２の酸化物半導体膜はＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。また第１の酸化物半導体膜および第３の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。

酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。

絶縁膜６１９やゲート絶縁膜６２４と接しない第２の酸化物半導体膜にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、絶縁膜６１９やゲート絶縁膜６２４と接する第１の酸化物半導体膜や第３の酸化物半導体膜にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性を高めることが可能となる。

なお、酸化物半導体膜に接して酸化物半導体膜とは異なる膜（図中では、絶縁膜６１９やゲート絶縁膜６２４など。）を形成する際に、酸化物半導体膜に接して形成される膜から酸化物半導体膜中に不純物が拡散する恐れがある。たとえば、絶縁膜６１９やゲート絶縁膜６２４中に含まれるシリコンやカーボンなどが酸化物半導体膜中に拡散すると、トランジスタの電気特性に悪影響を及ぼす可能性がある。

しかしながら、上述のように高い移動度を備える酸化物半導体膜（つまり、酸化物半導体膜のうち、キャリアパスとして主に機能する部分。）を酸化物半導体膜に接する膜（図中では、絶縁膜６１９やゲート絶縁膜６２４など。）から離すことにより、不純物拡散に起因したトランジスタの電気特性の悪影響を抑制することができる。

なお、酸化物半導体膜６２０を形成するための膜を成膜した後、または、酸化物半導体膜６２０を形成した後に、酸化物半導体膜に対して、以下に記載する「脱水化処理（脱水素化処理）」および「過酸化処理」を行ってもよい。勿論、当該処理を行わなくても酸化物半導体膜６２０を活性層として用いたトランジスタの電気特性が良好であるなら、当該処理は必ずしも行う必要はない。

＜脱水化処理（脱水素化処理）についての説明＞
脱水化処理（脱水素化処理）としては、３００℃以上７００℃以下、または基板の歪み点未満の温度で基板を加熱すればよい。当該熱処理を行うことで、過剰な水素（水や水酸基を含む）を除去することが可能である。

熱処理装置は電気炉、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いることができる。例えば、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。

例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。

なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

＜過酸化処理についての説明＞
上述の脱水化又は脱水素化処理を行うと、酸化物半導体膜を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。よって、脱水化又は脱水素化処理を行った場合、酸化物半導体膜中に、酸素を供給することが好ましい。

酸化物半導体膜中の酸素欠損を補填する方法としては、例えば、酸化物半導体膜に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、一酸化二窒素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入すればよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。なお、上述の加熱処理の際に装置内の圧力を高圧状態とすることにより、酸化物半導体膜中に酸素を効率的に添加することができる。

また、酸化物半導体膜中の酸素欠損を補填する他の方法としては、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いて、酸化物半導体膜に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を添加する方法を用いることもできる。

上述のように、成膜後の酸化物半導体膜には、脱水化処理（脱水素化処理）を行い水素もしくは水分を酸化物半導体から除去して不純物が極力含まれないように高純度化し、脱水化処理（脱水素化処理）によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給（過酸素化とも表現できる。）して酸素欠損を補填することができる。

導電膜６２２としては、真空蒸着法やスパッタリング法などの物理気相成長法（ＰＶＤ：ＰｈｙｓｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）やプラズマＣＶＤ法などの化学気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）を用いて、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を含む膜で形成すればよい。また、導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金膜を用いてもよい。

ただし、酸化物半導体膜６２０と接する金属膜（つまり、導電膜６２２）として酸素親和性の高い金属を用いると、酸化物半導体膜６２０から酸素を引き抜きやすく、酸化物半導体膜６２０が変質してしまう恐れがある。

そのため、酸化物半導体膜６２０に接する導電膜６２２には、酸素親和性の低い金属を用いることが好ましい。例えば、タングステン膜、チタン膜またはモリブデン膜を用いることができる。導電膜６２２が積層構造である場合、少なくとも導電膜６２２の酸化物半導体膜６２０と接する層に酸素親和性の低い金属を用い、その他の層については上述の材料、例えばアルミニウムや銅などの低抵抗な導電性材料を用いることが好ましい。

ゲート絶縁膜６２４は、絶縁膜６１９の説明にて記載した方法および材料を用いて形成すればよく、絶縁膜６１９と同様に加熱処理により酸素を放出する膜であることが好ましい。

ゲート電極６２６は、導電膜６２２の説明にて記載した方法および材料を用いて形成すればよい。

なお、ゲート電極６２６は、少なくともゲート絶縁膜６２４と接する面に、酸化物半導体膜６２０として用いる膜よりも仕事関数の大きな膜を用いることが好ましい。当該膜としては、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜、金属窒化膜（ＩｎＮ、ＳｎＮなど）などの、窒素を含む金属酸化物膜などを用いることができる。これらの膜は５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有し、当該膜をゲート電極として用いた場合、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子（本実施の形態等では、第１のトランジスタ５１０が、ノーマリーオフのスイッチング素子に相当。）を実現できる。

なお、図６（Ａ）のように、第２のトランジスタ５１２が形成された層と、第１のトランジスタ５１０が形成された層の間に、複数の層間膜（図中では、層間膜６１４および層間膜６１８。）や導電膜（図中では、導電膜６１６。）を形成してもよい。

層間膜６１４、層間膜６１８および導電膜６１６については、層間膜や導電膜として一般的に用いられる、公知の方法および材料を用いて形成すればよい。なお、層間膜６１８上には第１のトランジスタ５１０を形成するため、層間膜６１８形成後に平坦化処理（例えばＣＭＰ処理など。）を行い、層間膜６１８表面の平坦性を高めることが好ましい。

ＯＳトランジスタは、他のトランジスタとの間に複数の層や導電膜を挟んで形成することができ、回路構成の自由度を高めることができる。

また、図６（Ａ）のように、第１のトランジスタ５１０上に、複数の層間膜（図中では、層間膜６２８、層間膜６３２、層間膜６３６および層間膜６４０。）や導電膜（図中では、導電膜６３０、導電膜６３４および導電膜６３８。）を形成してもよい。

層間膜６２８、層間膜６３２、層間膜６３６および層間膜６４０、ならびに、導電膜６３０、導電膜６３４および導電膜６３８については、層間膜や導電膜として一般的に用いられる、公知の方法および材料を用いて形成すればよい。

ＯＳトランジスタは上述のように上層に複数の層や導電膜を形成することができるため、ＯＳトランジスタと他のトランジスタとの接続に用いる貫通配線の膜厚方向の長さを短くすることができ、このような点からも回路構成の自由度を高めることができると言える。また、貫通配線の形成自体も行いやすいと言える。

なお、上述では第１のトランジスタ５１０の構造として、酸化物半導体膜６２０上にソースやドレインとして機能する導電膜６２２およびゲート電極６２６形成された、いわゆるＴＧＴＣ（トップゲートトップコンタクト）構造を記載したが、当該構造に限定されることはない。

例えば、ソースやドレインとして機能する導電膜６２２が酸化物半導体膜６２０の下に形成されたＴＧＢＣ（トップゲートボトムコンタクト）構造でもよい。

また、図６（Ｂ）のように、ゲート絶縁膜６２４を挟んで酸化物半導体膜６２０の下にゲート電極６２６が形成されたＢＧＴＣ（ボトムゲートトップコンタクト）構造でもよいし、図６（Ｂ）においてソースやドレインとして機能する導電膜６２２が酸化物半導体膜６２０の下に形成されたＢＧＢＣ（ボトムゲートボトムコンタクト）構造でもよい。

ソースやドレインとして機能する導電膜６２２は、図６（Ｂ）のようにゲート電極６２６と同じ材料により形成されている導電膜６２５と直接接続し、導電膜６２２を用いてソースやドレインの引き回しを行ってもよいし、導電膜６２５を用いてソースやドレインの引き回しを行ってもよい。導電膜６２５を用いて配線引き回しを行う場合、図６（Ａ）のように導電膜６２２を上層に取り出す（例えば、導電膜６２２を、導電膜６３０を用いて層間膜６２８上に取り出す。）ことなく配線引き回しを行うことも可能となるため、マスクの使用枚数を低減する効果がある。また、導電膜６２２と導電膜６２５の両方を用いて引き回しを行うことにより、配線抵抗をより低減することができる。勿論、図６（Ａ）と同様に、導電膜６２５を形成しない構造としてもよい。

なお、導電膜６２２と導電膜６２５を直接接続するには、少なくとも導電膜６２５上のゲート絶縁膜６２４を除去する必要があり、当該除去処理によりゲート電極６２６が剥き出し（つまり、ゲート電極６２６表面に膜が形成されていない状態。）になる場合がある。この場合、エッチング処理等により導電膜６２２を形成する際に、ゲート電極６２６がエッチングされて消失しないように、導電膜６２２よりもエッチングされにくい材料を少なくともゲート電極６２６の表面に形成することが好ましい。

また、図６（Ｃ）のように、絶縁膜６２７を挟んで酸化物半導体膜６２０の上にバックゲート電極６２９形成された構造でもよい。バックゲート電極６２９を有する構造とすることにより、仮に第１のトランジスタ５１０がノーマリーオン状態（ここでは、電源電圧の供給が無い時にトランジスタがオン状態であることを示している。）であったとしても、バックゲート電極６２９に適宜電源電圧供給を行うことにより、第１のトランジスタ５１０のしきい値をシフトさせてノーマリーオフ状態（ここでは、電源電圧の供給が無い時にトランジスタがオフ状態であることを示している。）に保つことができる。

なお、導電膜を加工して導電膜６２２を形成する際に、電子線描画装置（電子ビーム露光装置、ＥＢ（ＥｌｅｃｔｒｏｎＢｅａｍ）露光装置などとも言われる。）を用いることにより導電膜６２２間の距離（領域６２３に相当。）を狭くすることができるため、微細化された第１のトランジスタ５１０を形成しやすい。

以上が、ＯＳトランジスタを構成要素の一部に使用した、不揮発性の特性を備えるメモリセルの構造についての説明である。

（実施の形態４）
本明細書に開示する中央処理装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型の情報端末、ワードプロセッサ、ＤＶＤ（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電気機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図９に示す。

図９（Ａ）は、携帯型の情報端末であり、筐体２１０１、筐体２１０２、第１の表示部２１０３ａ、第２の表示部２１０３ｂなどによって構成されている。筐体２１０１と筐体２１０２の内部には、電子部品の一つとして中央処理装置が組み込まれている。当該中央処理装置として、上述実施の形態にて記載した中央処理装置の構造や駆動方法を適用することにより、携帯型の情報端末の低消費電力化を実現できる。

なお、第１の表示部２１０３ａおよび第２の表示部２１０３ｂの少なくとも一方は、タッチ入力機能を有するパネルとなっており、例えば図９（Ａ）の左図のように、第１の表示部２１０３ａに表示される選択ボタン２１０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「タッチ入力」を選択した場合、図９（Ａ）の右図のように第１の表示部２１０３ａにはキーボード２１０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。

また、図９（Ａ）に示す携帯型の情報端末は、図９（Ａ）の右図のように、第１の表示部２１０３ａを備える筐体２１０１と、第２の表示部２１０３ｂを備える筐体２１０２を分離することができる。このため、必要に応じて筐体２１０１のみ、または筐体２１０２のみを取り外して、より軽量な携帯型の情報端末として用いることができる。

図９（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図９（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

さらに、図９（Ａ）に示す筐体２１０１や筐体２１０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。

図９（Ｂ）は、電子書籍の一例を示している。例えば、電子書籍２１２０は、筐体２１２１および筐体２１２３の２つの筐体で構成されている。筐体２１２１および筐体２１２３は、軸部２１２２により一体とされており、該軸部２１２２を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２１２１には表示部２１２５が組み込まれ、筐体２１２３には表示部２１２７が組み込まれている。表示部２１２５および表示部２１２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図９（Ｂ）では表示部２１２５）に文章を表示し、左側の表示部（図９（Ｂ）では表示部２１２７）に画像を表示することができる。

筐体２１２１と筐体２１２３の内部には、電子部品の一つとして中央処理装置が組み込まれている。当該中央処理装置として、上述実施の形態にて記載した中央処理装置の構造や駆動方法を適用することにより、電子書籍２１２０の低消費電力化を実現できる。

また、図９（Ｂ）では、筐体２１２１に操作部などを備えた例を示している。例えば、筐体２１２１において、電源２１２６、操作キー２１２８、スピーカー２１２９などを備えている。操作キー２１２８により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２１２０は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２１２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図９（Ｃ）は、スマートフォンであり、筐体２１３０と、ボタン２１３１と、マイクロフォン２１３２と、タッチパネルを備えた表示部２１３３と、スピーカー２１３４と、カメラ用レンズ２１３５と、を具備し、携帯型電話機としての機能を有する。

筐体２１３０の内部には、電子部品の一つとして中央処理装置が組み込まれている。当該中央処理装置として、上述実施の形態にて記載した中央処理装置の構造や駆動方法を適用することにより、スマートフォンの低消費電力化を実現できる。

表示部２１３３は、使用形態に応じて表示の方向が適宜変化する。また、表示部２１３３と同一面上にカメラ用レンズ２１３５を備えているため、テレビ電話が可能である。スピーカー２１３４及びマイクロフォン２１３２は音声通話に限らず、テレビ電話、録音、再生などが可能である。

また、外部接続端子２１３６はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及び情報端末などとのデータ通信が可能である。また、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図９（Ｄ）は、デジタルビデオカメラであり、筐体２１４１、表示部２１４２、操作スイッチ２１４３、バッテリー２１４４などによって構成されている。

筐体２１４１の内部には、電子部品の一つとして中央処理装置が組み込まれている。当該中央処理装置として、上述実施の形態にて記載した記憶装置の構造や駆動方法を適用することにより、デジタルビデオカメラの低消費電力化を実現できる。

図９（Ｅ）は、テレビジョン装置の一例を示している。テレビジョン装置２１５０は、筐体２１５１に表示部２１５３が組み込まれている。表示部２１５３により、映像を表示することが可能である。また、ここでは、スタンド２１５５により筐体２１５１を支持した構成を示している。

筐体２１５１の内部には、電子部品の一つとして中央処理装置が組み込まれている。当該中央処理装置として、上述実施の形態にて記載した中央処理装置の構造や駆動方法を適用することにより、テレビジョン装置２１５０の低消費電力化を実現できる。

テレビジョン装置２１５０の操作は、筐体２１５１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置２１５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

１００中央処理装置
１０２キャッシュメモリ
１０４電源制御部
１０６演算装置
１０８データフィールド
１１０タグフィールド
１１２バリッドビット
１１４キャッシュライン
１１６電源装置
１１８主記憶装置
２００ａスイッチ素子
２００ｂスイッチ素子
２００ｃスイッチ素子
２１０範囲
２２０範囲
２３０範囲
５００トランジスタ
５０２容量素子
５０４ビット線
５０６ワード線
５０８ノード
５１０トランジスタ
５１２トランジスタ
５１４容量素子
５１８ノード
５２１第１の配線
５２２第２の配線
５２３第３の配線
５２４第４の配線
５２５第５の配線
６００単結晶シリコン基板
６０１チャネル形成領域
６０２分離層
６０４低抵抗領域
６０６ゲート絶縁膜
６０８ゲート電極
６０９側壁絶縁膜
６１０層間膜
６１２導電膜
６１４層間膜
６１６導電膜
６１８層間膜
６１９絶縁膜
６２０酸化物半導体膜
６２２導電膜
６２３領域
６２４ゲート絶縁膜
６２５導電膜
６２６ゲート電極
６２７絶縁膜
６２８層間膜
６２９バックゲート電極
６３０導電膜
６３２層間膜
６３４導電膜
６３６層間膜
６３８導電膜
６４０層間膜
７０２キャッシュメモリ
７０８データフィールド
７１０タグフィールド
７１２バリッドビット
７１４キャッシュライン
２１０１筐体
２１０２筐体
２１０３ａ第１の表示部
２１０３ｂ第２の表示部
２１０４選択ボタン
２１０５キーボード
２１２０電子書籍
２１２１筐体
２１２２軸部
２１２３筐体
２１２５表示部
２１２６電源
２１２７表示部
２１２８操作キー
２１２９スピーカー
２１３０筐体
２１３１ボタン
２１３２マイクロフォン
２１３３表示部
２１３４スピーカー
２１３５カメラ用レンズ
２１３６外部接続端子
２１４１筐体
２１４２表示部
２１４３操作スイッチ
２１４４バッテリー
２１５０テレビジョン装置
２１５１筐体
２１５３表示部
２１５５スタンド

Claims

主記憶装置のデータの一部を保存するデータフィールド、前記データフィールドに保存されたデータの管理情報を保存するタグフィールドならびに、前記タグフィールドに含まれ、前記データフィールドに保存されたデータおよび前記タグフィールドに保存された管理情報が有効か否かの情報を保存するバリッドビットと、を有するキャッシュラインを複数備えたキャッシュメモリと、
前記データフィールド、前記タグフィールドおよび前記バリッドビットへの電源供給状態を決定する電源制御部と、
前記バリッドビットに保存されたデータが有効か否かの第１の判断および、必要とするデータのアドレスが前記タグフィールドに保存されたデータと一致するか否かの第２の判断を行い、また、前記第１の判断の結果および前記第２の判断の結果を前記電源制御部に出力する演算装置と、を備え、
前記データフィールド、前記タグフィールドおよび前記バリッドビットは、電源電圧の供給が行われない状況でも書き込まれた情報を保存するメモリセルを用いて構成され
前記電源制御部が、
前記演算装置から前記キャッシュメモリへのデータ送受が無い状態では、
前記データフィールド、前記タグフィールドおよび前記バリッドビットへの電源電圧供給を停止状態とし、
前記演算装置から前記キャッシュメモリへのデータ送受が行われた場合において、
前記バリッドビットへの電源電圧供給と、
前記第１の判断によって前記バリッドビットに保存されたデータが有効と判断された前記キャッシュラインの前記タグフィールドへの電源電圧供給と、
前記第２の判断によって必要とするデータのアドレスが前記タグフィールドに保存されたデータと一致すると判断された前記キャッシュラインの前記データフィールドへの電源電圧供給を行う、中央処理装置。
前記電源制御部が、
前記演算装置により前記第１の判断が行われた後、または前記第１の判断時に、前記バリッドビットへの電源電圧供給の停止を行う、請求項１に記載の中央処理装置。
前記電源制御部が、
前記演算装置により前記第２の判断が行われた後、または前記第２の判断時に、前記タグフィールドへの電源電圧供給の停止を行う、請求項１または請求項２に記載の中央処理装置。
主記憶装置のデータの一部を保存するデータフィールド、前記データフィールドに保存されたデータの管理情報を保存するタグフィールドならびに、前記タグフィールドに含まれ、前記データフィールドに保存されたデータおよび前記タグフィールドに保存された管理情報が有効か否かの情報を保存するバリッドビットと、を有するキャッシュラインを複数備えたキャッシュメモリと、
前記データフィールド、前記タグフィールドおよび前記バリッドビットへの電源供給状態を決定する電源制御部と、
前記バリッドビットに保存されたデータが有効か否かの第１の判断、および必要とするデータのアドレスが前記タグフィールドに保存されたデータと一致するか否かの第２の判断を行い、また、前記第１の判断の結果および前記第２の判断の結果を前記電源制御部に出力する演算装置と、を備え、
前記データフィールド、前記タグフィールドおよび前記バリッドビットは、電源電圧の供給が行われない状況でも書き込まれた情報を保存するメモリセルを用いて構成され

前記電源制御部が、前記演算装置から前記キャッシュメモリへのデータ送受が無い状態では、前記電源制御部は前記データフィールド、前記タグフィールドおよび前記バリッドビットへの電源電圧供給を停止し、
前記演算装置が前記キャッシュメモリに保存されたデータの読み出しを行う場合において、
第１の処理として、前記電源制御部が、前記バリッドビットに対して電源電圧供給を行い、
第２の処理として、前記演算装置が、前記第１の判断を行って当該結果を前記電源制御部に出力し、
第３の処理として、前記電源制御部が、前記第２の処理にて有効と判断された前記キャッシュラインの前記タグフィールドに対して電源電圧供給を行い、
第４の処理として、前記演算装置が、前記第２の判断を行って当該結果を前記電源制御部に出力し、
第５の処理として、前記電源制御部が、前記第４の処理にて一致と判断された前記キャッシュラインの前記データフィールドに対して電源電圧供給を行い、
第６の処理として、前記演算装置が、前記第４の処理にて電源電圧供給が行われた前記データフィールドのデータを読み出すことを特徴とする、中央処理装置の駆動方法。
前記演算装置により前記第１の判断が行われた後、または前記第１の判断時に、前記バリッドビットへの電源電圧供給を停止する、請求項４に記載の中央処理装置の駆動方法。
前記演算装置により前記第２の判断が行われた後、または前記第２の判断時に、前記タグフィールドへの電源電圧供給を停止する、請求項４または請求項５に記載の中央処理装置の駆動方法。