JP2013165266A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013165266A
JP2013165266A JP2013004859A JP2013004859A JP2013165266A JP 2013165266 A JP2013165266 A JP 2013165266A JP 2013004859 A JP2013004859 A JP 2013004859A JP 2013004859 A JP2013004859 A JP 2013004859A JP 2013165266 A JP2013165266 A JP 2013165266A
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor device
films
material films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013004859A
Other languages
English (en)
Inventor
Ki-Hong Lee
起 洪 李
Seung Ho Pyi
昇 浩 皮
Hyun-Soo Sohn
玄 洙 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120034471A external-priority patent/KR20130092341A/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2013165266A publication Critical patent/JP2013165266A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】積層膜の高さを低めてメモリ素子の集積度を向上させるのに適する半導体装置及びその製造方法を提供する。
【解決手段】基板上に交互に積層された複数のワードライン及び複数の層間絶縁膜と、基板から突出されて複数のワードライン及び複数の層間絶縁膜を貫通する複数の垂直チャンネル膜と、複数の垂直チャンネル膜を取り囲むトンネル絶縁膜と、トンネル絶縁膜を取り囲んでトンネル絶縁膜とワードラインとの間の第１領域は、トンネル絶縁膜と層間絶縁膜との間の第２領域より薄い厚さを持つ電荷トラップ膜と、電荷トラップ膜の第１領域を取り囲む第１電荷遮断膜パターンと、を含む
【選択図】図２Ｃ

Description

本発明は、半導体装置及びその製造方法に関し、より詳細には、３次元不揮発性メモリ素子及びその製造方法に関する。
不揮発性メモリ素子は、電源供給が遮断されても格納されたデータがそのまま維持されるメモリ素子である。近年、シリコン基板上に単層でメモリ素子を製造する２次元構造のメモリ素子の集積度の向上が限界に到逹することによって、シリコン基板から垂直にメモリセルを積層する３次元構造の不揮発性メモリ素子が提案されている。
以下、図面を参照して従来の技術による３次元不揮発性メモリ素子の構造を詳しく調べて見る。
図１は、従来の技術による３次元構造の不揮発性メモリ素子の断面図で、特に、メモリセルが積層された領域を示す。図１に示されたように、従来の技術による３次元不揮発性メモリ素子は、基板（図示せず）から突出された垂直チャンネル膜ＣＨ及び垂直チャンネル膜ＣＨに沿って積層された複数のメモリセルを含む。
メモリセルの形成方法について簡単に調べて見れば次のようである。まず、複数の犠牲膜及び複数の層間絶縁膜１１を交互に形成した後、これらをエッチングして複数のチャンネルホールを形成する。次に、複数のチャンネルホール内に垂直チャンネル膜ＣＨを形成した後、犠牲膜及び層間絶縁膜１１をエッチングして垂直チャンネル膜ＣＨの間にスリットを形成する。次に、スリットの内壁に露出された複数の犠牲膜を除去してオープン領域を形成し、オープン領域の内面に沿ってメモリ膜１２を形成する。ここで、メモリ膜１２は電荷遮断膜、電荷トラップ膜及びトンネル絶縁膜を含み、各膜は蒸着工程を利用して形成される。次に、メモリ膜１２が形成されたオープン領域内に導電膜１３を埋めこむ。これにより、基板上に積層された複数のメモリセルが形成される。
ところが、前述した従来の技術によれば、オープン領域内にメモリ膜１２を形成した後、導電膜１３を埋めこむので、積層膜の高さが高くなってメモリ素子の集積度を向上させるのに困難さがある。また、化学蒸着法によって蒸着された絶縁膜を電荷遮断膜として使用するため、電荷遮断膜の膜質が低くてメモリ素子の特性が劣化されるような問題がある。
したがって、本発明の一実施例は、積層膜の高さを低めてメモリ素子の集積度を向上させるのに適する半導体装置及びその製造方法を提供する。
本発明の一実施例によれば、基板上に交互に積層された複数のワードライン及び層間絶縁膜と、前記基板から突出されて前記複数のワードライン及び前記複数の層間絶縁膜を貫通する複数の垂直チャンネル膜と、前記複数の垂直チャンネル膜を取り囲むトンネル絶縁膜と、前記トンネル絶縁膜を取り囲んで前記トンネル絶縁膜と前記ワードラインとの間の第１領域は、前記トンネル絶縁膜と前記層間絶縁膜との間の第２領域より薄い厚さを持つ電荷トラップ膜、及び前記電荷トラップ膜の前記第１領域を取り囲む第１電荷遮断膜パターンを含む半導体装置を提供する。
また、本発明の他の実施例によれば、複数の第１物質膜及び複数の第２物質膜を交互に形成する段階と、前記複数の第１物質膜及び前記複数の第２物質膜をエッチングして複数のチャンネルホールを形成する段階と、前記複数のチャンネルホール内に垂直チャンネル膜、前記垂直チャンネル膜を取り囲むトンネル絶縁膜及び前記トンネル絶縁膜を取り囲む電荷トラップ膜を形成する段階と、前記複数の第１物質膜及び前記複数の第２物質膜をエッチングして隣合う前記チャンネルホールの間にスリットを形成する段階と、前記スリット内に露出された前記複数の第１物質膜を除去する段階と、前記複数の第１物質膜が除去された領域に露出された前記電荷トラップ膜を一部厚さ酸化させて複数の第１電荷遮断膜パターンを形成する段階、及び前記複数の第１物質膜が除去された領域に導電膜を形成する段階を含む半導体装置の製造方法を提供する。
さらに、本発明のまた他の実施例によれば、複数の第１物質膜及び複数の第２物質膜を交互に形成する段階と、前記複数の第１物質膜及び前記複数の第２物質膜をエッチングして複数のチャンネルホールを形成する段階と、前記複数のチャンネルホールの内面に露出された前記複数の第１物質膜を一部厚さ酸化させて複数の第１電荷遮断膜パターンを形成する段階、及び前記複数のチャンネルホール内に垂直チャンネル膜、前記垂直チャンネル膜を取り囲むトンネル絶縁膜及び前記トンネル絶縁膜を取り囲む電荷トラップ膜を形成する段階を含む半導体装置の製造方法を提供する。
以上のように本発明による半導体装置は、第１物質膜または電荷トラップ膜を一部厚さ酸化させて形成された電荷遮断膜を含む。したがって、従来に比べて積層膜の高さを低めてメモリ素子の集積度を向上させることができる。また、酸化方式によって電荷遮断膜を形成することで、電荷遮断膜の膜質を向上させて電荷トラップ膜と電荷遮断膜との間の界面特性を向上させてメモリ素子の動作特性を向上させることができる。
従来の技術による３次元構造の不揮発性メモリ素子の断面図である。 本発明の第１実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第１実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第１実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第１実施例が適用された半導体装置の断面図である。 本発明の第１実施例が適用された半導体装置の断面図である。 本発明の第２実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第２実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第２実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第２実施例が適用された半導体装置の断面図である。 本発明の第２実施例が適用された半導体装置の断面図である。 本発明の第３実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第３実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第３実施例による半導体装置の製造方法を説明するための工程断面図である。 本発明の第３実施例が適用された半導体装置の断面図である。 本発明の第３実施例が適用された半導体装置の断面図である。 本発明の第１ないし第３実施例のうち少なくとも一つが適用された半導体装置の消去特性を示すグラフである。 本発明の一実施例によるメモリシステムの構成を示した構成図である。 本発明の一実施例によるコンピュータシステムの構成を示す構成図である。
以下、添付された図面を参照して本発明の好ましい実施例を説明する。ただし、本発明は以下に開示される実施例に限定されるのではなく、互いに異なる多様な形態に具現されることができ、かつ、本発明の範囲が次に後述する実施例に限定されるのではない。単に本実施例は本発明の開示が完全になるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は本願特許請求の範囲によって理解されなければならない。
図２Ａないし図２Ｃは、本発明の第１実施例による半導体装置の製造方法を説明するための工程断面図であり、メモリセルが積層された領域を示す。
図２Ａに示されたように、要求される下部構造物が形成された基板（図示せず）上に複数の第１物質膜２１及び複数の第２物質膜２２を交互に形成する。ここで、下部構造物とはソース領域、パイプゲートなどになりうる。
ここで、第１物質膜２１はワードライン、選択ラインなどを形成するためのもので、第２物質膜２２は積層されたワードライン、選択ラインなどを電気的に分離させるためのものである。第１物質膜２１と第２物質膜２２は、エッチング選択比の大きい物質で形成される。第１実施例では、第１物質膜は窒化膜などの犠牲膜で形成され、第２物質膜２２は酸化膜などの層間絶縁膜で形成された場合について説明することにする。
次に、複数の第１物質膜２１及び複数の第２物質膜２２をエッチングして複数のチャンネルホールを形成する。チャンネルホールは、垂直チャンネル膜を形成するためのもので、マトリックス形態に配列されることができる。
次に、複数のチャンネルホールの内壁に電荷トラップ膜２４を形成する。ここで、電荷トラップ膜２４は、チャンネルホールの内壁に沿って均一な厚さで形成されるが、後続第１電荷遮断膜形成工程の時酸化される厚さを考慮して充分な厚さで形成される。電荷トラップ膜２４は、導電膜３０に対応される位置の第１領域及び第２物質膜２２に対応される位置の第２領域を含み、第１領域と第２領域は交互に配列される。
次に、電荷トラップ膜２４上にトンネル絶縁膜２５を形成する。ここで、トンネル絶縁膜２５は蒸着工程を利用して形成されるか、電荷トラップ膜２４を一部厚さ酸化させて形成されることができる。酸化工程によってトンネル絶縁膜２５を形成する場合、トンネル絶縁膜２５と電荷トラップ膜２４との間の界面が外部へ露出しないため、界面特性を向上させることができる。
次に、トンネル絶縁膜２５上に垂直チャンネル膜２６を形成する。ここで、垂直チャンネル膜２６は半導体膜などで形成されることができ、中心領域がオープンされたチューブ形態で形成されるか、あるいは中心領域まで完全に埋め込まれた形態で形成されることができる。中心領域がオープンされた場合にはオープンされた中心領域に流動性酸化膜などの絶縁膜２７が埋め込まれる。
一方、電荷トラップ膜２４を形成するのに先立って、チャンネルホールの内壁にバッファ膜２３を形成することができる。このようにバッファ膜２３を形成する場合、後続の第１物質膜２１の除去工程の際、電荷トラップ膜２４などが損傷されることを防止することができる。
図２Ｂに示されたように、複数の第１物質膜２１及び複数の第２物質膜２２をエッチングして垂直チャンネル膜２６の間にスリットＳを形成する。ここで、スリットＳは垂直チャンネル膜２６の間ごとにすべて形成されるか、あるいは一部に限り、形成されることができる。
次に、スリットＳの内壁に露出された複数の第１物質膜２１を除去してオープン領域を形成する。ここで、オープン領域はワードラインまたは選択ラインが形成される領域である。例えば、第１物質膜２１が窒化膜で形成され、第２物質膜２２が酸化膜で形成された場合、燐酸溶液を利用して第２物質膜２２は残留させながら第１物質膜２１を選択的に除去することができる。
この時、複数の第１物質膜２１が除去されながら電荷トラップ膜２４の第１領域が露出される。参考として、前に説明したように、チャンネルホールの内壁にバッファ膜２３を形成した場合には、第１物質膜２１を除去してバッファ膜２３が露出される。したがって、露出されたバッファ膜２３をエッチングし、電荷トラップ膜２４の第１領域を露出させる。この時、電荷トラップ膜２４と複数の第２物質膜２２との間には複数のバッファ膜パターン２３Ａが残留するようになる。すなわち、電荷トラップ膜２４の第２領域を取り囲む複数のバッファ膜パターン２３Ａが形成される。
次に、複数の第１物質膜２１を除去して露出された電荷トラップ膜２４を一部厚さ酸化させて複数の第１電荷遮断膜パターン２８を形成する。このように、電荷トラップ膜２４を酸化させて複数の第１電荷遮断膜パターン２８を形成する場合、電荷トラップ膜２４と複数の第１電荷遮断膜パターン２８との間の界面が外部へ露出されないので、界面特性を向上させることができる。
この時、電荷トラップ膜２４のうち複数の第１物質膜２１を除去して露出された部分のみ酸化されるため、電荷トラップ膜２４の外部面は凹凸を持つようになる。例えば、酸化された第１領域は凹部であり、それ以外の第２領域は凸部の形態で凹凸を持つようになる。
図２Ｃに示されたように、複数の第１電荷遮断膜パターン２８が形成されたオープン領域内に導電膜３０を埋め込んだ後、スリットＳ内に絶縁膜３１を埋め込む。ここで、導電膜３０はワードラインまたは選択ラインとして使用可能であり、タングステンなどの金属膜になりうる。
一方、導電膜３０を形成する前に、複数の第１電荷遮断膜パターン２８が形成されたオープン領域の内面に沿って複数の第２電荷遮断膜２９をさらに形成することができる。このような場合、第１電荷遮断膜パターンと導電膜３０との間、及び導電膜３０と第２物質膜２２との間に第２電荷遮断膜２９が形成される。ここで、第２電荷遮断膜２９は、アルミニウム酸化膜Ａｌ２Ｏ３などの高誘電常数を有する誘電体膜に形成されるか、またはシリコン酸化膜ＳｉＯ２及び高誘電常数を有する誘電体膜を積層して形成されることができる。このように、追加して第２電荷遮断膜２９を形成することで、消去特性をさらに向上させることができる。
これにより、垂直チャンネル膜２６に沿って積層された複数のメモリセルが形成される。すなわち、基板（図示せず）上に交互に積層された複数の導電膜３０及び複数の第２物質膜２２、基板から突出されて複数の導電膜３０及び複数の第２物質膜２２を貫通する複数の垂直チャンネル膜２６、垂直チャンネル膜２６を取り囲むトンネル絶縁膜２５、トンネル絶縁膜２５を取り囲んでトンネル絶縁膜２５と導電膜３０との間の第１領域は、トンネル絶縁膜２５と第２物質膜２２との間の第２領域より薄い厚さを有する電荷トラップ膜２４Ａ、及び電荷トラップ膜２４Ａの第１領域を取り囲む複数の第１電荷遮断膜パターン２８が形成される。
前述の第１実施例によれば、複数の第１物質膜を除去して露出された電荷トラップ膜を酸化させて電荷遮断膜を形成する。したがって、オープン領域の層間絶縁膜の表面には電荷遮断膜が形成されないので、従来に比べて積層膜の高さを減少させることができる。また、電荷トラップ膜と電荷遮断膜の界面の膜質を向上させることができる。
図３は、本発明の第１実施例を参照して説明したメモリセルが適用された３次元不揮発性メモリ素子の断面図である。図３に示されたように、本発明の第２実施例による３次元不揮発性メモリ素子は、パイプゲートＰＧ及びパイプゲートＰＧ上に積層された複数のワードラインＷＬ及び複数のワードラインＷＬ上に少なくとも一層に積層された選択ラインＳＬを含む。また、メモリ素子のチャンネル膜ＣＨは、パイプゲートＰＧ内に形成されたパイプチャンネル膜Ｐ_ＣＨ及びパイプチャンネル膜Ｐ_ＣＨと連結された少なくとも一つの垂直チャンネル膜Ｖ_ＣＨを含むように形成される。このような構造によれば、ストリングがＵ字形態で配列される。
メモリ素子の製造方法を簡単に調べて見れば次のようである。まず、パイプゲートＰＧをエッチングしてトレンチを形成する。次に、トレンチ内に犠牲膜を埋め込んだ後、複数の第１物質膜２１及び複数の第２物質膜２２を交互に形成する。次に、複数の第１物質膜２１及び複数の第２物質膜２２をエッチングしてトレンチと連結された複数のチャンネルホールを形成する。この時、各トレンチが少なくとも一対のチャンネルホールと連結されるように複数のチャンネルホールを形成する。次に、複数のチャンネルホールの底面に露出された犠牲膜を除去した後、トレンチ及びチャンネルホールの内面に電荷トラップ膜、トンネル絶縁膜及びチャンネル膜を形成する。次に、複数のスリットを形成して複数の第１物質膜２１を除去して複数の第１電荷遮断膜パターン２８を形成するなどの工程は、前述の第１実施例において説明したところと同様に進行されうる。
このような工程によれば、垂直チャンネル膜Ｖ_ＣＨを取り囲んだトンネル絶縁膜２５及び電荷トラップ膜２４Ａは、パイプチャンネル膜Ｐ_ＣＨをさらに取り囲むように形成される。また、電荷トラップ膜２４Ａを形成する前にバッファ膜２３Ａを形成する場合、トンネル絶縁膜２５、電荷トラップ膜２４Ａ及びバッファ膜２３Ａがパイプチャンネル膜Ｐ_ＣＨを取り囲むように形成される。ここで、パイプチャンネル膜Ｐ_ＣＨを取り囲むトンネル絶縁膜２５、電荷トラップ膜２４Ａ及びバッファ膜２３Ａは、パイプトランジスタのゲート絶縁膜として使用されるので、バッファ膜２３Ａの厚さを調節してゲート絶縁膜の厚さを容易に調節することができる。
図４は、本発明の第１実施例を参照して説明したメモリセルが適用された３次元不揮発性メモリ素子の断面図である。図４に示されたように、本発明の第３実施例による３次元不揮発性メモリ素子は、ソース領域Ｓが具備された基板４０上に順に積層された少なくとも一層の下部選択ラインＬＳＬ、複数のワードラインＷＬ及び少なくとも一層の上部選択ラインＵＳＬを含む。
ここで、下部選択ラインＬＳＬ、複数のワードラインＷＬ及び上部選択ラインＵＳＬは、同時に形成されるかまたはそれぞれ形成されることができる。下部選択ラインＬＳＬ、ワードラインＷＬ及び上部選択ラインＵＳＬを同時に形成する場合、下部選択トランジスタ及び上部選択トランジスタのトンネル絶縁膜２５、電荷トラップ膜２４Ａ及び複数の第１電荷遮断膜パターン２８はゲート絶縁膜として使用される。
図５Ａないし図５Ｃは、本発明の第２実施例による半導体装置の製造方法を説明するための工程断面図で、メモリセルが積層された領域を示す。以下、前に説明された内容と重複される内容は略して説明する。
図５Ａに示されたように、要求される下部構造物が形成された基板（図示せず）上に複数の第１物質膜５１及び複数の第２物質膜５２を交互に形成する。一例として、第１物質膜５１は、ポリシリコン膜などの導電膜に形成されて、第２物質膜５２は酸化膜などの絶縁膜に形成されることができる。他の例で、第１物質膜５１はドープドポリシリコン膜、ドープド非晶質シリコン膜などの導電膜で形成され、第２物質膜５２はアンドープドポリシリコン膜、アンドープド非晶質シリコン膜などの犠牲膜で形成されることができる。また、他の例として、第１物質膜５１は窒化膜などの犠牲膜で形成され、第２物質膜５２は酸化膜などの絶縁膜で形成されることができる。
第２実施例では、第１物質膜５１は窒化膜などの犠牲膜で形成され、第２物質膜５２は酸化膜などの絶縁膜で形成された場合について説明する。
次に、複数の第１物質膜５１及び複数の第２物質膜５２をエッチングして複数のチャンネルホールＨを形成した後、複数のチャンネルホールＨの内面に露出された複数の第１物質膜５１を一部厚さ酸化させる。これにより、複数の第１電荷遮断膜パターン５３が形成される。この時、複数のチャンネルホールＨの内壁に犠牲膜（図示せず）を形成した後、第１物質膜５１を一部厚さ酸化させることも可能である。ここで、犠牲膜は、窒化膜、シリコン膜などで形成されることができ、５ないし５０Åの厚さで形成されることができる。このような場合、酸化工程によって複数の第１物質膜５１と犠牲膜が同時に酸化され、チャンネルホールＨの内壁に犠牲膜が酸化されて形成された電荷遮断膜が追加に形成される。
次に、チャンネルホールＨの内壁に電荷トラップ膜５４を形成した後、電荷トラップ膜５４上にトンネル絶縁膜５５を形成する。ここで、トンネル絶縁膜５５は蒸着工程を利用して形成されるか、または電荷トラップ膜５４を一部厚さ酸化させて形成されることができる。
次に、トンネル絶縁膜５５上に垂直チャンネル膜５６を形成した後、垂直チャンネル膜５６のオープンされた中心領域に流動性酸化膜などの絶縁膜５７を埋め込む。
図５Ｂに示されたように、複数の第１物質膜５１及び複数の第２物質膜５２をエッチングして複数の垂直チャンネル膜５６の間に複数のスリットＳを形成する。次に、複数のスリットＳの内壁に露出された複数の第１物質膜５１を選択的に除去してオープン領域を形成する。この時、複数の第１電荷遮断膜パターン５３は除去されずに残留される。
例えば、第１物質膜５１が窒化膜で形成され、第１電荷遮断膜パターン５３が酸化膜で形成された場合、燐酸を利用して複数の第１物質膜５１を選択的に除去することができる。この時、複数の第１電荷遮断膜パターン５３はエッチングされずに残留されるが、酸化方式によって形成された第１電荷遮断膜パターン５３は蒸着方式によって形成された電荷遮断膜に比べてエッチング率がさらに低い。よって、複数の第１物質膜５１を除去する過程で複数の第１電荷遮断膜パターン５３が損傷されることを防止することができる。
図５Ｃに示されたように、オープン領域の内面に沿って第２電荷遮断膜５８を形成する。この時、第２電荷遮断膜５８を形成する前に複数の第１電荷遮断膜パターン５３を除去することも可能である。
次に、第２電荷遮断膜５８が形成されたオープン領域内に導電膜５９を埋め込んだ後、スリットＳ内に絶縁膜６０を埋め込む。これにより、垂直チャンネル膜５６に沿って積層された複数のメモリセルが形成される。
一方、第２実施例によれば、第１物質膜５１をポリシリコン膜などの導電膜で形成し、第２物質膜５２を酸化膜などの絶縁膜で形成することも可能である。このような場合、導電膜で形成された複数の第１物質膜５１を一部厚さ酸化させて複数の第１電荷遮断膜パターン５３を形成するようになる。また、スリットＳを形成した後、スリットＳによって露出された複数の第１物質膜５１を除去せず、シリサイド化する。次に、スリットＳ内に絶縁膜６０を埋め込むことで、メモリセルの製造工程が完了される。
また、第２実施例によれば、第１物質膜５１をドープドポリシリコン膜などの導電膜で形成し、第２物質膜５２はアンドープドポリシリコン膜などの犠牲膜で形成することも可能である。このような場合、導電膜で形成された第１物質膜５１を一部厚さ酸化させて複数の第１電荷遮断膜パターン５３を形成するようになる。また、スリットＳを形成した後、複数の第１物質膜５１の代わりに複数の第２物質膜５２を除去する。次に、複数の第２物質膜５２が除去された領域及びスリットＳ内に絶縁膜６０を埋め込むことで、メモリセルの製造工程が完了される。
ここで、第１物質膜５１を一部厚さ酸化させる過程で、複数の第２物質膜５２をも一部厚さ酸化されることができる。酸化された部分は、複数の第２物質膜５２除去の際にともに除去されるか、または残留されることができる。酸化された部分は残留されても層間絶縁膜としての役目をするようになるので素子の特性に影響を与えない。
図６は、本発明の第２実施例を参照して説明したメモリセルが適用された３次元不揮発性メモリ素子の断面図である。以下、前に説明された内容と重複された内容は略して説明するようにする。
図６に示されたように、本発明の第２実施例が適用された３次元不揮発性メモリ素子は、パイプゲートＰＧ及びパイプゲートＰＧ内に形成されたパイプチャンネル膜Ｐ_ＣＨを含み、パイプチャンネル膜Ｐ_ＣＨを取り囲んだトンネル絶縁膜５５、電荷トラップ膜５４及びゲート絶縁膜６１をさらに含む。
ここで、ゲート絶縁膜６１は第１電荷遮断膜パターン５３を形成する過程でともに形成される。例えば、チャンネルホールＨを形成した後、トレンチ内に埋め込められた犠牲膜を除去する。次に、酸化工程を利用してチャンネルホールＨの内面に露出された複数の第１物質膜５１を一部厚さ酸化させながら、同時にトレンチの内面に露出されたパイプゲート用導電膜を一部厚さ酸化させる。これにより、複数の第１電荷遮断膜パターン５３とゲート絶縁膜６１を同時に形成することができる。
例えば、第１物質膜５１を窒化膜で形成し、パイプゲート用導電膜をポリシリコン膜で形成した場合、パイプゲート用導電膜が第１物質膜５１に比べて約１.５倍速く酸化される。よって、第１電荷遮断膜パターン５３より厚い厚さ（Ｄ１<Ｄ２）でゲート絶縁膜６１を形成することができ、これによって、パイプトランジスタの特性を向上させることができる。
図７は、本発明の第２実施例を参照して説明したメモリセルが適用された３次元不揮発性メモリ素子の断面図である。以下、前に説明された内容と重複された内容は略して説明する。
図７に示されたように、本発明の第２実施例が適用された３次元不揮発性メモリ素子はソース領域Ｓが具備された基板７０上に順に積層された少なくとも一階の下部選択ラインＬＳＬ、複数のワードラインＷＬ及び少なくとも一階の上部選択ラインＵＳＬを含む。
ここで、下部選択トランジスタ及び上部選択トランジスタは、垂直チャンネル膜５６を取り囲んだトンネル絶縁膜５５、電荷トラップ膜５４、第１電荷遮断膜パターン５３及び第２電荷遮断膜５８をゲート絶縁膜として使用する。
図８Ａないし図８Ｃは、本発明の第３実施例による半導体装置の製造方法を説明するための工程断面図で、メモリセルが積層された領域を示す。以下、前に説明された内容と重複される内容は略して説明する。
図８Ａに示されたように、要求される下部構造物が形成された基板（図示せず）上に複数の第１物質膜８１及び複数の第２物質膜８２を交互に形成する。第３実施例では第１物質膜８１は窒化膜などの犠牲膜で形成され、第２物質膜８２は酸化膜などの絶縁膜で形成された場合について説明する。
次に、複数の第１物質膜８１及び複数の第２物質膜８２をエッチングして複数のチャンネルホールを形成した後、複数のチャンネルホールの内面に露出された複数の第１物質膜８１を一部厚さ酸化させる。これにより、複数の第１電荷遮断膜パターン８３が形成される。
次に、複数のチャンネルホールの内壁に電荷トラップ膜８４、トンネル絶縁膜８５及び垂直チャンネル膜８６を形成する。垂直チャンネル膜８６の中心領域がオープンされた場合にはオープンされた中心領域に流動性酸化膜などの絶縁膜８７を埋め込む。
図８Ｂに示されたように、複数の第１物質膜８１及び複数の第２物質膜８２をエッチングして複数のチャンネルホールの間にスリットＳを形成する。次に、スリットＳの内壁に露出された第１物質膜８１を選択的に除去してオープン領域を形成する。
次に、酸化工程を利用して複数の第１電荷遮断膜パターン８３と接した電荷トラップ膜８４の表面を一部厚さ酸化させることで、複数の第２電荷遮断膜パターン８８を形成する。これにより、電荷トラップ膜８４Ａは第１領域が第２領域より薄い厚さを持つようになる。また、複数の第２電荷遮断膜パターン８８は電荷トラップ膜８４Ａの第１領域を取り囲むように形成される。
図８Ｃに示されたように、オープン領域内に導電膜８９を埋め込んだ後、スリットＳ内に絶縁膜９０を埋め込む。この時、導電膜８９を埋め込む前に、オープン領域の内面に沿って第３電荷遮断膜（図示せず）をさらに形成することができる。これにより、垂直チャンネル膜８６に沿って積層された複数のメモリセルが形成される。
図９は、本発明の第３実施例を参照して説明したメモリセルが適用された３次元不揮発性メモリ素子の断面図である。以下、前に説明された内容と重複された内容は略して説明する。
図９に示されたように、本発明の第３実施例が適用された３次元不揮発性メモリ素子は、パイプゲートＰＧ及びパイプゲートＰＧ内に形成されたパイプチャンネル膜Ｐ_ＣＨを含み、パイプチャンネル膜Ｐ_ＣＨを取り囲んだトンネル絶縁膜８５、電荷トラップ膜８４Ａ及びゲート絶縁膜９１をさらに含む。
図１０は、本発明の第３実施例を参照して説明したメモリセルが適用された３次元不揮発性メモリ素子の断面図である。以下、前に説明された内容と重複された内容は略して説明するようにする。
図１０に示されたように、本発明の第３実施例が適用された３次元不揮発性メモリ素子は、ソース領域Ｓが具備された基板１００上に順に積層された少なくとも一層の下部選択ラインＬＳＬ、複数のワードラインＷＬ及び少なくとも一層の上部選択ラインＵＳＬを含む。
ここで、下部選択トランジスタ及び上部選択トランジスタは、垂直チャンネル膜８６を取り囲んだトンネル絶縁膜８５、電荷トラップ膜８４Ａ、第１電荷遮断膜パターン８３及び第２電荷遮断膜パターン８８をゲート絶縁膜として使用する。
図１１は、本発明の第１ないし第３実施例のうち少なくとも一つが適用された半導体装置の消去特性を示すグラフである。特に、消去電圧によるしきい値電圧の変化を示すグラフで、ｘ軸は消去動作の際に印加される消去電圧のレベルを示し、ｙ軸はメモリセルのしきい値電圧を示す。
ここで、Ａ１〜Ａ５は従来技術による半導体装置の消去特性を示すもので、蒸着方式によって電荷遮断膜を形成した場合のメモリセルの消去状態を示す。Ｂ１〜Ｂ５は酸化方式によって電荷遮断膜を形成した場合のメモリセルの消去状態を示す。また、ＶE１、ＶE２、ＶE３、ＶE４、ＶE５は、消去電圧を示す（ＶE１<ＶE２<ＶE３<ＶE４<ＶE５）。
メモリセルは、プログラム動作によってしきい値電圧が増加される。また、消去動作の際、ソースラインまたはソース領域に消去電圧を印加すれば、プログラム状態Ｐであるメモリセルのしきい値電圧が低くなって消去状態（Ａ１〜Ａ５、Ｂ１〜Ｂ５）になる。
この時、メモリセルのしきい値電圧の変動幅は、電荷遮断膜の膜質及び電荷トラップ膜と電荷遮断膜の界面特性に影響を受ける。すなわち、電荷遮断膜の膜質及び電荷トラップ膜と電荷遮断膜の界面特性を向上させるほど、消去動作の際にしきい値電圧の変動幅が増加されてメモリ素子の消去特性が改善される。
グラフを参照すれば、酸化方式によって電荷遮断膜を形成する場合、蒸着方式によって電荷遮断膜を形成することに比べて消去動作の際、メモリセルのしきい値電圧がさらに大幅に減少されることを確認することができる。また、消去電圧のレベルが増加されるほどしきい値電圧の変動幅が増加されることがわかる。よって、本発明の第１ないし第３実施例のうち少なくとも一つを適用して半導体装置を製造する場合、メモリ素子の動作特性が向上することが分かる。
図１２は、本発明の一実施例によるメモリシステムの構成を示した構成図である。図１２に示されたように、本発明の一実施例によるメモリシステム１００は不揮発性メモリ素子１２０とメモリコントローラー１１０とを含む。
不揮発性メモリ素子１２０は、前述の第１ないし第３実施例を参照して説明されたメモリセルを含むように構成される。また、不揮発性メモリ素子１２０は、複数のフラッシュメモリチップで構成されたマルチチップパッケージでありうる。
メモリコントローラー１１０は、不揮発性メモリ素子１２０を制御するように構成され、ＳＲＡＭ１１１、ＣＰＵ１１２、ホストインターフェース１１３、ＥＣＣ１１４、メモリインターフェース１１５を含むことができる。ＳＲＡＭ１１１は、ＣＰＵ１１２の動作メモリとして使用され、ＣＰＵ１１２はメモリコントローラー１１０のデータ交換のための諸制御動作を遂行し、ホストインターフェース１１３はメモリシステム１００と接続されるホストのデータ交換プロトコルを具備する。
また、ＥＣＣ１１４は、不揮発性メモリ素子１２０からリードされたデータに含まれたエラーを検出及び訂正し、メモリインターフェース１１５は不揮発性メモリ素子１２０とのインタフェーシングを遂行する。それ以外にもメモリコントローラー１１０は、ホストとのインタフェーシングのためのコードデータを格納するROM などをさらに含むことができる。
このような構成を持つメモリシステム１００は、不揮発性メモリ素子１２０とコントローラー１１０が結合されたメモリカードまたはＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ）が可能である。例えば、メモリシステム１００がＳＳＤの場合、メモリコントローラー１１０はＵＳＢ、ＭＭＣ、ＰＣＩ−Ｅ、ＳＡＴＡ、ＰＡＴＡ、ＳＣＳＩ、ＥＳＤＩ、ＩＤＥなどのような多様なインターフェースプロトコルのうちいずれか一つを通じて外部（例えば、ホスト）と通信することができる。
図１３は、本発明の一実施例によるコンピュータシステムの構成を示す構成図である。図１３に示されたように、本発明の一実施例によるコンピュータシステム２００は、システムバス２６０に電気的に連結されたＣＰＵ２２０、ＲＡＭ２３０、ユーザーインターフェース２４０、モデム２５０、メモリシステム２１０を含むことができる。また、コンピュータシステム２００がモバイル装置である場合、コンピュータシステム２００に動作電圧を供給するためのバッテリがさらに含まれることができ、応用チップセット、カメライメージプロセッサＣＩＳ、モバイルＤＲＡＭなどがさらに含まれることができる。メモリシステム２１０は、前述の図１２を参照して説明したように、不揮発性メモリ２１２、メモリコントローラー２１１で構成されることができる。
以上説明したように、本発明の最も好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能なのはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
２１ 犠牲膜、
２２ 層間絶縁膜、
２３ バッファ膜、
２４ 電荷トラップ膜、
２５ トンネル絶縁膜、
２６ チャンネル膜、
２７ 絶縁膜、
２８ 第１電荷遮断膜パターン、
２９ 第２電荷遮断膜、
３０ 導電膜、
３１ 絶縁膜

Claims (23)

  1. 基板上に交互に積層された複数のワードライン及び複数の層間絶縁膜と、
    前記基板から突出されて前記複数のワードライン及び前記複数の層間絶縁膜を貫通する複数の垂直チャンネル膜と、
    前記複数の垂直チャンネル膜を取り囲むトンネル絶縁膜と、
    前記トンネル絶縁膜を取り囲んで前記トンネル絶縁膜と前記ワードラインとの間の第１領域は、前記トンネル絶縁膜と前記層間絶縁膜との間の第２領域より薄い厚さを持つ電荷トラップ膜と、
    前記電荷トラップ膜の前記第１領域を取り囲む複数の第１電荷遮断膜パターンと、
    を含むことを特徴とする半導体装置。
  2. 前記電荷トラップ膜は、外部面が凹凸を持つことを特徴とする請求項１に記載の半導体装置。
  3. 前記複数の第１電荷遮断膜パターンと前記複数のワードラインとの間、及び前記複数のワードラインと前記複数の層間絶縁膜との間に形成された第２電荷遮断膜とをさらに含むことを特徴とする請求項１に記載の半導体装置。
  4. 前記電荷トラップ膜の前記第２領域を取り囲む複数のバッファ膜パターンをさらに含むことを特徴とする請求項１に記載の半導体装置。
  5. 前記トンネル絶縁膜は、前記電荷トラップ膜を一部厚さ酸化させて形成されたことを特徴とする請求項１に記載の半導体装置。
  6. 前記基板と前記交互に積層された複数のワードライン及び複数の層間絶縁膜との間に形成されたパイプゲートと、
    前記パイプゲート内に形成されて一対の前記垂直チャンネル膜と連結され、前記トンネル絶縁膜及び前記電荷トラップ膜によって取り囲まれたパイプチャンネル膜と、
    をさらに含むことを特徴とする請求項１に記載の半導体装置。
  7. 前記電荷トラップ膜と前記複数の層間絶縁膜の間、及び前記電荷トラップ膜と前記パイプゲートとの間に介在された複数のバッファ膜パターンをさらに含むことを特徴とする請求項６に記載の半導体装置。
  8. 前記電荷トラップ膜と前記パイプゲートとの間に介在されたゲート絶縁膜をさらに含むことを特徴とする請求項６に記載の半導体装置。
  9. 前記交互に積層された複数のワードライン及び複数の層間絶縁膜の上部に形成された少なくとも一層の上部選択ラインと、
    前記交互に積層された複数のワードライン及び複数の層間絶縁膜の下部に形成された少なくとも一層の下部選択ラインと、
    をさらに含むことを特徴とする請求項１に記載の半導体装置。
  10. 複数の第１物質膜及び複数の第２物質膜を交互に形成する段階と、
    前記複数の第１物質膜及び前記複数の第２物質膜をエッチングして複数のチャンネルホールを形成する段階と、
    前記複数のチャンネルホール内に垂直チャンネル膜、前記垂直チャンネル膜を取り囲むトンネル絶縁膜及び前記トンネル絶縁膜を取り囲む電荷トラップ膜を形成する段階と、
    前記複数の第１物質膜及び前記複数の第２物質膜をエッチングして隣合う前記複数のチャンネルホールの間にスリットを形成する段階と、
    前記スリット内に露出された前記複数の第１物質膜を除去する段階と、
    前記複数の第１物質膜が除去された領域に露出された前記電荷トラップ膜を一部厚さ酸化させて複数の第１電荷遮断膜パターンを形成する段階と、
    前記複数の複数の第１物質膜が除去された領域に導電膜を形成する段階と、
    を含むことを特徴とする半導体装置の製造方法を提供する。
  11. 前記複数の第１物質膜が除去された領域の内面に沿って第２電荷遮断膜を形成する段階をさらに含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記複数の第１物質膜及び前記複数の第２物質膜を交互に形成する段階の前に、パイプゲート用導電膜を形成する段階と、
    前記パイプゲート用導電膜をエッチングして前記複数のチャンネルホールと連結される位置にトレンチを形成する段階と、
    前記トレンチ内に犠牲膜を埋め込む段階と、
    前記複数のチャンネルホールを形成した後前記複数のチャンネルホールの底面に露出された前記犠牲膜を除去する段階と、
    をさらに含むことを特徴とする請求項１０に記載の半導体装置の製造方法。
  13. 複数の第１物質膜及び複数の第２物質膜を交互に形成する段階と、
    前記複数の第１物質膜及び前記複数の第２物質膜をエッチングして複数のチャンネルホールを形成する段階と、
    前記チャンネルホールの内面に露出された前記複数の第１物質膜を一部厚さ酸化させて複数の第１電荷遮断膜パターンを形成する段階と、
    前記複数のチャンネルホール内に垂直チャンネル膜、前記垂直チャンネル膜を取り囲むトンネル絶縁膜及び前記トンネル絶縁膜を取り囲む電荷トラップ膜を形成する段階と、
    を含むことを特徴とする半導体装置の製造方法。
  14. 前記複数の第１物質膜及び前記複数の第２物質膜をエッチングして隣合う前記複数のチャンネルホールの間にスリットを形成する段階と、
    前記スリット内に露出された前記複数の第１物質膜を除去する段階と、
    前記複数の第１物質膜が除去された領域に導電膜を形成する段階と、
    をさらに含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記複数の第１物質膜が除去された領域の内面に沿って第２電荷遮断膜を形成する段階をさらに含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記複数の第１物質膜を除去した後、前記複数の第１電荷遮断膜パターンと接した前記電荷トラップ膜を一部厚さ酸化させて複数の第２電荷遮断膜パターンを形成する段階をさらに含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
  17. 前記複数のチャンネルホールを形成した後、前記複数のチャンネルホールの内壁に犠牲膜を形成する段階をさらに含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
  18. 前記犠牲膜は、前記複数の第１物質膜が一部厚さ酸化される時ともに酸化されることを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記複数の第１物質膜及び前記複数の第２物質膜を交互に形成する段階の前に、パイプゲート用導電膜を形成する段階と、
    前記パイプゲート用導電膜をエッチングして前記複数のチャンネルホールと連結される位置にトレンチを形成する段階と、
    前記トレンチ内に犠牲膜を埋め込む段階と、
    前記複数のチャンネルホールを形成した後前記複数のチャンネルホールの底面に露出された前記犠牲膜を除去する段階と、
    をさらに含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
  20. 前記複数の第１電荷遮断膜パターンを形成する段階は、
    前記チャンネルホールの内面に露出された前記複数の第１物質膜及び前記トレンチの内面に露出された前記パイプゲート用導電膜を一部厚さ酸化させて、前記複数の第１電荷遮断膜パターン及びゲート絶縁膜を形成する段階をさらに含むことを特徴とする請求項１９に記載の半導体装置の製造方法。
  21. 前記垂直チャンネル膜、前記トンネル絶縁膜及び前記電荷トラップ膜を形成する段階は、
    前記複数のチャンネルホールの内壁に前記電荷トラップ膜を形成する段階と、
    前記電荷トラップ膜上に前記トンネル絶縁膜を形成する段階と、
    前記トンネル絶縁膜上に前記垂直チャンネル膜を形成する段階と、
    を含むことを特徴とする請求項１０または１３に記載の半導体装置の製造方法。
  22. 前記垂直チャンネル膜、前記トンネル絶縁膜及び前記電荷トラップ膜を形成する段階は、
    前記複数のチャンネルホールの内壁に前記電荷トラップ膜を形成する段階と、
    前記電荷トラップ膜を一部厚さ酸化させて前記トンネル絶縁膜を形成する段階と、
    前記トンネル絶縁膜上に前記垂直チャンネル膜を形成する段階と、
    を含むことを特徴とする請求項１０または１３に記載の半導体装置の製造方法。
  23. 前記電荷トラップ膜を形成する前に、前記複数のチャンネルホールの内面に沿ってバッファ膜を形成する段階をさらに含むことを特徴とする請求項１０または１３に記載の半導体装置の製造方法。
JP2013004859A 2012-02-09 2013-01-15 半導体装置及びその製造方法 Pending JP2013165266A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0013301 2012-02-09
KR20120013301 2012-02-09
KR10-2012-0034471 2012-04-03
KR1020120034471A KR20130092341A (ko) 2012-02-09 2012-04-03 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2013165266A true JP2013165266A (ja) 2013-08-22

Family

ID=48927022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004859A Pending JP2013165266A (ja) 2012-02-09 2013-01-15 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US8946808B2 (ja)
JP (1) JP2013165266A (ja)
CN (1) CN103247632B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566280B2 (en) 2018-03-09 2020-02-18 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10804290B2 (en) 2016-09-21 2020-10-13 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
WO2024086177A1 (en) * 2022-10-19 2024-04-25 Applied Materials, Inc. Three-dimensional memory device wordlines with reduced blocking layer damage

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130076372A (ko) * 2011-12-28 2013-07-08 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US8946023B2 (en) * 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
KR20140117211A (ko) * 2013-03-26 2014-10-07 에스케이하이닉스 주식회사 반도체 장치
US9698156B2 (en) * 2015-03-03 2017-07-04 Macronix International Co., Ltd. Vertical thin-channel memory
US20160155750A1 (en) * 2014-11-28 2016-06-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
KR102321739B1 (ko) 2015-02-02 2021-11-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9524980B2 (en) 2015-03-03 2016-12-20 Macronix International Co., Ltd. U-shaped vertical thin-channel memory
US10056400B2 (en) 2015-09-08 2018-08-21 Toshiba Memory Corporation Stacked semiconductor device
US9768191B2 (en) 2015-10-19 2017-09-19 Toshiba Memory Corporation Semiconductor device
CN105374757B (zh) * 2015-10-19 2019-05-21 中国科学院微电子研究所 半导体器件及其制造方法
US10032790B2 (en) * 2015-12-16 2018-07-24 Toshiba Memory Corporation Semiconductor device
TWI582964B (zh) 2015-12-30 2017-05-11 旺宏電子股份有限公司 記憶體元件及其製作方法
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
KR102598723B1 (ko) * 2016-05-04 2023-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9947687B2 (en) * 2016-06-08 2018-04-17 Micron Technology, Inc. Memory cells comprising a programmable field effect transistor having a reversibly programmable gate insulator
US9773805B1 (en) * 2016-06-20 2017-09-26 Micron Technology, Inc. Integrated structures and methods of forming integrated structures
US9859298B1 (en) * 2016-06-23 2018-01-02 Sandisk Technologies Llc Amorphous silicon layer in memory device which reduces neighboring word line interference
TWI613761B (zh) * 2016-07-12 2018-02-01 旺宏電子股份有限公司 三維非揮發性記憶體及其製造方法
KR102607595B1 (ko) 2016-10-13 2023-11-30 삼성전자주식회사 유전체 층을 포함하는 반도체 소자
US10056399B2 (en) 2016-12-22 2018-08-21 Sandisk Technologies Llc Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same
US10083981B2 (en) * 2017-02-01 2018-09-25 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
CN108682677B (zh) * 2017-03-28 2020-06-16 旺宏电子股份有限公司 存储器元件及其制作方法
US9985049B1 (en) * 2017-04-28 2018-05-29 Micron Technology, Inc. Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays
US20180331117A1 (en) 2017-05-12 2018-11-15 Sandisk Technologies Llc Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
JP2019050268A (ja) * 2017-09-08 2019-03-28 東芝メモリ株式会社 記憶装置
CN107818984B (zh) * 2017-11-01 2018-11-30 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
US10283513B1 (en) 2017-11-06 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and method of making thereof
US10790304B2 (en) 2018-07-26 2020-09-29 Micron Technology, Inc. Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors
JP2020043287A (ja) * 2018-09-13 2020-03-19 キオクシア株式会社 半導体装置およびその製造方法
KR102627897B1 (ko) * 2018-09-18 2024-01-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10629608B2 (en) 2018-09-26 2020-04-21 Macronix International Co., Ltd. 3D vertical channel tri-gate NAND memory with tilted hemi-cylindrical structure
CN109300900B (zh) * 2018-10-16 2020-07-07 长江存储科技有限责任公司 三维存储器以及形成三维存储器的方法
KR102649536B1 (ko) * 2019-01-23 2024-03-21 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
CN109887922B (zh) * 2019-03-15 2022-03-22 长江存储科技有限责任公司 三维存储器及其制造方法
CN110085593B (zh) * 2019-04-17 2021-12-21 深圳市领德创科技有限公司 一种3d闪存芯片的制作方法及电子产品
KR20200141150A (ko) 2019-06-10 2020-12-18 삼성전자주식회사 수직형 메모리 장치
KR20200145874A (ko) * 2019-06-18 2020-12-31 삼성전자주식회사 블로킹 배리어 패턴들을 가진 셀 게이트 패턴들을 포함하는 3차원 플래시 메모리 소자 및 그 제조 방법
CN110299366B (zh) * 2019-06-27 2020-05-19 长江存储科技有限责任公司 三维存储器及其形成方法
CN110491880B (zh) * 2019-07-10 2020-11-17 长江存储科技有限责任公司 一种三维存储器及其制备方法
KR20210072276A (ko) * 2019-12-09 2021-06-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
EP3963629A4 (en) 2020-01-21 2022-12-21 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE DEVICES WITH CRITICAL DIMENSION OF AN EXTENDED CONNECTION AND METHOD OF PRODUCTION THEREOF
CN112103296B (zh) * 2020-08-10 2024-05-24 长江存储科技有限责任公司 半导体结构的制造方法
CN112530975B (zh) * 2020-12-07 2022-05-20 长江存储科技有限责任公司 三维存储器及其制备方法
CN112713154B (zh) * 2021-02-08 2023-07-25 长江存储科技有限责任公司 三维存储器结构及其制备方法
JP2022127522A (ja) * 2021-02-19 2022-08-31 キオクシア株式会社 半導体記憶装置
US11877452B2 (en) * 2021-03-04 2024-01-16 Sandisk Technologies Llc Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same
US11515326B2 (en) * 2021-03-04 2022-11-29 Sandisk Technologies Llc Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same
KR20230026875A (ko) * 2021-08-18 2023-02-27 에스케이하이닉스 주식회사 메모리 장치, 메모리 장치의 제조 방법 및 이의 동작 방법
WO2023077290A1 (en) * 2021-11-03 2023-05-11 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and fabrication method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093808A (ja) * 2003-09-18 2005-04-07 Fujio Masuoka メモリセルユニット、それを備えてなる不揮発性半導体記憶装置及びメモリセルアレイの駆動方法
US7271444B2 (en) * 2003-12-11 2007-09-18 International Business Machines Corporation Wrap-around gate field effect transistor
US7394693B2 (en) * 2005-08-31 2008-07-01 Micron Technology, Inc. Multiple select gate architecture
EP1804293A1 (en) * 2005-12-30 2007-07-04 STMicroelectronics S.r.l. Process for manufacturing a non volatile memory electronic device
CN100517723C (zh) * 2006-01-23 2009-07-22 株式会社东芝 非易失性半导体存储器件
JP4768557B2 (ja) * 2006-09-15 2011-09-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
EP2225774A4 (en) 2007-12-27 2013-04-24 Toshiba Kk SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR
US7799670B2 (en) 2008-03-31 2010-09-21 Cypress Semiconductor Corporation Plasma oxidation of a memory layer to form a blocking layer in non-volatile charge trap memory devices
KR100950478B1 (ko) 2008-05-27 2010-03-31 주식회사 하이닉스반도체 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법
JP2010010596A (ja) 2008-06-30 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP5112201B2 (ja) * 2008-07-11 2013-01-09 株式会社東芝 不揮発性半導体記憶装置
KR101478678B1 (ko) * 2008-08-21 2015-01-02 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2010080561A (ja) * 2008-09-25 2010-04-08 Toshiba Corp 不揮発性半導体記憶装置
US7994011B2 (en) * 2008-11-12 2011-08-09 Samsung Electronics Co., Ltd. Method of manufacturing nonvolatile memory device and nonvolatile memory device manufactured by the method
KR101495806B1 (ko) * 2008-12-24 2015-02-26 삼성전자주식회사 비휘발성 기억 소자
KR101688604B1 (ko) * 2010-07-05 2016-12-23 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20120077040A (ko) * 2010-12-30 2012-07-10 에스케이하이닉스 주식회사 비휘발성 메모리 소자 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804290B2 (en) 2016-09-21 2020-10-13 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US11502100B2 (en) 2016-09-21 2022-11-15 Kioxia Corporation Semiconductor device and method of manufacturing the same
US11849586B2 (en) 2016-09-21 2023-12-19 Kioxia Corporation Semiconductor device and method of manufacturing the same
US10566280B2 (en) 2018-03-09 2020-02-18 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
WO2024086177A1 (en) * 2022-10-19 2024-04-25 Applied Materials, Inc. Three-dimensional memory device wordlines with reduced blocking layer damage

Also Published As

Publication number Publication date
US8946808B2 (en) 2015-02-03
US20150111352A1 (en) 2015-04-23
CN103247632A (zh) 2013-08-14
CN103247632B (zh) 2017-05-17
US20130207178A1 (en) 2013-08-15
US9123580B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
JP2013165266A (ja) 半導体装置及びその製造方法
US9202780B2 (en) Three dimensional semiconductor device including pads
US9082658B2 (en) Semiconductor memory device and method of manufacturing the same
US8878277B2 (en) 3D non-volatile memory device and method of manufacturing the same
US9087688B2 (en) Semiconductor device and method of manufacturing the same
US9263596B2 (en) Semiconductor device and method of manufacturing the same
US9373540B2 (en) Semiconductor device and method of fabricating the same
US9806185B2 (en) Non-volatile memory device and method of manufacturing the same
US9576970B2 (en) Three-dimensional semiconductor memory device
US20170069731A1 (en) Nonvolatile memory device and method for manufacturing the same
US8999787B2 (en) Semiconductor device
US10083980B2 (en) Semiconductor memory device and method of manufacturing the same
US8698231B2 (en) Semiconductor device and method of manufacturing the same
CN106328657B (zh) 半导体器件及制造其的方法
US9287289B2 (en) Semiconductor device and method of manufacturing the same
CN103681683A (zh) 半导体存储器设备、存储器系统及其制造方法
US9252230B2 (en) Semiconductor device and method of manufacturing the same
KR20130092341A (ko) 반도체 장치 및 그 제조 방법
KR20140078297A (ko) 반도체 장치 및 그 제조 방법