CN103681683A - 半导体存储器设备、存储器系统及其制造方法 - Google Patents

半导体存储器设备、存储器系统及其制造方法 Download PDF

Info

Publication number
CN103681683A
CN103681683A CN201310041358.4A CN201310041358A CN103681683A CN 103681683 A CN103681683 A CN 103681683A CN 201310041358 A CN201310041358 A CN 201310041358A CN 103681683 A CN103681683 A CN 103681683A
Authority
CN
China
Prior art keywords
layer
vertical channel
semiconductor memory
memory devices
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310041358.4A
Other languages
English (en)
Inventor
朴仙美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103681683A publication Critical patent/CN103681683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels

Abstract

本发明公开了一种半导体存储器设备、一种具有该半导体存储器设备的存储器系统以及一种制造该半导体存储器设备的方法。所述半导体存储器设备包括：从衬底的表面突出的垂直通道层；围绕所述垂直通道层的隧道绝缘层和电荷存储层；围绕所述电荷存储层的阻挡层；沿所述阻挡层堆叠的层间绝缘层；以及，插在所述层间绝缘层之间的导电层。所述阻挡层包括金属氧化物层。

Description

半导体存储器设备、存储器系统及其制造方法
相关申请的交叉引用
本申请要求于2012年8月29日提交的韩国专利申请10-2012-0095045的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种具有垂直通道的半导体存储器设备。
背景技术
半导体存储器设备已发展为具有高集成度并且可存储大量的数据。通常，在行方向上布置在半导体衬底上的存储器设备被称为二维结构的存储器设备。为了存储大量的数据，二维结构的存储器设备要求半导体衬底具有较宽的空间。然而，由于半导体衬底的空间的限制，二维结构的存储器设备的集成度的改进是有限的，并且可能增加相邻设备之间的干涉或干扰。因此，变得更难以实施多极单元（MLC）操作，其中通过其容易在二维结构的存储器设备中存储大量数据。为了克服二维结构的存储器设备的限制，正在开发三维结构的存储器设备。
因为通常只排列在行方向上的存储器单元垂直于半导体衬底而堆叠，所以三维结构的存储器设备包括基本上垂直于半导体衬底的通道。因此，在实现高集成度和大容量方面，三维结构的存储器设备比二维结构的存储器设备更为有效。
下面将简要地描述一种制造三维存储器设备的方法。
在半导体衬底上形成多个牺牲层和第一材料层，并且在用于形成垂直通道的区域中形成多个垂直通道孔。沿垂直通道孔的内壁形成具有阻挡层、电荷存储层和隧道绝缘层的存储器堆叠层以及垂直通道层。在垂直通道孔之间形成狭缝，并且通过去除狭缝内所暴露的牺牲层而在第一材料层之间形成凹槽。此时，通过凹槽暴露阻挡层、存储器堆叠层的一部分，并且因此其在用于去除牺牲层的刻蚀工艺中被破坏。通常，由于牺牲层是由氮化物层形成，因此执行使用磷酸溶液的湿法刻蚀作为用于去除牺牲层的刻蚀工艺，因为氮化物层的刻蚀速率较快。然而，尽管二氧化硅的刻蚀速率慢于氮化物层的刻蚀速率，仍然可通过磷酸溶液来刻蚀通常被用作阻挡层的二氧化硅层。因此，当阻挡层在刻蚀工艺中被破坏时，可能暴露电荷存储层，并且存储器堆叠层的厚度会减小。为了补偿此破坏，应实施用于额外地形成阻挡层的工艺，因此可能增加制造工艺的时间和成本。
发明内容
本发明的示例性实施例针对一种制造半导体存储器设备的方法，其可在制造具有垂直通道结构的存储器设备的工艺中防止来自刻蚀工艺的破坏。
本发明示例性实施例的一个方面提供了一种半导体存储器设备，其包括：从衬底的表面突出的垂直通道层；围绕所述垂直通道层的隧道绝缘层和电荷存储层；围绕所述电荷存储层的阻挡层；沿所述阻挡层堆叠的层间绝缘层；以及插在所述层间绝缘层之间的导电层。所述阻挡层包括金属氧化物层。
本发明示例性实施例的另一方面提供了一种制造半导体存储器设备的方法，其包括：在衬底上交替地形成多个层间绝缘层和牺牲层；形成基本上垂直于所述衬底地穿过所述层间绝缘层和所述牺牲层的垂直通道孔；沿所述垂直通道孔的内壁形成阻挡层、电荷存储层、隧道绝缘层和垂直通道层；刻蚀所述层间绝缘层和所述牺牲层以在所述垂直通道层之间形成狭缝；去除通过所述狭缝暴露的牺牲层以在所述层间绝缘层之间形成凹槽；在所述凹槽中形成导电层；以及，以绝缘层填充所述狭缝。所述阻挡层包括金属氧化物层。
本发明示例性实施例的又一方面提供了一种存储器系统，其包括半导体存储器设备以及用于控制所述半导体存储器设备的存储器控制器，其中所述半导体存储器设备包括：从衬底的表面突出的垂直通道层；围绕所述垂直通道层的隧道绝缘层和电荷存储层；围绕所述电荷存储层的阻挡层；沿所述阻挡层堆叠的层间绝缘层；以及插在所述层间绝缘层之间的导电层。所述阻挡层包括金属氧化物层。
附图说明
对于本领域的普通技术人员来说，通过参照附图详细描述本发明的示例性实施例，本发明的上述和其它特征和优点将变得更为清楚，其中：
图1A至1I为示出根据本发明示例性实施例的制造半导体设备的方法的横截面图；
图2为示出根据本发明示例性实施例的半导体存储器设备的框图；以及
图3为示意性地示出根据本发明的存储器系统的框图。
具体实施方式
下文将参照示出本发明示例性实施例的附图来更全面地描述本发明。然而，本发明可以用不同的形式来体现，而不应被解释为局限于本文提出的实施例。容易理解的是，应最广义地解释本公开文本中的“在…上”和“在…之上”的含义，从而“在…上”不仅意为“直接在…上”，而且包括其间具有中间特征或层地“在…上”的含义；而“在…之上”不仅意为“在…之上”，而且包括其间无中间特征或层地“在…之上”的含义（即直接在…上）。在本说明书中，“连接/耦合”表示一个部件直接耦合到另一部件或通过另一部件间接耦合。在本说明书中，只要未在语句中明确叙述，则单数形式可包括复数形式。
图1A至1I为横截面图，示出根据本发明的示例性实施例的制造半导体设备的方法。
参照图1A，在形成于半导体衬底上的第一管道栅极110中形成沟槽TC，并且在沟槽TC中形成第一牺牲层112。例如，第一牺牲层112可包括氧化物层。可在其中形成第一牺牲层112的第一管道栅极110上进一步形成第二管道栅极114。在第二管道栅极114上交替地堆叠第一材料层116a、116b、116c、116d和116e以及第二牺牲层118a、118b、118c和118d。例如，第一材料层116a、116b、116c、116d和116e可包括用作层间绝缘层的绝缘材料，例如氧化物层。第二牺牲层118a、118b、118c和118d包括具有不同于第一材料层116a、116b、116c、116d和116e的刻蚀选择性的材料。例如，第二牺牲层118a、118b、118c和118d可包括氮化硅。在图1A中，为了便于描述，堆叠的第一材料层116a、116b、116c、116d和116e以及第二牺牲层118a、118b、118c和118d的数量相对较小；然而，取决于存储器设备，堆叠的数量可增加或减小。
参照图1B，在垂直通道区中形成垂直通道孔H1和H2。例如，在形成于最上层中的第一材料层116e上形成其中打开垂直通道区域的硬掩膜图案（未示出），接着通过刻蚀工艺形成垂直通道孔H1和H2，并且随后去除硬掩膜图案（未示出）。在垂直通道孔内，第一垂直通道孔H1和第二垂直通道孔H2可成对。执行刻蚀工艺，直到通过第一垂直通道孔H1和第二垂直通道孔H2暴露第一牺牲层112。
接着，去除通过第一垂直通道孔H1和第二垂直通道孔H2暴露的第一牺牲层112。因此，将第一垂直通道孔H1、沟槽TC和第二垂直通道孔H2彼此连接。
参照图1C，沿第一垂直通道孔H1、沟槽TC和第二垂直通道孔H2的内壁形成存储器堆叠层120和垂直通道层122。在部分S1的放大图中，存储器堆叠层120包括阻挡层120a、电荷存储层120b和隧道介电层120c。例如，沿第一垂直通道孔H1、沟槽TC和第二垂直通道孔H2的内壁顺序地形成阻挡层120a、电荷存储层120b、隧道介电层120c和垂直通道层122。
具体地，由于在执行随后的刻蚀工艺时将暴露阻挡层120a的一些部分，为了抑制由刻蚀工艺导致的破坏，阻挡层120a包括金属氧化物层，而不是常用的二氧化硅（SiO2）层。例如，金属氧化物层可包括Al2O3、HfO3和ZrO3。因此，阻挡层120a可由Al2O3、HfO3和ZrO3之一形成。电荷存储层120b可包括能够俘获电荷的氮化硅层，而隧道介电层120c可包括多晶硅层。
此外，可沿存储器堆叠层120的内壁以管道形状来形成垂直通道层122，或者可形成垂直通道层122以填充其中形成存储器堆叠层120的第一垂直通道孔H1和第二垂直通道孔H2。
参照图1D，以第一绝缘层124填充其中形成垂直通道层122的第一垂直通道孔H1、沟槽TC和第二垂直通道孔H2的内部。第一绝缘层124包括二氧化硅层或可流动绝缘材料。例如，可流动绝缘材料可为部分稳定氧化锆（PSZ）层。
参照图1E，在去除第一垂直通道孔H1和第二垂直通道孔H2上所暴露的第一绝缘层124到达一定深度之后，通过以掺杂多晶硅层填充其中去除了第一绝缘层124的区域，形成结区126。例如，掺杂多晶硅层可包括N+型多晶硅层。结区126可减小其中在随后的工艺中形成选择线的区域的电阻。
参照图1F，通过刻蚀在狭缝区内形成的第一材料层116a至116e和第二牺牲层118a至118d，形成狭缝SI。狭缝SI在行方向上形成于垂直通道层122的行之间。因此，堆叠的第一材料层116a至116e和第二牺牲层118a至118d的侧壁通过狭缝SI暴露，并且堆叠的第一材料层116a至116e和第二牺牲层118a至118d通过狭缝SI隔开。狭缝SI的宽度可窄于或基本上相同于第一垂直通道孔H1或第二垂直通道孔H2的宽度。例如，当狭缝SI的宽度窄于第一垂直通道孔H1或第二垂直通道孔H2时，狭缝SI的宽度可为阻挡层120a的厚度的一半。也就是说，因为在随后的工艺中可省略用于额外地形成阻挡层120a的工艺，所以形成的狭缝SI的宽度同样可较小。
接着，通过刻蚀工艺去除由狭缝SI暴露的第二牺牲层118a至118d。因此，形成暴露出安置在相邻的第一材料层116a至116e之间的阻挡层120a的凹槽RS。
因为第一材料层116a至116e和第二牺牲层118a至118d包括具有彼此不同的刻蚀选择性的材料，所以可根据刻蚀剂来选择性地刻蚀第二牺牲层118a至118d。
具体地，当第二牺牲层118a至118d包括氮化硅层时，通常将磷酸溶液用作刻蚀氮化硅层的刻蚀剂。尽管磷酸溶液主要用于去除氮化物层，但是也可通过磷酸溶液来刻蚀二氧化硅（SiO2）层。也就是说，尽管通过磷酸溶液对氮化硅层的刻蚀快于对二氧化硅层的刻蚀，但是当阻挡层120a包括二氧化硅层时，阻挡层120a可被磷酸溶液破坏。因此，在本发明的实施例中，如图1A中所描述，阻挡层120a可包括金属氧化物层，而非二氧化硅层。金属氧化物层不会被用于去除氮化硅层的刻蚀剂（例如，磷酸溶液）刻蚀。由于金属氧化物层的刻蚀速率远小于二氧化硅层的刻蚀速率，即使金属氧化物层会被刻蚀，也可在刻蚀第二牺牲层118a至118d时抑制对阻挡层120a的刻蚀破坏。
因此，由于即使当第二牺牲层118a至118d被刻蚀时也可防止通过凹槽RS暴露电荷存储层120b，所以可保护电荷存储层120b，并且可防止存储器堆叠层120的厚度减小。此外，当阻挡层120a照例包括二氧化硅层时，为了补偿刻蚀破坏，可额外地形成另一阻挡层；但是，在这种情况下，由于增加了制造工艺的数量，成本和时间将增大。然而，由于根据本发明的实施例，阻挡层120a包括金属氧化物层，所以可省略在刻蚀第二牺牲层118a至118d之后的用于补偿对阻挡层120a的刻蚀破坏的额外工艺。因此，与阻挡层120a包括二氧化硅层时相比，可减少成本和时间。然而，当根据存储器设备的种类而增加或调整阻挡层120a的厚度时，可进一步执行用于额外地形成阻挡层120a的工艺。当额外地形成阻挡层120a时，阻挡层120a可包括二氧化硅层。接着，沿狭缝SI和凹槽RS的内壁形成势垒层127。势垒层127可包括Ti/TiN层。
参照图1G，以导电层128填充狭缝SI和凹槽RS的内部。导电层128可包括多晶硅层或与多晶硅层相比具有低电阻且具有高功函数的材料层。例如，导电层128可包括钨（W）。当导电层128包括具有高功函数的材料层时，可减少电荷通过电荷阻挡层120a反向隧穿至电荷存储层120b的现象。当反向隧穿现象减少时，可改善存储器单元的保持特性。
参照图1H，通过刻蚀工艺去除在狭缝SI区域中形成的导电层128和势垒层127。在这种情况下，由于可保留在凹槽RS中形成的导电层128和势垒层127，所以使用各向异性干法刻蚀执行刻蚀工艺。在去除形成于狭缝SI中的导电层128和势垒层127之后保留在凹槽RS中的导电层128a成为字线或选择线。
参照图1I，以第二绝缘层130填充狭缝SI。第二绝缘层130可包括氧化物层或氮化物层。
图2为框图，描述了根据本发明示例性实施例的半导体存储器设备。
参照图2，半导体存储器设备200包括：存储器单元阵列210；多个电路230、240和250，其被配置用于执行对存储器单元阵列210中所包括的存储器单元的编程、读取和擦除操作；以及控制电路，其被配置用于根据输入数据控制所述多个电路230、240和250以执行对存储器单元的编程、读取和擦除操作。
在NAND快闪存储器设备中，所述多个电路包括电压发生电路230、行译码器240和读/写电路250。
存储器单元阵列210包括多个存储块BLK0至BLKn。各个存储块包括：从衬底突出的垂直通道层122；围绕垂直通道层122的侧面的隧道介电层120c和电荷存储层120b；围绕电荷存储层120b且由金属氧化物层形成的阻挡层120a；用于沿阻挡层120a堆叠且围绕阻挡层120的间层的第一材料层116a至116e；由第一材料层116a至116e限定的凹槽RS；以及填充凹槽（RS）的内部的导电层128a。
根据从控制电路220输出的编程操作信号PGM、读取操作信号READ和擦除操作信号ERASE，电压发生电路230生成所要的电压。例如，在编程操作中，电压发生电路230生成将供应给漏极选择线的漏极选择电压Vdsl、将供应给源极选择线的源极选择电压Cssl、将供应给所选字线的编程电压Vpgm以及将供应给未选字线的通过电压Vpass。
行译码器240根据控制电路220的控制选择存储块，将电压发生电路230中所生成的漏极选择电压Vdsl传输到所选存储块的漏极选择线DSL，将源极选择电压Vssl传输到所选存储块的源极选择线SSL，将编程电压Vpgm传输到所选存储块的所选字线WL0至WLn之一，并且将通过电压Vpass传输到所选存储块的其余未选字线。
根据外部输入数据，读/写电路250控制控制电路220并向连接到存储器单元阵列210的位线BL施加编程允许电压或编程禁止电压。另外，读/写电路250根据控制电路的控制向外部输出从存储器单元阵列210读取的数据。
控制电路220在内部输出编程操作信号PGM、读取操作信号READ和擦除操作信号，并且控制行译码器240和读/写电路250。
图3为框图，示意性地示出根据本发明示例性实施例的存储器系统。
参照图3，根据本发明的存储器系统300包括半导体存储器装置200和存储器控制器310。
如图2中所描述，半导体存储器装置200包括：从衬底突出的垂直通道层122；围绕垂直通道层122的侧面的隧道介电层120c和电荷存储层120b；围绕电荷存储层120b且由金属氧化物层形成的阻挡层120a；用于沿阻挡层120a堆叠且围绕阻挡层120的间层的第一材料层116a至116e；由第一材料层116a至116e限定的凹槽RS；以及填充凹槽（RS）的导电层128a。
存储器控制器310控制主机和存储器设备之间的数据交换。存储器控制器310可包括处理单元312，其用于控制存储器系统300的整体运行。此外，存储器控制器310可包括SRAM311，其用作处理单元312的操作存储器。此外，存储器控制器310可进一步包括主机接口313和存储器接口315。主机接口313可具有用于存储器系统和主机之间的数据交换的协议。存储器接口315可连接存储器控制器310和半导体存储器设备200。此外，存储器控制器310可包括错误检验和纠正（ECC）块314。ECC块314可检测并纠正从半导体存储器设备200读取的数据的错误。尽管未示出，但是存储器系统300可进一步包括只读存储器（ROM）设备，其存储有用于与主机接口连接的代码数据。可将存储器系统300用作便携式数据存储卡。另外，可将存储器系统实施为能够代替计算机系统的硬盘的固态盘（SSD）。
根据本发明，可减少用于制造具有垂直通道结构的半导体存储器设备的工艺的时间和成本，并且可防止由制造工艺中的刻蚀工艺所导致的缺陷。此外，由于可省略用于补偿阻挡层的额外工艺，所以无需通过所述额外工艺增加存储器堆叠层的厚度。因此，可避免半导体存储器设备的尺寸的增大，并且可改善具有垂直通道结构的半导体存储器设备的可靠性。
在附图和说明书中已公开了本发明的典型示例性实施例；尽管采用了特定的术语，但是这些术语仅在一般和描述性意义上使用，而非用于限制性目的。对于本发明的范围，其将在所附的权利要求中提出。因此，本领域的普通技术人员将理解，可对其中的形式和细节做出各种改变，而不会背离如权利要求所限定的本发明的精神和范围。

Claims (20)

1.一种半导体存储器设备，包括：
从衬底的表面突出的垂直通道层；
围绕所述垂直通道层的隧道绝缘层和电荷存储层；
围绕所述电荷存储层的阻挡层；
沿所述阻挡层堆叠的层间绝缘层；以及
插在所述层间绝缘层之间的导电层；
其中，所述阻挡层包括金属氧化物层。
2.如权利要求1所述的半导体存储器设备，其中所述金属氧化物层包含不会被用于去除牺牲层的刻蚀剂刻蚀的材料。
3.如权利要求2所述的半导体存储器设备，其中所述金属氧化物层包含Al2O3、HfO3或ZrO3。
4.如权利要求1所述的半导体存储器设备，进一步包括：
沿所述电荷存储层的表面形成的势垒层。
5.如权利要求4所述的半导体存储器设备，其中所述势垒层包含Ti/TiN层。
6.如权利要求1所述的半导体存储器设备，进一步包括：
形成于所述垂直通道层的下部的管道栅极。
7.一种制造半导体存储器设备的方法，包括：
在衬底上方交替地形成层间绝缘层和牺牲层；
基本上垂直于所述衬底地形成穿过所述层间绝缘层和所述牺牲层的垂直通道孔；
沿所述垂直通道孔的内壁形成阻挡层、电荷存储层、隧道绝缘层和垂直通道层；
刻蚀所述层间绝缘层和所述牺牲层，以在所述垂直通道层之间形成狭缝；
去除通过所述狭缝暴露的牺牲层，以在所述层间绝缘层之间形成凹槽；
在所述凹槽中形成导电层；以及
以绝缘层填充所述狭缝；
其中，所述阻挡层包括金属氧化物层。
8.如权利要求7所述的方法，其中所述金属氧化物层包括不会被用于去除所述牺牲层的刻蚀剂刻蚀的材料。
9.如权利要求8所述的方法，其中所述金属氧化物层包含Al2O3、HfO3或ZrO3。
10.如权利要求7所述的方法，其中形成所述垂直通道孔包括：
在其中形成所述层间绝缘层和所述牺牲层的结构上形成打开垂直通道区域的硬掩膜图案；
通过执行使用所述硬掩膜图案作为刻蚀掩膜的刻蚀工艺，形成暴露所述衬底的垂直通道孔；以及
去除所述硬掩膜图案。
11.如权利要求7所述的方法，其中在彼此相邻的垂直通道层之间在行方向上形成所述狭缝。
12.如权利要求11所述的方法，其中所述狭缝的宽度窄于或基本上相同于所述垂直通道孔的宽度。
13.如权利要求12所述的方法，其中若所述狭缝的宽度窄于所述垂直通道孔的宽度，则所述狭缝的宽度约为所述阻挡层的厚度的一半。
14.如权利要求7所述的方法，其中形成所述凹槽包括执行使用磷酸溶液的湿法刻蚀工艺。
15.如权利要求7所述的方法，进一步包括：
在形成所述狭缝和形成所述导电层之间沿所述凹槽的侧壁形成势垒层。
16.如权利要求15所述的方法，其中所述势垒层包含Ti/TiN层。
17.如权利要求7所述的方法，其中形成所述导电层包括：
形成填充所述狭缝和所述凹槽的导电层；以及
去除形成于所述狭缝内的所述导电层，而留下形成于所述凹槽内的导电层。
18.如权利要求7所述的方法，其中所述导电层包含钨。
19.如权利要求7所述的方法，进一步包括：
在交替地形成所述层间绝缘层和所述牺牲层之前，在所述衬底之上形成管道栅极。
20.一种存储器系统，包括：
半导体存储器设备，其包括：从衬底的表面突出的垂直通道层；围绕所述垂直通道层的隧道绝缘层和电荷存储层；围绕所述电荷存储层的阻挡层；沿所述阻挡层堆叠的层间绝缘层；以及插在所述层间绝缘层之间的导电层；以及
存储器控制器，其用于控制所述半导体存储器设备；
其中，所述阻挡层包括金属氧化物层。
CN201310041358.4A 2012-08-29 2013-02-01 半导体存储器设备、存储器系统及其制造方法 Pending CN103681683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0095045 2012-08-29
KR1020120095045A KR20140029707A (ko) 2012-08-29 2012-08-29 수직 채널들을 갖는 반도체 메모리 소자와 이를 포함하는 메모리 시스템과 이의 제조방법

Publications (1)

Publication Number Publication Date
CN103681683A true CN103681683A (zh) 2014-03-26

Family

ID=50187409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310041358.4A Pending CN103681683A (zh) 2012-08-29 2013-02-01 半导体存储器设备、存储器系统及其制造方法

Country Status (3)

Country Link
US (1) US20140063935A1 (zh)
KR (1) KR20140029707A (zh)
CN (1) CN103681683A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047668A (zh) * 2014-05-02 2015-11-11 三星电子株式会社 半导体存储器装置及其制造方法
CN107482016A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 防止seg损坏的3d nand制备方法及获得的3d nand闪存

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150047285A (ko) * 2013-10-24 2015-05-04 에스케이하이닉스 주식회사 반도체 장치와 이의 제조방법 및 동작방법
KR102594494B1 (ko) * 2016-02-17 2023-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102598723B1 (ko) * 2016-05-04 2023-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102619875B1 (ko) * 2016-07-08 2024-01-03 삼성전자주식회사 유전체 층을 포함하는 반도체 소자
KR102024715B1 (ko) * 2017-11-27 2019-09-24 한양대학교 산학협력단 서로 다른 홀 사이즈로 형성된 수직 채널 구조를 포함하는 3차원 플래시 메모리 소자 및 그 제조 방법
KR20210097557A (ko) * 2020-01-30 2021-08-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651103A (zh) * 2008-08-14 2010-02-17 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN101894805A (zh) * 2009-04-13 2010-11-24 海力士半导体有限公司 非易失性存储器件及其制造方法
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
US20120139027A1 (en) * 2010-12-02 2012-06-07 Samsung Electronics Co., Ltd. Vertical structure non-volatile memory devices including impurity providing layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087939B1 (ko) * 2009-06-17 2011-11-28 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101916222B1 (ko) * 2011-04-29 2018-11-08 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651103A (zh) * 2008-08-14 2010-02-17 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN101894805A (zh) * 2009-04-13 2010-11-24 海力士半导体有限公司 非易失性存储器件及其制造方法
CN102201416A (zh) * 2010-03-26 2011-09-28 三星电子株式会社 三维半导体装置及其制造方法
US20120139027A1 (en) * 2010-12-02 2012-06-07 Samsung Electronics Co., Ltd. Vertical structure non-volatile memory devices including impurity providing layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047668A (zh) * 2014-05-02 2015-11-11 三星电子株式会社 半导体存储器装置及其制造方法
CN105047668B (zh) * 2014-05-02 2018-12-11 三星电子株式会社 半导体存储器装置及其制造方法
CN107482016A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 防止seg损坏的3d nand制备方法及获得的3d nand闪存

Also Published As

Publication number Publication date
KR20140029707A (ko) 2014-03-11
US20140063935A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
US10424590B2 (en) Memory device and manufacturing method thereof
US10868038B2 (en) Memory devices
US9842855B2 (en) Manufacturing method of memory device
JP4762118B2 (ja) 不揮発性半導体記憶装置
CN106684089B (zh) 三维半导体器件及其制造方法
CN103681683A (zh) 半导体存储器设备、存储器系统及其制造方法
CN107958869B (zh) 使用蚀刻停止层的存储器装置
TWI479611B (zh) 併有具有串選擇閘之記憶體單元串之記憶體裝置，及其形成方法
US10446570B2 (en) Semiconductor memory device
US10777520B2 (en) Semiconductor memory device
JP2013165266A (ja) 半導体装置及びその製造方法
US20160260725A1 (en) Semiconductor device
KR20150076764A (ko) 반도체 장치
JP2020009904A (ja) 半導体メモリ
CN112117278B (zh) 半导体存储装置及其制造方法
JP5523912B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
US10396091B2 (en) Semiconductor memory device
JP2021048189A (ja) 半導体記憶装置
US20170018567A1 (en) Semiconductor memory device and method of manufacturing the same
US10347318B2 (en) Semiconductor memory device
JP2010050357A (ja) 不揮発性半導体記憶装置およびその製造方法
US10050048B2 (en) Semiconductor memory device and method of manufacturing semiconductor memory device
JP2020092168A (ja) 半導体記憶装置
TW202213734A (zh) 半導體記憶裝置及其製造方法
TWI812333B (zh) 半導體記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326

WD01 Invention patent application deemed withdrawn after publication