CN101651103A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101651103A CN101651103A CN200810118407A CN200810118407A CN101651103A CN 101651103 A CN101651103 A CN 101651103A CN 200810118407 A CN200810118407 A CN 200810118407A CN 200810118407 A CN200810118407 A CN 200810118407A CN 101651103 A CN101651103 A CN 101651103A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- semiconductor
- semiconductor device
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件的制造方法,包括:提供一半导体基底;在半导体基底上形成栅层;在栅层上形成阻挡层;对阻挡层和栅层刻蚀,形成阻挡图形和栅极;对半导体基底和栅极进行清洗;在栅极的两侧的半导体基底中形成源极区和漏极区;去除所述阻挡图形。该方法通过在栅层上层形成一层阻挡层,从而在形成栅极两侧的半导体基底中形成源极区和漏极区的过程中,可以阻挡栅层下的半导体基底中被注入杂质离子,从而改善源极区和漏极区之间形成漏电流的问题。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体器件的制造方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能,半导体晶片朝向高集成度方向发展,CMOS器件的栅极特征尺寸已经进入深亚微米阶段,栅极变得越来越细且长度变得较以往更短,这样就对工艺的要求越来越高。
在现有的半导体器件制造技术中,通常在半导体基底上形成栅层之后,对栅层进行掺杂,掺杂之后对栅层进行刻蚀形成栅极;再对基底进行离子注入,在栅极的两侧的半导体基底中形成源极区和漏极区。上述方法中,对栅层进行掺杂可以减小栅层形成的栅极的电阻,但是在所述的掺杂过程中所掺杂的离子可能穿过栅层而进入栅层下的半导体基底中。而且在形成源极区和漏极区的离子注入过程中,也会有被注入的离子进入栅极,以及栅极下的半导体基底中,这样就会使半导体基底的源极区和漏极区之间的位置也被注入进离子,从而会产生漏电流。
在公开号为CN101154682A的中国专利申请中公开了一种金属氧化物半导体器件制造方法。如图1所示,该方法包括:在半导体基底100表面形成栅极材料层;接下来对栅极材料层刻蚀形成栅极140;接下来注入杂质离子,在要形成源极区和漏极区的半导体基底中形成轻掺杂区域121和131;接下来形成侧墙141和142;然后进行离子注入形成源极区120和漏极区130。在上述方法形成源极区和漏极区的过程中会使半导体基底的源极区和漏极区之间的导电沟道也会被注入进离子,从而使源极区和漏极区之间会产生漏电流。
因此上述方法存在的问题就是在形成源极区和漏极区的步骤中,半导体基底的源极区和漏极区之间的导电沟道也有被掺杂的离子进入,从而使源极区和漏极区之间会产生漏电流。
进一步的在栅层的掺杂过程中也存在半导体基底的源极区和漏极区之间的导电沟道有被掺杂的离子进入,从而使源极区和漏极区之间会产生漏电流。
发明内容
本发明提供的半导体器件的制造方法,改善了半导体基底的源极区和漏极区之间的沟道内产生漏电流的问题。
为了解决上述问题,本发明提供了一种半导体器件的制造方法,包括:提供一半导体基底;在半导体基底上形成栅层;在栅层上形成阻挡层;对阻挡层和栅层刻蚀,形成阻挡图形和栅极;对半导体基底和栅极进行清洗;在栅极两侧的半导体基底中形成源极区和漏极区;去除所述阻挡图形。
可选的,形成阻挡层之后还包括对栅层进行掺杂的步骤。
可选的,所述清洗使用酸的水溶液;所述阻挡层的材料比硅化合物难溶于酸的水溶液。
可选的,所述酸性的水溶液包括氢氟酸的水溶液或磷酸的水溶液中的至少一种或其组合。
可选的,所述阻挡层的材料为氧化铪。
可选的,所述阻挡层的厚度为50埃至70埃。
可选的,去除所述阻挡图形的方法包括:用含有酒精的溶液清洗。
可选的,所述溶液还包括氢氟酸HF,并且酒精和氢氟酸浓度的比值为50。
可选的,所述用酸的水溶液对半导体基底和栅极进行清洗之后,所述阻挡图形的厚度为20埃至30埃;
可选的,所述形成阻挡层的方法包括:化学气相淀积、原子层沉积、物理气相淀积或等离子体增强型化学气相淀积中的至少一种。
上述技术方案的优点是:通过在栅层上形成一层阻挡层,从而使得在栅极两侧的半导体基底中形成源极区和漏极区的过程中,所述阻挡层可以阻挡被注入的离子进入栅层下的半导体基底中,从而可以改善源极区和漏极区之间产生漏电流的问题。
进一步的,在形成阻挡层之后对栅极进行掺杂,所述掺杂可以有效的调节栅极的电阻,从而调节阈值电压,而且因为在栅层上已经形成了阻挡层,因此掺杂的离子在阻挡层的作用下停留在栅层,从而可以阻挡阻挡掺杂的离子进入栅层下的半导体基底中,从而可以改善源极区和漏极区之间的漏电流的问题。
附图说明
图1为现有技术中的半导体器件的制造方法;
图2为本发明的半导体器件的制造方法实施例的流程图;
图3至图8为本发明的半导体器件的制造方法的实施例的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在半导体器件的制造过程中,在形成栅极之后,通常利用离子注入的方式在栅极两侧的半导体基底中形成源极区和漏极区。因此在离子注入的过程中会有被注入的离子穿过栅极进入栅极下的半导体基底中,停留在源极区和漏极区之间的导电沟道中。从而在后期形成的半导体器件的源极区和漏极区之间会产生漏电流。
而且,在半导体器件的制造工艺进入65nm工艺节点之后,通常通过对栅极进行掺杂,来改变栅极的电阻,从而可以调节器件的阈值电压和驱动电流特性。通常在NMOS的栅极中掺杂N型离子,例如磷,在PMOS的栅极中掺杂P型离子,例如硼。但是在掺杂的过程中,被掺杂的离子,例如磷或硼离子,会穿过栅极而进入栅极下的半导体基底中,停留在源极区和漏极区之间的导电沟道中。
因此本发明提供了一种半导体器件的制造方法,包括:提供一半导体基底;在半导体基底上形成栅层;在栅层上形成阻挡层;对阻挡层和栅层刻蚀,形成阻挡图形和栅极;对半导体基底和栅极进行清洗;在栅极的两侧的半导体基底中形成源极区和漏极区;去除所述阻挡图形。
其中,形成阻挡层之后还包括对栅层进行掺杂的步骤。
其中,所述清洗使用酸的水溶液;所述阻挡层的材料比硅化合物难溶于酸的水溶液。
其中,所述酸性的水溶液包括氢氟酸HF的水溶液或磷酸H3PO4的水溶液中的至少一种或其组合。
其中,所述阻挡层的材料为氧化铪HfO2。
其中,所述阻挡层的厚度为50埃至70埃。
其中,所述去除所述阻挡层的方法包括:用含有酒精C2H5OH的溶液清洗。
其中,所述溶液还包括氢氟酸HF,并且酒精C2H5OH和氢氟酸HF浓度的比值为50。
其中,所述用酸的水溶液对半导体基底和栅极进行清洗之后,所述阻挡图形的厚度为20埃至30埃;
其中,所述形成阻挡层的方法包括:化学气相淀积CVD、原子层沉积ALD、物理气相淀积PVD或等离子体增强型化学气相淀积PECVD中的至少一种。
下面结合附图2对本发明的具体实施方式做详细的说明。参考图2,本发明提供的半导体器件的制造方法包括步骤:
S1:提供一半导体基底。
如图3所示,所述的半导体基底300可以是单晶硅、多晶硅或非晶硅;所述半导体基底300也可以是硅、锗、砷化镓或硅锗化合物;该半导体基底300还可以具有外延层;所述的半导体基底300还可以是其它半导体材料,这里不再一一列举。
在半导体基底300中可以具有有源区302,所述有源区302可以用本领域技术人员所习知的方法形成,例如,在半导体基底300上先通过光刻工艺定义出形成有源区的区域,然后进行离子注入,形成有源区302,例如注入P型离子形成P阱,注入N型离子形成N阱。其还可以采用本领域技术人员所习知的工艺形成,这里不再赘述。另外该有源区302也可以在步骤S2、步骤S3或者步骤S4之后形成。
半导体基底300还可以包括介质层303,介质层303为硅化合物材料,例如氧化硅层、氮化硅层或氧化硅层和氮化硅层的叠层结构。
S2:在半导体基底上形成栅层。
如图4所示,在半导体基底300上形成栅层304,栅层厚度为1000埃,所述栅层304包括绝缘介质层和位于绝缘介质层上的导电层。所述绝缘介质层可以为氧化硅。所述导电层可以是多晶硅材料或多晶硅与金属硅化物的叠层结构,或金属材质,本领域技术人员能够认识到许多其它的变形、替代或修改形式,这里不再一一赘述。
所述栅层304可以用本领域技术人员所习知的方法形成,例如,物理气相淀积(PVD)、化学气相淀积(CVD)等。
所述栅层304可以根据不同的半导体工艺需要具有不同厚度。
S3:在栅层304上形成阻挡层。
如图5所示,在栅层304上形成一层阻挡层306。本实施例中所述阻挡层306比硅化合物难溶于酸的水溶液,例如可以为氧化铪HfO2材料或者氧化锆ZrO2材料。在本实施例中,所述阻挡层306采用原子沉积(ALD,Atomic-layer Deposition)法生长。例如具体可以为:将半导体基底300放置在反应腔,对半导体基底300加热,并且连续引入HfCl4和H2O两种前驱物,通过化学吸附的过程直至表面饱和时就自动终止,从而形成氧化铪HfO2材料的阻挡层306。在本实施例中形成的阻挡层306的厚度为50埃至70埃,例如60埃。本领域技术人员可以根据阻挡层306的厚度确定形成阻挡层306的时间。
除此之外,阻挡层306也可以采用本领域技术人员熟知的方法获得,例如物理气相淀积(PVD)、化学气相淀积(CVD)或者等离子体增强型化学气相淀积(PECVD)等等。
在形成阻挡层306之后,还可以包括对栅层304进行掺杂的步骤。例如,对用于制造NMOS器件栅极的栅层来说,可在多晶硅中掺入磷或砷;对于用于制造PMOS器件栅极的栅层来说,可在多晶硅中掺入硼,以减小后续形成的栅极的电阻率。所述掺杂可以利用本领域技术人员熟知的方法进行,例如离子注入或者扩散。在本实施例中,采用离子注入的方式向多晶硅栅层掺入硼,掺杂时离子注入能量为8KeV,剂量为2E15/cm2。
另外,形成的阻挡层306的厚度不限于本实施例中的厚度,所述阻挡层306的厚度可以根据源极区和漏极区时离子注入的能量和剂量,以及栅层304掺杂时离子注入的能量和剂量进行调整,从而改善被注入的离子被注入到半导体基底300的栅极下的位置的问题。本技术领域技术人员可以通过有限次的试验获得所需的所述阻挡层的厚度。
本发明中,因为栅层304上具有阻挡层306,因此在形成源极区和漏极区的离子注入过程中,以及栅掺杂的过程中,可以使进入阻挡层306的杂质离子速率降低,并且改变入射方向,因此使得杂质离子进入栅层304之后停止在栅层,而不会穿透栅层304进入栅层304下的半导体基底300中,从而可以大大改善源极区和漏极区之间的漏电流问题。
S4:对阻挡层306和栅层304刻蚀,形成阻挡图形和栅极。
如图6所示,本实施例中刻蚀阻挡层306和栅层304的方法为:首先在阻挡层306上层涂光刻胶层(未图示),对光刻胶层(未图示)进行曝光,显影和清洗,然后形成掩膜图形308。上述形成掩模图形308的方法可以采用本领域技术人员熟知的方法获得。
之后利用干法刻蚀或者湿法刻蚀对阻挡层306和栅层304进行刻蚀,如图7所示,形成阻挡图形312和栅极310。所述对阻挡层306和栅层304进行刻蚀的方法可以采用本领域技术人员熟知的方法,例如利用等离子体各向异性干法刻蚀工艺,刻蚀气体可以为含氟、氧、氮或其组合的气体。另外,刻蚀时间、电源功率,以及其它参数,本领域技术人员可以通过熟知的方法,或者有限次的试验获得,这里不再赘述。
在上述刻蚀步骤中因为刻蚀气体会和栅层304和阻挡层306发生化学反应,因此刻蚀之后通常在去除栅层304的半导体基底300表面,以及栅极304的侧壁上存在刻蚀残留物,例如可以是氧化硅、氮化硅或者其它的硅化合物。这些硅化合物需要利用后续的清洗步骤去除。
而且本领域技术人员熟知的,在栅极310形成之后还可以包括形成栅侧壁层311的过程。具体步骤可以为:在栅极310和半导体基底300上形成氧化硅层和氮化硅层,例如可以采用淀积现形成氧化硅层,再在氧化硅层上形成氮化硅层。然后不需要掩膜,直接对氧化硅层和氮化硅层刻蚀,由于采用各向异性刻蚀,从而栅极310的侧壁上的氧化硅层和氮化硅层不易被刻蚀,最终形成栅极的侧壁层311。
在上述刻蚀步骤中因为刻蚀气体会和氧化硅层和氮化硅层发生化学反应,因此刻蚀之后通常在半导体基底300去除氧化硅层和氮化硅层的表面,以及栅极的侧壁层311和阻挡图形312的上表面上存在刻蚀残留物,例如可以是氧化硅、氮化硅或者其它的硅化合物。这些硅化合物需要利用后续的清洗步骤去除。
S5:用酸的水溶液对半导体基底和栅极进行清洗。
在完成栅极310的刻蚀之后,通常要用酸的水溶液对半导体基底300和栅极310进行清洗,例如氢氟酸HF、磷酸H3PO4、硫酸H2SO4中的一种或者其组合,用来去除表面的刻蚀残余物,例如可以是氧化硅、氮化硅或者其它的硅化合物,在本实施例中可以是在上述的刻蚀形成栅极310或者刻蚀形成栅侧壁层311的步骤中形成的刻蚀残余物,例如氧化硅层、氮化硅层,或其它硅化合物。其中,氢氟酸HF可以用来去除氧化硅残余物,磷酸H3PO4可以去除氮化硅残余物。
在本发明的一个技术方案中,阻挡层306的材料比硅化合物难溶于酸的水溶液,例如阻挡层306为氧化铪HfO2材料,因为氧化铪HfO2比氮化硅和氧化硅难溶于HF的水溶液、H3PO4的水溶液以及硫酸H2SO4。例如,HF的水溶液对氧化硅和氧化铪HfO2刻蚀的选择比为10∶1,HF的水溶液对TEOS(tetraethyl orthosilicate-based silicon dioxide)和氧化铪HfO2刻蚀的选择比为100∶1。因此本实施例中只需要形成厚度为50埃至70埃的厚度,就使得在清洗工艺之后,氧化铪HfO2层的厚度还能保持足以阻挡杂质离子进入栅极310下层的半导体基底300的厚度,例如20埃至30埃。
S6:在栅极310的两侧的半导体基底300中形成源极区和漏极区。
如图7所示,所述形成源极区和漏极区的方法可以采用本领域技术人员熟知的方法,例如本实施例中形成源极区320和漏极区322是采用离子注入的方式将离子注入栅极310两侧的基底中。离子注入的能量为25KeV,剂量为2E13/cm2。
因为在栅极310上具有阻挡图形312,因此被注入的离子经过阻挡图形312时速率降低,并且改变入射方向,使得被注入的离子停留在阻挡图形312内,或者进入栅极310停留在栅极310内,因此不会穿过栅极310注入栅极310下的半导体基底中。这样就改善了现有技术中因为被注入的离子被注入到栅极310下的半导体基底300中,从而在源极区320和漏极区322之间形成漏电流的现象。
完成上述的离子注入工艺后,通过本领域技术人员熟知的方法,例如灰化和湿法清洗,去除光刻工艺中在阻挡图形312上层的光刻胶掩膜图形308,当然掩膜图形308也可以在栅极310形成之后就去除。
S7:去除所述阻挡图形312。
如图8所示,因为本实施例中的阻挡层306的材料为HfO2,HfO2易溶于酒精溶解的酸溶液,因此在完成源极区320和漏极区322的形成之后,用酒精溶解的HF溶液可以将阻挡图形312去除。具体去除方法可以包括:湿法清洗RCA、喷雾清洗或化学蒸汽清洗中的任意一种。清洗溶液可以为:酒精溶解的HF溶液,例如酒精和HF比例为50∶1。
因为酒精不会腐蚀栅极310和半导体基底300,而且酒精溶解的HF溶液,例如酒精和HF比例为50∶1,对HfO2和氧化硅的刻蚀选择比为3∶1,对HfO2和TEOS的刻蚀选择比为1∶1,因此去除阻挡图形312之后半导体器件不会受到损害。
由于本发明具体涉及在栅极上形成保护层的步骤,因而上述的描述中,除形成栅极保护层以外的工艺步骤仅仅是为了配合说明本发明的方法而引入的,并不能构成对本发明的保护范围的限制,而且,下面所描述的除形成保护层以外的工艺步骤并不仅仅限于下面的描述,也可采用本领域技术人员所熟知的其它工艺。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1、一种半导体器件的制造方法,其特征在于,包括:
提供一半导体基底;
在半导体基底上形成栅层;
在栅层上形成阻挡层;
对阻挡层和栅层刻蚀,形成阻挡图形和栅极;
对半导体基底和栅极进行清洗;
在栅极的两侧的半导体基底中形成源极区和漏极区;
去除所述阻挡图形。
2、如权利要求1所述的半导体器件的制造方法,其特征在于,还包括形成阻挡层之后对栅层进行掺杂的步骤。
3、如权利要求1所述的半导体器件的制造方法,其特征在于,所述清洗使用酸的水溶液;所述阻挡层的材料比硅化合物难溶于酸的水溶液。
4、如权利要求3所述的半导体器件的制造方法,其特征在于,所述酸性的水溶液包括氢氟酸的水溶液或磷酸的水溶液中的至少一种或其组合。
5、如权利要求3所述的半导体器件的制造方法,其特征在于,所述阻挡层的材料为氧化铪。
6、如权利要求5所述的半导体器件的制造方法,其特征在于,所述阻挡层的厚度为50埃至70埃。
7、如权利要求5所述的半导体器件的制造方法,其特征在于,所述去除所述阻挡图形的方法包括:用含有酒精的溶液清洗。
8、如权利要求7所述的半导体器件的制造方法,其特征在于,所述溶液还包括氢氟酸,并且酒精和氢氟酸浓度的比值为50。
9、如权利要求6所述的半导体器件的制造方法,其特征在于,所述用酸的水溶液对半导体基底和栅极进行清洗之后,所述阻挡图形的厚度为20埃至30埃。
10、如权利要求1至9任意一项所述的半导体器件的制造方法,其特征在于,化学气相淀积、原子层沉积、物理气相淀积或等离子体增强型化学气相淀积中的至少一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101184079A CN101651103B (zh) | 2008-08-14 | 2008-08-14 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101184079A CN101651103B (zh) | 2008-08-14 | 2008-08-14 | 半导体器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101651103A true CN101651103A (zh) | 2010-02-17 |
CN101651103B CN101651103B (zh) | 2012-05-16 |
Family
ID=41673296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101184079A Active CN101651103B (zh) | 2008-08-14 | 2008-08-14 | 半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101651103B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681683A (zh) * | 2012-08-29 | 2014-03-26 | 爱思开海力士有限公司 | 半导体存储器设备、存储器系统及其制造方法 |
CN105047613A (zh) * | 2015-06-30 | 2015-11-11 | 上海华力微电子有限公司 | 金属栅极形成方法 |
CN109920731A (zh) * | 2019-03-20 | 2019-06-21 | 上海华虹宏力半导体制造有限公司 | 多晶硅薄膜晶体管及其制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100576509C (zh) * | 2006-12-05 | 2009-12-30 | 中芯国际集成电路制造(上海)有限公司 | 自对准接触孔的制造方法 |
-
2008
- 2008-08-14 CN CN2008101184079A patent/CN101651103B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681683A (zh) * | 2012-08-29 | 2014-03-26 | 爱思开海力士有限公司 | 半导体存储器设备、存储器系统及其制造方法 |
CN105047613A (zh) * | 2015-06-30 | 2015-11-11 | 上海华力微电子有限公司 | 金属栅极形成方法 |
CN109920731A (zh) * | 2019-03-20 | 2019-06-21 | 上海华虹宏力半导体制造有限公司 | 多晶硅薄膜晶体管及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101651103B (zh) | 2012-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11889693B2 (en) | Semiconductor devices including stack oxide materials having different densities or different oxide portions, and semiconductor devices including stack dielectric materials having different portions | |
CN102737974B (zh) | 制造多个栅极结构的方法 | |
CN100527387C (zh) | 半导体装置的制造方法 | |
CN105830214A (zh) | 具有分离沟道的漏极延伸的mos晶体管 | |
CN101651103B (zh) | 半导体器件的制造方法 | |
CN101399191B (zh) | 栅层的制造方法及半导体器件的制造方法 | |
CN101281870A (zh) | 半导体器件的制造方法 | |
CN103855213B (zh) | 具有界面层的半导体器件及其制造方法 | |
US9553159B2 (en) | Semiconductor devices having polysilicon gate patterns and methods of fabricating the same | |
CN100468650C (zh) | 半导体存储器件的制造方法 | |
KR20110070527A (ko) | 반도체 장치 제조 방법 및 반도체 장치의 채널 형성 방법 | |
CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
CN100483634C (zh) | 半导体器件的栅极制造方法和半导体器件 | |
CN101207026B (zh) | 半导体器件的栅极形成方法 | |
CN102044438A (zh) | Mos晶体管及其制造方法 | |
CN114709176B (zh) | 一种半导体结构及其制造方法 | |
CN106847682A (zh) | 一种半导体器件的制造方法 | |
CN100483635C (zh) | 半导体器件的栅极制造方法和半导体器件 | |
CN101577222A (zh) | 掺杂方法及ldd掺杂区的形成方法 | |
CN102087981A (zh) | Mos晶体管的制作方法 | |
CN101752255A (zh) | Pmos晶体管的制造方法及栅极掺杂的方法 | |
CN101197282A (zh) | 半导体器件及其制造方法 | |
CN101937847A (zh) | 半导体器件的制造方法 | |
CN102097376A (zh) | 半导体器件的制作方法 | |
CN101364539A (zh) | 栅层的制造方法、半导体器件的制造方法和半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |