CN110085593B - 一种3d闪存芯片的制作方法及电子产品 - Google Patents

一种3d闪存芯片的制作方法及电子产品 Download PDF

Info

Publication number
CN110085593B
CN110085593B CN201910310509.9A CN201910310509A CN110085593B CN 110085593 B CN110085593 B CN 110085593B CN 201910310509 A CN201910310509 A CN 201910310509A CN 110085593 B CN110085593 B CN 110085593B
Authority
CN
China
Prior art keywords
oxide layer
tunnel oxide
flash memory
memory cell
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910310509.9A
Other languages
English (en)
Other versions
CN110085593A (zh
Inventor
景蔚亮
郭继鹏
陈邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen lingdechuang Technology Co.,Ltd.
Original Assignee
Shenzhen Lingdechuang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Lingdechuang Technology Co ltd filed Critical Shenzhen Lingdechuang Technology Co ltd
Priority to CN201910310509.9A priority Critical patent/CN110085593B/zh
Publication of CN110085593A publication Critical patent/CN110085593A/zh
Application granted granted Critical
Publication of CN110085593B publication Critical patent/CN110085593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及半导体存储器制造技术领域，尤其涉及一种3D闪存芯片的制作方法及电子产品，包括步骤S1、提供一3D闪存芯片，3D闪存芯片包括一衬底，于衬底上形成多个闪存串，且每个闪存串包括多个存储单元；于每个闪存串中形成一电子沟道，并于电子沟道与存储单元的存储介质之间形成第一隧道氧化层或第二隧道氧化层；步骤S2、于一预设时间内，将采用第二隧道氧化层的存储单元中存储的数据转移备份至采用第一隧道氧化层的存储单元或片外存储单元中；步骤S3、于步骤S2之后，将数据重新加载至采用第二隧道氧化层的存储单元中。上述技术方案：打破传统3D闪存芯片制造工艺的壁垒，使3D闪存芯片既可以让数据保持时间较长又不影响数据读写速度。

Description

一种3D闪存芯片的制作方法及电子产品
技术领域
本发明涉及半导体存储器制作技术领域，尤其涉及一种3D闪存芯片的制作方法及电子产品。
背景技术
随着半导体技术的发展，闪存这种非易失存储器在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础，因此对于闪存芯片的制作技术要求不断提高。
在传统的3D闪存芯片的制作过程中，通常用硅做电子通道和衬底，其中，隧道氧化层的厚度由于需要考虑到数据保持时间的问题不得不做的相对较厚，防止泄露电子，但是，隧道氧化层做的较厚就影响了3D闪存芯片的读写速度，因此，在保持数据时间和数据读写速度方面，传统闪存芯片制造技术无法保证二者完美兼备的功能。
发明内容
针对现有技术中存在的上述问题，本发明提供一种3D闪存芯片制造方法及电子产品。
具体技术方案如下：
一种3D闪存芯片的制作方法，其中包括：
步骤S1、提供一3D闪存芯片，所述3D闪存芯片包括一衬底，于所述衬底上形成一堆叠层，所述堆叠层包括多个闪存串，且每个所述闪存串由多个存储单元堆叠形成；
于每个所述闪存串中刻蚀形成一贯穿所述闪存串的电子沟道，并于所述电子沟道与所述存储单元的存储介质之间形成一第一隧道氧化层或一第二隧道氧化层，且所述第二隧道氧化层的厚度小于所述第一隧道氧化层的厚度；
步骤S2、于一预设时间内，对采用所述第二隧道氧化层的所述存储单元进行刷新操作，所述刷新操作指将采用所述第二隧道氧化层的所述存储单元中存储的数据转移备份至采用所述第一隧道氧化层的所述存储单元或片外存储单元中；
步骤S3、于所述步骤S2之后，将所述数据重新加载至采用所述第二隧道氧化层的所述存储单元中。
进一步的，所述步骤S1中还包括于所述衬底上形成所述3D闪存芯片的外围逻辑电路单元。
进一步的，所述外围逻辑电路单元的制作工艺包括利用鳍式场效应晶体管制作工艺或利用全耗尽绝缘体上硅制作工艺。
进一步的，所述电子沟道采用III-V族化合物制作。
进一步的，所述第二隧道氧化层的厚度小于所述第一隧道氧化层的厚。
进一步的，采用所述第一隧道氧化层的所述存储单元的个数与采用所述第二隧道氧化层的所述存储单元的个数的关系如下：
％＝1-n％，其中，n>m，m≥0，n≥0；
用于表示采用所述第二隧道氧化层的所述存储单元的个数；
用于表示采用所述第一隧道氧化层的所述存储单元的个数。
进一步的，采用所述第一隧道氧化层的所述存储单元与采用所述第二隧道氧化层的所述存储单元制作于同一所述3D闪存芯片上；或
采用所述第一隧道氧化层的所述存储单元与采用所述第二隧道氧化层的所述存储单元分别制作于不同所述3D闪存芯片上。
进一步的，所述片外存储单元包括相变存储器；和或
磁性存储器；和或
铁电存储器；和或
阻变存储器；和或
机械硬盘。
进一步的，所述电子产品包括至少一个所述3D闪存芯片。
进一步的，所述电子产品包括固态硬盘存储器；和/或
通用闪存；和/或
多媒体存储卡。
本发明的技术方案有益效果在于：
通过设置采用不同厚度的隧道氧化层的存储单元，利用刷新操作和重加载实现数据的快速读写和长时间的数据保存，打破传统3D闪存芯片制造工艺的壁垒，使得3D闪存芯片既可以让数据保持时间较长又不影响数据读写速度。
附图说明
图1：本发明提出的一种3D闪存芯片的制作方法步骤图。
图2：本发明提出的制作在同一衬底的3D闪存芯片各部分制作材料及工艺示意图。
图3：本发明提出的制作在不同衬底的3D闪存芯片各部分制作材料及工艺示意图。
附图中:202、衬底；201、211电子沟道；203、第一隧道氧化层；213、第二隧道氧化层；204、电荷存储层；205、介质层；206、控制栅。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图1至附图3和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图所示一种3D闪存芯片的制作方法，其中包括：
步骤S1、提供一3D闪存芯片，3D闪存芯片包括一衬底202，于衬底202 上形成一堆叠层，该堆叠层包括多个闪存串，且每个闪存串由多个存储单元堆叠形成；
于每个闪存串中刻蚀形成一贯穿该闪存串的电子沟道201和211，并于电子沟道201和211于存储单元的存储介质之间形成一第一隧道氧化层203 或一第二隧道氧化层213，且第二隧道氧化层213的厚度小于第一隧道氧化层203的厚度；
步骤S2、于一预设时间内，对采用第二隧道氧化层213的存储单元进行刷新操作，刷新操作指将采用第二隧道氧化层213的存储单元中存储的数据转移备份至采用第一隧道氧化层203的存储单元或片外存储单元中；
步骤S3、于步骤S2之后，将数据重新加载至采用第二隧道氧化层213 的存储单元中。
上述技术方案中，204为正常的电荷存储层，浮栅技术通常采用多晶硅做电荷存储层，而电荷撷取闪存采用氮化物做电荷存储层；205为介质层，例如，高k材料，氧化铝等，或者氧化等。206为控制栅，采用多晶硅等。
通过在衬底202上形成电子沟道201和211，进而形成采用不同厚度的隧道氧化层的存储单元，即第一隧道氧化层203和一第二隧道氧化层213，采用第二隧道氧化层213制作的存储单元，其数据保持能力差，但是其速度快，我们采用特定时间，例如如7天，将其存储的数据转移备份至采用第一隧道氧化层203制作的存储单元，增加其数据保持能力，在空闲时间，还可将第一隧道氧化层203制作的存储单元中的热数据转移至采用第二隧道氧化层213制作的存储单元，其中，热数据是用户经常用到的数据，这样就可以同时保证数据的保持能力以及读写数据的速度，使3D闪存芯片很好的兼备了这两种优势。
作为优选的实施方式，步骤S1中还包括于衬底上形成3D闪存芯片的外围逻辑电路单元。
作为优选的实施方式，外围逻辑电路单元的制作工艺包括利用鳍式场效应晶体管制作工艺或利用全耗尽绝缘体上硅制作工艺，可以有效的控制减少漏电流，缩短晶闸管的闸长，更好的保存和读写数据。
作为优选的实施方式，电子沟道201和211采用III-V族化合物制作，由于III-V族化合物的迁移率较高，所以可以提升读写速度。
作为优选的实施方式，采用第一隧道氧化层203的存储单元的个数与采用第二隧道氧化层213的存储单元的个数的关系如下：
％＝1-n％，其中，n>m，m≥0，n≥0；
用于表示采用第二隧道氧化层213的存储单元的个数；
用于表示采用第一隧道氧化层203的存储单元的个数。
上述技术方案中，通过设置不同厚度的隧道氧化层分别用来保存数据和读写数据，采用第二隧道氧化层213的存储单元用于数据的读写，采用第一隧道氧化层203的存储单元用于数据的保存，这样使闪存芯片既可以保持很好的读写速度，又可以使数据的保存时间变长，二者完美兼备。
作为优选的实施方式，采用第一隧道氧化层203的存储单元与采用第二隧道氧化层213的存储单元制作于同一所述3D闪存芯片上；或
采用第一隧道氧化层203的存储单元与采用第二隧道氧化层213的存储单元分别制作于不同所述3D闪存芯片上。
上述技术方案中，通过数据刷新操作将位于采用第二隧道氧化层213的存储单元中存储的数据转移至采用第一隧道氧化层203的存储单元中用于数据存储，利用重新加载方式，将存储于采用第一隧道氧化层203的存储单元中的数据转移至采用第二隧道氧化层213的存储单元中用于数据的读写，实现了不同阵列，不同芯片之间的数据沟通，保证了数据的读写速度和保存时间。
作为优选的实施方式，片外存储单元包括相变存储器；磁性存储器；铁电存储器；阻变存储器；机械硬盘，通过将数据转移备份至各种片外存储单元使芯片存储更多数据。
本发明还包括一种电子产品，包括至少一个3D闪存芯片，电子产品包括固态硬盘存储器；通用闪存；多媒体存储卡，提高了3D闪存芯片适用范围。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (6)

1.一种3D闪存芯片的制作方法，其特征在于，包括：
步骤S1、提供一3D闪存芯片，所述3D闪存芯片包括一衬底，于所述衬底上形成一堆叠层，所述堆叠层包括多个闪存串，且每个所述闪存串由多个存储单元堆叠形成；
于每个所述闪存串中刻蚀形成一贯穿所述闪存串的电子沟道，并于所述电子沟道与所述存储单元的存储介质之间形成一第一隧道氧化层或一第二隧道氧化层，且所述第二隧道氧化层的厚度小于所述第一隧道氧化层的厚度；
步骤S2、于一预设时间内，对采用所述第二隧道氧化层的所述存储单元进行刷新操作，所述刷新操作指将采用所述第二隧道氧化层的所述存储单元中存储的数据转移备份至采用所述第一隧道氧化层的所述存储单元或片外存储单元中；
步骤S3、于所述步骤S2之后，将所述数据重新加载至采用所述第二隧道氧化层的所述存储单元中。
2.根据权利要求1所述的3D闪存芯片的制作方法，其特征在于，所述步骤S1中还包括于所述衬底上形成所述3D闪存芯片的外围逻辑电路单元。
3.根据权利要求2所述的3D闪存芯片的制作方法，其特征在于，所述外围逻辑电路单元的制作工艺包括利用鳍式场效应晶体管制作工艺或利用全耗尽绝缘体上硅制作工艺。
4.根据权利要求1所述的3D闪存芯片的制作方法，其特征在于，所述电子沟道采用III-V族化合物制作。
5.根据权利要求1所述的3D闪存芯片的制作方法，其特征在于，采用所述第一隧道氧化层的所述存储单元的个数与采用所述第二隧道氧化层的所述存储单元的个数的关系如下：
m％＝1-n％，其中，n>m，m≥0，n≥0；
m用于表示采用所述第二隧道氧化层的所述存储单元的个数；
n用于表示采用所述第一隧道氧化层的所述存储单元的个数。
6.根据权利要求1所述的3D闪存芯片的制作方法，其特征在于，采用所述第一隧道氧化层的所述存储单元与采用所述第二隧道氧化层的所述存储单元制作于同一所述3D闪存芯片上；或
采用所述第一隧道氧化层的所述存储单元与采用所述第二隧道氧化层的所述存储单元分别制作于不同所述3D闪存芯片上。
CN201910310509.9A 2019-04-17 2019-04-17 一种3d闪存芯片的制作方法及电子产品 Active CN110085593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910310509.9A CN110085593B (zh) 2019-04-17 2019-04-17 一种3d闪存芯片的制作方法及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910310509.9A CN110085593B (zh) 2019-04-17 2019-04-17 一种3d闪存芯片的制作方法及电子产品

Publications (2)

Publication Number Publication Date
CN110085593A CN110085593A (zh) 2019-08-02
CN110085593B true CN110085593B (zh) 2021-12-21

Family

ID=67415430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910310509.9A Active CN110085593B (zh) 2019-04-17 2019-04-17 一种3d闪存芯片的制作方法及电子产品

Country Status (1)

Country Link
CN (1) CN110085593B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247632A (zh) * 2012-02-09 2013-08-14 爱思开海力士有限公司 半导体器件及其制造方法
CN108140645A (zh) * 2015-11-20 2018-06-08 桑迪士克科技有限责任公司 具有凹陷的非活性的半导体沟道截面的3d半圆形垂直nand串
CN109328397A (zh) * 2016-08-22 2019-02-12 闪迪技术有限公司 含有两种类型的支柱结构的多层存储器堆叠结构
CN109478552A (zh) * 2015-12-09 2019-03-15 东芝存储器株式会社 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247632A (zh) * 2012-02-09 2013-08-14 爱思开海力士有限公司 半导体器件及其制造方法
CN108140645A (zh) * 2015-11-20 2018-06-08 桑迪士克科技有限责任公司 具有凹陷的非活性的半导体沟道截面的3d半圆形垂直nand串
CN109478552A (zh) * 2015-12-09 2019-03-15 东芝存储器株式会社 半导体装置及其制造方法
CN109328397A (zh) * 2016-08-22 2019-02-12 闪迪技术有限公司 含有两种类型的支柱结构的多层存储器堆叠结构

Also Published As

Publication number Publication date
CN110085593A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
US11923407B2 (en) Memory device including voids between control gates
CN114242731B (zh) 布置在水平有源带中的多栅极nor闪存薄膜晶体管串
JP2022123017A (ja) ３次元アレイにおける容量結合型不揮発性薄膜トランジスタストリング
US7838362B2 (en) Method of making an embedded trap direct tunnel non-volatile memory
EP3963628B1 (en) Three-dimensional flash memory device with increased storage density
US20090134450A1 (en) Tunneling insulating layer, flash memory device including the same, memory card and system including the flash memory device, and methods of manufacturing the same
TW201812774A (zh) 非揮發性記憶單元和相關操作方法
TW200837887A (en) Trench memory structures and operation
TW202310429A (zh) 薄膜鐵電電晶體的三維記憶體串陣列
JP7311641B2 (ja) ３つ以上の異なる材料を備えた導電性構造体を有するアセンブリ
Mueller Ferroelectric HfO2 and its impact on the memory landscape
US20240186313A1 (en) Capacitor structures
US9252150B1 (en) High endurance non-volatile memory cell
CN110085593B (zh) 一种3d闪存芯片的制作方法及电子产品
CN113383417A (zh) 具有用于2晶体管竖直存储器单元的共享存取线的存储器装置
CN110211928B (zh) 一种三维存储器结构的制备方法
US10998042B2 (en) Memory cells with tunneling materials including lanthanum oxide
CN113658624A (zh) 半导体存储器及存储器阵列
KR100762390B1 (ko) 다층 절연박막
Liu Flash Memory and NAND
TWI856347B (zh) 具有記憶體單元串及獨立讀寫控制閘之記憶體裝置
US20240164097A1 (en) Three-dimensional memory, fabricating method thereof and memory system
US20230031362A1 (en) Memory device having memory cell strings and separate read and write control gates
Chang Silicon nanocrystal memory-technology and applications
TW556323B (en) Recess type gate and its formation method of flash memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210420

Address after: No.183 Xiangshan Avenue, Luotian community, Yanluo street, Bao'an District, Shenzhen, Guangdong 518000

Applicant after: Chen Jing

Address before: 201500, No. 2, No. 8, No. 6505, Ting Wei Road, Shanghai, Jinshan District

Applicant before: SHANGHAI XINCHU INTEGRATED CIRCUIT Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211130

Address after: 518110 Room 501, workshop 5, No. 32, Huimin 1st Road, Guihua community, Guanlan street, Longhua District, Shenzhen, Guangdong Province

Applicant after: Shenzhen lingdechuang Technology Co.,Ltd.

Address before: No.183 Xiangshan Avenue, Luotian community, Yanluo street, Bao'an District, Shenzhen, Guangdong 518000

Applicant before: Chen Jing

GR01 Patent grant
GR01 Patent grant