JP2012510179A5 - - Google Patents

Claims (1)

1. 半導体集積回路デバイス基板におけるビア構造をメタライズするための方法であって、半導体集積回路デバイス基板は、前面、背面、ビア構造を備え、ビア構造は、基板の前面に開口部、基板の前面を内向きに伸びる側壁部、および底部を備え、前記方法は以下からなる：
   半導体集積回路デバイス基板に、（ａ）銅イオン源、および（ｂ）レベラー化合物からなる電解銅沈積組成物を接触させて、前記レベラー化合物は以下の一般式（ＸＩＩＩ）からなる：
   

   

   ｐおよびｑは同じか異なる０〜６の整数で、ｐ，ｑの何れかが少なくとも
   ０で、Ｘは１〜４の整数で、Ｙ，Ｚは塩素、臭素、ヨウ素、トシル、
   トリフレート、スルホネート、メシレート、ジメチルスルホネート、
   フロロスルホネート、メチルトシレート、ブロシレート、ノシレート；および
   Ｒ１〜Ｒ１４は各々独立して水素、炭素数１〜６の置換または非置換アルキル、
   炭素数１〜６の置換または非置換アルキレン、置換または非置換アリールの
   何れかである。
   ｍは１〜６の中の何れかの整数である。