JP2012169602A5 - 微結晶半導体膜の作製方法、及び、半導体装置の作製方法 - Google Patents

Claims (4)

1. 絶縁膜上に、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を６７Ｐａ以上５００００Ｐａ以下とする第１の条件を用いたプラズマＣＶＤ法により種結晶を形成し、
   前記種結晶上に、シリコンを含む堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上５００００Ｐａ以下とする第２の条件を用いたプラズマＣＶＤ法により第１の微結晶半導体膜を形成し、
   前記処理室内の圧力を１３３３Ｐａ以上５００００Ｐａ以下とし、且つ微結晶半導体を堆積する第１の周期と、前記微結晶半導体に含まれる非晶質半導体領域を選択的にエッチングする前記第１の周期より長い第２の周期とを交互に行う第３の条件を用いたプラズマＣＶＤ法により、第１の微結晶半導体膜上に第２の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。
2. 基板上に、ゲート電極を形成し、
   前記基板及び前記ゲート電極上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に、第１の条件により種結晶を形成し、
   前記種結晶上に、第２の条件により第１の微結晶半導体膜を形成し、
   前記第１の微結晶半導体膜上に、第３の条件により第２の微結晶半導体膜を形成し、
   前記第２の微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、
   前記半導体膜上に第１の不純物半導体膜を形成し、
   前記第１の不純物半導体膜の一部をエッチングして、島状の第２の不純物半導体膜を形成するとともに、前記種結晶、前記第１の微結晶半導体膜、前記第２の微結晶半導体膜、及び前記半導体膜の一部をエッチングして、島状の第１の半導体積層体を形成し、
   前記第２の不純物半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、
   前記第２の不純物半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜を形成し、
   前記第１の条件は、シリコンを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を６７Ｐａ以上５００００Ｐａ以下とする条件であり、
   前記第２の条件は、シリコンを含む堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にして堆積性気体を希釈し、且つ前記処理室内の圧力を１３３３Ｐａ以上５００００Ｐａ以下とする条件であり、
   前記第３の条件は、前記処理室内の圧力を１３３３Ｐａ以上５００００Ｐａ以下とし、且つ微結晶半導体を堆積する第１の周期と、前記微結晶半導体に含まれる非晶質半導体領域を選択的にエッチングする前記第１の周期より長い第２の周期とを交互に行う条件であることを特徴とする半導体装置の作製方法。
3. 請求項２において、
   前記第１の半導体積層体を形成し、前記第１の半導体積層体上に、ソース電極及びドレイン電極として機能する配線を形成する前において、
   前記第１の半導体積層体の側面をプラズマに曝して、前記第１の半導体積層体の側面に絶縁領域を形成することを特徴とする半導体装置の作製方法。
4. 請求項２または請求項３において、
   前記第１の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第２の半導体積層体を形成し、
   前記配線、前記一対の不純物半導体膜、前記第２の半導体積層体、及び前記ゲート絶縁膜上に絶縁膜を形成し、
   前記絶縁膜上に、バックゲート電極及び画素電極を形成することを特徴とする半導体装置の作製方法。