JP2011253609A - 不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム - Google Patents
不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム Download PDFInfo
- Publication number
- JP2011253609A JP2011253609A JP2011123309A JP2011123309A JP2011253609A JP 2011253609 A JP2011253609 A JP 2011253609A JP 2011123309 A JP2011123309 A JP 2011123309A JP 2011123309 A JP2011123309 A JP 2011123309A JP 2011253609 A JP2011253609 A JP 2011253609A
- Authority
- JP
- Japan
- Prior art keywords
- program
- voltage
- lsb
- msb
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 229
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000004242 micellar liquid chromatography Methods 0.000 claims description 44
- 239000000872 buffer Substances 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 10
- 230000003252 repetitive effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 2
- 238000012795 verification Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 17
- 230000008878 coupling Effects 0.000 abstract description 16
- 238000010168 coupling process Methods 0.000 abstract description 16
- 238000005859 coupling reaction Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 54
- 239000004020 conductor Substances 0.000 description 43
- 239000011810 insulating material Substances 0.000 description 31
- 239000000758 substrate Substances 0.000 description 21
- 239000010410 layer Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 6
- 101000641216 Aquareovirus G (isolate American grass carp/USA/PB01-155/-) Non-structural protein 4 Proteins 0.000 description 4
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 4
- 101150064834 ssl1 gene Proteins 0.000 description 4
- 101150062870 ssl3 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 2
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 2
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 2
- 101000927946 Homo sapiens LisH domain-containing protein ARMC9 Proteins 0.000 description 2
- 102100036882 LisH domain-containing protein ARMC9 Human genes 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】本発明の不揮発性メモリー装置は、複数の物理ページで構成されるメモリーセルアレイと、複数の物理ページが一次的にプログラムされた後に複数の物理ページが二次的にプログラムされるようにプログラム順序を定めるためのプログラムシーケンサーと、を備え、一次的なプログラム動作のプログラム状態P0は、二次的なプログラム動作のビットラインセットアップ区間で複数の物理ページに印加されるワードライン電圧より低いことを特徴とする。
【選択図】図2
Description
他の実施形態として、前記不揮発性メモリー装置のプログラム方法は、前記選択されたワードラインに接地されたワードライン電圧を印加する段階と、前記LSBプログラム動作の間、プログラム検証動作を実行しながら前記選択されたビットラインに連結された共通ソースラインにパワーソース電圧を印加する段階と、を更に有することができる。
もう1つの実施形態として、前記不揮発性メモリー装置のプログラム方法は、前記選択されたワードラインに接地されたワードライン電圧を印加する段階と、前記選択されたビットラインにパワーソース電圧を印加する段階と、前記LSBプログラム動作の間、プログラム検証動作を実行しながら前記選択されたビットラインに連結された共通ソースラインにパワーソース電圧より低い正のバイアス電圧を印加する段階と、を更に有することができる。
ここで、前記プログラム検証動作の間、前記正のバイアス電圧のレベルは消去状態と前記負の中間プログラム状態との間を区分するのに使用される負のプログラム検証レベルの絶対値と同一であり得る。
その他の実施形態として、前記LSBプログラム動作を実行する段階は、LSBビットラインセットアップ区間の間、前記N個のワードラインに接地電圧を印加する段階と、パス電圧Vpassイネーブル区間の間、前記N個のワードラインにパス電圧を印加する段階と、前記パス電圧を印加した後、LSBプログラム実行区間の間、前記選択されたワードラインに反復的にプログラム電圧を印加しながら前記選択されたワードラインでない非選択ワードラインにパス電圧を継続的に印加する段階と、を含み、前記プログラム電圧の反復的な印加は、消去状態と前記負の中間プログラム状態との間を区分するのに使用される負の検証電圧を各々印加することを含むことができる。
その他の実施形態として、前記不揮発性メモリー装置のプログラム方法は、前記MSBプログラム動作が実行された後、前記選択されたマルチレベルメモリーセルがデータ状態のグループの中の1つにプログラムされ、前記データ状態は、初期閾値電圧分布を有する消去状態と、前記消去状態の閾値電圧分布より高い第1閾値電圧分布を有する第1プログラム状態と、前記第1プログラム状態の閾値電圧分布より高い第2閾値電圧分布を有する第2プログラム状態と、前記第2プログラム状態の閾値電圧分布より高い第3閾値電圧分布を有する第3プログラム状態と、を含むことができる。
ここで、少なくとも前記第1プログラム状態は負の状態であり得る。前記MSBプログラム動作を実行する段階は、MSBビットラインセットアップ区間の間、前記N個のワードラインに前記中間プログラム状態の閾値電圧分布より高いパワー印加電圧を印加する段階と、パス電圧Vpassイネーブル区間の間、前記N個のワードラインにパス電圧を印加する段階と、前記パス電圧を印加した後、MSBプログラム実行区間の間、前記選択されたワードラインに反復的にプログラム電圧を印加しながら前記選択されたワードラインでない非選択ワードラインにパス電圧を継続的に印加する段階と、を含むことができる。
ここで、前記選択されたワードラインへの反復的な前記プログラム電圧の印加は、前記初期閾値電圧分布と前記第1閾値電圧分布との間を区分する第1プログラム検証電圧を印加する段階と、前記第1閾値電圧分布と前記第2閾値電圧分布との間を区分する第2プログラム検証電圧を印加する段階と、前記第2閾値電圧分布と前記第3閾値電圧分布との間を区分する第3プログラム検証電圧を印加する段階と、を各々含み、少なくとも前記第1プログラム検証電圧は負電圧であり得る。前記第1及び第2プログラム検証電圧は負であり得る。
他の実施形態として、前記選択されたワードラインへの反復的なプログラム電圧の印加は、消去状態と前記負の中間プログラム状態との間を区分するために使用される負の検証レベルを各々印加する段階を含む。
その他の実施形態として、前記MSBプログラム動作を実行する段階は、MSBビットラインセットアップ区間の間、前記N個のワードライン、プログラムビットラインと禁止ビットラインとを含むビットライン、各々の接地選択トランジスターを通じて前記ビットラインに連結される共通ソースライン、及び前記接地選択トランジスターの動作を制御する接地選択ラインにパワー供給電圧を印加する段階と、パス電圧Vpassイネーブル区間の間、前記N個のワードラインにパス電圧を印加し、前記禁止ビットライン及び前記共通ソースラインにパワー供給電圧を継続的に印加し、前記プログラムビットライン及び前記接地選択ラインに接地電圧を印加する段階と、その次に、MSBプログラム実行区間の間、前記禁止ビットラインにパワー供給電圧を継続的に印加し、前記プログラムビットラインと前記接地選択ラインに接地電圧を継続的に印加し、前記共通ソースラインに前記パワー供給電圧を継続的に印加し、前記選択されたワードラインに反復的にプログラム電圧を印加しながら前記選択されたワードラインでない非選択ワードラインにパス電圧を継続的に印加する段階と、を含む。
その他の実施形態として、前記選択されたワードラインへの反復的なプログラム電圧の印加は、消去状態と前記負の中間プログラム状態との間を区分するために使用される負の検証レベルを各々印加することを含むことができる。
112 絶縁物質
113 ピラー
114 表面層
115 内部層
116 絶縁膜
117〜119 第1〜第3サブ絶縁膜
211〜291、212〜292、213〜293 導電物質(導電ライン)
331〜333 導電物質
311〜314 第1〜第4ドーピング領域
320 ドレーン
1000、2000、4100 フラッシュメモリーシステム
1100、2200、3230、4110、5201、5202、520n フラッシュメモリー装置
1110 メモリーセルアレイ
1111 物理ページ
1112 セルストリング
1115 CSLドライバー
1120 アドレスデコーダー
1130 ページバッファー回路
1131、1133、1134 LAT(ラッチ回路)
1132 比較器
1140 データ入出力回路
1150 電圧発生器
1151 高電圧発生器
1152 低電圧発生器
1153 負電圧発生器
1160 制御ロジック
1165、2150 プログラムシーケンサー
1200、2100、4120 メモリーコントローラー
2110、4300、5211 中央処理装置(CPU)
2120、5212 ホストインターフェース
2130、4400、5213 RAM(ランダムアクセスメモリー)
2140、5214 フラッシュインターフェース
3000 メモリーカードシステム
3100、5100 ホスト
3110 ホストコントローラー
3120 ホスト接続ユニット(CNT)
3200 メモリーカード
3210 カード接続ユニット(CNT)
3220 カードコントローラー
4000 電子装置
4200 電源装置
4250、5220 補助電源装置
4500 使用者インターフェース
5000 SSDシステム
5200 SSD
5210 SSDコントローラー
5221 電源コネクター
5231 信号コネクター
Claims (40)
- 不揮発性メモリー装置のプログラム方法であって、
前記不揮発性メモリー装置は複数の物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、
各々の物理ページPPは、連続した整列順序で配置されたN個のワードラインの中の1つ1つに各々関連され、MSB論理ページとLSB論理ページとを含み、
前記不揮発性メモリー装置のプログラム方法は、
全てのLSB論理ページをプログラムするLSBプログラム動作を実行する段階と、
前記LSBプログラム動作を実行した後、全てのMSB論理ページをプログラムするMSBプログラム動作を実行する段階と、を有し、
前記LSBプログラム動作の間、選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCが負の中間プログラム状態にプログラムされることを特徴とするプログラム方法。 - 前記選択されたワードラインに負のワードライン電圧を印加する段階と、
前記選択されたビットラインにパワーソース電圧を印加する段階と、
前記LSBプログラム動作の間、プログラム検証動作を実行しながら前記選択されたビットラインに連結された共通ソースラインに接地電圧を印加する段階と、を更に有することを特徴とする請求項1に記載のプログラム方法。 - 前記選択されたワードラインに接地されたワードライン電圧を印加する段階と、
前記LSBプログラム動作の間、プログラム検証動作を実行しながら前記選択されたビットラインに連結された共通ソースラインにパワーソース電圧を印加する段階と、を更に有することを特徴とする請求項1に記載のプログラム方法。 - 前記選択されたワードラインに接地されたワードライン電圧を印加する段階と、
前記選択されたビットラインにパワーソース電圧を印加する段階と、
前記LSBプログラム動作の間、プログラム検証動作を実行しながら前記選択されたビットラインに連結された共通ソースラインにパワーソース電圧より低い正のバイアス電圧を印加する段階と、を更に有することを特徴とする請求項1に記載のプログラム方法。 - 前記プログラム検証動作の間、前記正のバイアス電圧のレベルは消去状態と前記負の中間プログラム状態との間を区分するのに使用される負のプログラム検証レベルの絶対値と同一であることを特徴とする請求項4に記載のプログラム方法。
- 前記LSBプログラム動作を実行する段階は、
LSBビットラインセットアップ区間の間、前記N個のワードラインに接地電圧を印加する段階と、
パス電圧Vpassイネーブル区間の間、前記N個のワードラインにパス電圧を印加する段階と、
前記パス電圧を印加した後、LSBプログラム実行区間の間、前記選択されたワードラインに反復的にプログラム電圧を印加しながら前記選択されたワードラインでない非選択ワードラインにパス電圧を継続的に印加する段階と、を含み、
前記プログラム電圧の反復的な印加は、消去状態と前記負の中間プログラム状態との間を区分するのに使用される負の検証電圧を各々印加することを含むことを特徴とする請求項1に記載のプログラム方法。 - 前記MSBプログラム動作が実行された後、前記選択されたマルチレベルメモリーセルがデータ状態のグループの中の1つにプログラムされ、
前記データ状態は、
初期閾値電圧分布を有する消去状態と、
前記消去状態の閾値電圧分布より高い第1閾値電圧分布を有する第1プログラム状態と、
前記第1プログラム状態の閾値電圧分布より高い第2閾値電圧分布を有する第2プログラム状態と、
前記第2プログラム状態の閾値電圧分布より高い第3閾値電圧分布を有する第3プログラム状態と、を含むことを特徴とする請求項1に記載のプログラム方法。 - 少なくとも前記第1プログラム状態は負の状態であることを特徴とする請求項7に記載のプログラム方法。
- 前記MSBプログラム動作を実行する段階は、
MSBビットラインセットアップ区間の間、前記N個のワードラインに前記中間プログラム状態の閾値電圧分布より高いパワー印加電圧を印加する段階と、
パス電圧Vpassイネーブル区間の間、前記N個のワードラインにパス電圧を印加する段階と、
前記パス電圧を印加した後、MSBプログラム実行区間の間、前記選択されたワードラインに反復的にプログラム電圧を印加しながら前記選択されたワードラインでない非選択ワードラインにパス電圧を継続的に印加する段階と、を含み、
前記選択されたワードラインへの反復的な前記プログラム電圧の印加は、
前記初期閾値電圧分布と前記第1閾値電圧分布との間を区分する第1プログラム検証電圧を印加する段階と、
前記第1閾値電圧分布と前記第2閾値電圧分布との間を区分する第2プログラム検証電圧を印加する段階と、
前記第2閾値電圧分布と前記第3閾値電圧分布との間を区分する第3プログラム検証電圧を印加する段階と、を各々含み、
少なくとも前記第1プログラム検証電圧は負電圧であることを特徴とする請求項7に記載のプログラム方法。 - 前記第1及び第2プログラム検証電圧は負電圧であることを特徴とする請求項9に記載のプログラム方法。
- 不揮発性メモリー装置のプログラム方法であって、
前記不揮発性メモリー装置は複数の物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、
各々の物理ページPPは、連続した整列順序で配置されたN個のワードラインの中の1つ1つに各々関連され、MSB論理ページとLSB論理ページとを含み、
前記不揮発性メモリー装置のプログラム方法は、
前記N個のワードラインの配列順序に従って前記LSB論理ページの各々を順次的にプログラムするLSBプログラム動作を実行する段階と、
前記LSBプログラム動作を実行した後、全てのMSB論理ページをプログラムするMSBプログラム動作を実行する段階と、を有し、
前記LSBプログラム動作の間、選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCが負の中間プログラム状態にプログラムされることを特徴とするプログラム方法。 - 前記MSBプログラム動作は前記N個のワードラインの配列順序に従って前記MSB論理ページの各々を順次的にプログラムすることを特徴とする請求項11に記載のプログラム方法。
- 前記MSBプログラム動作を実行する段階は、
ビットラインセットアップ区間の間、前記選択されたワードラインでない全ての非選択ワードラインに接地電圧を印加する段階と、
接地電圧を印加した後、前記選択されたワードラインに反復的にプログラム電圧を印加する段階と、を含むことを特徴とする請求項12に記載のプログラム方法。 - 前記選択されたワードラインに反復的にプログラム電圧を印加する段階は、プログラム検証動作の間に、負の検証電圧を印加する段階を含むことを特徴とする請求項13に記載のプログラム方法。
- 前記LSBプログラム動作は前記N個のワードラインの連続的な整列順序でない非順次的順序で前記LSB論理ページをプログラムし、
前記MSBプログラム動作は、前記非順次的順序で前記MSB論理ページを非順次的にプログラムすることを特徴とする請求項11に記載のプログラム方法。 - 前記非順次的順序は
最低の第1の偶数ワードラインから始まり、
前記N個のワードライン内の全ての偶数ワードラインに対する配列順序を通じて連続的な偶数ワードラインを各々増加しながら遷移し、
その次に、最低の第1の奇数ワードラインから始まり、
前記N個のワードライン内の全ての奇数ワードラインに対する配列順序を通じて連続的な奇数ワードラインを各々増加しながら遷移することを特徴とする請求項15に記載のプログラム方法。 - 不揮発性メモリー装置のプログラム方法であって、
前記不揮発性メモリー装置は複数の物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、
各々の物理ページPPは、連続した整列順序で配置されたN個のワードラインの中の1つ1つに各々関連され、MSB論理ページとLSB論理ページとを含み、
前記不揮発性メモリー装置のプログラム方法は、
全てのLSB論理ページをプログラムするLSBプログラム動作を実行し、前記LSBプログラム動作の間、選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCが負の中間プログラム状態にプログラムされる段階と、
前記LSBプログラム動作を実行した後、MSBビットラインセットアップ区間の間、前記選択されたワードラインでない全ての非選択ワードラインに前記中間プログラム状態に対する閾値電圧分布より高いレベルを有するパワーソース電圧を印加し、その後に前記選択されたワードラインに反復的にプログラム電圧を印加することによって、前記N個のワードラインの配列順序に従って前記MSB論理ページの各々を順次的にプログラムするMSBプログラム動作を実行する段階と、を有することを特徴とするプログラム方法。 - 前記選択されたワードラインへの反復的なプログラム電圧の印加は、プログラム検証動作の間、負の検証電圧を印加することを含むことを特徴とする請求項17に記載のプログラム方法。
- 不揮発性メモリー装置のプログラム方法であって、
前記不揮発性メモリー装置は複数の物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、
各々の物理ページPPは、連続した整列順序で配置されたN個のワードラインの中の1つ1つと各々関連され、MSB論理ページとLSB論理ページとを含み、
前記不揮発性メモリー装置のプログラム方法は、
前記N個のワードラインの連続的な整列順序でない非順次的順序で前記LSB論理ページを非順次的にプログラムすることによって、全てのLSB論理ページをプログラムするLSBプログラム動作を実行する段階と、
前記LSBプログラム動作を実行した後、前記非順次的順序で前記MSB論理ページを非順次的でプログラムすることによって、全てのMSB論理ページをプログラムするMSBプログラム動作を実行する段階と、を有し、
前記LSBプログラム動作の間、選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCが負の中間プログラム状態にプログラムされ、
前記非順次的順序がN/2センターワードラインから始まり、前記センターワードラインの上に増加して配列される偶数番目論理ページと前記センターワードラインの下に増加して配列される奇数番目論理ページとの間を交互にプログラムすることを特徴とするプログラム方法。 - 前記MSBプログラム動作を実行する段階は、
MSBビットラインセットアップ区間の間、前記N個のワードラインに接地電圧を印加し、プログラムビットラインと禁止ビットラインとを含む複数のビットライン、各々の接地選択トランジスターを通じて前記ビットラインに連結される共通ソースライン、及び前記接地選択トランジスターの動作を制御する接地選択ラインにパワー供給電圧を印加する段階と、
パス電圧Vpassイネーブル区間の間、前記N個のワードラインにパス電圧を印加し、前記禁止ビットライン及び前記共通ソースラインにパワー供給電圧を継続的に印加し、前記プログラムビットライン及び前記接地選択ラインに接地電圧を印加する段階と、
その次に、MSBプログラム実行区間の間、前記禁止ビットラインにパワー供給電圧を継続的に印加し、前記プログラムビットラインと前記接地選択ラインに接地電圧を継続的に印加し、前記共通ソースラインに前記パワー供給電圧を継続的に印加し、前記選択されたワードラインに反復的にプログラム電圧を印加しながら前記選択されたワードラインでない非選択ワードラインにパス電圧を継続的に印加する段階と、を含むことを特徴とする請求項19に記載のプログラム方法。 - 前記選択されたワードラインへの反復的なプログラム電圧の印加は、消去状態と前記負の中間プログラム状態との間を区分するのに使用される負の検証レベルを各々印加する段階を含むことを特徴とする請求項20に記載のプログラム方法。
- 前記MSBプログラム動作を実行する段階は、
MSBビットラインセットアップ区間の間、前記N個のワードライン、プログラムビットラインと禁止ビットラインとを含む複数のビットライン、各々の接地選択トランジスターを通じて前記ビットラインに連結される共通ソースライン、及び前記接地選択トランジスターの動作を制御する接地選択ラインにパワー供給電圧を印加する段階と、
パス電圧Vpassイネーブル区間の間、前記N個のワードラインにパス電圧を印加し、前記禁止ビットライン及び前記共通ソースラインにパワー供給電圧を継続的に印加し、前記プログラムビットライン及び前記接地選択ラインに接地電圧を印加する段階と、
その次に、MSBプログラム実行区間の間、前記禁止ビットラインにパワー供給電圧を継続的に印加し、前記プログラムビットラインと前記接地選択ラインに接地電圧を継続的に印加し、前記共通ソースラインに前記パワー供給電圧を継続的に印加し、前記選択されたワードラインに反復的にプログラム電圧を印加しながら前記選択されたワードラインでない非選択ワードラインにパス電圧を継続的に印加する段階と、を含むことを特徴とする請求項19に記載のプログラム方法。 - 前記選択されたワードラインへの反復的なプログラム電圧の印加は、消去状態と前記負の中間プログラム状態との間を区分するのに使用される負の検証レベルを各々印加することを含むことを特徴とする請求項22に記載のプログラム方法。
- ホストから受信したコマンドに応答して不揮発性メモリー装置の動作を制御するメモリーコントローラーを含むメモリーシステムであって、
前記不揮発性メモリー装置は、
複数の物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、各々の物理ページが連続した整列順序で配置されたN個のワードラインの中の1つ1つと各々関連されてMSB論理ページとLSB論理ページとを含むメモリーセルアレイと、
プログラムシーケンサーを含み、前記複数のN個のワードラインの中の選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCに対するLSBプログラム動作とMSBプログラム動作とを含むプログラム動作の実行を制御する制御ロジックと、を備え、
前記プログラムシーケンサーは、前記LSBプログラム動作の間、全てのLSB論理ページがプログラムされるようにし、その次に前記MSBプログラム動作の間、全てのMSB論理ページがプログラムされるようにし、
前記制御ロジックは、前記LSBプログラム動作の間、前記選択されたマルチレベルセルMLCが負の中間プログラム状態にプログラムされるようにすることを特徴とするメモリーシステム。 - 前記メモリーコントローラーと前記不揮発性メモリー装置とが機械的に前記ホストと連結されるか又は分離できるメモリーカードで具現され、
前記メモリーコントローラーは、
前記ホストとデータを交換するホストインターフェースと、
前記不揮発性メモリー装置とデータを交換する不揮発性メモリーインターフェースと、を含むことを特徴とする請求項24に記載のメモリーシステム。 - 前記ホストインターフェースは、前記不揮発性メモリー装置にプログラムされる少なくとも1つのデータ、前記不揮発性メモリー装置の動作を制御する前記コマンド、及び前記ホストのホスト接続ユニットからのクロック信号を受信するカード接続ユニットを含み、
前記メモリーコントローラーは、前記カード接続ユニットと前記不揮発性メモリーインターフェースとの動作を制御するカードコントローラーを含むことを特徴とする請求項25に記載のメモリーシステム。 - 少なくとも1つのランダムアクセスメモリーRAMと使用者インターフェースとの間のデータ交換を制御する中央処理装置CPUと、不揮発性メモリーシステムとを含む電子装置であって、
前記不揮発性メモリーシステムは、前記中央処理装置から受信したコマンドに応答して不揮発性メモリー装置の動作を制御するメモリーコントローラーを含み、
前記不揮発性メモリー装置は、
複数の物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、各々の物理ページが連続した整列順序で配置されたN個のワードラインの中の1つ1つと各々関連されてMSB論理ページとLSB論理ページとを含むメモリーセルアレイと、
プログラムシーケンサーを含み、前記複数のN個のワードラインの中の選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCに対するLSBプログラム動作とMSBプログラム動作とを含むプログラム動作の実行を制御する制御ロジックと、を備え、
前記プログラムシーケンサーは、前記LSBプログラム動作の間、全てのLSB論理ページがプログラムされるようにし、その次に前記MSBプログラム動作の間、全てのMSB論理ページがプログラムされるようにし、
前記制御ロジックは、前記LSBプログラム動作の間、前記選択されたマルチレベルセルMLCが負の中間プログラム状態にプログラムされるようにすることを特徴とする電子装置。 - ソリッドステートドライブSSDと、該SSDと連結されて作動し、データ、アドレス、及びコマンドを通信するように構成されるホストを含むシステムであって、
前記SSDは、前記コマンドに応答して複数の不揮発性メモリー装置の動作を制御するSSDコントローラーを含み、
前記複数の不揮発性メモリー装置の各々は、
複数の物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、各々の物理ページが連続した整列順序で配置されたN個のワードラインの中の1つ1つと各々関連されてMSB論理ページとLSB論理ページとを含むメモリーセルアレイと、
プログラムシーケンサーを含み、前記複数のN個のワードラインの中の選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCに対するLSBプログラム動作とMSBプログラム動作とを含むプログラム動作の実行を制御する制御ロジックと、を備え、
前記プログラムシーケンサーは、前記LSBプログラム動作の間、全てのLSB論理ページがプログラムされるようにし、その次に前記MSBプログラム動作の間、全てのMSB論理ページがプログラムされるようにし、
前記制御ロジックは、前記LSBプログラム動作の間、前記選択されたマルチレベルセルMLCが負の中間プログラム状態にプログラムされるようにすることを特徴とするシステム。 - 前記複数のメモリー装置は複数のチャンネルに従って整列されて作動し、
その結果により前記SSDコントローラーは、マルチャンネル構成に従って前記複数の不揮発性メモリー装置の動作を制御することを特徴とする請求項28に記載のシステム。 - 前記SSDコントローラーは
前記ホストからデータを受信するホストインターフェースと、
前記マルチャンネル構成を経由して前記複数の不揮発性メモリー装置からデータを受信するメモリーインターフェースと、
前記ホストインターフェースと前記メモリーインターフェースとを経由して前記ホストと前記複数の不揮発性メモリー装置との間のデータ交換を制御する中央処理装置と、を含むことを特徴とする請求項29に記載のシステム。 - 前記SSDは、前記SSDコントローラーが作動するように電源を提供する補助パワー供給装置を含み、
前記補助パワー供給装置は、前記ホストによって提供されるパワーソースに連結されることを特徴とする請求項28に記載のシステム。 - 複数のメモリーブロックが物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、各々の物理ページが連続した整列順序で配置されたN個のワードラインの中の1つ1つと各々関連されてMSB論理ページとLSB論理ページとを含む3次元メモリーセルアレイと、
プログラムシーケンサーを含み、前記複数のN個のワードラインの中の選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCに対するLSBプログラム動作とMSBプログラム動作とを含むプログラム動作の実行を制御する制御ロジックと、を備え、
前記プログラムシーケンサーは、前記LSBプログラム動作の間、全てのLSB論理ページがプログラムされるようにし、その次に前記MSBプログラム動作の間、全てのMSB論理ページがプログラムされるようにし、
前記制御ロジックは、前記LSBプログラム動作の間、前記選択されたマルチレベルセルMLCが負の中間プログラム状態にプログラムされるようにすることを特徴とする不揮発性メモリー装置。 - ホストから受信するコマンドに応答して複数の制御電圧の中の少なくとも1つを発生する電圧発生器と、
前記複数の制御電圧を受信し、メモリーセルアレイに関連されたプログラム動作の実行を制御するアドレスデコーダーと、
プログラムシーケンサーを含み、前記複数のN個のワードラインの中の選択されたワードラインと選択されたビットラインとの間に連結された選択されたマルチレベルメモリーセルMLCに対するLSBプログラム動作とMSBプログラム動作とを含むプログラム動作の実行を制御する制御ロジックと、
前記プログラム動作の間、プログラムされるデータを保存するページバッファーと、を備え、
前記メモリーセルアレイは、複数の物理ページPPs及び複数の論理ページLPsに整列されたマルチレベルメモリーセルMLCsを含み、
各々の物理ページPPは、連続した整列順序で配置されたN個のワードラインの中の1つ1つと各々関連され、MSB論理ページとLSB論理ページとを含み、
前記プログラムシーケンサーは、前記LSBプログラム動作の間、全てのLSB論理ページがプログラムされるようにし、その次に前記MSBプログラム動作の間、全てのMSB論理ページがプログラムされるようにし、
前記制御ロジックは、前記LSBプログラム動作の間、前記選択されたマルチレベルセルMLCが負の中間プログラム状態にプログラムされるようにすることを特徴とする不揮発性メモリー装置。 - 前記電圧発生器は負の電圧発生器を含み、
前記負の電圧発生器は、選択されたビットラインにパワーソース電圧を提供しながら、前記LSBプログラム動作のプログラム検証動作が実行される間、前記アドレスデコーダーを経由して前記選択されたワードラインに印加される負のプログラム検証電圧を発生することを特徴とする請求項33に記載の不揮発性メモリー装置。 - 前記LSBプログラム動作のプログラム検証動作の間、前記選択されたビットラインに連結された共通ソースラインに接地電圧を提供する共通ソースラインドライバーを更に備え、
前記負のプログラム検証電圧は前記選択されたワードラインに印加され、
前記接地電圧は前記選択されたビットラインに印加され、
その結果により前記ページバッファー回路のラッチはプログラム継続データ又はプログラム終了データをラッチすることを特徴とする請求項34に記載の不揮発性メモリー装置。 - 前記電圧発生器は低電圧発生器を含み、
前記低電圧発生器は、前記LSBプログラム動作のプログラム検証動作の間、前記アドレスデコーダーを経由して前記選択されたワードラインに印加される接地されたプログラム検証電圧を発生することを特徴とする請求項33に記載の不揮発性メモリー装置。 - 前記LSBプログラム動作のプログラム検証動作の間、前記選択されたビットラインに連結された共通ソースラインにパワーソース電圧を提供する共通ソースラインドライバーを更に備え、
前記接地されたプログラム検証電圧は前記選択されたワードラインに印加され、
その結果により前記ページバッファー回路のラッチはプログラム継続データ又はプログラム終了データをラッチすることを特徴とする請求項36に記載の不揮発性メモリー装置。 - 前記ラッチは、前記選択されたビットラインからビットライン電圧及びプログラム目標電圧を受信し、該ラッチに比較結果を提供する比較器を含むことを特徴とする請求項37に記載の不揮発性メモリー装置。
- 前記電圧発生器は低電圧発生器を含み、
パワーソース電圧が前記選択されたビットラインに印加される期間、前記低電圧発生器は、前記LSBプログラム動作のプログラム検証動作の間、前記アドレスデコーダーを経由して前記選択されたワードラインに印加される接地されたプログラム検証電圧を発生することを特徴とする請求項33に記載の不揮発性メモリー装置。 - 前記LSBプログラム動作のプログラム検証動作の間、前記選択されたビットラインに連結された共通ソースラインにパワーソース電圧より低い電圧を提供する共通ソースラインドライバーを更に備え、
前記接地されたプログラム検証電圧は前記選択されたワードラインに印加され、
その結果により前記ページバッファー回路のラッチはプログラム継続データ又はプログラム終了データをラッチすることを特徴とする請求項39に記載の不揮発性メモリー装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100051748A KR101734204B1 (ko) | 2010-06-01 | 2010-06-01 | 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법 |
KR10-2010-0051748 | 2010-06-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011253609A true JP2011253609A (ja) | 2011-12-15 |
JP5723222B2 JP5723222B2 (ja) | 2015-05-27 |
Family
ID=45022026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011123309A Active JP5723222B2 (ja) | 2010-06-01 | 2011-06-01 | 不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8514621B2 (ja) |
JP (1) | JP5723222B2 (ja) |
KR (1) | KR101734204B1 (ja) |
CN (1) | CN102270501B (ja) |
TW (1) | TWI512733B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130107733A (ko) * | 2012-03-23 | 2013-10-02 | 삼성전자주식회사 | 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법 |
US9202559B2 (en) | 2014-03-12 | 2015-12-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of controlling the same |
US9223692B2 (en) | 2012-08-08 | 2015-12-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with multi-level memory cells and programming method |
US9431112B2 (en) | 2013-08-02 | 2016-08-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device including strings including memory cell transistors |
KR20190143311A (ko) * | 2018-06-20 | 2019-12-30 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8307180B2 (en) | 2008-02-28 | 2012-11-06 | Nokia Corporation | Extended utilization area for a memory device |
US8261158B2 (en) | 2009-03-13 | 2012-09-04 | Fusion-Io, Inc. | Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage |
US8266503B2 (en) | 2009-03-13 | 2012-09-11 | Fusion-Io | Apparatus, system, and method for using multi-level cell storage in a single-level cell mode |
US8874824B2 (en) | 2009-06-04 | 2014-10-28 | Memory Technologies, LLC | Apparatus and method to share host system RAM with mass storage memory RAM |
US8661184B2 (en) | 2010-01-27 | 2014-02-25 | Fusion-Io, Inc. | Managing non-volatile media |
US8854882B2 (en) | 2010-01-27 | 2014-10-07 | Intelligent Intellectual Property Holdings 2 Llc | Configuring storage cells |
US9245653B2 (en) | 2010-03-15 | 2016-01-26 | Intelligent Intellectual Property Holdings 2 Llc | Reduced level cell mode for non-volatile memory |
US8503233B2 (en) * | 2010-07-07 | 2013-08-06 | Skymedi Corporation | Method of twice programming a non-volatile flash memory with a sequence |
KR101666406B1 (ko) * | 2010-08-16 | 2016-10-17 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템 |
KR20120136533A (ko) * | 2011-06-09 | 2012-12-20 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작방법 |
US9318166B2 (en) | 2011-07-22 | 2016-04-19 | SanDisk Technologies, Inc. | Systems and methods of storing data |
KR20130068144A (ko) * | 2011-12-15 | 2013-06-25 | 에스케이하이닉스 주식회사 | 적층형 메모리 장치 |
CN102609368B (zh) * | 2012-01-11 | 2014-12-17 | 记忆科技(深圳)有限公司 | 固态硬盘数据加解密的方法及其固态硬盘 |
US9417998B2 (en) | 2012-01-26 | 2016-08-16 | Memory Technologies Llc | Apparatus and method to provide cache move with non-volatile mass memory system |
KR101868393B1 (ko) * | 2012-03-14 | 2018-06-21 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법 |
US9311226B2 (en) | 2012-04-20 | 2016-04-12 | Memory Technologies Llc | Managing operational state data of a memory module using host memory in association with state change |
JP2013229086A (ja) * | 2012-04-27 | 2013-11-07 | Sony Corp | メモリ装置、メモリ制御装置、メモリ制御方法 |
US9009441B2 (en) | 2012-06-04 | 2015-04-14 | Qualcomm Incorporated | Memory channel selection in a multi-channel memory |
US9299124B2 (en) | 2012-06-07 | 2016-03-29 | Qualcomm Incorporated | Padding for multi-channel memory |
KR102011466B1 (ko) | 2012-08-29 | 2019-08-16 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
CN103700401A (zh) * | 2012-09-28 | 2014-04-02 | 广明光电股份有限公司 | 快闪存储器编程及读取的方法 |
US9236102B2 (en) | 2012-10-12 | 2016-01-12 | Micron Technology, Inc. | Apparatuses, circuits, and methods for biasing signal lines |
KR102005709B1 (ko) * | 2012-10-22 | 2019-08-01 | 삼성전자 주식회사 | 메모리 장치 구동 방법 및 메모리 시스템 |
KR102040904B1 (ko) * | 2012-11-05 | 2019-11-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
CN103019616B (zh) * | 2012-11-23 | 2015-11-25 | 记忆科技(深圳)有限公司 | 一种固态硬盘及闪存芯片的充放电控制方法 |
US20140198576A1 (en) * | 2013-01-16 | 2014-07-17 | Macronix International Co, Ltd. | Programming technique for reducing program disturb in stacked memory structures |
US9042190B2 (en) | 2013-02-25 | 2015-05-26 | Micron Technology, Inc. | Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase |
KR102003745B1 (ko) | 2013-03-05 | 2019-10-01 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
TWI498898B (zh) * | 2013-04-30 | 2015-09-01 | Phison Electronics Corp | 資料寫入方法、記憶體控制器與記憶體儲存裝置 |
KR102083506B1 (ko) | 2013-05-10 | 2020-03-02 | 삼성전자주식회사 | 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치 |
KR20150002000A (ko) | 2013-06-28 | 2015-01-07 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
KR20150010134A (ko) | 2013-07-18 | 2015-01-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
KR102117919B1 (ko) | 2013-10-24 | 2020-06-02 | 삼성전자주식회사 | 저장 장치 및 그것의 프로그램 방법 |
US9672875B2 (en) * | 2014-01-27 | 2017-06-06 | Micron Technology, Inc. | Methods and apparatuses for providing a program voltage responsive to a voltage determination |
KR102179845B1 (ko) * | 2014-02-03 | 2020-11-17 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR102139323B1 (ko) * | 2014-02-03 | 2020-07-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US10360983B2 (en) | 2014-02-03 | 2019-07-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of programming the same |
KR20150117152A (ko) * | 2014-04-09 | 2015-10-19 | 삼성전자주식회사 | 낸드형 플래쉬 메모리 장치 및 낸드형 플래쉬 메모리 장치의 프로그램 방법 |
US9015561B1 (en) * | 2014-06-11 | 2015-04-21 | Sandisk Technologies Inc. | Adaptive redundancy in three dimensional memory |
KR102234592B1 (ko) | 2014-07-29 | 2021-04-05 | 삼성전자주식회사 | 불휘발성 메모리, 데이터 저장 장치, 및 데이터 저장 장치의 동작 방법 |
KR20160029506A (ko) * | 2014-09-05 | 2016-03-15 | 에스케이하이닉스 주식회사 | 삼차원 메모리 셀 어레이를 포함하는 반도체 메모리 장치 및 그것의 동작 방법 |
KR102292183B1 (ko) * | 2014-11-07 | 2021-08-25 | 삼성전자주식회사 | 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법 |
JP5992983B2 (ja) * | 2014-12-03 | 2016-09-14 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
KR102294352B1 (ko) * | 2015-04-20 | 2021-08-26 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법과 독출 방법 |
TWI559312B (zh) * | 2015-05-20 | 2016-11-21 | 旺宏電子股份有限公司 | 記憶體裝置與其程式化方法 |
CN106297880B (zh) * | 2015-05-26 | 2019-08-23 | 旺宏电子股份有限公司 | 存储器装置及其编程方法 |
US9466375B1 (en) | 2015-05-28 | 2016-10-11 | Macronix International Co., Ltd. | Memory device and programming method thereof |
US10346097B2 (en) | 2015-11-26 | 2019-07-09 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and storage device including nonvolatile memory device |
TWI613665B (zh) * | 2015-11-27 | 2018-02-01 | 群聯電子股份有限公司 | 資料程式化方法與記憶體儲存裝置 |
KR102649347B1 (ko) * | 2016-10-11 | 2024-03-20 | 삼성전자주식회사 | 불휘발성 메모리 장치를 프로그램하는 방법과, 상기 메모리 장치를 포함하는 시스템의 작동 방법 |
KR102670996B1 (ko) | 2016-12-29 | 2024-05-30 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 프로그램 방법 |
KR20190006680A (ko) * | 2017-07-11 | 2019-01-21 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10628049B2 (en) | 2017-07-12 | 2020-04-21 | Sandisk Technologies Llc | Systems and methods for on-die control of memory command, timing, and/or control signals |
KR102261816B1 (ko) * | 2017-12-05 | 2021-06-07 | 삼성전자주식회사 | 데이터 신뢰성을 향상한 불휘발성 메모리 장치 및 그 동작방법 |
KR102401061B1 (ko) * | 2017-12-26 | 2022-05-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
KR20190094964A (ko) * | 2018-02-06 | 2019-08-14 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US10970165B2 (en) * | 2018-05-03 | 2021-04-06 | SK Hynix Inc. | Encoder and decoder for memory system and method thereof |
CN110718253A (zh) * | 2018-07-13 | 2020-01-21 | 合肥格易集成电路有限公司 | 一种非易失存储器处理方法及装置 |
CN110827904B (zh) * | 2018-08-09 | 2023-04-14 | 旺宏电子股份有限公司 | 存储器装置及其编程方法 |
JP2020035502A (ja) * | 2018-08-28 | 2020-03-05 | キオクシア株式会社 | 半導体集積回路 |
KR102516121B1 (ko) * | 2018-10-22 | 2023-03-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
KR20200076524A (ko) * | 2018-12-19 | 2020-06-29 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
KR20200116265A (ko) * | 2019-04-01 | 2020-10-12 | 에스케이하이닉스 주식회사 | 컨트롤러 및 그것의 동작 방법 |
CN110176269B (zh) * | 2019-04-16 | 2020-11-17 | 华中科技大学 | 一种精确调控非易失性存储单元状态的方法及系统 |
KR102691776B1 (ko) | 2019-10-01 | 2024-08-06 | 에스케이하이닉스 주식회사 | 메모리 시스템에서 멀티 스트림 동작을 제공하는 방법 및 장치 |
KR102670210B1 (ko) * | 2019-10-23 | 2024-05-28 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 메모리 디바이스를 프로그래밍하는 방법 및 관련 메모리 디바이스 |
CN111066087A (zh) | 2019-10-29 | 2020-04-24 | 长江存储科技有限责任公司 | 用于对存储器设备进行编程的方法 |
KR20210069257A (ko) * | 2019-12-03 | 2021-06-11 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그것의 동작 방법 |
US10943662B1 (en) * | 2019-12-10 | 2021-03-09 | Western Digital Technologies, Inc. | Different word line programming orders in non-volatile memory for error recovery |
KR20220052161A (ko) * | 2020-10-20 | 2022-04-27 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
US11901010B2 (en) * | 2020-12-16 | 2024-02-13 | Micron Technology, Inc. | Enhanced gradient seeding scheme during a program operation in a memory sub-system |
US11508449B2 (en) * | 2020-12-21 | 2022-11-22 | Micron Technology, Inc. | Detrapping electrons to prevent quick charge loss during program verify operations in a memory device |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0374881A (ja) * | 1989-08-15 | 1991-03-29 | Hitachi Ltd | 半導体集積回路装置 |
JPH10240633A (ja) * | 1997-02-27 | 1998-09-11 | Seiko Epson Corp | メモリシステム及びメモリカード |
JPH1196777A (ja) * | 1997-09-18 | 1999-04-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006195990A (ja) * | 2005-01-11 | 2006-07-27 | Samsung Electronics Co Ltd | 半導体ディスク制御装置 |
WO2007043136A1 (ja) * | 2005-10-04 | 2007-04-19 | Renesas Technology Corp. | ディスターブを防止したnand型フラッシュメモリ |
US20080247228A1 (en) * | 2007-04-05 | 2008-10-09 | Hao Thai Nguyen | Non-volatile storage with current sensing of negative threshold voltages |
JP2009020995A (ja) * | 2007-07-10 | 2009-01-29 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそれのプログラム復旧方法 |
JP2009508286A (ja) * | 2005-09-09 | 2009-02-26 | サンディスク コーポレイション | プログラム外乱を低減させたnandタイプの不揮発性メモリをプログラムするラスト―ファーストモードと方法 |
JP2010507181A (ja) * | 2006-10-13 | 2010-03-04 | サンディスク コーポレイション | 不揮発性記憶素子における区分化されたソフトプログラミング |
JP2011517007A (ja) * | 2008-04-08 | 2011-05-26 | サンディスク コーポレイション | システムノイズを取り除くために調整されたソース電圧へのプルダウンを用いる不揮発性記憶装置の検出 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100721012B1 (ko) * | 2005-07-12 | 2007-05-22 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 |
US7218552B1 (en) * | 2005-09-09 | 2007-05-15 | Sandisk Corporation | Last-first mode and method for programming of non-volatile memory with reduced program disturb |
KR100763353B1 (ko) * | 2006-04-26 | 2007-10-04 | 삼성전자주식회사 | 인접하는 메모리셀과의 커플링 노이즈를 저감시키는불휘발성 반도체 메모리 장치 |
US7876613B2 (en) * | 2006-05-18 | 2011-01-25 | Samsung Electronics Co., Ltd. | Multi-bit flash memory devices having a single latch structure and related programming methods, systems and memory cards |
US7499338B2 (en) * | 2006-10-13 | 2009-03-03 | Sandisk Corporation | Partitioned soft programming in non-volatile memory |
KR101642819B1 (ko) | 2009-08-31 | 2016-07-26 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 구동 방법, 그것을 포함하는 메모리 시스템 |
-
2010
- 2010-06-01 KR KR1020100051748A patent/KR101734204B1/ko active IP Right Grant
-
2011
- 2011-04-19 US US13/089,639 patent/US8514621B2/en active Active
- 2011-05-24 TW TW100118130A patent/TWI512733B/zh active
- 2011-06-01 JP JP2011123309A patent/JP5723222B2/ja active Active
- 2011-06-01 CN CN201110145953.3A patent/CN102270501B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0374881A (ja) * | 1989-08-15 | 1991-03-29 | Hitachi Ltd | 半導体集積回路装置 |
JPH10240633A (ja) * | 1997-02-27 | 1998-09-11 | Seiko Epson Corp | メモリシステム及びメモリカード |
JPH1196777A (ja) * | 1997-09-18 | 1999-04-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006195990A (ja) * | 2005-01-11 | 2006-07-27 | Samsung Electronics Co Ltd | 半導体ディスク制御装置 |
JP2009508286A (ja) * | 2005-09-09 | 2009-02-26 | サンディスク コーポレイション | プログラム外乱を低減させたnandタイプの不揮発性メモリをプログラムするラスト―ファーストモードと方法 |
WO2007043136A1 (ja) * | 2005-10-04 | 2007-04-19 | Renesas Technology Corp. | ディスターブを防止したnand型フラッシュメモリ |
JP2010507181A (ja) * | 2006-10-13 | 2010-03-04 | サンディスク コーポレイション | 不揮発性記憶素子における区分化されたソフトプログラミング |
US20080247228A1 (en) * | 2007-04-05 | 2008-10-09 | Hao Thai Nguyen | Non-volatile storage with current sensing of negative threshold voltages |
JP2009020995A (ja) * | 2007-07-10 | 2009-01-29 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそれのプログラム復旧方法 |
JP2011517007A (ja) * | 2008-04-08 | 2011-05-26 | サンディスク コーポレイション | システムノイズを取り除くために調整されたソース電圧へのプルダウンを用いる不揮発性記憶装置の検出 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017195012A (ja) * | 2012-03-23 | 2017-10-26 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 不揮発性メモリ装置、メモリシステム、及びそれのプログラム方法 |
JP2013200935A (ja) * | 2012-03-23 | 2013-10-03 | Samsung Electronics Co Ltd | 不揮発性メモリ装置、メモリシステム、及びそれのプログラム方法 |
KR101962786B1 (ko) * | 2012-03-23 | 2019-03-27 | 삼성전자주식회사 | 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법 |
KR20130107733A (ko) * | 2012-03-23 | 2013-10-02 | 삼성전자주식회사 | 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법 |
US9223692B2 (en) | 2012-08-08 | 2015-12-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with multi-level memory cells and programming method |
US10062438B2 (en) | 2013-08-02 | 2018-08-28 | Toshiba Memory Corporation | 3D vertical NAND semiconductor memory device and methods thereof |
US9431112B2 (en) | 2013-08-02 | 2016-08-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device including strings including memory cell transistors |
US10490282B2 (en) | 2013-08-02 | 2019-11-26 | Toshiba Memory Corporation | Semiconductor memory device including a controller performing write processes |
US10878913B2 (en) | 2013-08-02 | 2020-12-29 | Toshiba Memory Corporation | Semiconductor memory device |
US11100999B2 (en) | 2013-08-02 | 2021-08-24 | Toshiba Memory Corporation | Semiconductor memory device |
US11631463B2 (en) | 2013-08-02 | 2023-04-18 | Kioxia Corporation | Information processing system |
US12073885B2 (en) | 2013-08-02 | 2024-08-27 | Kioxia Corporation | Memory system including semiconductor memory and controller |
US9202559B2 (en) | 2014-03-12 | 2015-12-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of controlling the same |
KR20190143311A (ko) * | 2018-06-20 | 2019-12-30 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
US8514621B2 (en) | 2013-08-20 |
US20110292725A1 (en) | 2011-12-01 |
TWI512733B (zh) | 2015-12-11 |
KR20110131984A (ko) | 2011-12-07 |
KR101734204B1 (ko) | 2017-05-12 |
CN102270501A (zh) | 2011-12-07 |
JP5723222B2 (ja) | 2015-05-27 |
CN102270501B (zh) | 2015-11-04 |
TW201209831A (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5723222B2 (ja) | 不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム | |
US10892015B2 (en) | Nonvolatile memory device and method of programming in the same | |
US11594283B2 (en) | Non-volatile memory device and memory system including the same and program method thereof | |
CN110070900B (zh) | 具有不同的伪字线的三维快闪存储器件和数据储存设备 | |
US10043583B2 (en) | Nonvolatile memory device and method of reading the same | |
US10573378B2 (en) | Methods of programming memory devices | |
US8625367B2 (en) | Memory devices and program methods thereof | |
KR101913331B1 (ko) | 비휘발성 메모리 장치, 그것을 포함하는 비휘발성 메모리 시스템, 그것의 프로그램 방법, 그리고 그것을 제어하는 컨트롤러 동작 방법 | |
CN105321567B (zh) | 非易失性存储器装置、编程方法及存储装置 | |
US10269438B2 (en) | Nonvolatile memory device for performing a partial read operation and a method of reading the same | |
KR102345597B1 (ko) | 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 | |
CN106504791B (zh) | 存储装置、存储系统、操作存储装置以及存储系统的方法 | |
KR20160109906A (ko) | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 | |
KR20150015578A (ko) | 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법 | |
US9224485B2 (en) | Nonvolatile memory device and method of programming the same minimizing disturbance from adjacent cells | |
US11217314B2 (en) | Non-volatile memory device and method of operating the same | |
KR102375365B1 (ko) | 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5723222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |