JP2011248352A - 液晶表示装置及び電子機器 - Google Patents

液晶表示装置及び電子機器 Download PDF

Info

Publication number
JP2011248352A
JP2011248352A JP2011099674A JP2011099674A JP2011248352A JP 2011248352 A JP2011248352 A JP 2011248352A JP 2011099674 A JP2011099674 A JP 2011099674A JP 2011099674 A JP2011099674 A JP 2011099674A JP 2011248352 A JP2011248352 A JP 2011248352A
Authority
JP
Japan
Prior art keywords
display
pixel
image
image signal
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011099674A
Other languages
English (en)
Other versions
JP5730117B2 (ja
Inventor
Shumpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011099674A priority Critical patent/JP5730117B2/ja
Publication of JP2011248352A publication Critical patent/JP2011248352A/ja
Application granted granted Critical
Publication of JP5730117B2 publication Critical patent/JP5730117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • G09G3/3413Details of control of colour illumination sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336Illuminating devices
    • G02F1/133602Direct backlight
    • G02F1/133603Direct backlight with LEDs
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0452Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0613The adjustment depending on the type of the information to be displayed
    • G09G2320/062Adjustment of illumination source parameters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • G09G2320/0646Modulation of illumination source brightness and image signal correlated to each other
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/066Adjustment of display parameters for control of contrast
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/06Colour space transformation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00Specific applications
    • G09G2380/14Electronic books and readers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • G09G3/342Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G09G3/3426Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines the different display panel areas being distributed in two dimensions, e.g. matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】低消費電力化を図ると共に、動画及び静止画を表示する際の表示品位を向上した液晶表示装置を提供することを課題の一とする。
【解決手段】赤、緑、青のカラーフィルタを有する副画素と、白色の光の透過を制御するための副画素とを有する複数の画素が設けられた表示パネルと、赤、緑、青、及び白の光源を有するバックライト部と、表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、動画モードでは画像信号に応じてバックライト部の赤、緑、青の輝度の制御をし、静止画モードでは画像信号に応じてバックライト部の白の光源の輝度の制御をする表示制御回路と、有する構成とする。
【選択図】図1

Description

本発明は、液晶表示装置に関する。または本発明は、液晶表示装置の駆動方法に関する。または、当該液晶表示装置を具備する電子機器に関する。
液晶表示装置は、テレビ受像機などの大型表示装置から携帯電話などの小型表示装置に至るまで、普及が進んでいる。今後は、より付加価値の高い製品が求められており開発が進められている。近年では、地球環境への関心の高まり、及びモバイル機器の利便性向上の点から、低消費電力型の液晶表示装置の開発が注目されている。
非特許文献1では、液晶表示装置の低消費電力化を図るために、動画表示と静止画表示の際のリフレッシュレートを異ならせる構成について開示している。
Kazuhiko Tsuda et al.,IDW’02,pp295−298
上記非特許文献1では、静止画を表示する際のリフレッシュレートを低減することで低消費電力化を図ることができる。しかしながら、さらに高品位の動画、及び静止画を表示できる改善の余地がある。
そこで、本発明の一態様は、低消費電力化を図ると共に、動画及び静止画を表示する際の表示品位を向上した液晶表示装置を提供することを課題の一とする。
本発明の一態様は、赤のカラーフィルタを有する副画素と、緑のカラーフィルタを有する副画素と、青のカラーフィルタを有する副画素と、白色の光の透過を制御するための副画素とを有する複数の画素が設けられた表示パネルと、赤、緑、青、及び白の光源を有するバックライト部と、表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、動画モードでは画像信号に応じてバックライト部の赤、緑、及び青の光源の輝度の制御をし、静止画モードでは画像信号に応じてバックライト部の白の光源の輝度の制御をする表示制御回路と、を有する液晶表示装置である。
本発明の一態様は、赤のカラーフィルタを有する副画素と、緑のカラーフィルタを有する副画素と、青のカラーフィルタを有する副画素と、白色の光の透過を制御するための副画素とを有する複数の画素が設けられた表示パネルと、赤、緑、青、及び白の光源を有するバックライト部と、表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、第1の画像信号を副画素に供給するための第2の画像信号に変換するための画像信号変換回路と、動画モードで第2の画像信号に応じてバックライト部の赤、緑、及び青の光源の輝度の制御及び表示パネルの制御をする動画表示制御回路と、静止画モードで第2の画像信号に応じて白の光源の輝度の制御及び表示パネルの制御をする静止画表示制御回路と、を含む表示制御回路と、を有する液晶表示装置である。
本発明の一態様は、赤のカラーフィルタを有する副画素と、緑のカラーフィルタを有する副画素と、青のカラーフィルタを有する副画素と、白色の光の透過を制御するための副画素とを有する複数の画素が設けられた表示パネルと、赤、緑、青、及び白の光源を有するバックライト部と、表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、第1の画像信号を副画素に供給する第2の画像信号に変換するための画像信号変換回路と、動画モードで第2の画像信号を複数の書き込み期間により表示するよう表示パネルの制御を行う動画タイミング信号生成回路と、動画モードで第2の画像信号に応じてバックライト部の赤、緑、及び青の光源の輝度の制御を行う動画バックライト制御回路と、静止画モードで第2の画像信号を複数の書き込み期間及び保持期間により表示するよう表示パネルの制御を行う静止画タイミング信号生成回路と、静止画モードで第2の画像信号に応じてバックライト部の白の光源の輝度の制御を行う静止画バックライト制御回路と、を含む表示制御回路と、を有する液晶表示装置である。
本発明の一態様は、赤のカラーフィルタを有する副画素と、緑のカラーフィルタを有する副画素と、青のカラーフィルタを有する副画素と、黄のカラーフィルタを有する副画素とを有する複数の画素が設けられた表示パネルと、赤、緑、青、及び黄の光源を有するバックライト部と、表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、第1の画像信号を副画素に供給する第2の画像信号に変換するための画像信号変換回路と、動画モードで第2の画像信号を複数の書き込み期間により表示するよう表示パネルの制御を行う動画タイミング信号生成回路と、動画モードで第2の画像信号に応じてバックライト部の赤、緑、及び青の光源の輝度の制御を行う動画バックライト制御回路と、静止画モードで第2の画像信号を複数の書き込み期間及び保持期間により表示するよう表示パネルの制御を行う静止画タイミング信号生成回路と、静止画モードで第2の画像信号に応じてバックライト部の青及び黄の光源の輝度の制御を行う静止画バックライト制御回路と、を含む表示制御回路と、を有する液晶表示装置である。
本発明の一態様において、保持期間は1分以上である液晶表示装置でもよい。
本発明の一態様において、副画素は、酸化物半導体でなる半導体層を有するトランジスタを具備する液晶表示装置でもよい。
本発明の一態様において、バックライト部の光源は、発光ダイオードである液晶表示装置でもよい。
本発明の一態様によれば、低消費電力化を図ると共に、動画及び静止画を表示する際の表示品位を向上することができる。
本発明の一形態における模式図、及びブロック図。 本発明の一形態におけるブロック図。 本発明の一形態におけるブロック図。 本発明の一形態におけるブロック図。 本発明の一形態におけるタイミングチャート図。 本発明の一形態におけるタイミングチャート図。 本発明の一形態を説明するための模式図。 本発明の一形態を説明するための模式図。 本発明の一形態を説明するための模式図。 本発明の一形態を説明するための回路図。 本発明の一形態を説明するための上面図、及び断面図。 本発明の一形態を説明するための断面図。 本発明の一形態を説明するための断面図。 本発明の一形態における電子機器を説明する図。 本発明の一形態における電子書籍を説明する図。 実施例を説明するための回路図。 実施例を説明するためのタイミングチャート図。 実施例を説明するための関係図。 実施例を説明するための関係図。 実施例を説明するための関係図。
以下、本発明の実施の形態及び実施例について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、各実施の形態及び実施例の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
なお本明細書にて用いる第1、第2、第3、乃至第N(Nは自然数)という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
(実施の形態1)
以下、静止画モードと動画モードとを切り替えて表示をする本実施の形態の液晶表示装置について説明する。なお、液晶表示装置が液晶表示装置に入力される画像信号を静止画として表示を行う動作を静止画モード、動画として表示を行う動作を動画モードとする。
なお動画は、複数のフレームに時分割した複数の画像を高速に切り替えることで人間の目に動く画像として認識される画像をいう。具体的には、1秒間に60回(60フレーム)以上画像を切り替えることで、人間の目にはちらつきが少なく動画と認識される。一方、静止画は、動画と異なり、複数のフレーム期間に時分割した複数の画像を高速に切り替えて動作させた際に連続するフレーム期間で、例えばnフレーム目と、(n+1)フレーム目とで変化しない画像信号による画像、または写真や文書等の動きのない画像のことをいう。
図1(A)は、液晶表示装置の内部の構成を一部示した模式図である。図1(A)の液晶表示装置はバックライト部101と、液晶素子がマトリクス状に設けられた表示パネル102と、表示パネル102を挟む偏光板103、及び偏光板104を有する。バックライト部101には赤、緑、青、及び白の4色の光源(以下光源105R、105G、105B及び105W)、具体的には赤、緑、青、及び白の4色の発光ダイオード(LED)をマトリクス状に配置している。また、表示パネル102とバックライト部101の間には、バックライト部101からの光の放射を一様にするため、拡散板106を配置している。
バックライト部101の4色の光源は、静止画モードと動画モードとが切り替わることで、各光源の輝度が切り替えられる。なお図1(A)の模式図は、バックライト部101から放射される光が表示パネル102の液晶素子を通過して観察者側で視認される様子を表している。なお本実施の形態ではバックライトの光源を発光ダイオードとして説明するが、所望の色の光の放射が得られる光源であれば他の種類の光源であってもよい。なお白色の光源に用いる発光ダイオードとしては、発光ダイオードと蛍光体を組み合わせた、3波長白色発光ダイオードを用いればよい。
図1(A)に示す表示パネル102は、画素部107、走査線駆動回路108(ゲート線駆動回路ともいう)、信号線駆動回路109(データ線駆動回路ともいう)を有する。なお、走査線駆動回路108、及び/または信号線駆動回路109は、表示パネル102の外に設けられる構成でもよい。表示パネル102の画素部107には、複数の画素が設けられる。図1(A)では、複数の画素の一つである画素110を示しており、画素110はカラー表示を行うための複数の副画素111(サブ画素ともいう)を有する。
またバックライト部101及び表示パネル102は、表示切替回路及び表示制御回路等が設けられた外部基板113と、外部入力端子となるFPC112(フレキシブルプリントサーキット)により、電気的に接続されている。
次いで図1(B)では、図1(A)で示した画素110の構成について、拡大して示している。画素110は、赤、緑、青、及び白の4色に対応した副画素111R、111G、111B、111Wを有する。副画素111Rは、カラーフィルタが設けられた光透過部114Rと、副画素111Rを選択するための回路が設けられる回路部115を有する。副画素111Gは、カラーフィルタが設けられた光透過部114Gと、副画素111Gを選択するための回路が設けられる回路部115を有する。副画素111Bは、カラーフィルタが設けられた光透過部114Bと、副画素111Bを選択するための回路が設けられる回路部115を有する。副画素111Wは、カラーフィルタのない光透過部114Wと、副画素111Wを選択するための回路が設けられる回路部115を有する。画素110は、副画素111R、111G、111B、111Wの光の透過を個別に制御することができ、複数の画素110での動画及び静止画のカラー表示を可能にする。
なお副画素111Wでは、副画素111R、111G、111Bとは異なり、バックライト部101からの白色の光の透過を制御するために設けられており、光透過部114Wにカラーフィルタを必ずしも設ける必要はない。そのため、バックライト部101から放射される光が光透過部114Wを透過して白色を得る構成とする際、カラーフィルタを光が透過することによる光の減衰の影響を受けることなく、カラー表示のための白色とすることができる。一方、赤(R)、緑(G)、青(B)の加法混色により白色を得る構成では、赤(R)、緑(G)、青(B)のいずれの光透過部にもカラーフィルタを設けており、光の減衰を受けてしまう。そのため、カラーフィルタを設けない光透過部114Wを透過して白色を得る副画素を画素に加えた構成により、白色の表示を行う際にカラーフィルタによる光の減衰の影響を受けない分、バックライト部の輝度を低減することができるため、液晶表示装置の低消費電力化を図ることができる。
次いで液晶表示装置のブロック図について図1(C)に示す。図1(C)に示す液晶表示装置120は、表示切替回路121、表示制御回路122、バックライト部123、表示パネル124を有する。
表示切替回路121は、画像信号供給源125からの画像信号(第1の画像信号ともいう)に基づく表示について、表示パネル124で動画として表示する(動画モード)か、または静止画として表示する(静止画モード)か、を切り替えるための回路である。例えば、連続するフレーム間での画像を比較することで、動画であるか静止画であるかの判定を行い、動画モードと静止画モードとを切り替える構成とすればよい。または表示切替回路121は、入力される画像信号の種類に応じて、静止画モードとするか、動画モードとするかを切り替える構成としてもよい。例えば、画像信号供給源125の画像信号のもとになる電子データのファイル形式等を参照することにより、動画モードとするかまたは静止画モードとするかを切り替える構成とすればよい。または表示切替回路121は、表示切替回路121の外部からの切替信号に応じて、動画モード、または静止画モードの切り替えを行う構成としてもよい。例えば、切り替えスイッチで動画モードまたは静止画モードを切り替える構成としてもよい。
なお、画像信号供給源125からの画像信号は、デジタル値の画像信号であることが望ましい。アナログ値の画像信号の場合には、画像信号供給源125と表示切替回路121との間にA/D変換回路を設けて、アナログ値からデジタル値への変換を行う構成とすればよい。
表示制御回路122は、表示切替回路121での動画モードまたは静止画モードの切り替えに応じて、バックライト部123及び表示パネル124を制御するための信号を出力するための回路である。具体的に、表示制御回路122は、動画モードまたは静止画モードに応じて、バックライト部123の光源の輝度を制御するための信号の供給、及び動画モードまたは静止画モードに応じた表示パネル124での画像表示のための画像信号の供給、及び駆動回路を動作させるための信号(クロック信号、スタートパルス等)の供給、を制御するための回路である。
バックライト部123は、バックライトを制御するための回路及び赤(R)、緑(G)、青(B)、及び白(W)の光源を有する。バックライト部123の赤(R)、緑(G)、青(B)、及び白(W)の光源は、表示制御回路122により個別に輝度が制御される。
表示パネル124は、駆動回路、及び複数の画素を有する。画素は赤、緑、青、及び白の4色に対応した副画素を有する。副画素は、副画素を選択するための回路部となるトランジスタと、該トランジスタに接続された画素電極と、容量素子を有する。なお該画素電極とそれに対になる電極との間に液晶層を挟持して液晶素子が形成される。なお副画素に設けるトランジスタは、リーク電流が極めて小さいことが好適であり、半導体層として酸化物半導体を用いることが望ましい。酸化物半導体は半導体中のキャリアを極めて少なくすることで、オフ電流を少なくすることができる。よって、画素においては画像信号等の電気信号の保持時間を長くすることができ、書き込み期間の間隔も長く設定できる。
次いで、図1(C)に示すブロック図について、具体的な例として液晶表示装置のブロック図を図2に示す。図2では、表示切替回路121の具体的な例として、外部切替手段によって動画モード、又は静止画モードを切り替える構成について示している。加えて、図2では図1(C)で示したバックライト部123及び表示パネル124の構成について、より詳細に示している。
液晶表示装置の構成は、図1(C)と同様に、表示切替回路121、表示制御回路122、バックライト部123、表示パネル124を有し、表示切替回路121には外部切替手段300より信号が供給される様子について示している。また図2では、表示切替回路121には、画像信号供給源125より画像信号が供給される様子について示している。なお外部切替手段300の具体的な例としては、切替スイッチのように機械的に切り替えて操作する手段を有する構成であればよく、タッチセンサやキーボード等により切り替える手段を有する構成でもよい。
図2に示すバックライト部123はバックライト322を有する。バックライト322には赤、緑、青、及び白(RGBWと略記する)の各色の光源が配置される。なお図2に示すバックライト322は、表示パネル124と並んで設ける構成としているが、実際には表示パネル124と重畳して設けられる。
表示パネル124は、画素部311、及び駆動回路312を有する。画素部311には、走査線と信号線に接続されたRGBWの各色に対応する副画素313がマトリクス状に複数配置されている。副画素313は、副画素を選択するための回路部となるトランジスタと、該トランジスタに接続された画素電極と、容量素子を有する。なお該画素電極とそれに対になる電極との間に液晶層を挟持して液晶素子が形成される。
液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制御する素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界によって制御される。
なお図2に示す表示制御回路122は、表示切替回路121から供給される、表示パネル124を動画モードで表示するか、または静止画モードで表示するかに応じた信号、及び画像信号により、バックライト部123のバックライト322の光源を制御するための信号、及び表示パネル124の駆動回路312を制御するための信号を出力する回路となる。
次いで、図2とは異なる表示切替回路121の構成について図3で説明する。図3に示す表示切替回路121は、連続するフレーム間での画像を比較することで動画であるか静止画であるかの判定を行い、動画モードと静止画モードとを切り替える構成である。
図3に示す表示切替回路121は、記憶回路301、比較回路302、及び選択回路303を有する。
ここで図3に示す表示切替回路121の動作について説明する。
画像信号供給源125から、表示切替回路121の記憶回路301に画像信号が入力される。記憶回路301は、複数のフレームに関する画像信号を記憶するための複数のフレームメモリを有する。なお記憶回路301が有するフレームメモリの数は特に限定されるものではなく、複数のフレームに関する画像信号を記憶できる素子であればよい。なおフレームメモリは、例えばDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の記憶素子を用いて構成すればよい。
なおフレームメモリは、フレーム期間毎に画像信号を記憶する構成であればよく、フレームメモリの数について特に限定されるものではない。またフレームメモリの画像信号は、比較回路302及び選択回路303により選択的に読み出されるものである。
比較回路302は、記憶回路301に記憶された連続するフレーム期間の画像信号を選択的に読み出して、当該画像信号の連続するフレーム間での比較を画素毎に行い、差分を検出するための回路である。
なお、差分の検出の有無により、表示制御回路122及び選択回路303での動作が決定されることとなる。比較回路302での画像信号の比較により、いずれかの画素で差分が検出された際に当該差分を検出した連続するフレーム期間は、動画であると判断される。一方、比較回路302での画像信号の比較により、全ての画素で差分が検出されない際に当該差分を検出しなかった連続するフレーム期間は、静止画であると判断する。すなわち比較回路302は、連続するフレーム期間の画像信号の差分を検出にすることによって、動画を表示するための画像信号であるか、または静止画を表示するための画像信号であるかの判断をする。
なお、当該比較により得られる差分は、一定のレベルを超えたときに、差分を検出したと判断されるように設定してもよい。なお比較回路302は、差分の大きさにかかわらず、差分の絶対値によって、差分の検出の判断をする設定とすればよい。
選択回路303は、複数のスイッチ、例えばトランジスタで形成される複数のスイッチを設ける構成とする。また、選択回路303は、比較回路302での差分の演算により差分が検出された際、すなわち連続するフレーム間で表示される画像が動画の際、当該画像信号が記憶された記憶回路301内のフレームメモリより画像信号を選択して表示制御回路122に出力するための回路である。
なお選択回路303は、比較回路302での演算により画像信号の差分が検出されない際、すなわち連続するフレーム間で表示される画像は静止画の際、当該画像信号について表示制御回路122に出力しない回路となる。そのため静止画の際、選択回路303では、画像信号を記憶回路301のフレームメモリより表示制御回路122に出力する動作を停止することができ、その分の消費電力を削減することができる。
次いで、表示制御回路122の構成について図4で説明する。図4に示す表示制御回路122のブロック図は、表示切替回路121での動画モードまたは静止画モードの切り替えに応じて、バックライト部123及び表示パネル124を制御するための信号を切り替えて出力するための一例である。具体的には表示制御回路122は、画像信号変換回路710、表示制御切替回路711、動画表示制御回路712、静止画表示制御回路713を有する。動画表示制御回路712は、動画タイミング信号生成回路714、及び動画バックライト制御回路715を有する。静止画表示制御回路713は、静止画タイミング信号生成回路716、及び静止画バックライト制御回路717を有する。
画像信号変換回路710は、表示切替回路121からの画像信号dataがRGBWの副画素111R、111G、111B、111Wに対応していない第1の画像信号である場合、例えばR(赤)、G(緑)、B(青)の3色に対応したカラー画像の画像信号の場合に、演算処理によりRGBWの副画素111R、111G、111B、111Wに対応する第2の画像信号に変換するための回路である。具体的な例を挙げて説明すると、R(赤)、G(緑)、B(青)の3色に対応したカラー画像の画像信号から副画素111Wに対応する白色の画像信号に相当する階調分を減算して新たに副画素111Wに対応する白色の画像信号を生成し、RGBWの副画素111R、111G、111B、111WによりR(赤)、G(緑)、B(青)の3色に対応したカラー画像の画像信号と同等のカラー画像の画像信号に変換するものである。
表示制御切替回路711は、表示切替回路121での動画モードまたは静止画モードの切替の信号(切替信号)に応じて、画像信号変換回路710で変換されたRGBWの画像信号を動画表示制御回路712または静止画表示制御回路713に振り分けるかの切り替えを制御する回路である。具体的には、トランジスタ等でスイッチング素子を構成して設ければよい。
動画タイミング信号生成回路714は、表示パネル124を動画モードで表示させる画像信号の供給、及び表示パネル124の駆動回路を動作させるための信号(クロック信号、スタートパルス等)の供給、を制御するための回路である。動画バックライト制御回路715は、表示パネル124を動画モードで表示させる画像信号に応じてバックライト部のR(赤)、G(緑)、B(青)の光源の輝度を制御するための回路である。
静止画タイミング信号生成回路716は、表示パネル124を静止画モードで表示させる画像信号の供給、及び表示パネル124の駆動回路を動作させるための信号(クロック信号、スタートパルス等)の供給、を制御するための回路である。静止画バックライト制御回路717は、表示パネル124を静止画モードで表示させる画像信号に応じてバックライト部の白(W)の光源の輝度を制御するための回路である。
次いで、上述した動画モード及び静止画モードでの動画タイミング信号生成回路714及び静止画タイミング信号生成回路716による表示パネル124の制御について説明する。以下、動画モードでの表示を動画表示期間、静止画モードでの表示を静止画表示期間として説明する。なお動画表示期間は1つの画像を表示する1フレーム期間が複数連続して動画を表示する期間である。具体的には、1秒間に60回(60フレーム)以上画像を切り替えて動画を表示する期間である。また静止画表示期間は、1つの画像を表示する1フレーム期間が1つまたは複数連続して設けられ、静止画を表示する。静止画表示期間では、一定のリフレッシュレートにより画像信号が書き込まれる。なお1フレーム期間とは、表示パネルの複数の画素に画像信号を順次書き込んで表示される画像が更新される期間のことをいう。
図5(A)に示す期間801を動画表示期間の1フレーム期間として説明する。期間801は書き込み期間(図5(A)中、「Wr」で表記)を有する。なお動画表示期間は書き込み期間の他に保持期間を有していてもよいが、フリッカが生じない程度に短い期間であることが望ましい。書き込み期間では、表示パネルにおける画素の1行目から順にn行目まで画像信号を書き込む。書き込み期間では、連続するフレーム期間で異なる画像信号を画素に書き込むことで、視認者に動画と知覚させるものである。具体的には、動画表示期間における画像信号の書き込み期間Wrは、フリッカ(ちらつき)が生じない程度の書き込み速度となる16.6m秒以下であることが好ましい。
図5(B)に示す期間802を静止画表示期間の1フレーム期間として説明する。期間802は画像信号を画素に書き込む書き込み期間(図5(B)中「Wr」で表記)、及び画像信号を画素に保持する保持期間(図5(B)中「Ho」で表記)を有する。書き込み期間では、表示パネルにおける画素の1行目から順にn行目にかけて画像信号を書き込む。書き込まれた画像信号は、保持期間においてトランジスタをオフ状態とすることで液晶素子に印加された電圧を保持し続ける。すなわち保持期間では、トランジスタからのリーク電流による電圧降下が極端に小さいことを利用して画像信号を保持し続ける。静止画表示期間802における画像信号の保持期間は、累積時間の経過により液晶素子に印加した電圧の降下が表示品位の低下を招かない程度が望ましい。画像信号の保持期間を1分以上とすることで、人間の目の疲労を減らせるといった効果もある。なお、累積時間の経過により液晶素子に印加した電圧が降下した場合には、再度、前の期間と同じ画像信号の書き込み期間を設け、再び保持期間を設ける構成とすればよい。
なお副画素に設けるトランジスタは、リーク電流が極めて小さいことが好適であり、半導体層として酸化物半導体を用いることが望ましい。酸化物半導体は半導体中のキャリアを極めて少なくすることで、オフ電流を少なくすることができる。よって、画素においては画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。またトランジスタの構造については逆スタガ型の構造でもよいし、順スタガ型の構造でもよい。または、チャネル領域が複数の領域に分かれて直列に接続された、ダブルゲート型の構造でもよい。または、ゲート電極がチャネル領域の上下に設けられたデュアルゲート型の構造でもよい。また、トランジスタを構成する半導体層を複数の島状の半導体層にわけて形成し、スイッチング動作を実現しうるトランジスタ素子としてもよい。
次いで、上述した動画モード及び静止画モードでの動画タイミング信号生成回路714及び静止画タイミング信号生成回路716による表示パネル124の駆動回路312の制御について、各信号のタイミングチャートついて示し、説明する。ここでは図5(A)で説明した期間801について図6(A)に、期間802について図6(B)に、それぞれのタイミングチャートを示す。
図6(A)では、期間801における走査線側駆動回路に供給するクロック信号GCK、及びスタートパルスGSP、信号線側駆動回路に供給するクロック信号SCK、及びスタートパルスSSP、画像信号dataについて示したものである。
期間801において、クロック信号GCKは常時供給されるクロック信号となる。またスタートパルスGSPは、垂直同期周波数に応じたパルスとなる。またクロック信号SCKは常時供給されるクロック信号となる。またスタートパルスSSPは、1ゲート選択期間に応じたパルスとなる。なお期間801では、各画素の副画素に応じたR(赤)、G(緑)、B(青)、W(白)の画像信号の書き込みが行われる。また画像信号の書き込みと共に、R(赤)、G(緑)、B(青)のバックライトの光源からの光により、カラー表示の画像を視認することができる。そして視認者は、複数の書き込みの期間801により、複数の画像が切り替わることで、動画でのカラー表示を視認することができる。
次いで図6(B)について説明する。図6(B)では、期間802について、書き込み期間143、保持期間144に分けて説明を行う。
書き込み期間143においては、クロック信号GCKは一画面書き込むためのクロック信号となる。またスタートパルスGSPは、一画面書き込むためのパルスとなる。またクロック信号SCKは一画面書き込むためのクロック信号となる。またスタートパルスSSPは、一画面書き込むためのパルスとなる。なお書き込み期間143では、各画素の副画素に応じたR(赤)、G(緑)、B(青)、W(白)の画像信号の書き込みが行われる。
保持期間144においては、クロック信号GCK、スタートパルスGSP、クロック信号SCK、スタートパルスSSPは、信号線側駆動回路及び走査線側駆動回路の動作を停止するために、供給が停止されることとなる。そのため保持期間144では電力消費を低減することができ、低消費電力化を図ることができる。なお保持期間144では、書き込み期間143に画素に書き込んだ画像信号が、オフ電流が極端に小さい画素トランジスタにより保持されるため、カラー表示の静止画を1分以上の期間保持することができる。なおこの間視認者は、W(白)のバックライトの光源からの光により、静止画のカラー表示を視認することができる。また、保持される画像信号に応じた電位が一定の期間の経過により低下する前に、新たに書き込み期間143を設けて先の期間の画像信号と同じ画像信号を書き込み(リフレッシュ動作)、再度保持期間144を設ければよい。
次いで、上述した動画モード及び静止画モードでの動画バックライト制御回路715及び静止画バックライト制御回路717によるバックライト部123の制御について説明する。本実施の形態の構成では、バックライト部の点灯状態を動画モード及び静止画モードで切り替えることで、動画及び静止画を表示する際の表示品位をさらに向上することができる。図7、図8では具体的な構成を説明し、その効果について述べる。
まず図7(A)では、説明のため、表示パネルの画素部830を複数の領域に分割した様子を示している。図7(A)では、画素部830を、領域A1、領域A2、領域A3、領域B1、領域B2、領域B3、領域C1、領域C2、領域C3に分割して、以下説明する。また図7(A)では画素部830に対応するバックライト840を併せて示し、前述の一つの領域に対しR(赤)、G(緑)、B(青)、W(白)の光源105R、105G、105B、105Wを有する構成を一例として示している。
次いで図7(B)では、動画モードでの動画バックライト制御回路715の動作について説明するため、画素部での模式的な表示とそのときのバックライトの点灯状態について示し、動作について説明する。
図7(B)では、画素部830での表示と、バックライト840の点灯状態を並べて示している。画素部830の表示において、表示の一例として、前述の領域A1、領域A2、領域B1、及び領域B2に表示画像831を示している。
動画バックライト制御回路715は、動画モードでRGBWの副画素に対応する画像信号(第2の画像信号)に応じてバックライト840の輝度の制御を行う回路である。具体的に図7(B)に示す例でいえば、光源105R、105G、及び105Bを点灯する制御、光源105Wを消灯する制御を行う。なお、バックライト840の各光源の点灯状態について図7(B)では、点灯状態を実線で図示し、消灯状態を点線で表している。
図7(B)に示す動画モードでの表示は、バックライトのR(赤)、G(緑)、B(青)の光源を同時に点灯することで、白色の光を得る構成としている。そのためバックライトのR(赤)、G(緑)、B(青)の光源を用いることによる色再現範囲の良好な表示とすることで、動画を表示する際の表示品位を向上することができる。
また図7(C)では、図7(B)と同様に、画素部830の表示において、表示の一例として、前述の領域A1、領域A2、領域B1、及び領域B2に表示画像831を示している。図7(C)では、表示画像831に応じてバックライトの輝度を制御するローカルディミング(local dimming)の駆動方式を組み合わせた例について説明する。ここで、表示画像831に属する領域は、表示される画像の輝度が低輝度(またはゼロ)の領域とし、その他の領域が画像の輝度が高輝度の領域、とする。
動画バックライト制御回路715は、動画モードでRGBWの副画素に対応する画像信号(第2の画像信号)に応じてバックライト840の輝度の制御を行う回路である。具体的には、動画バックライト制御回路715では、画素部830の領域毎に入力される画像信号の階調値の頻度に関するヒストグラムを演算及び記憶し、領域毎の輝度を演算する。なお、色要素として赤(R)、G(緑)、B(青)、W(白)の4つの副画素で一つの色を表す画素とするため、動画バックライト制御回路715では、RGBWの各色で重み付けを行った上で4つの副画素を併せて領域毎の輝度を演算すればよい。そして動画バックライト制御回路715は、画素部830の領域毎の輝度に応じて、画素部830の領域に対応するバックライトの輝度を制御する信号をバックライト部123に出力する。
図7(C)に示す例でいえば、表示画像831の領域に対応するバックライトが消灯するよう、光源105R、105G、105Bを制御する。また、表示画像831以外の領域に対応するバックライトが高輝度の光となるよう、光源105R、105G、及び105Bを制御する。
なお図7(C)では、画素部で表示する輝度を大小の2段階で説明したが、適宜複数の段階でバックライトの輝度を制御する構成とすればよい。
図7(C)に示す動画モードでの表示は、図7(B)と同様に、バックライトのR(赤)、G(緑)、B(青)の光源を同時に点灯することで、白色の光を得る構成としている。そのため色再現範囲の良好な表示を行うことができ、動画を表示する際の表示品位を向上することができる。加えて、画素部の領域毎にバックライトの明るさを制御し、表示する画像のコントラストを向上させることができ、動画を表示する際の表示品位を向上することができる。
次いで、図8(A)乃至(C)では、静止画モードでの静止画バックライト制御回路717の動作について説明するため、画素部での模式的な表示とそのときのバックライトの点灯状態について示し、動作について説明する。なお図8(A)乃至(C)では、図7(A)と同様に画素部830の領域を複数の領域に区切って説明する。
図8(B)では、静止画モードでの静止画バックライト制御回路717の動作について説明するため、画素部での模式的な表示とそのときのバックライトの点灯状態について示し、動作について説明する。
図8(B)では、画素部830での表示と、バックライト840の点灯状態を並べて示している。画素部830の表示において、表示の一例として、前述の領域A1に表示画像911、前述の領域C3に表示画像912を示している。
静止画バックライト制御回路717は、静止画モードでRGBWの副画素に対応する画像信号(第2の画像信号)に応じてバックライト840の輝度の制御を行う回路である。具体的に図8(B)に示す例でいえば、光源105R、105G、及び105Bを消灯する制御、光源105Wを点灯する制御を行う。なお、バックライト840の各光源の点灯状態について図8(B)では、点灯状態を実線で図示し、消灯状態を点線で表している。
図8(B)に示す静止画モードでの表示は、バックライトのW(白)の光源を点灯することで、白色の光を得る構成としている。そのためR(赤)、G(緑)、B(青)の光源を同時に点灯させて得られる白色でなく、白色の光源を用いることで点灯させる光源を減らすことができ、低消費電力化を図ることができる。
また図8(C)では、図8(B)と同様に、画素部830の表示において、表示の一例として、前述の領域A1に表示画像911、前述の領域C3に表示画像912を示している。図8(C)では、表示画像911、表示画像912に応じてバックライトの輝度を制御する駆動方式を組み合わせた例について説明する。ここで、画素部830の表示の例として、領域A1では赤色の表示画像911、領域C3では青色の表示画像912、その他の領域が白色の表示画像913として、図8(C)での動作の説明を行うものとする。
静止画バックライト制御回路717は、静止画モードでRGBWの副画素に対応する画像信号(第2の画像信号)に応じてバックライト840の輝度の制御を行う回路である。具体的には、静止画バックライト制御回路717では、領域A1に対応する光源で赤色(R)の光源105Rが点灯するよう制御し、領域C3に対応する光源で青色(B)の光源105Bが点灯するよう制御し、その他の領域で白色(W)の光源105Wが点灯するように制御する。なお他の光源は消灯状態とする。従って本実施の形態の構成は、画素部の領域毎にバックライトの光源の輝度をR(赤)、G(緑)、B(青)、またはW(白)の各色で選択して制御することができ、色純度が良好な画像の表示を行うことができ、白色の光源または単色の光源を用いることで、低消費電力化を図ることができる。
なお図8(C)では、画素部で表示する輝度について説明を省略したが、適宜複数の段階でバックライトの各光源の輝度を制御する構成とすればよい。
図8(C)に示す静止画モードでの表示は、図8(B)と同様に、バックライトのW(白)の光源を点灯することで、白色の光を得る構成としている。そのためR(赤)、G(緑)、B(青)の光源を同時に点灯させて得られる白色でなく、白色の光源を用いることで点灯させる光源を減らすことができ、低消費電力化を図ることができる。また画素部での表示に応じてバックライトのR(赤)、G(緑)、B(青)の光源を点灯することで、色再現範囲の良好な表示を行うことができ、静止画を表示する際の表示品位を向上することができる。
以上説明したように、図8(C)に示す静止画モードでの表示は、動画モードでの表示に比べ、複数の階調値によって表示がなされることが多い。そのため画素部の領域毎にバックライトの光源の輝度をR(赤)、G(緑)、B(青)の各色で選択して制御することで、色純度が良好な画像の表示を行うことができる。そして白色のバックライトを点灯させる領域では、R(赤)、G(緑)、B(青)の光源105R、105G、105Bを同時に点灯させて得られる白色でなく、白色の光源105Wを用いて白色に対応する光源とすることで、低消費電力化を図ることができる。
本実施の形態において述べた液晶表示装置は、静止画表示を行う際、画像信号の書き込み回数を低減することにより、低消費電力化を図ることができる。加えて本実施の形態において述べた液晶表示装置は、動画を表示する際に、バックライトの光源の輝度をR(赤)、G(緑)、B(青)の光源で制御することで、色純度が良好な画像の表示とし、表示品位を向上することができる。また、本実施の形態において述べた液晶表示装置は、静止画を表示する際に、バックライトの光源の輝度をW(白)の光源で制御することで、白色を点灯する際の消費電力を低減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態では、上記実施の形態1で述べた画素110を構成する副画素の色要素の組み合わせとして、RGBWでなく、Wの代わりに黄色の副画素を追加した構成について説明する。なお上記実施の形態1と重複する説明については、本実施の形態での説明を省略するものとする。
図9(A)には、図1(A)と同様に、液晶表示装置の模式図について示している。図1(A)と異なる点は、バックライト部101の光源の組み合わせについて、赤、緑、青、及び黄の4色の光源(以下光源105R、105G、105B及び105Y)を用いる点にある。
本実施の形態の構成では、実施の形態1の構成と異なり、白色の光源を用いるのでなく、青、及び黄の発光ダイオードを同時に点灯することによる白色の光源とする構成である。なお青色と補色の関係にある黄色を用いて白色の光源とする構成により、R(赤)、G(緑)、B(青)を同時に点灯することにより得られる白色に比べ、低消費電力化が図れる等の利点がある。
本実施の形態における画素110はカラー表示を行うための複数の副画素111(サブ画素ともいう)を有する。図9(B)では、本実施の形態で示す画素が有する副画素の組み合わせとして、上記実施の形態1と異なり、赤、緑、青、及び黄の4色に対応した副画素111R、111G、111B、111Yを有する構成について示している。
なお副画素111Yでは、光透過部114Yを有する。光源105Yから放射される光を副画素111Yの光透過部114Yを透過して黄色を得る構成とする際、色純度の良好な表示とすることができる。その結果、赤、緑、青、及び黄の4色に対応した副画素111R、111G、111B、111Yによる色再現範囲の良好な表示を行うことができる。加えて、青色の光源105B及び黄色の光源105Yを同時に点灯すること白色の光源を得る構成とすることで、R(赤)、G(緑)、B(青)の光源105R、105G、105Bを同時に点灯させて白色を得る構成に比べ、低消費電力化を図ることができる。
なお本実施の形態においても、図1(C)で説明した液晶表示装置のブロック図、図2及び図3で説明した表示切替回路121の構成、図4で説明した表示制御回路122の構成、並びに図5乃至図8の動画モード及び静止画モードでのバックライト部123及び表示パネル124の制御について、適宜同様の動作とすればよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、上記実施の形態1で説明した表示パネルの構成、及び副画素の回路構成の一例について説明する。
図10に示す表示パネルは、画素部601、走査線602(ゲート線ともいう)、信号線603(データ線ともいう)、副画素610、共通電極618(コモン電極ともいう)、容量線619、駆動回路である走査線側駆動回路606、駆動回路である信号線側駆動回路607を有する。
副画素610は、画素トランジスタ612、液晶素子613、容量素子614を有する。画素トランジスタ612はゲートが走査線602に接続され、ソース又はドレインの一方となる第1端子が信号線603に接続され、ソース又はドレインの他方となる第2端子が、液晶素子613の一方の電極及び容量素子614の第1の電極に接続される。なお液晶素子613の他方の電極は、共通電極618に接続されている。なお容量素子614の第2の電極は、容量線619に接続される。なお画素トランジスタ612は、薄膜の酸化物半導体層を有する薄膜トランジスタ(TFT)で構成することが好ましい。
なお、薄膜トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本書類(明細書、特許請求の範囲又は図面など)においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端子、第2端子と表記する場合がある。
なお画素トランジスタ612の半導体層として酸化物半導体を用いると、トランジスタのオフ電流を少なくすることができる。よって、画素においては画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって1フレーム期間の周期を長くすることができ、静止画モードのリフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。また、酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタと比較して、高い電界効果移動度が得られるため、書き込み時間を短縮することができ、高速駆動が可能である。
なお走査線側駆動回路606、信号線側駆動回路607は、画素部601と同じ基板上に設ける構成とすることが好ましいが、必ずしも同じ基板上に設ける必要はない。画素部601と同じ基板上に走査線側駆動回路606、信号線側駆動回路607を設けることで、外部との接続端子数を削減することができ、液晶表示装置の小型化を図ることができる。
なお、副画素610は、マトリクス状に配置(配列)されている。ここで、画素がマトリクスに配置(配列)されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合や、ギザギザな線上に配置されている場合を含む。
なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電気的に接続されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続されている場合とを含むものとする。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態4)
本実施の形態では、表示パネルの画素の平面図及び断面図の一例について図面を用いて説明する。なお本実施の形態でいう画素は、上記実施の形態1で説明した副画素に相当するものである。
図11(A)は表示パネルにおける1画素分の画素の平面図を示している。図11(B)は図11(A)の線Y1−Y2、及び線Z1−Z2における断面図である。
図11(A)において、複数のソース配線層(ソース電極層405a又はドレイン電極層405bを含む)が互いに平行(図中上下方向に延伸)かつ互いに離間した状態で配置されている。複数のゲート配線層(ゲート電極層401を含む)は、ソース配線層に概略直交する方向(図中左右方向)に延伸し、かつ互いに離間するように配置されている。容量配線層408は、複数のゲート配線層それぞれに隣接する位置に配置されており、ゲート配線層に概略平行な方向、つまり、ソース配線層に概略直交する方向(図中左右方向)に延伸している。
図11(A)、図11(B)の液晶表示装置は、画素電極層として透明電極層447が形成されている。トランジスタ450上には絶縁膜407、409、及び層間膜413が設けられ、絶縁膜407、409、及び層間膜413に形成された開口(コンタクトホール)において、透明電極層447はトランジスタ450と電気的に接続されている。
図11(B)に示すように、第2の基板442には共通電極層448(対向電極層ともいう)が形成され、第1の基板441上の透明電極層447と、液晶層444を介して対向している。なお、図11(A)、図11(B)では、透明電極層447と液晶層444との間に配向膜460aが設けられ、共通電極層448と液晶層444との間には配向膜460bが設けられている。配向膜460a、460bは、液晶の配向を制御する機能を有する絶縁層であり、液晶材料によっては設けなくてもよい。
トランジスタ450は、ボトムゲート構造の逆スタガ型トランジスタの例であり、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、ゲート電極層401と同工程で形成された容量配線層408、ゲート絶縁層402、及びソース電極層405a又はドレイン電極層405bと同工程で形成された導電層449が積層し、容量を形成している。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態5)
本実施の形態では、本明細書に開示する液晶表示装置に適用できるトランジスタの例を示す。本明細書に開示する液晶表示装置に適用できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を介して、酸化物半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲート絶縁層を介して、酸化物半導体層の下側に配置されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。なお、図12(A)乃至(D)にトランジスタの断面構造の一例を以下に示す。図12(A)乃至(D)に示すトランジスタは、半導体層として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態において高い電界効果移動度(最大値で5cm/Vsec以上、好ましくは最大値で10cm/Vsec〜150cm/Vsec)と、トランジスタのオフ状態において低い単位チャネル幅あたりのオフ電流(例えば単位チャネル幅あたりのオフ電流が1aA/μm未満、さらに好ましくは10zA/μm未満、且つ、85℃にて100zA/μm未満)が得られることである。
図12(A)に示すトランジスタ410は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に積層する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。
図12(B)に示すトランジスタ420は、チャネル保護型(チャネルストップ型ともいう)と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、酸化物半導体層403のチャネル形成領域を覆うチャネル保護層として機能する絶縁層427、ソース電極層405a、及びドレイン電極層405bを含む。また、トランジスタ420を覆い、保護絶縁層409が形成されている。
図12(C)に示すトランジスタ430はボトムゲート型のトランジスタであり、絶縁表面を有する基板400上に、ゲート電極層401、ゲート絶縁層402、ソース電極層405a、ドレイン電極層405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。
トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極層401上に接して設けられ、ゲート絶縁層402上にソース電極層405a、ドレイン電極層405bが接して設けられている。そして、ゲート絶縁層402、及びソース電極層405a、ドレイン電極層405b上に酸化物半導体層403が設けられている。
図12(D)に示すトランジスタ440は、トップゲート構造のトランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁層437、酸化物半導体層403、ソース電極層405a、ドレイン電極層405b、ゲート絶縁層402、及びゲート電極層401を含み、ソース電極層405a、ドレイン電極層405bにそれぞれ配線層436a、配線層436bが接して設けられ電気的に接続している。
本実施の形態では、上述のとおり、半導体層として酸化物半導体層403を用いる。酸化物半導体層403に用いる酸化物半導体としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体、In−Ga−O系酸化物半導体や、または単元系金属酸化物であるIn−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。また、上記酸化物半導体にSiOを含んでもよい。ここで、例えば、In−Ga−Zn−O系酸化物半導体とは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物膜、という意味であり、その化学量論比はとくに問わない。また、InとGaとZn以外の元素を含んでもよい。
また、酸化物半導体層403は、化学式InMO(ZnO)(m>0)で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。
酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ状態における電流値(オフ電流値)を低くすることができる。よって画素において、画像信号等の電気信号を保持するための容量素子を小さく設計することができる。よって、画素の開口率の向上を図ることができるため、その分の低消費電力化を図るといった効果を奏する。
また、酸化物半導体層403を用いたトランジスタ410、420、430、440は、オフ電流を少なくすることができる。よって、画素においては画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって1フレーム期間の周期を長くすることができ、静止画表示期間でのリフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ボトムゲート構造のトランジスタ410、420、430において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極層401の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層402は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層(SiN(y>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層(SiO(x>0))を積層して、合計膜厚200nmのゲート絶縁層とする。
ソース電極層405a、ドレイン電極層405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜など)等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。
ソース電極層405a、ドレイン電極層405bに接続する配線層436a、配線層436bのような導電膜も、ソース電極層405a、ドレイン電極層405bと同様な材料を用いることができる。
また、ソース電極層405a、ドレイン電極層405b(これと同じ層で形成される配線層を含む)となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In―SnO、ITOと略記する)、酸化インジウム酸化亜鉛合金(In―ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
酸化物半導体層の上方に設けられる絶縁膜407、427、下方に設けられる絶縁層437は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
また、酸化物半導体層の上方に設けられる保護絶縁層409は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
また、保護絶縁層409上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
このように、本実施の形態を用いて作製した酸化物半導体層を含むトランジスタは、オフ電流を少なくすることができる。よって、画素においては画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって1フレーム期間の周期を長くすることができ、静止画表示期間でのリフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。また酸化物半導体層は、レーザ照射等の処理を経ることなく作製でき、大面積基板へのトランジスタの形成を可能にすることができるため、好適である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態6)
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例について、図13を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図13(A)乃至(E)にトランジスタの断面構造の一例を示す。図13(A)乃至(E)に示すトランジスタ510は、図12(A)に示すトランジスタ410と同様なボトムゲート構造の逆スタガ型トランジスタである。
以下、図13(A)乃至(E)を用い、基板505上にトランジスタ510を作製する工程を説明する。
まず、絶縁表面を有する基板505上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極層511を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板505は、実施の形態4に示した基板400と同様な基板を用いることができる。本実施の形態では基板505としてガラス基板を用いる。
下地膜となる絶縁膜を基板505とゲート電極層511との間に設けてもよい。下地膜は、基板505からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
また、ゲート電極層511の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層511上にゲート絶縁層507を形成する。ゲート絶縁層507は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。
本実施の形態の酸化物半導体は、不純物を除去され、I型化又は実質的にI型化された酸化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波(例えば周波数2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
また、ゲート絶縁層507、酸化物半導体膜530に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜530の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層511が形成された基板505、又はゲート絶縁層507までが形成された基板505を予備加熱し、基板505に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層516の成膜前に、ソース電極層515a及びドレイン電極層515bまで形成した基板505にも同様に行ってもよい。
次いで、ゲート絶縁層507上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜530を形成する(図13(A)参照。)。
なお、酸化物半導体膜530をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層507の表面に付着している粉状物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜530に用いる酸化物半導体は、実施の形態5に示した酸化物半導体を用いることができる。また、上記酸化物半導体にSiOを含んでもよい。本実施の形態では、酸化物半導体膜530をIn−Ga−Zn−O系酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図13(A)に相当する。また、酸化物半導体膜530は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。
酸化物半導体膜530をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In:Ga:ZnO=1:1:1[mol数比]の酸化物ターゲットを用い、In−Ga−Zn−O膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、In:Ga:ZnO=1:1:2[mol数比]の酸化物ターゲットを用いてもよい。
また、酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜530を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を100℃以上600℃以下好ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板505上に酸化物半導体膜530を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜530を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530の加工時に同時に行うことができる。
なお、ここでの酸化物半導体膜530のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜530のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
次いで、酸化物半導体層に第1の加熱処理を行う。この第1の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400℃以上750℃以下、または400℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層531を得る(図13(B)参照。)。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第1の加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。
なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
また、第1の加熱処理で酸化物半導体層を加熱した後、その温度を維持しながら又はその加熱温度から降温する過程で、同じ炉に高純度の酸素ガス、高純度のNOガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)を導入してもよい。酸素ガスまたはNOガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはNOガスの純度を、6N以上好ましくは7N以上(即ち、酸素ガスまたはNOガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又はNOガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型(真性)化する。
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜530に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
また、ゲート絶縁層507にコンタクトホールを形成する場合、その工程は酸化物半導体膜530に第1の加熱処理を行う前でも行った後でもよい。
また、酸化物半導体層を2回に分けて成膜し、2回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域(単結晶領域)、即ち、膜表面に垂直にc軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、3nm以上15nm以下の第1の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で450℃以上850℃以下、好ましくは550℃以上750℃以下の第1の加熱処理を行い、表面を含む領域に結晶領域(板状結晶を含む)を有する第1の酸化物半導体膜を形成する。そして、第1の酸化物半導体膜よりも厚い第2の酸化物半導体膜を形成し、450℃以上850℃以下、好ましくは600℃以上700℃以下の第2の加熱処理を行い、第1の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、第2の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化物半導体層を形成してもよい。
次いで、ゲート絶縁層507、及び酸化物半導体層531上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、実施の形態5に示したソース電極層405a、ドレイン電極層405bに用いる材料を用いることができる。
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層515a、ドレイン電極層515bを形成した後、レジストマスクを除去する(図13(C)参照。)。
第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層531上で向かい合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層531がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層531を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層531は一部のみがエッチングされ、溝部(凹部)を有する酸化物半導体層となることもある。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層516を形成する。
絶縁層516は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層516に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層516に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層516はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
本実施の形態では、絶縁層516として膜厚200nmの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して形成する絶縁層516は、水分や、水素イオンや、OHなどの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
酸化物半導体膜530の成膜時と同様に、絶縁層516の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ(クライオポンプなど)を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層516に含まれる不純物の濃度を低減できる。また、絶縁層516の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
絶縁層516を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部(チャネル形成領域)が絶縁層516と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜に対して第1の加熱処理を行って水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つである酸素を第2の加熱処理によって供給することができる。よって、酸化物半導体層は高純度化及び電気的にI型(真性)化する。なお高純度化された酸化物半導体膜中の水素濃度は5×1019atoms/cm以下、望ましくは5×1018atoms/cm以下、より望ましくは5×1017atoms/cm以下となる。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)で測定されるものである。
以上の工程でトランジスタ510が形成される(図13(D)参照。)。
また、絶縁層516に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を絶縁層516に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
絶縁層516上にさらに保護絶縁層506を形成してもよい。例えば、RFスパッタ法を用いて窒化シリコン膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層506を、窒化シリコン膜を用いて形成する(図13(E)参照。)。
本実施の形態では、保護絶縁層506として、絶縁層516まで形成された基板505を100℃〜400℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層516と同様に、処理室内の残留水分を除去しつつ保護絶縁層506を成膜することが好ましい。
保護絶縁層の形成後、さらに大気中、100℃以上200℃以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
このように、本実施の形態を用いて作製した高純度化された酸化物半導体層を含むトランジスタは、オフ電流を少なくすることができる。よって、画素においては画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって1フレーム期間の周期を長くすることができ、静止画表示期間でのリフレッシュ動作の頻度を少なくすることができるため、より消費電力を抑制する効果を高くできる。また、高純度化された酸化物半導体層は、レーザ照射等の処理を経ることなく作製でき、大面積基板へのトランジスタの形成を可能にすることができるため、好適である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態7)
本明細書に開示する液晶表示装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について説明する。
図14(A)は、電子書籍の一例を示している。図14(A)に示す電子書籍は、筐体1700及び筐体1701の2つの筐体で構成されている。筐体1700及び筐体1701は、蝶番1704により一体になっており、開閉動作を行うことができる。このような構成により、書籍のような動作を行うことが可能となる。
筐体1700には表示部1702が組み込まれ、筐体1701には表示部1703が組み込まれている。表示部1702及び表示部1703は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図14(A)では表示部1702)に文章を表示し、左側の表示部(図14(A)では表示部1703)に画像を表示することができる。
また、図14(A)では、筐体1700に操作部等を備えた例を示している。例えば、筐体1700は、電源入力端子1705、操作キー1706、スピーカ1707等を備えている。操作キー1706により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイス等を備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、及びUSBケーブル等の各種ケーブルと接続可能な端子等)、記録媒体挿入部等を備える構成としてもよい。さらに、図14(A)に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
図14(B)は、液晶表示装置を用いたデジタルフォトフレームの一例を示している。例えば、図14(B)に示すデジタルフォトフレームは、筐体1711に表示部1712が組み込まれている。表示部1712は、各種画像を表示することが可能であり、例えば、デジタルカメラ等で撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、図14(B)に示すデジタルフォトフレームは、操作部、外部接続用端子(USB端子、USBケーブル等の各種ケーブルと接続可能な端子等)、記録媒体挿入部等を備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部1712に表示させることができる。
図14(C)は、液晶表示装置を用いたテレビジョン装置の一例を示している。図14(C)に示すテレビジョン装置は、筐体1721に表示部1722が組み込まれている。表示部1722により、映像を表示することが可能である。また、ここでは、スタンド1723により筐体1721を支持した構成を示している。表示部1722は、上記実施の形態に示した液晶表示装置を適用することができる。
図14(C)に示すテレビジョン装置の操作は、筐体1721が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部1722に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
図14(D)は、液晶表示装置を用いた携帯電話機の一例を示している。図14(D)に示す携帯電話機は、筐体1731に組み込まれた表示部1732の他、操作ボタン1733、操作ボタン1737、外部接続ポート1734、スピーカ1735、及びマイク1736等を備えている。
図14(D)に示す携帯電話機は、表示部1732がタッチパネルになっており、指等の接触により、表示部1732の表示内容を操作することができる。また、電話の発信、或いはメールの作成等は、表示部1732を指等で接触することにより行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態8)
本実施の形態においては、上記実施の形態7で説明した電子書籍の構成について、具体例を示し説明する。
図15(A)に示す電子書籍(E−bookともいう)は、筐体9630、表示部9631、操作キー9632、太陽電池9633、充放電制御回路9634を有する。図15(A)に示した電子書籍は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。なお、図15(A)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ(以下、コンバータ9636と略記)を有する構成について示している。
図15(A)に示す構成とすることにより、太陽電池9633による発電、及びバッテリー9635での充電を効率よく行うことができ、好適である。なお太陽電池9633を筐体9630の表面及び裏面に設けることで、より効率的にバッテリー9635の充電を行う構成とすることができる。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また図15(A)に示す充放電制御回路9634の構成、及び動作について図15(B)にブロック図を示し説明する。図15(B)には、太陽電池9633、バッテリー9635、コンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、コンバータ9636、コンバータ9637、スイッチSW1乃至SW3が充放電制御回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようコンバータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2、3をオンにしてバッテリー9635の充電を行う構成とすればよい。
次いで外光により太陽電池9633により発電がされない場合の動作の例について説明する。バッテリー9635に蓄電された電力は、スイッチSW3をオンにすることでコンバータ9637により昇圧または降圧がなされる。そして、表示部9631の動作にバッテリー9635からの電力が用いられることとなる。
なお太陽電池9633については、充電手段の一例として示したが、他の手段によるバッテリー9635の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、特性評価用回路によるリーク電流測定を用いた、トランジスタの一例のオフ電流の値の算出例について以下に説明する。
まず、特性評価用回路の構成について、図16を用いて説明する。図16は、特性評価用回路の構成を示す回路図である。
図16に示す特性評価用回路は、複数の測定系201を備える。複数の測定系201は、互いに並列に接続される。ここでは、一例として8個の測定系201が並列に接続される構成とする。
測定系201は、トランジスタ211と、トランジスタ212と、容量素子213と、トランジスタ214と、トランジスタ215と、を含む。
トランジスタ211の第1端子には、電圧V1が入力され、トランジスタ211のゲートには、電圧Vext_aが入力される。トランジスタ211は、電荷注入用のトランジスタである。
トランジスタ212の第1端子は、トランジスタ211の第2端子に接続され、トランジスタ212の第2端子には、電圧V2が入力され、トランジスタ212のゲートには、電圧Vext_bが入力される。トランジスタ212は、リーク電流評価用のトランジスタである。なお、ここでのリーク電流とは、トランジスタのオフ電流を含むリーク電流である。
容量素子213の第1の電極は、トランジスタ211の第2端子に接続され、容量素子213の第2の電極には、電圧V2が入力される。ここでは、電圧V2として0Vが入力される。
トランジスタ214の第1端子には、電圧V3が入力され、トランジスタ214のゲートは、トランジスタ211の第2端子に接続される。なお、トランジスタ214のゲートと、トランジスタ211の第2端子、トランジスタ212の第1端子、並びに容量素子213の第1の電極との接続箇所をノードAともいう。
トランジスタ215の第1端子は、トランジスタ214の第2端子に接続され、トランジスタ215の第2端子には、電圧V4が入力され、トランジスタ215のゲートには、電圧Vext_cが入力される。なお、ここでは、電圧Vext_cとして0.5Vが入力される。
さらに、測定系201は、トランジスタ214の第2端子と、トランジスタ215の第1端子との接続箇所の電圧を出力電圧Voutとして出力する。
ここでは、トランジスタ211の一例として、酸化物半導体層を含み、チャネル長L=10μm、チャネル幅W=10μmのトランジスタを用いる。また、トランジスタ214及びトランジスタ215の一例として、酸化物半導体層を含み、チャネル長L=3μm、チャネル幅W=100μmのトランジスタを用いる。また、トランジスタ212の一例として、酸化物半導体層を含み、酸化物半導体層の上部にソース電極及びドレイン電極が接し、ソース電極及びドレイン電極と、ゲート電極とのオーバーラップ領域を設けず、幅1μmのオフセット領域を有するボトムゲート構造のトランジスタを用いる。オフセット領域を設けることにより、寄生容量を低減することができる。さらにトランジスタ212としては、チャネル長L及びチャネル幅Wの異なる6条件のトランジスタを用いる(表1参照)。
Figure 2011248352
図16に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオフ状態に保つことができる。電荷注入用のトランジスタを設けない場合には、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態にする必要があるが、オン状態からオフ状態の定常状態に到るまでに時間を要するような素子では、測定に時間を要してしまう。
また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク電流評価用トランジスタのチャネル幅Wを、電荷注入用のトランジスタのチャネル幅Wよりも大きくすることにより、リーク電流評価用トランジスタ以外の特性評価回路のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価用トランジスタのリーク電流を高い精度で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響もない。
一方、電荷注入用トランジスタのチャネル幅Wを、リーク電流評価用トランジスタのチャネル幅Wよりも小さくすることにより、電荷注入用トランジスタのリーク電流を相対的に小さくすることができる。また、電荷注入の際に、チャネル形成領域の電荷の一部がノードAに流れ込むことによるノードAの電圧変動の影響も小さい。
また、図16に示すように、複数の測定系を並列接続させた構造にすることにより、より正確に特性評価回路のリーク電流を算出することができる。
次に、図16に示す特性評価回路を用いた、本実施例のトランジスタの一例のオフ電流の値の算出方法について説明する。
まず、図16に示す特性評価回路のリーク電流測定方法について、図17を用いて説明する。図17は、図16に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャートである。
図16に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分けられる。それぞれの期間における動作について、以下に説明する。
まず、書き込み期間において、電圧Vext_bとして、トランジスタ212がオフ状態となるような電圧VL(−3V)を入力する。また、電圧V1として、書き込み電圧Vwを入力した後、電圧Vext_aとして、一定期間トランジスタ211がオン状態となるような電圧VH(5V)を入力する。これによって、ノードAに電荷が蓄積され、ノードAの電圧は、書き込み電圧Vwと同等の値になる。その後、電圧Vext_aとして、トランジスタ211がオフ状態となるような電圧VLを入力する。その後、電圧V1として、電圧VSS(0V)を入力する。
その後、保持期間において、ノードAが保持する電荷量の変化に起因して生じるノードAの電圧の変化量の測定を行う。電圧の変化量から、トランジスタ212のソース電極とドレイン電極との間を流れる電流値を算出することができる。以上により、ノードAの電荷の蓄積とノードAの電圧の変化量の測定とを行うことができる。
このとき、ノードAの電荷の蓄積及びノードAの電圧の変化量の測定(蓄積及び測定動作ともいう)を繰り返し行う。まず、第1の蓄積及び測定動作を15回繰り返し行う。第1の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして5Vの電圧を入力し、保持期間に1時間の保持を行う。次に、第2の蓄積及び測定動作を2回繰り返し行う。第2の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして3.5Vの電圧を入力し、保持期間に50時間の保持を行う。次に、第3の蓄積及び測定動作を1回行う。第3の蓄積及び測定動作では、書き込み期間に書き込み電圧Vwとして4.5Vの電圧を入力し、保持期間に10時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードAを流れる電流Iのうち、過渡電流(測定開始後から時間経過とともに減少していく電流成分)を除くことができる。その結果、より高い精度でリーク電流を測定することができる。
一般に、ノードAの電圧Vは、出力電圧Voutの関数として式(1)のように表すことができる。
Figure 2011248352
また、ノードAの電荷Qは、ノードAの電圧V、ノードAに接続される容量C、定数(const)を用いて、式(2)のように表される。ここで、ノードAに接続される容量Cは、容量素子213の容量と容量素子213以外の容量成分の和である。
Figure 2011248352
ノードAの電流Iは、ノードAに流れ込む電荷(またはノードAから流れ出る電荷)の時間微分であるから、ノードAの電流Iは式(3)のように表現される。
Figure 2011248352
なお、ここでは、一例として、Δtを約54000secとする。このように、ノードAに接続される容量Cと、出力電圧Voutから、ノードAの電流Iを求めることができるため、特性評価回路のリーク電流を求めることができる。
次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より算出した特性評価回路のリーク電流の値を示す。
図18に、一例として、条件1、条件2及び条件3における上記測定(第1の蓄積及び測定動作)に係る経過時間Timeと、出力電圧Voutとの関係を示す。図19に、上記測定に係る経過時間Timeと、該測定によって算出されたリーク電流との関係を示す。測定開始後から出力電圧Voutが変動しており、定常状態に到るためには10時間以上必要であることがわかる。
また、図20に、上記測定により見積もられた条件1乃至条件6におけるノードAの電圧とリーク電流の関係を示す。図20では、例えば条件4において、ノードAの電圧が3.0Vの場合、リーク電流は28yA/μmである。リーク電流にはトランジスタ212のオフ電流も含まれるため、トランジスタ212のオフ電流も28yA/μm以下とみなすことができる。
以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十分に小さいことがわかる。
101 バックライト部
102 表示パネル
103 偏光板
104 偏光板
106 拡散板
107 画素部
108 走査線駆動回路
109 信号線駆動回路
110 画素
111 副画素
112 FPC
113 外部基板
115 回路部
120 液晶表示装置
121 表示切替回路
122 表示制御回路
123 バックライト部
124 表示パネル
125 画像信号供給源
143 書き込み期間
144 保持期間
201 測定系
211 トランジスタ
212 トランジスタ
213 容量素子
214 トランジスタ
215 トランジスタ
300 外部切替手段
301 記憶回路
302 比較回路
303 選択回路
311 画素部
312 駆動回路
313 副画素
322 バックライト
400 基板
401 ゲート電極層
402 ゲート絶縁層
403 酸化物半導体層
407 絶縁膜
408 容量配線層
409 保護絶縁層
410 トランジスタ
413 層間膜
420 トランジスタ
427 絶縁層
430 トランジスタ
437 絶縁層
440 トランジスタ
441 基板
442 基板
444 液晶層
447 透明電極層
448 共通電極層
449 導電層
450 トランジスタ
505 基板
506 保護絶縁層
507 ゲート絶縁層
510 トランジスタ
511 ゲート電極層
516 絶縁層
530 酸化物半導体膜
531 酸化物半導体層
601 画素部
602 走査線
603 信号線
606 走査線側駆動回路
607 信号線側駆動回路
610 副画素
612 画素トランジスタ
613 液晶素子
614 容量素子
618 共通電極
619 容量線
710 画像信号変換回路
711 表示制御切替回路
712 動画表示制御回路
713 静止画表示制御回路
714 動画タイミング信号生成回路
715 動画バックライト制御回路
716 静止画タイミング信号生成回路
717 静止画バックライト制御回路
801 期間
802 期間
830 画素部
831 表示画像
840 バックライト
911 表示画像
912 表示画像
913 表示画像
105B 光源
105R 光源
105G 光源
105W 光源
105Y 光源
111B 副画素
111G 副画素
111R 副画素
111W 副画素
111Y 副画素
114B 光透過部
114G 光透過部
114R 光透過部
114W 光透過部
114Y 光透過部
1700 筐体
1701 筐体
1702 表示部
1703 表示部
1704 蝶番
1705 電源入力端子
1706 操作キー
1707 スピーカ
1711 筐体
1712 表示部
1721 筐体
1722 表示部
1723 スタンド
1731 筐体
1732 表示部
1733 操作ボタン
1734 外部接続ポート
1735 スピーカ
1736 マイク
1737 操作ボタン
405a ソース電極層
405b ドレイン電極層
436a 配線層
436b 配線層
460a 配向膜
460b 配向膜
515a ソース電極層
515b ドレイン電極層
9630 筐体
9631 表示部
9632 操作キー
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 コンバータ
9637 コンバータ

Claims (8)

  1. 赤のカラーフィルタを有する副画素と、緑のカラーフィルタを有する副画素と、青のカラーフィルタを有する副画素と、白色の光の透過を制御するための副画素とを有する複数の画素が設けられた表示パネルと、
    赤、緑、青、及び白の光源を有するバックライト部と、
    前記表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、
    前記動画モードでは画像信号に応じて前記バックライト部の前記赤、前記緑、及び前記青の光源の輝度の制御をし、前記静止画モードでは前記画像信号に応じて前記バックライト部の前記白の光源の輝度の制御をする表示制御回路と、
    を有することを特徴とする液晶表示装置。
  2. 赤のカラーフィルタを有する副画素と、緑のカラーフィルタを有する副画素と、青のカラーフィルタを有する副画素と、白色の光の透過を制御するための副画素とを有する複数の画素が設けられた表示パネルと、
    赤、緑、青、及び白の光源を有するバックライト部と、
    前記表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、
    第1の画像信号を前記副画素に供給するための第2の画像信号に変換するための画像信号変換回路と、前記動画モードで前記第2の画像信号に応じて前記バックライト部の前記赤、前記緑、及び前記青の光源の輝度の制御及び前記表示パネルの制御をする動画表示制御回路と、前記静止画モードで前記第2の画像信号に応じて前記白の光源の輝度の制御及び前記表示パネルの制御をする静止画表示制御回路と、を含む表示制御回路と、
    を有することを特徴とする液晶表示装置。
  3. 赤のカラーフィルタを有する副画素と、緑のカラーフィルタを有する副画素と、青のカラーフィルタを有する副画素と、白色の光の透過を制御するための副画素とを有する複数の画素が設けられた表示パネルと、
    赤、緑、青、及び白の光源を有するバックライト部と、
    前記表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、
    第1の画像信号を前記副画素に供給する第2の画像信号に変換するための画像信号変換回路と、前記動画モードで前記第2の画像信号を複数の書き込み期間により表示するよう前記表示パネルの制御を行う動画タイミング信号生成回路と、前記動画モードで前記第2の画像信号に応じて前記バックライト部の前記赤、前記緑、及び前記青の光源の輝度の制御を行う動画バックライト制御回路と、前記静止画モードで前記第2の画像信号を複数の書き込み期間及び保持期間により表示するよう前記表示パネルの制御を行う静止画タイミング信号生成回路と、前記静止画モードで前記第2の画像信号に応じて前記バックライト部の前記白の光源の輝度の制御を行う静止画バックライト制御回路と、を含む表示制御回路と、
    を有することを特徴とする液晶表示装置。
  4. 赤のカラーフィルタを有する副画素と、緑のカラーフィルタを有する副画素と、青のカラーフィルタを有する副画素と、黄のカラーフィルタを有する副画素と、を有する複数の画素が設けられた表示パネルと、
    赤、緑、青、及び黄の光源を有するバックライト部と、
    前記表示パネルを動画モードで表示するか、または静止画モードで表示するかを切り替える画像切替回路と、
    第1の画像信号を前記副画素に供給する第2の画像信号に変換するための画像信号変換回路と、前記動画モードで前記第2の画像信号を複数の書き込み期間により表示するよう前記表示パネルの制御を行う動画タイミング信号生成回路と、前記動画モードで前記第2の画像信号に応じて前記バックライト部の前記赤、前記緑、及び前記青の光源の輝度の制御を行う動画バックライト制御回路と、前記静止画モードで前記第2の画像信号を複数の書き込み期間及び保持期間により表示するよう前記表示パネルの制御を行う静止画タイミング信号生成回路と、前記静止画モードで前記第2の画像信号に応じて前記バックライト部の前記青及び前記黄の光源の輝度の制御を行う静止画バックライト制御回路と、を含む表示制御回路と、
    を有することを特徴とする液晶表示装置。
  5. 請求項3または請求項4において、前記保持期間は1分以上であることを特徴とする液晶表示装置。
  6. 請求項1乃至請求項5のいずれか一において、前記副画素は、酸化物半導体でなる半導体層を有するトランジスタを具備することを特徴とする液晶表示装置。
  7. 請求項1乃至6のいずれか一において、前記バックライト部の前記光源は、発光ダイオードであることを特徴とする液晶表示装置。
  8. 請求項1乃至請求項7のいずれか一に記載の液晶表示装置を具備する電子機器。
JP2011099674A 2010-04-28 2011-04-27 液晶表示装置及び電子機器 Active JP5730117B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011099674A JP5730117B2 (ja) 2010-04-28 2011-04-27 液晶表示装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010104032 2010-04-28
JP2010104032 2010-04-28
JP2011099674A JP5730117B2 (ja) 2010-04-28 2011-04-27 液晶表示装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015078310A Division JP5913679B2 (ja) 2010-04-28 2015-04-07 液晶表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2011248352A true JP2011248352A (ja) 2011-12-08
JP5730117B2 JP5730117B2 (ja) 2015-06-03

Family

ID=44857917

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011099674A Active JP5730117B2 (ja) 2010-04-28 2011-04-27 液晶表示装置及び電子機器
JP2015078310A Expired - Fee Related JP5913679B2 (ja) 2010-04-28 2015-04-07 液晶表示装置及び電子機器
JP2016063113A Expired - Fee Related JP6138310B2 (ja) 2010-04-28 2016-03-28 表示装置及び電子機器

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2015078310A Expired - Fee Related JP5913679B2 (ja) 2010-04-28 2015-04-07 液晶表示装置及び電子機器
JP2016063113A Expired - Fee Related JP6138310B2 (ja) 2010-04-28 2016-03-28 表示装置及び電子機器

Country Status (4)

Country Link
US (1) US9019320B2 (ja)
JP (3) JP5730117B2 (ja)
TW (2) TWI616864B (ja)
WO (1) WO2011136018A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130577A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置及びプログラム
KR101574457B1 (ko) * 2012-02-20 2015-12-03 샤프 가부시키가이샤 구동 장치 및 표시 장치
US9311886B2 (en) 2012-11-07 2016-04-12 Japan Display Inc. Display device including signal processing unit that converts an input signal for an input HSV color space, electronic apparatus including the display device, and drive method for the display device
US9390679B2 (en) 2013-03-13 2016-07-12 Japan Display Inc. Display device, electronic apparatus, driving method of display device, and signal processing method
US9460675B2 (en) 2013-03-28 2016-10-04 Japan Display Inc. Display device having signal processing circuits, electronic apparatus having display device, driving method of display device, and signal processing method
US9659531B2 (en) 2014-03-27 2017-05-23 Japan Display Inc. Display device and display device drive method for controlling luminance of RGBW subpixels and a lighting unit
US9754541B2 (en) 2014-06-16 2017-09-05 Japan Display Inc. Display device and display device drive method

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893317B (zh) * 2010-03-17 2016-01-27 卢米纳特控股有限合伙企业 用于公共交通中的车载使用的lcd tft标志
CN102213854B (zh) * 2010-04-09 2015-08-05 株式会社半导体能源研究所 液晶显示装置及电子设备
US10126803B1 (en) 2011-04-04 2018-11-13 Google Llc Conditional power management activities
TWI461989B (zh) * 2011-08-25 2014-11-21 Au Optronics Corp 觸控元件
JP5837177B2 (ja) 2012-02-20 2015-12-24 シャープ株式会社 駆動装置および表示装置
US9412324B2 (en) * 2012-02-29 2016-08-09 Sharp Kabushiki Kaisha Drive device and display device
US9601059B2 (en) * 2012-05-15 2017-03-21 Google Inc. Dynamic backlight control selector
KR101982830B1 (ko) * 2012-07-12 2019-05-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101958870B1 (ko) 2012-07-13 2019-07-02 삼성전자 주식회사 소비 전력을 절감하기 위한 표시 제어 방법 및 장치
KR20150085035A (ko) 2012-11-15 2015-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
KR20140113046A (ko) * 2013-03-15 2014-09-24 삼성디스플레이 주식회사 표시 장치
US9280180B2 (en) * 2013-04-23 2016-03-08 Dell Products L.P. Information handling system display panel having offset supporting electronic components
KR20150007565A (ko) * 2013-07-11 2015-01-21 삼성전자주식회사 투과반사형 영상표시장치 및 그 제어방법
KR102106271B1 (ko) * 2013-10-24 2020-05-06 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
KR102297064B1 (ko) * 2014-09-12 2021-09-01 삼성전자주식회사 SoC 장치, 디스플레이 드라이버 및 이들을 포함하는 SoC 시스템
TWI579489B (zh) * 2014-11-27 2017-04-21 林伯剛 黃色背光系統及黃色背光方法
JPWO2016087999A1 (ja) 2014-12-01 2017-10-12 株式会社半導体エネルギー研究所 表示装置、該表示装置を有する表示モジュール、及び該表示装置または該表示モジュールを有する電子機器
TWI567717B (zh) * 2015-01-23 2017-01-21 明基電通股份有限公司 用來偵測面板模組之背光強度之感應裝置及面板設備
CN104751807B (zh) * 2015-03-05 2017-05-17 青岛海信电器股份有限公司 一种背光亮度调节方法、装置及液晶显示装置
US10127888B2 (en) * 2015-05-15 2018-11-13 Microsoft Technology Licensing, Llc Local pixel luminance adjustments
US10797113B2 (en) 2016-01-25 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device with layered electrode structures
CN105679803B (zh) * 2016-03-25 2018-01-05 北京京东方显示技术有限公司 显示面板及其控制方法、显示装置、显示系统
CN106782377B (zh) * 2016-12-27 2018-01-23 惠科股份有限公司 液晶显示器件及其驱动方法
CN107464517A (zh) * 2017-08-17 2017-12-12 上海天马有机发光显示技术有限公司 显示面板的驱动方法、驱动装置、显示面板及显示装置
CN111739478B (zh) * 2020-07-01 2022-03-01 惠州视维新技术有限公司 动态背光控制方法、动态背光模组、显示装置及存储介质
KR20220090115A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001312253A (ja) * 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2002278523A (ja) * 2001-01-12 2002-09-27 Sharp Corp 表示装置の駆動方法および表示装置
JP2007114274A (ja) * 2005-09-20 2007-05-10 Epson Imaging Devices Corp 照明装置、電気光学装置及び電子機器
JP2009116324A (ja) * 2007-10-19 2009-05-28 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法並びに当該表示装置を用いた電子機器
JP2009192887A (ja) * 2008-02-15 2009-08-27 Hitachi Displays Ltd 表示装置
JP2010021039A (ja) * 2008-07-11 2010-01-28 Epson Imaging Devices Corp 照明装置、照明装置の制御方法、液晶装置及び電子機器

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
EP0997868B1 (en) 1998-10-30 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3428529B2 (ja) 1999-10-13 2003-07-22 日本電気株式会社 表示装置および情報端末装置
WO2001037251A1 (en) * 1999-11-12 2001-05-25 Koninklijke Philips Electronics N.V. Liquid crystal display device witr high brightness
JP2001154636A (ja) 1999-11-12 2001-06-08 Koninkl Philips Electronics Nv 液晶表示装置
JP3805189B2 (ja) 2000-10-30 2006-08-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶表示装置
JP2001210122A (ja) * 2000-01-28 2001-08-03 Matsushita Electric Ind Co Ltd 照明装置、映像表示装置、映像表示装置の駆動方法、液晶表示パネル、液晶表示パネルの製造方法、液晶表示パネルの駆動方法、アレイ基板、表示装置、ビューファインダおよびビデオカメラ
JP3535799B2 (ja) * 2000-03-30 2004-06-07 キヤノン株式会社 液晶表示装置およびその駆動方法
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3527193B2 (ja) * 2000-10-13 2004-05-17 Necエレクトロニクス株式会社 液晶表示装置及びコンピュータ
US6825834B2 (en) 2000-11-06 2004-11-30 Sanyo Electric Co., Ltd. Active matrix display device
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3766274B2 (ja) 2000-12-21 2006-04-12 株式会社東芝 時分割カラー表示装置および表示方法
JP2002207462A (ja) * 2001-01-11 2002-07-26 Toshiba Corp 液晶表示素子の駆動方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3749147B2 (ja) * 2001-07-27 2006-02-22 シャープ株式会社 表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP2003248463A (ja) 2002-02-25 2003-09-05 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3980910B2 (ja) * 2002-03-12 2007-09-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3758591B2 (ja) * 2002-03-14 2006-03-22 松下電器産業株式会社 ディスプレイ
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4638117B2 (ja) 2002-08-22 2011-02-23 シャープ株式会社 表示装置およびその駆動方法
TW200405082A (en) 2002-09-11 2004-04-01 Samsung Electronics Co Ltd Four color liquid crystal display and driving device and method thereof
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005195734A (ja) 2004-01-05 2005-07-21 Fujitsu Ltd 発光制御装置、表示装置、表示制御装置及び表示制御プログラム
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101090247B1 (ko) 2004-04-19 2011-12-06 삼성전자주식회사 4색 표시 장치의 구동 장치 및 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
WO2006109532A1 (ja) * 2005-03-30 2006-10-19 Sharp Kabushiki Kaisha 液晶表示装置
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
EP1875458A1 (en) * 2005-04-21 2008-01-09 Koninklijke Philips Electronics N.V. Sub-pixel mapping
EP1720149A3 (en) 2005-05-02 2007-06-27 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4016213B2 (ja) * 2005-05-11 2007-12-05 ソニー株式会社 液晶表示装置及び電子機器
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI287675B (en) * 2005-11-25 2007-10-01 Ind Tech Res Inst Backlight module, liquid crystal display and driving method for liquid crystal display
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100815916B1 (ko) 2006-02-09 2008-03-21 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동장치 및 구동방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI357037B (en) * 2006-04-28 2012-01-21 Himax Tech Inc Flat display and driving method thereof
JP5027447B2 (ja) 2006-05-31 2012-09-19 株式会社ジャパンディスプレイイースト 画像表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
TWI311300B (en) * 2007-01-08 2009-06-21 Tpo Displays Corp Image display system and method
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4389941B2 (ja) 2007-01-30 2009-12-24 ソニー株式会社 再生制御装置および方法、並びにプログラム
TW200834181A (en) 2007-02-12 2008-08-16 Wang yong qi Display system with LED backlighting module
JP4779995B2 (ja) * 2007-02-28 2011-09-28 ソニー株式会社 画像表示装置及び電子機器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US20090058842A1 (en) * 2007-09-04 2009-03-05 Apple Inc. Devices and methods for controlling a display to conserve power
WO2009047950A1 (ja) * 2007-10-09 2009-04-16 Sharp Kabushiki Kaisha 表示装置
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20100253711A1 (en) 2008-03-03 2010-10-07 Sharp Kabushiki Kaisha Liquid crystal display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5273671B2 (ja) 2009-04-10 2013-08-28 株式会社ジャパンディスプレイ 表示信号変換装置
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001312253A (ja) * 2000-04-28 2001-11-09 Sharp Corp 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP2002278523A (ja) * 2001-01-12 2002-09-27 Sharp Corp 表示装置の駆動方法および表示装置
JP2007114274A (ja) * 2005-09-20 2007-05-10 Epson Imaging Devices Corp 照明装置、電気光学装置及び電子機器
JP2009116324A (ja) * 2007-10-19 2009-05-28 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法並びに当該表示装置を用いた電子機器
JP2009192887A (ja) * 2008-02-15 2009-08-27 Hitachi Displays Ltd 表示装置
JP2010021039A (ja) * 2008-07-11 2010-01-28 Epson Imaging Devices Corp 照明装置、照明装置の制御方法、液晶装置及び電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101574457B1 (ko) * 2012-02-20 2015-12-03 샤프 가부시키가이샤 구동 장치 및 표시 장치
US9311886B2 (en) 2012-11-07 2016-04-12 Japan Display Inc. Display device including signal processing unit that converts an input signal for an input HSV color space, electronic apparatus including the display device, and drive method for the display device
JP2014130577A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置及びプログラム
JP2018092176A (ja) * 2012-11-30 2018-06-14 株式会社半導体エネルギー研究所 半導体装置
JP2020073978A (ja) * 2012-11-30 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2021152667A (ja) * 2012-11-30 2021-09-30 株式会社半導体エネルギー研究所 目にやさしい表示装置
US9390679B2 (en) 2013-03-13 2016-07-12 Japan Display Inc. Display device, electronic apparatus, driving method of display device, and signal processing method
US9460675B2 (en) 2013-03-28 2016-10-04 Japan Display Inc. Display device having signal processing circuits, electronic apparatus having display device, driving method of display device, and signal processing method
US9659531B2 (en) 2014-03-27 2017-05-23 Japan Display Inc. Display device and display device drive method for controlling luminance of RGBW subpixels and a lighting unit
US10269313B2 (en) 2014-03-27 2019-04-23 Japan Display Inc. Display device and display device drive method
US9754541B2 (en) 2014-06-16 2017-09-05 Japan Display Inc. Display device and display device drive method

Also Published As

Publication number Publication date
TWI559285B (zh) 2016-11-21
TW201142804A (en) 2011-12-01
TWI616864B (zh) 2018-03-01
JP5730117B2 (ja) 2015-06-03
TW201701266A (zh) 2017-01-01
WO2011136018A1 (en) 2011-11-03
JP5913679B2 (ja) 2016-04-27
US9019320B2 (en) 2015-04-28
JP6138310B2 (ja) 2017-05-31
US20110267381A1 (en) 2011-11-03
JP2016136276A (ja) 2016-07-28
JP2015132850A (ja) 2015-07-23

Similar Documents

Publication Publication Date Title
JP6138310B2 (ja) 表示装置及び電子機器
JP7054409B2 (ja) 液晶表示装置
JP6175125B2 (ja) 液晶表示装置の作製方法
JP5883969B2 (ja) 表示装置
JP6005214B2 (ja) 液晶表示装置
JP2013041288A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150407

R150 Certificate of patent or registration of utility model

Ref document number: 5730117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250