JP2011049575A - ワンパッケージ化されたダイを有する半導体装置 - Google Patents

ワンパッケージ化されたダイを有する半導体装置 Download PDF

Info

Publication number
JP2011049575A
JP2011049575A JP2010224279A JP2010224279A JP2011049575A JP 2011049575 A JP2011049575 A JP 2011049575A JP 2010224279 A JP2010224279 A JP 2010224279A JP 2010224279 A JP2010224279 A JP 2010224279A JP 2011049575 A JP2011049575 A JP 2011049575A
Authority
JP
Japan
Prior art keywords
semiconductor device
clip
package semiconductor
package
conductive clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010224279A
Other languages
English (en)
Inventor
Martin Standing
スタンディング マーティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies Americas Corp
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Americas Corp, International Rectifier Corp USA filed Critical Infineon Technologies Americas Corp
Publication of JP2011049575A publication Critical patent/JP2011049575A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Abstract

【課題】アセンブリに要求される構成要素の数を減少させつつ、２つ又はそれよりも多くの装置を有するコパック装置を提供する。
【解決手段】金属の形態の外部クリップ１２を含むワンパッケージ化された半導体装置１０は、少なくとも一つが電気コネクタとして外部クリップを使用する２つの半導体ダイ３０を含むこともできる。内部クリップ２８は、外部クリップ内のダイの一つを配置するために用いられる。内部クリップは、絶縁層によって外部クリップから絶縁され得る。
【選択図】図２

Description

この発明は、半導体装置に関し、より詳細には、少なくとも２つのワンパッケージ化された半導体ダイを含む半導体装置に関する。
一般にコパック（copak）と称されるワンパッケージ化された装置が良く知られている。通常、そのような装置は、共通のハウジングにパッケージ化された２つ又はそれよりも多くの同一の又は異なる半導体装置を含む。そのような構成によって達成される利益は、回路内の同一の機能に対して用いられる別々にパッケージ化された半導体ダイによって消費されるよりも、回路基盤上でより小さな空間を占める、よりコンパクトな電子パッケージである。この空間の節約によって、同一の空間により多くの電子部品を有する、よりコンパクトな装置及び／又はより複雑な装置の構築が無理なく可能になる。
多くのコパック装置はモールドハウジングとリードフレームとを含む。リードフレームが半導体ダイを回路内の外部要素へ接続するために用いられる一方で、ハウジングは、水蒸気のような環境要素に対して半導体ダイへ保護を与える。したがって、この従来の構成は、コパックのコストに加わるだけでなく、コパックの製造を複雑にするいくつかの構成要素を必要とする。したがって、アセンブリに要求される構成要素の数を減少させつつ、２つ又はそれよりも多くの装置を有するコパック装置が望まれている。
この発明に係る半導体装置は、少なくとも２つの同一の又は異なる半導体ダイを含む。２つの半導体ダイは、これら半導体ダイのうちの少なくとも一つに対して外部コネクタとして役立つことのできる共通の外部金属クリップ内にワンパッケージ化されている。
本発明の第１の側面によれば、２つの同一の又は異なる半導体ダイは、外部導電クリップ内に収容され、該外部導電クリップは、ダイのためのハウジングとダイのうちの一つを電子回路の外部構成要素へ接続するための電気コネクタとの両方に役立つ。
特に、本発明に係るワンパッケージ化された半導体装置は、実質的に平らなウェブ部（ｗｅｂ ｐｏｒｔｉｏｎ）と、空間を画定する複数の壁と、を有することができる。ＭＯＳＦＥＴとすることができる第１半導体ダイは、ドレイン電極で導電層によってウェブ部へ電気的に接続されており、導電層は、はんだ層又は導電性エポキシとすることができる。外部導電クリップの２つの対向壁の端縁部から延在する２つの隆起部は、回路基盤のような基板上の対応する電気パッドへの接続を形成し、これによりＭＯＳＦＥＴのドレイン電極が電子回路内の適切な箇所へ接続される。
第２半導体ダイは内部導電クリップ内に配置され、該クリップは、絶縁層によって外部導電クリップのウェブ部に接続されているがウェブ部から絶縁されている。第２半導体ダイは第１半導体ダイと同一のＭＯＳＦＥＴ、又は第１半導体ダイの動作を制御するために半導体チップ上に形成された集積回路とすることができる。
この発明の第１の側面によれば、第１半導体ダイの厚さと内部導電クリップ及び第２半導体ダイの全体の高さとは、それぞれの頂部表面が互いに同一平面に、かつ好適には隆起部の接触表面と同一平面にあるように等しい。この結果を達成するために、第２半導体ダイは、その厚さを減少させるために基部（ｇｒｏｕｎｄ）とすることができる。
この発明に係る内部導電クリップは、基部プレートと、基部プレートの端縁部から実質的に垂直に延在する複数の壁と、を含む。内部導電クリップの壁の少なくとも一つは、外部導電クリップの隆起部と好ましくは同一平面にある接触表面を画定するために屈曲された拡張部を含む。内部導電クリップの接触表面は、第２半導体ダイを電子回路内の位置へ接続するために、基板上の適切なパッドと接触を形成する。好ましくは、内部導電クリップの外部表面は、絶縁表面を形成するよう化学的に処理されているか、又はポリイミドのような電気的絶縁ポリマー層によって絶縁されている。内部導電クリップの内部表面は、銀のような導電性の高い金属で好ましくは被覆されている。内部導電クリップは、第２半導体ダイを少なくとも部分的に受ける実質的に垂直な壁を形成するために銅箔の端縁部を持ち上げることによって形成され得る。
この発明の第２実施例に係るワンパッケージ化された半導体装置は、第１実施例で用いられたものと実質的に同様の金属缶とすることができる外部導電クリップを含む。第２実施例に係る半導体装置は、少なくとも２つの同一の又は異なる半導体ダイを含み、半導体ダイのそれぞれは、導電性はんだ層又は導電性エポキシによって外部導電クリップのウェブ部へ電気的に接続された主電極のうちの少なくとも一つを有する。この実施例では、外部導電クリップは、半導体ダイのためのハウジングと、装置を電子回路内の外部構成要素へ接続するコネクタと、の両方として役に立つ。
この発明の他の特徴及び優位点は、添付の図面を参照する本発明の次の記述から明らかとなろう。
この発明の第１実施例に係る半導体装置の平面図である。 図１の１−１線の方向に見たこの発明の第１実施例の断面図である。 この発明の１側面に係る内部導電クリップの側面図である。 図３に示された内部導電クリップの平面図である。 この発明の第２実施例に係る半導体装置の平面図である。 図５の２−２線の方向に見たこの発明の第２実施例の断面図である。 基板に接続されたこの発明の第１実施例に係る半導体装置を示す図である。 基板に接続されたこの発明の第２実施例に係る半導体装置を示す図である。
図１は、この発明の第１実施例に係る半導体装置１０を示す。半導体装置１０は、外部導電クリップ１２を含む。外部導電クリップ１２は、ウェブ部１４と、空間を画定するためにウェブ部１４の端縁部から延在する複数の壁１６と、を含む金属缶である。外部導電クリップ１２は銅から形成することができ、好ましくは銀で被覆される。第１半導体ダイ１８は、外部導電クリップ１２の壁１６によって画定された空間内に配置されている。第１半導体ダイ１８は、垂直導電性ＭＯＳＦＥＴ、パワーダイオード、ＩＧＢＴ、又は同様のものとすることができる。この発明の第１実施例では、第１半導体装置１８は、ソース電極２０、ゲート電極２２、及びドレイン電極２４を有する垂直導電性ＭＯＳＦＥＴ（ｖｅｒｔｉｃａｌ ｃｏｎｄｕｃｔｉｏｎ ＭＯＳＦＥＴ）である（図２）。
図２を参照すると、第１半導体ダイ１８のドレイン電極２４は、導電材料層２６によって外部導電クリップ１２のウェブ部１４へ電気的に接続されており、導電材料層２６ははんだ又は導電性エポキシとすることができる。第１実施例に係る半導体装置１０はまた、外部導電クリップ１２の壁１６によって画定された空間内に配置された内部導電クリップ２８をも含む。
図３及び図４を参照すると、内部導電クリップ２８は、銅のシートのような薄い導電性金属シートから好ましくは形成されており、基部プレート部３２の周囲で空間を画定する好ましくは垂直に延在する壁３０を含む。内部導電クリップ２８はまた、クリップ２８の壁３０のうちの一つの端縁部から延在する拡張部３４を含み、接触表面３３を提供するよう曲げられている。内部導電クリップ２８の内部表面は、銀のような導電性の高い材料で被覆することができ、外部表面は、絶縁を形成するよう化学的に処理され得るか、又はポリイミドのような絶縁接着フィルム（ｉｎｓｕｌａｔｉｎｇ ａｄｈｅｓｉｖｅ ｆｉｌｍ）で被覆され得る。内部導電クリップ２８は、壁３０を形成するために薄い銅箔の外部端縁部を持ち上げることによって好ましくは形成される。そのように形成された壁のうちの一つは、接触表面３３として拡張部３４の内部表面を露出させるために外側へ曲げられた拡張部３４を有するべきである。内部導電クリップ２８を形成するために用いられる銅箔は、外部導電クリップ１２の深さよりも薄くするべきである。好ましい実施例では、例えば、外部導電クリップ１２が約０．３９６ｍｍの深さを有する箇所で、約０．１００ｍｍの厚さの銅箔が用いられる。
ここで図１及び図２を参照すると、第２半導体ダイ３６は、内部導電クリップ２８の壁３０内の空間に備わっている。第１実施例では、第２半導体ダイは、導電層３８によって内部導電クリップ２８に電気的に接続されたドレイン電極（不図示）を有するＭＯＳＦＥＴとすることができ、導電層３８は、はんだ、又は銀の加えられたエポキシのような導電性エポキシとすることができる。内部導電クリップ２８の壁３０は、はんだ又は導電性エポキシが外部導電クリップ１２のウェブ部１４にこぼれて接触するのを防止するためのダムとして作用する。第２半導体ダイ３６は、内部導電クリップ２８の基部と外部導電クリップ１２のウェブ部１４との間に配置された絶縁層４０によって外部導電クリップ１２から絶縁されている。好ましい実施例では、第１半導体ダイ１８は、約０．３５０の厚さを有し、導電材料２６によって外部導電クリップ１２の深さにおける頂部に持ち上げられる。第２半導体ダイ３６はまた、その頂部表面が第１半導体ダイ１８の頂部表面と同一平面となるように、内部導電クリップ２８の内側で持ち上げられている。この結果を得るために、第１半導体ダイ１８よりも薄いダイを用いる必要がある。好ましい実施例では、第２半導体ダイ３６は０．２００ｍｍの厚さである。この厚さを達成するために、ダイの背部は、内部缶２８に配置される準備ができる前に、所望の厚さに対する基部とすることができる。
図７を参照すると、この発明の１側面によれば、外部導電クリップ１２は、外部導電クリップ１２の２つの対向壁の端縁部から立ち上がる少なくとも２つの隆起部４２を含む。各隆起部４２は、基板４５上の対応する電気パッド４３と電気的な接触を形成するための平らな接触表面を有する。隆起部４２を介して、第１半導体ダイ１８のドレイン電極２４は、電子回路内の適切な箇所に電気的に接続される。したがって、外部導電クリップ１２は、ハウジングと第１半導体ダイ１２のための電気コネクタとの両方として役立つ。
第１実施例に係る半導体装置１０においては、拡張部３４の接触表面３３、第１半導体ダイ１８のソース電極２０、及び第２半導体ダイ３６のソース電極３５は、外部導電クリップ１２の隆起部４２の接触表面と同一平面である。接触表面３３は、第２半導体ダイ３６のドレイン電極を電子回路内の適切な位置へ接続するために、第２半導体ダイ３６のドレイン電極を基板４５上の適切な導電パッド４７へ接続する。
同様の数字が同様の構成要素と結び付けられる図５及び図６は、この発明の第２実施例に係る半導体装置４４を示す。第２実施例に係る半導体装置４４は、ＭＯＳＦＥＴとすることができる第１及び第２半導体装置１８，１８′を含む。しかしながら、パワーダイオード、ＩＧＢＴＳ、及び同様のものもまた、ＭＯＳＦＥＴの代わりに用いることができる。第１及び第２半導体装置１８，１８′のドレイン電極２４，２４′は、導電層２７，２７′によって外部導電クリップ１２のウェブ部１４へ電気的に接続されている。共通の導電層がまた、独立した導電層２７，２７′の代わりに用いることができる。導電層２７，２７′は、はんだ、又は銀の加えられたエポキシのような導電性エポキシの層とすることができる。第１及び第２半導体装置１８，１８′のソース電極２０，２０′は、互いに同一平面にあり、好ましくは外部導電クリップ１２の隆起部４２と同一平面にある。第２実施例では、外部導電クリップ１２は、ハウジングとして、及び半導体ダイのドレイン電極２４，２４′に対する共通のコネクタとして役立つ。図８に示すように、隆起部４２は、ダイのドレイン電極２４，２４′を電子回路内の適切な箇所に接続するために、基板４５上のパッド４３と電気的な接触を形成する。ダイのソース電極２０，２０′はまた、基板４５上のパッド４９と電気的に接触しており、かくしてソース電極２０，２０′を、図８に示すように、回路内の適切な箇所へ接続する。
当業者は、この発明が、明細書中で開示されるとともに、記述された実施例に関する例によって説明された発明の思想を用いて、様々な組み合わせの半導体ダイによって実施され得る、ということを理解されたい。例えば、第１実施例では第２半導体ダイ３６は、ショットキーダイオード又は第１半導体ダイ１８を制御するための制御ＩＣと置き換えることができる。
この発明は特定の実施例に関して述べられてきたが、多くの他の変形及び修正、及び他の使用は、当業者に明らかとなろう。したがってこの発明は、明細書中の特定の開示によってではなく、添付の特許請求の範囲によってのみ制限されることが好ましい。
１０ 半導体装置
１２ 外部導電クリップ
１４ ウェブ部
１８ 第１半導体ダイ
２４ ドレイン電極
２８ 内部導電クリップ
３３ 接触表面
３６ 第２半導体ダイ
３８ 導電層
４０ 絶縁層
４２ 隆起部

Claims (13)

  1. ウェブ部と、空間を形成するために該ウェブ部の端縁部から延在する複数の壁と、を有する外部導電クリップと；
    少なくとも２つの主電極を有する第１半導体ダイであって、前記主電極のそれぞれが該第１半導体ダイのそれぞれの主表面に配置された第１半導体ダイと；
    前記主電極のうちの一つを前記ウェブ部へ電気的に接続する導電層と；
    複数の壁を有するとともに、前記空間内にかつ前記ウェブ部上に配置された内部クリップと；
    前記内部導電クリップ内に少なくとも部分的に配置された第２半導体ダイと；
    を備えることを特徴とするワンパッケージ化された半導体装置。
  2. 請求項１記載のワンパッケージ化された半導体装置において、
    前記外部導電クリップは、該外部導電クリップの対向壁の２つの端縁部から延在する２つの隆起部を含み、各隆起部は、基板上の対応する電気的コンタクトパッドと電気的な接触を形成するための接触表面を含むことを特徴とするワンパッケージ化された半導体装置。
  3. 請求項２記載のワンパッケージ化された半導体装置において、
    前記内部クリップは、前記外部導電クリップの前記２つの隆起部の前記接触表面と同一平面にある壁のうちの少なくとも一つから延在する部分を含むことを特徴とするワンパッケージ化された半導体装置。
  4. 請求項１記載のワンパッケージ化された半導体装置において、
    前記内部クリップは、前記ウェブ部へ接続されているが前記ウェブ部から絶縁されていることを特徴とするワンパッケージ化された半導体装置。
  5. 請求項１記載のワンパッケージ化された半導体装置において、
    前記第１及び第２半導体ダイはＭＯＳＦＥＴであることを特徴とするワンパッケージ化された半導体装置。
  6. 請求項１記載のワンパッケージ化された半導体装置において、
    前記第１半導体ダイは、前記ウェブ部へ接続されたドレイン電極を有するＭＯＳＦＥＴであり、前記第２半導体ダイは、前記ＭＯＳＦＥＴを制御するための集積回路であることを特徴とするワンパッケージ化された半導体装置。
  7. 請求項１記載のワンパッケージ化された半導体装置において、
    前記内部クリップは、銅から形成されていることを特徴とするワンパッケージ化された半導体装置。
  8. 請求項１記載のワンパッケージ化された半導体装置において、
    前記内部導電クリップの外部表面は、絶縁されていることを特徴とするワンパッケージ化された半導体装置。
  9. 請求項１記載のワンパッケージ化された半導体装置において、
    前記内部クリップの内部表面は、銀で被覆されていることを特徴とするワンパッケージ化された半導体装置。
  10. 請求項１記載のワンパッケージ化された半導体装置において、
    前記内部クリップを前記ウェブ部へ接続する絶縁層をさらに備えることを特徴とするワンパッケージ化された半導体装置。
  11. 請求項１記載のワンパッケージ化された半導体装置において、
    前記第２半導体ダイは、前記第１半導体ダイよりも薄いことを特徴とするワンパッケージ化された半導体装置。
  12. 請求項１記載のワンパッケージ化された半導体装置において、
    前記第２半導体ダイは、導電性エポキシによって前記内部クリップへ電気的に接続されていることを特徴とするワンパッケージ化された半導体装置。
  13. 請求項１から１２のいずれか一項に記載のワンパッケージ化された半導体装置において、
    前記外部導電クリップは、金属缶であることを特徴とするワンパッケージ化された半導体装置。
JP2010224279A 2002-01-18 2010-10-01 ワンパッケージ化されたダイを有する半導体装置 Pending JP2011049575A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/053,123 US6677669B2 (en) 2002-01-18 2002-01-18 Semiconductor package including two semiconductor die disposed within a common clip

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003562997A Division JP4712303B2 (ja) 2002-01-18 2002-10-09 ワンパッケージ化されたダイを有する半導体装置

Publications (1)

Publication Number Publication Date
JP2011049575A true JP2011049575A (ja) 2011-03-10

Family

ID=21982077

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003562997A Expired - Fee Related JP4712303B2 (ja) 2002-01-18 2002-10-09 ワンパッケージ化されたダイを有する半導体装置
JP2010224279A Pending JP2011049575A (ja) 2002-01-18 2010-10-01 ワンパッケージ化されたダイを有する半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003562997A Expired - Fee Related JP4712303B2 (ja) 2002-01-18 2002-10-09 ワンパッケージ化されたダイを有する半導体装置

Country Status (6)

Country Link
US (1) US6677669B2 (ja)
EP (1) EP1466363A4 (ja)
JP (2) JP4712303B2 (ja)
CN (1) CN100466235C (ja)
TW (1) TW565921B (ja)
WO (1) WO2003063236A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
WO2005024937A1 (de) * 2003-09-05 2005-03-17 Rohde & Schwarz Gmbh & Co. Kg Elektronisches bauelement mit kühlfläche
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
JP4312616B2 (ja) * 2004-01-26 2009-08-12 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7235877B2 (en) * 2004-09-23 2007-06-26 International Rectifier Corporation Redistributed solder pads using etched lead frame
CN100435324C (zh) * 2004-12-20 2008-11-19 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US7504733B2 (en) 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device
US8089147B2 (en) * 2005-11-02 2012-01-03 International Rectifier Corporation IMS formed as can for semiconductor housing
US7446375B2 (en) * 2006-03-14 2008-11-04 Ciclon Semiconductor Device Corp. Quasi-vertical LDMOS device having closed cell layout
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7757392B2 (en) 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7476978B2 (en) * 2006-05-17 2009-01-13 Infineon Technologies, Ag Electronic component having a semiconductor power device
US7271470B1 (en) 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
US20080013298A1 (en) * 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
DE102006044690B4 (de) * 2006-09-22 2010-07-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
DE102006047761A1 (de) * 2006-10-06 2008-04-10 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007007142B4 (de) * 2007-02-09 2008-11-13 Infineon Technologies Ag Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007013186B4 (de) * 2007-03-15 2020-07-02 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7701065B2 (en) * 2007-10-26 2010-04-20 Infineon Technologies Ag Device including a semiconductor chip having a plurality of electrodes
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
US8642394B2 (en) * 2008-01-28 2014-02-04 Infineon Technologies Ag Method of manufacturing electronic device on leadframe
US8294208B2 (en) * 2008-03-04 2012-10-23 International Rectifier Corporation Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
US8637341B2 (en) * 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
US8441804B2 (en) * 2008-07-25 2013-05-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8410590B2 (en) * 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US20120175688A1 (en) * 2011-01-10 2012-07-12 International Rectifier Corporation Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US8531016B2 (en) * 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
US9048338B2 (en) * 2011-11-04 2015-06-02 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
DE102011086687A1 (de) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
DE102012215656B4 (de) * 2012-09-04 2015-05-21 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls
US9202811B2 (en) * 2012-12-18 2015-12-01 Infineon Technologies Americas Corp. Cascode circuit integration of group III-N and group IV devices
US9054040B2 (en) 2013-02-27 2015-06-09 Infineon Technologies Austria Ag Multi-die package with separate inter-die interconnects
US9041170B2 (en) 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
JP2015176916A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置およびモジュール
DE102014118080B4 (de) 2014-12-08 2020-10-15 Infineon Technologies Ag Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015200868A1 (de) * 2015-01-20 2016-07-21 Zf Friedrichshafen Ag Steuerelektronik
CN104617058B (zh) 2015-01-23 2020-05-05 矽力杰半导体技术(杭州)有限公司 用于功率变换器的封装结构及其制造方法
EP3065172A1 (en) * 2015-03-06 2016-09-07 Nxp B.V. Semiconductor device
DE102015104995B4 (de) 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
US20180182730A1 (en) * 2016-12-23 2018-06-28 Infineon Technologies Americas Corp. Common contact semiconductor device package
US10559510B2 (en) 2017-08-24 2020-02-11 Semiconductor Components Industries, Llc Molded wafer level packaging
US10438877B1 (en) * 2018-03-13 2019-10-08 Semiconductor Components Industries, Llc Multi-chip packages with stabilized die pads

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794673A (ja) * 1993-07-27 1995-04-07 Fuji Electric Co Ltd 加圧接触形半導体装置およびその組立方法
JPH0799284A (ja) * 1993-09-29 1995-04-11 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
JPH10150140A (ja) * 1996-10-24 1998-06-02 Internatl Rectifier Corp 半導体デバイスおよび表面実装パッケージ
WO2001075961A1 (en) * 2000-04-04 2001-10-11 International Rectifier Corporation Chip scale surface mounted device and process of manufacture

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3784726A (en) * 1971-05-20 1974-01-08 Hewlett Packard Co Microcircuit package assembly
US3972062A (en) * 1973-10-04 1976-07-27 Motorola, Inc. Mounting assemblies for a plurality of transistor integrated circuit chips
US4314270A (en) * 1977-12-02 1982-02-02 Mitsubishi Denki Kabushiki Kaisha Hybrid thick film integrated circuit heat dissipating and grounding assembly
US4766479A (en) * 1986-10-14 1988-08-23 Hughes Aircraft Company Low resistance electrical interconnection for synchronous rectifiers
JPS6481346A (en) * 1987-09-24 1989-03-27 Fujitsu Ltd Sealing structure of chip component of microwave integrated circuit
US5731970A (en) * 1989-12-22 1998-03-24 Hitachi, Ltd. Power conversion device and semiconductor module suitable for use in the device
JP2936855B2 (ja) * 1991-12-26 1999-08-23 富士電機株式会社 電力用半導体装置
WO1993026142A1 (en) * 1992-06-05 1993-12-23 Mitsui Toatsu Chemicals, Incorporated Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board
JP3198796B2 (ja) * 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
JPH07297575A (ja) 1994-04-21 1995-11-10 Mitsubishi Electric Corp パワーモジュール装置
US5754402A (en) * 1995-06-22 1998-05-19 Sumitomo Electric Industries, Ltd. Power amplifying module
TW315491B (en) * 1995-07-31 1997-09-11 Micron Technology Inc Apparatus for applying adhesive tape for semiconductor packages
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3535328B2 (ja) * 1996-11-13 2004-06-07 株式会社ルネサステクノロジ リードフレームとこれを用いた半導体装置
US5926695A (en) * 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
TW451535B (en) * 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
JP3923258B2 (ja) * 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794673A (ja) * 1993-07-27 1995-04-07 Fuji Electric Co Ltd 加圧接触形半導体装置およびその組立方法
JPH0799284A (ja) * 1993-09-29 1995-04-11 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH1012812A (ja) * 1996-06-20 1998-01-16 Toshiba Corp 電力用半導体装置
JPH10150140A (ja) * 1996-10-24 1998-06-02 Internatl Rectifier Corp 半導体デバイスおよび表面実装パッケージ
WO2001075961A1 (en) * 2000-04-04 2001-10-11 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US20010048116A1 (en) * 2000-04-04 2001-12-06 International Rectifier Corp. Chip scale surface mounted device and process of manufacture

Also Published As

Publication number Publication date
US20030137040A1 (en) 2003-07-24
EP1466363A1 (en) 2004-10-13
WO2003063236A1 (en) 2003-07-31
EP1466363A4 (en) 2007-08-15
JP2005516398A (ja) 2005-06-02
US6677669B2 (en) 2004-01-13
TW565921B (en) 2003-12-11
CN1613148A (zh) 2005-05-04
CN100466235C (zh) 2009-03-04
JP4712303B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4712303B2 (ja) ワンパッケージ化されたダイを有する半導体装置
JP3868777B2 (ja) 半導体装置
JP4559076B2 (ja) 半導体ダイ・パッケージとその形成方法
KR101391924B1 (ko) 반도체 패키지
US7701054B2 (en) Power semiconductor module and method for its manufacture
TW200950006A (en) Circuit board process
JPH09260550A (ja) 半導体装置
US20040099940A1 (en) Semiconductor device having clips for connecting to external elements
JP2002141463A (ja) 半導体モジュール
JPH03108744A (ja) 樹脂封止型半導体装置
JP2006100759A (ja) 回路装置およびその製造方法
JP4020795B2 (ja) 半導体装置
JP4435050B2 (ja) 半導体装置
JP2006310609A (ja) 半導体装置
JP3931696B2 (ja) 電子装置
JP2001203314A (ja) 半導体装置
US11631626B2 (en) Package structure
JPH0617249U (ja) 半導体装置
WO2023136074A1 (ja) 半導体装置
JP7026688B2 (ja) 半導体チップを接続する第１および第２接続要素を備えた半導体モジュールおよび製造方法
JP2009158825A (ja) 半導体装置
JPH04144162A (ja) 半導体装置
JP2004327813A (ja) 半導体装置
JPS61196559A (ja) 樹脂封止型半導体装置
CN111146157A (zh) 功率芯片封装结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625