JP2010520620A - ソース／ドレイン・ストレッサーおよびそのための方法 - Google Patents

ソース／ドレイン・ストレッサーおよびそのための方法 Download PDF

Info

Publication number
JP2010520620A
JP2010520620A JP2009551780A JP2009551780A JP2010520620A JP 2010520620 A JP2010520620 A JP 2010520620A JP 2009551780 A JP2009551780 A JP 2009551780A JP 2009551780 A JP2009551780 A JP 2009551780A JP 2010520620 A JP2010520620 A JP 2010520620A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
type
semiconductor material
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009551780A
Other languages
English (en)
Other versions
JP2010520620A5 (ja
JP5559547B2 (ja
Inventor
チャン，ダ
ウィンステッド，ブライアン・エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2010520620A publication Critical patent/JP2010520620A/ja
Publication of JP2010520620A5 publication Critical patent/JP2010520620A5/ja
Application granted granted Critical
Publication of JP5559547B2 publication Critical patent/JP5559547B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Abstract

半導体デバイス(10)を形成する方法を提供する。該方法は基板(12)の上に横たわるゲート構造体(22)を形成することを含む。方法は更にゲート構造体(22)に隣接する側壁スペーサ(24)を形成することを含む。方法は更に、半導体デバイス(10)のソース側の方向に角度がついたインプラント(26)を実行することを含む。方法は更に半導体デバイス(10)をアニーリングすることを含む。方法は更に基板の側壁スペーサ(24)対向する端に隣接するレセス(32,34)を形成し、1の型の半導体材料(16)を露出させることを含む。方法は更にレセスに第2の型の半導体材料(36,38)をエピタキシャル成長させることを含み、第2の型の半導体材料が第1の型の半導体材料の格子定数とは異なる格子定数を有し、半導体デバイス(10)のチャネル領域に応力を形成することを含む。
【選択図】図５

Description

本開示は、一般的には半導体デバイスに関し、特に、ソース／ドレイン・ストレッサーを備えた半導体デバイスに関する。
ソース／ドレイン・ストレッサーは、トランジスタの性能を改善するために、チャネル領域にひずみを提供するように開発されてきた。チャネルに適用された引張応力は、Ｎチャネルトランジスタに関して電子の移動度を改良し、一方、チャネルに適用された圧縮応力は、正孔の移動度を改良することが見出されていた。改善の度合いは、一般的には、適用される応力が大きければ大きいものとなる。このソース／ドレイン・ストレッサー・アプローチは、レセス領域を形成するためにチャネル領域付近の半導体材料を除去し、次いで、異なるタイプの半導体材料を成長させることによってレセス領域を満たすことを含む。出発半導体材料であるシリコンでは、典型的には、引張応力は、炭化珪素を成長させることによって圧力が加えられ、圧縮は、シリコンゲルマニウムを成長させることによって圧力が加えられる。応力の制限は、炭素およびゲルマニウムの濃度である。これらの濃度が増大すると、応力が増大するが、転位の可能性も増大する。転位は応力を低減させる。よって、炭素およびゲルマニウムの濃度は、転位を形成することにならない最大濃度と同じになる。しかしながら、トランジスタの性能は、トランジスタのリークの増加のような他の問題を生成することなく応力を更に増大させるように改良されうる。
かくして、ソース／ドレイン・ストレッサーを備えたデバイスの性能を更に改良する必要性がある。
ゲートのエッジの少なくとも下付近にあるソースインプラント領域を形成するためにトランジスタのソース側から、角度がついたインプラントが、実行される。ゲートは、インプラントの時に、薄い側壁スペーサを有する。インプラントによってドレイン側に形成されたドープされた領域がゲートから間隔を隔てられるように、ゲートは、ドレイン側に関してマスクとして作用する。引き続いてのアニールは、ソース側のドープされた領域が、ゲートのエッジに対して少なくとも整列され、ゲートの下に少し延びることを保証する。エッチングは、薄い側壁スペーサを供えたソース上に配列された一方のレセス領域を形成し、薄い側壁スペーサを供えたドレイン側に配列された別のレセス領域を形成するためのマスクとして側壁スペーサおよびゲートを使用して、半導体材料を除去する。ドレイン側にレセス領域を形成することにより、ドレイン側のインプラントによって形成されたドープされた領域を除去する。しかしながら、ソースインプラント領域は、側壁スペーサの下に延びる部分を有しているので、その結果、ソース側レセス領域を形成することによりそれは除去されない。次いで、異なるタイプの半導体材料を、レセス領域に成長させる。次いで、この異なる半導体材料は、ソースインプラント領域の残りの部分と接触し、またドレイン側にドレインを形成する。異なる半導体材料は、ひずみを緩和させうるように、ソース／ドレイン・インプラントのための必要性を回避するようにその場で（in situ）ドープされるのが好ましい。かくして、ソースインプラント領域の残りの部分は、ソースが少なくともゲートのエッジにまで延びることを保証する。これは、ドレインに印加される電圧が、いずれにしても、ドレインに直接隣接する領域を使い果たす傾向にあるので、ドレイン側での最小限の因果関係である。更に、ドレイン側にそれを有することは、全体の寄生キャパシタンスを増大させうる。これについては、以下の記載および図面によってより理解されうるであろう。
図１は、支持基板１２と、支持基板１２の上の絶縁層１４と、絶縁層１４の上の半導体層１６と、半導体層１６に関する境界を確立する絶縁領域１８と、半導体層１６の一部の上のゲート誘電体２０と、ゲート誘電体２０の上のゲート２２と、ゲート２２の側壁上の側壁スペーサ２４とを有する半導体デバイス１０を示す。支持基板１２と、絶縁層１４と、半導体層１６との組み合わせは、共通基板である絶縁（ＳＯＩ）基板上の半導体である。絶縁層を備えない基板のバルク半導体タイプもまた用いられうる。かかるケースでは、基板の頂部部分は半導体層と考えられる。また、半導体層１６はマルチ層（多層）であってよい。たとえば、半導体層１６は、上に横たわるより薄いＳｉＧｅ層を備えた、下に横たわり比較的薄い層であるシリコンであってよい。ゲート２２は、多層または単一の層であってよい。ポリシリコンの単一の層が、この目的のためには有効であるが、１または複数の金属層、或いは、金属とシリコンの層の組み合わせも使用することができる。ゲート誘電体２０は、典型的にはゲート誘電体のために成長された酸化物であるのが好ましいが、他の材料を使用することもできる。たとえば、高Ｋ誘電体を使用することができうる。側壁スペーサ２４は、相対的に薄いのが好ましい。ここで記載する例では、側壁スペーサ２４は、厚さが約５０オングストロームであるが、変化してもよい。期待される範囲は、約４０乃至１００オングストロームであるが、同様に変化してもよい。
図２は、角度がついたインプラント２６を実行した後の半導体デバイスを示す。角度は、ゲート２２がドレイン側のマスクとして作用するように、ソース側に向かった垂直方向から約１０度であるのが好ましい。５乃至３０度のような他の角度も有効である。角度がついたインプラント２６は、ドープ領域２８およびドープ領域３０を形成する際に生じる。ドープ領域２８は、ソース側にある。ドープ領域３０は、ドレイン側にある。ドープ領域２８は、側壁スペーサ２４の下に延びる部分を有する。一方、ドープ領域３０は、ゲート２２および側壁スペーサ２４から間隔が隔てられる。インプラント２６は、ソースおよびドレインを形成する際の種として有用である。かくして、半導体デバイス１０がＮチャネルトランジスタとなる場合には、インプラント２６は、砒素または燐もしくは両方のインプラントであってよい。Ｐチャネルの場合には、インプラント２６は、ホウ素、または、ＢＦ２のインプラントであってよい。ドープ領域２８の深さは、チャネルを備えた界面でソースの深さに関して望ましい深さが選択される。ドープ領域２８が側壁スペーサ２４および潜在的なゲート２２の下に延びる度合いは、角度およびエネルギによって決定される。この例では、ドープ領域２８は、ゲートのエッジを中心に延び、ソース側の側壁スペーサ２４とゲート２２との間の界面である。エネルギはまた、深さを設定するのにも用いられる。角度もまた、深さに影響する。
図３は、ドープ領域２８のドーパント活性化させるのと同様に、ドープ領域２８および３０を拡張させる効果を有するアニールの後の半導体デバイス１０を示す。このアニールは、少なくともドープ領域２８がゲート２２のエッジまで延び、典型的にはゲート２２の下に少量延びることを保証する。
図４は、側壁スペーサ２４に整列されたドレイン側のレセス３４、および、側壁スペーサ２４に整列されたソース側のレセス３２に生じるようなマスクとして作用するゲート２２および側壁スペーサ２４を使用したエッチングの後の半導体デバイス１０を示す。レセス３２および３４は、レセス３２および３４と絶縁層１４との間にいくらかの半導体層１６を残す。レセス３２および３４は、側壁スペーサ２４の対向する端にあるように見えうる。
図５は、レセス３４に半導体領域３８とレセス３２に半導体領域３６とをエピタキシャル成長によって形成した後の半導体デバイス１０を示す。半導体領域３６および３８は、半導体領域３８とドープ領域２８の残りの部分との間で、ゲート誘電体２０の直下のチャネル領域に関するストレッサーである。半導体デバイス１０がＮチャネルデバイスである場合では、半導体領域３６および３８は引張応力を働かせる。引張応力は、半導体領域３６および３８を形成するために、炭化珪素（ＳｉＣ）を成長させることによって達成される。半導体デバイス１０がＰチャネルデバイスである場合には、半導体領域３６および３８は、圧縮応力を働かせる。圧縮応力は、半導体領域３６および３８を形成するために、シリコンゲルマニウム（ＳｉＧｅ）を成長させることによって達成される。他の半導体材料も、この目的のために使用することを見出されうる。応力は、成長された半導体領域の本来の格子定数と異なるシード層の格子定数から生じる。成長した半導体層は、シード層の格子構造内に力を加え、それにより、応力を働かせるようになる。エピタキシャル成長を実施する前に、半導体層１６の清浄が、正しく実行される必要がある。レセス３２および３４を形成するエッチングを実行した後の半導体層１６上の自然酸化物の層の形成を避けることは一般的には実行可能ではない。エピタキシャル成長を実行するために、他の材料から自由である種（シード）として機能する層が望まれる。これは、成長された材料が転位フリーの必要性があるとき、半導体領域３６および３８を形成する場合に、特に正しい。所望のエピタキシャル成長のための表面を達成するために、表面の清浄が実施される。これは、酸化物を除去するＨＦのような化学的なものである必要がある。清浄は、複数のステップの組み合わせであってもよい。ある例では、エピタキシャル・チャンバー内でその場（in situ）でなされる水素ガス・プリベイクに続くＨＦウェットクリーンが用いられる。ゲート誘電体２０が酸化物である場合では、ゲート誘電体２０を次いでエッチングするので、該清浄がゲート誘電体２０と接触しないことが重要である。ドープ領域２８の残りの部分が、ソース側の清浄のための化学的な使用からゲート誘電体２０を保護する。ドレイン側では、側壁スペーサ２４の下の半導体層１６の部分は、清浄のために用いられる化学物質からゲート誘電体２０を保護する。ソースおよびドレインの両側で、側壁スペーサ２４は、清浄のために用いられる化学物質からゲート誘電体２０を保護する。半導体領域３６および３８は、その場（in situ）でドープされ、それらは、成長中に、ＰまたはＮの所望の伝導タイプにドープされうる。Ｐ型に関しては、その場（in situ）ドーピングは、典型的にはホウ素がドープされ、Ｎ型の場合には、燐またはヒ素もしくは両者がドープされる。一般的なトランジスタ形成では、半導体領域３６および３８は、ドープ領域２８と同じ伝導タイプとなるように形成される。このような場合では、半導体領域３６、および、ドープ領域２８の残りの部分は、ソースとして機能するのに好適な連続した伝導タイプを形成する。先に記載したアニール段階と置換するアニールの段階は、半導体領域３６および３８が成長した後に実行されるが、それは、ひずみを緩和させ、または、過剰なドーパントの拡散を生じさせるリスクがある。かくして、アニールは、半導体領域３６および３８を成長させる前に実行されるのが一般的には好ましい。
図６は、スペーサ２４の側壁上に側壁スペーサ４０を形成した後の半導体デバイス１０を示す。側壁スペーサ４０は、ナイトライドであるのが好ましいが、他の材料または材料の組み合わせであってもよい。側壁スペーサ４０は、側壁スペーサ２４よりも厚いのが好ましい。ある例では、もっとも厚いポイントで、側方の厚さは約４００オングストロームである。
図７は、半導体領域３６および３８の頂部表面上にシリサイド領域４２および４４を形成した後の半導体デバイス１０を示す。側壁スペーサは、在来の仕方で、シリサイドからゲート誘電体およびチャネルを保護する。インプランテーションのようなもので形成された深いソース／ドレインは、シリサイド形成の前に伝導される。インターレイヤー誘電層およびコンタクト層を形成するような更なるプロセスが続く。
別の実施形態では、ドレイン側保護層は、ゲートスタック形成の後、ソース側だけにドープされた領域を形成するために適用される。図８は、ソース側を露出させ、ドレイン側を被覆するようにパターニングされたフォトレジスト層５０を備えた図１の半導体デバイスを示す。インプラントおよびアニールは、フォトレジストパターニングの後に実行される。パターニングされたフォトレジスト層５０のマスキングをするために、インプラントおよびアニールによって、図３に示したようなドープ領域２８が生じるが、ドレイン側にはドープ領域はない。プロセスは、ソース／ドレイン・ストレッサーを備えた半導体デバイスを達成するために、図４乃至７に示したように続く。ドレインとして機能する半導体領域３８とドレイン側のゲート２２のエッジとの間にスペースがあるけれども、これは、追加の問題を呈するものではない。作動中、電圧がゲートおよびドレインに印加され、それにより、ソースでの静電ポテンシャルバリアを克服するキャリアが生じる。ドレインがゲートによって生じたチャネルのインバージョン（inversion）から遠すぎない限り、伝導の出だしは、ドレイン側によって少し影響を受ける。側壁スペーサ２４の下のスペースは、少しの抵抗を加えるが、この不利益は、ゲートから更に遠くに間隔が隔てられたドレインによる寄生容量における低減によって相殺される。
ここで、半導体デバイスが、ストレッサーを成長させるための準備中に清浄するために露出されないようにゲート誘電体がチャネルの近位にあるストレッサーを備えることを理解すべきである。あるストレッサーは、ドレイン・チャネル・インターフェースであり、他のストレッサーが側壁スペーサ２４の厚さに関して、短い距離だけチャネルから間隔が隔てられているので、実際にチャネルに近位である。チャネルに対するこの近接は、チャネルから更に離れているストレッサーと比べて、応力を増大させる。
更に、特許請求の範囲における用語「前」、「後ろ」、「底」、「上」、「下」および同様な記載は、たとえあるとしても、記述的な目的で用いられているものであり、相対的な位置を永久に記載するための必要があるものではない。かかる用語は、適当な状況下で置換可能に用いることができ、ここに記載した本発明の実施形態は、例えば、それらの例示またはさもなければここに記載したものとは異なる方位で実装することが可能である。
本発明を特定の実施形態を参照してここに記載してきたけれども、以下の特許請求の範囲に係る本願発明の範囲を逸脱することなく種々の修正及び変更が可能である。例えば、他の材料を用いることも可能である。半導体層は、それ自身が複数の層であってもよい。かかる例示は、シリコン層の直接上にＳｉＧｅ層を備えたシリコン層であってもよい。かかるケースでは、レセスを形成するエッチングは、ＳｉＧｅおよびシリコンの双方を除去しうる。ＳｉＧｅは、シリコンとＳｉＧｅの組み合わせを置換して再成長しうる。また、インジウムまたはＢＦ２が、Ｐ型ドーピングとして用いられ、アンチモンがＮ型ドーピングとして用いられうる。したがって、明細書および図面は、限定する意味ではなく、例示として判断されるべきであり、かかる全ての修正は本願発明の範囲内に含まれるものである。特定の実施形態に関してここに記載されたいかなる利点、長所または課題解決も、特許請求の範囲全体の臨界的な要求として判断されるものではない。
更に、ここで用いられる用語「ある」（“ａ”または“ａｎ”）は、１またはそれ以上のものをあらわす。また、特許請求の範囲における「少なくとも一つ」および「１またはそれ以上」という表現の使用は、不明確な発明特定事項を暗示するものではなく、用語「ある」（“ａ”または“ａｎ”）と同様のものをあらわすものである。いずれも発明特定事項を確定するのに用いられるものである。
用語「第１の」および「第２の」は、かかる用語を記載する要素間を任意に区別するのに用いるものである。
ある実施形態におけるプロセスの段階での半導体デバイスの断面図である。 プロセスの引き続きの段階での図１の半導体デバイスの断面図である。 プロセスの引き続きの段階での図２の半導体デバイスの断面図である。 プロセスの引き続きの段階での図３の半導体デバイスの断面図である。 プロセスの引き続きの段階での図４の半導体デバイスの断面図である。 プロセスの引き続きの段階での図１の半導体デバイスの断面図である。 プロセスの引き続きの段階での図６の半導体デバイスの断面図である。 別の実施形態におけるプロセスの段階での図１のものと同様な半導体デバイスの断面図である。

Claims (20)

  1. 半導体デバイスを作る方法であって、
    基板の上に横たわるゲート構造体を形成するステップと、
    前記ゲート構造体に隣接する側壁スペーサを形成するステップと、
    前記半導体デバイスのソース側の方向に、角度をつけたインプラントを実施するステップと、
    前記半導体デバイスをアニーリングするステップと、
    第１の型の半導体材料を露出するように、基板の側壁スペーサの対向する端に隣接してレセスを形成するステップと、
    前記レセスに第２の型の半導体材料をエピタキシャル成長させるステップと、
    を有し、
    前記第２の型の半導体材料が、前記第１の型の半導体材料の格子定数とは異なる本来の格子定数を備え、半導体デバイスのチャネル領域に応力を生成することを特徴とする、方法。
  2. その場（in situ）ドーピング材料を使用して、前記第２の半導体材料内にその場（in situ）ドーピングを実行するステップを更に有することを特徴とする請求項１に記載の方法。
  3. 前記角度をつけたインプラントが、垂直軸線に対して５度ないし３０度の角度で実行されることを特徴とする請求項２に記載の方法。
  4. 前記半導体デバイスが、Ｐチャネルデバイスであり、前記ドーピング材料が、ホウ素、ＢＦ２およびインジウムからなるグループの一つからなり、前記第２の半導体材料がシリコンゲルマニウムであることを特徴とする請求項２に記載の方法。
  5. 半導体デバイスがＮチャネルデバイスであり、ドーピング材料が、燐、ヒ素、および、アンチモンからなるグループの一つからなり、第２の型の半導体材料が炭化珪素であることを特徴とする請求項２に記載の方法。
  6. 半導体デバイスがＰチャネルデバイスであり、その場（in situ）ドーピング材料がホウ素であることを特徴とする請求項２に記載の方法。
  7. 半導体デバイスがＮチャネルデバイスであり、その場（in situ）ドーピング材料が燐およびヒ素からなるグループの一つからなることを特徴とする請求項２に記載の方法。
  8. レセスに第２の型の半導体材料をエピタキシャル成長させた後に、前記アニーリングするステップが実行されることを特徴とする請求項１に記載の方法。
  9. 前記側壁スペーサの幅が４０オングストローム乃至１００オングストロームの範囲であることを特徴とする請求項１に記載の方法。
  10. 半導体デバイスに対応するソース／ドレイン部分を形成するステップと、前記ソース／ドレイン部分と前記ゲート構造体の上にシリサイド層を形成するステップと、を更に有することを特徴とする請求項１に記載の方法。
  11. 前記角度をつけたインプラントが、前記ドーピング材料が半導体デバイスのソース側だけの上で少なくとも側壁スペーサの下に横たわる領域内にインプラントされるような仕方で、基板内に実施されることを特徴とする請求項１に記載の方法。
  12. 半導体デバイスを形成する方法であって、
    基板の上に横たわるゲート構造体を形成するステップと、
    前記ゲート構造体に隣接する側壁スペーサを形成するステップと、
    前記半導体デバイスのドレイン側が被覆されるが、前記半導体デバイスのソース側は露出されるようにフォトレジスト層をパターニングするステップと、
    前記基板内にインプラントを実行するステップと、
    前記フォトレジスト層を除去するステップと、
    前記半導体デバイスをアニーリングするステップと、
    第１の型の半導体材料を露出するように、基板の側壁スペーサの対向する端に隣接してレセスを形成するステップと、
    前記レセスに第２の型の半導体材料をエピタキシャル成長させるステップと、
    を有し、
    前記第２の型の半導体材料が、前記第１の型の半導体材料の格子定数とは異なる格子定数を備え、半導体デバイスのチャネル領域に応力を生成することを特徴とする、方法。
  13. その場（in situ）ドーピング材料を使用して、前記第２の半導体材料内にその場（in situ）ドーピングを実行するステップを更に有することを特徴とする請求項１２に記載の方法。
  14. 前記半導体デバイスが、Ｐチャネルデバイスであり、前記ドーピング材料が、ホウ素、ＢＦ２およびインジウムからなるグループの一つからなり、前記第２の半導体材料がシリコンゲルマニウムであることを特徴とする請求項１３に記載の方法。
  15. 半導体デバイスがＮチャネルデバイスであり、ドーピング材料が、燐、ヒ素、および、アンチモンからなるグループの一つからなり、第２の型の半導体材料が炭化珪素であることを特徴とする請求項１３に記載の方法。
  16. レセスに第２の型の半導体材料をエピタキシャル成長させた後に、前記アニーリングするステップが実行されることを特徴とする請求項１２に記載の方法。
  17. 基板の上に横たわるゲート構造体を備えた半導体デバイスであって、
    前記ゲート構造体に隣接して形成された側壁スペーサと、
    前記ゲート構造体の下に横たわる第１の型の半導体材料を使用して形成されたチャネル領域と、
    前記半導体デバイスのソース／ドレイン領域に形成されたエピタキシャル成長されたストレッサーであって、前記ストレッサーが、第２の型の半導体材料を用いて形成され、前記第２の型の半導体材料が、前記第１の型の半導体材料の格子定数とは異なる格子定数を備え、前記チャネル領域に応力を生成することを特徴とするストレッサーと、
    前記側壁スペーサのソース側の側壁スペーサの下に形成された第１の型の半導体材料の第１のドープ領域と、前記側壁スペーサのドレイン側の側壁スペーサの下に形成された第１の型の半導体材料の第２のドープ領域と、
    を有し、
    前記第１のドープ領域のピークドーピング密度が前記第２のドープ領域のピークドーピング密度よりも高いことを特徴とする半導体デバイス。
  18. 前記側壁スペーサの幅が４０オングストローム乃至１００オングストロームの範囲であることを特徴とする請求項１７に記載の半導体デバイス。
  19. 前記半導体デバイスが、Ｐチャネルデバイスであり、前記第１のドープ領域が、ホウ素、ＢＦ２およびインジウムからなるグループの一つからなるドーパント材料でドープされ、前記第２の半導体材料がシリコンゲルマニウムであることを特徴とする請求項１７に記載の半導体デバイス。
  20. 半導体デバイスがＮチャネルデバイスであり、第１のドープ領域が、燐、ヒ素、および、アンチモンからなるグループの一つからなるドーパント材料でドープされ、前記第２の型の半導体材料が炭化珪素であることを特徴とする請求項１７に記載の半導体デバイス。
JP2009551780A 2007-02-28 2008-02-11 半導体デバイスを作る方法 Expired - Fee Related JP5559547B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/680,181 US7572706B2 (en) 2007-02-28 2007-02-28 Source/drain stressor and method therefor
US11/680,181 2007-02-28
PCT/US2008/053563 WO2008106304A1 (en) 2007-02-28 2008-02-11 Source/drain stressor and method therefor

Publications (3)

Publication Number Publication Date
JP2010520620A true JP2010520620A (ja) 2010-06-10
JP2010520620A5 JP2010520620A5 (ja) 2011-03-31
JP5559547B2 JP5559547B2 (ja) 2014-07-23

Family

ID=39714887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009551780A Expired - Fee Related JP5559547B2 (ja) 2007-02-28 2008-02-11 半導体デバイスを作る方法

Country Status (7)

Country Link
US (1) US7572706B2 (ja)
EP (1) EP2115778A4 (ja)
JP (1) JP5559547B2 (ja)
KR (1) KR101399208B1 (ja)
CN (1) CN101622713B (ja)
TW (1) TWI436431B (ja)
WO (1) WO2008106304A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054972A (ja) * 2009-09-03 2011-03-17 Internatl Business Mach Corp <Ibm> 集積回路構造及びその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080452B2 (en) 2006-08-01 2011-12-20 Nxp, B.V. Effecting selectivity of silicon or silicon-germanium deposition on a silicon or silicon-germanium substrate by doping
KR100746232B1 (ko) * 2006-08-25 2007-08-03 삼성전자주식회사 스트레인드 채널을 갖는 모스 트랜지스터 및 그 제조방법
US20080248598A1 (en) * 2007-04-09 2008-10-09 Rohit Pal Method and apparatus for determining characteristics of a stressed material using scatterometry
US7745847B2 (en) * 2007-08-09 2010-06-29 United Microelectronics Corp. Metal oxide semiconductor transistor
US20100102393A1 (en) * 2008-10-29 2010-04-29 Chartered Semiconductor Manufacturing, Ltd. Metal gate transistors
US8124487B2 (en) * 2008-12-22 2012-02-28 Varian Semiconductor Equipment Associates, Inc. Method for enhancing tensile stress and source/drain activation using Si:C
US8928094B2 (en) * 2010-09-03 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Strained asymmetric source/drain
CN102456739A (zh) * 2010-10-28 2012-05-16 中国科学院微电子研究所 半导体结构及其形成方法
CN102683385B (zh) * 2012-05-30 2014-12-24 清华大学 半导体结构及其形成方法
KR20140042460A (ko) * 2012-09-28 2014-04-07 삼성전자주식회사 반도체 소자
KR102137371B1 (ko) * 2013-10-29 2020-07-27 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
CN106960838B (zh) * 2016-01-11 2019-07-02 中芯国际集成电路制造(上海)有限公司 静电保护器件及其形成方法
US10032868B2 (en) 2016-09-09 2018-07-24 Texas Instruments Incorporated High performance super-beta NPN (SBNPN)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313378A (ja) * 1986-07-04 1988-01-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH03155676A (ja) * 1989-07-31 1991-07-03 Canon Inc 薄膜トランジスタ及びその製造方法並びにそれを有する装置
JPH0423329A (ja) * 1990-05-14 1992-01-27 Fujitsu Ltd 半導体装置の製造方法
JPH0992825A (ja) * 1995-09-26 1997-04-04 Fuji Film Micro Device Kk 半導体装置およびその製造方法
JP2006013082A (ja) * 2004-06-24 2006-01-12 Fujitsu Ltd 半導体装置とその製造方法、及び半導体装置の評価方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427964A (en) * 1994-04-04 1995-06-27 Motorola, Inc. Insulated gate field effect transistor and method for fabricating
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6833307B1 (en) * 2002-10-30 2004-12-21 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having an early halo implant
JP2004241755A (ja) * 2003-01-15 2004-08-26 Renesas Technology Corp 半導体装置
US20040262683A1 (en) * 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
KR100488196B1 (ko) * 2003-09-29 2005-05-09 삼성전자주식회사 돌출된 드레인을 가지는 트랜지스터 및 이의 제조 방법
US7244654B2 (en) * 2003-12-31 2007-07-17 Texas Instruments Incorporated Drive current improvement from recessed SiGe incorporation close to gate
US7642607B2 (en) * 2005-08-10 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with reduced recess on substrate surface
US7449753B2 (en) * 2006-04-10 2008-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Write margin improvement for SRAM cells with SiGe stressors
US7482211B2 (en) * 2006-06-22 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Junction leakage reduction in SiGe process by implantation
US20070298557A1 (en) * 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation
US8008157B2 (en) * 2006-10-27 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device with raised source and drain regions
CN101641770B (zh) * 2007-03-28 2012-03-07 富士通半导体股份有限公司 半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313378A (ja) * 1986-07-04 1988-01-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JPH03155676A (ja) * 1989-07-31 1991-07-03 Canon Inc 薄膜トランジスタ及びその製造方法並びにそれを有する装置
JPH0423329A (ja) * 1990-05-14 1992-01-27 Fujitsu Ltd 半導体装置の製造方法
JPH0992825A (ja) * 1995-09-26 1997-04-04 Fuji Film Micro Device Kk 半導体装置およびその製造方法
JP2006013082A (ja) * 2004-06-24 2006-01-12 Fujitsu Ltd 半導体装置とその製造方法、及び半導体装置の評価方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054972A (ja) * 2009-09-03 2011-03-17 Internatl Business Mach Corp <Ibm> 集積回路構造及びその製造方法

Also Published As

Publication number Publication date
CN101622713B (zh) 2013-10-23
US20080203449A1 (en) 2008-08-28
EP2115778A4 (en) 2011-11-02
TWI436431B (zh) 2014-05-01
KR101399208B1 (ko) 2014-05-27
EP2115778A1 (en) 2009-11-11
JP5559547B2 (ja) 2014-07-23
CN101622713A (zh) 2010-01-06
KR20090125757A (ko) 2009-12-07
US7572706B2 (en) 2009-08-11
WO2008106304A1 (en) 2008-09-04
TW200847299A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
JP5559547B2 (ja) 半導体デバイスを作る方法
JP4439486B2 (ja) 半導体装置
KR101589765B1 (ko) 익스텐션 저항 및 채널 스트레인 특성들을 개선하기 위한 임베드된 익스텐션 영역을 갖는 ｓｏｉ 트랜지스터들 및 그 제조방법
US8120065B2 (en) Tensile strained NMOS transistor using group III-N source/drain regions
TWI438845B (zh) 形成半導體裝置之方法及半導體裝置
US8409947B2 (en) Method of manufacturing semiconductor device having stress creating layer
US7981750B2 (en) Methods of fabrication of channel-stressed semiconductor devices
US20100240186A1 (en) Dual-SiGe Epitaxy for MOS Devices
US20110223736A1 (en) LDD Epitaxy for FinFETs
US20090242995A1 (en) Semiconductor device and method for fabricating the same
US7504292B2 (en) Short channel effect engineering in MOS device using epitaxially carbon-doped silicon
US20080272395A1 (en) Enhanced hole mobility p-type jfet and fabrication method therefor
JP4930375B2 (ja) 半導体装置及びその製造方法
US7892930B2 (en) Method to improve transistor tox using SI recessing with no additional masking steps
JPWO2007034553A1 (ja) 半導体装置およびその製造方法
US20120034748A1 (en) Method of fabricating transistor for semiconductor device
JP4992710B2 (ja) Ｍｏｓトランジスタ及びその製造方法
JP2009049171A (ja) 半導体装置
JP2008147548A (ja) 半導体装置及び半導体装置の製造方法
JP4851718B2 (ja) 半導体装置
JP2011159853A (ja) 半導体装置およびその製造方法
JP2004146825A (ja) Ｍｏｓトランジスター及びその製造方法
JP2008066548A (ja) 半導体装置および半導体装置の製造方法
KR100728953B1 (ko) 반도체 소자의 제조방법
JP2009016423A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140606

R150 Certificate of patent or registration of utility model

Ref document number: 5559547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees