JP2011054972A - 集積回路構造及びその製造方法 - Google Patents

集積回路構造及びその製造方法 Download PDF

Info

Publication number
JP2011054972A
JP2011054972A JP2010195552A JP2010195552A JP2011054972A JP 2011054972 A JP2011054972 A JP 2011054972A JP 2010195552 A JP2010195552 A JP 2010195552A JP 2010195552 A JP2010195552 A JP 2010195552A JP 2011054972 A JP2011054972 A JP 2011054972A
Authority
JP
Japan
Prior art keywords
source
trench
drain regions
semiconductor channel
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010195552A
Other languages
English (en)
Other versions
JP5735767B2 (ja
Inventor
Jeffrey Bowman Johnson
ジェフリィ・ボーマン・ジョンソン
Viorel Ontalus
ヴィオレル・オンタラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011054972A publication Critical patent/JP2011054972A/ja
Application granted granted Critical
Publication of JP5735767B2 publication Critical patent/JP5735767B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 非対称的なソース及びドレイン領域を有する構造を提供する。
【解決手段】 本発明の方法は、少なくとも１つの半導体チャネル領域を有する基板と、半導体チャネル領域を覆うように基板の上面に設けられたゲート誘電体層と、ゲート誘電体層上のゲート導電体とを有する構造を形成する。非対称的な側壁スペーサがゲート導電体の側壁に配置され、そして非対称的なソース及びドレイン領域が半導体チャネル領域に隣接して基板内に配置される。ソース及びドレイン領域の一方は、他方よりもゲート導電体の中心に近づけられる。ソース及びドレイン領域は、半導体チャネル領域に物理的な応力を与える材料で構成される。
【選択図】 図７

Description

本発明は、一般的には集積回路構造に関し、更に具体的にいうならば、トランジスタのソース及びドレイン領域内に非対称的な応力附与構造を含む電界効果型トランジスタ構造に関する。
トランジスタを非対称的に形成することにより、集積回路トランジスタ内において多くの利点が最近得られてきた。例えば、最近の２件の米国特許出願、即ち、早期公開番号が２００９／００２０８３０で名称が非対称的電界効果トランジスタ構造及び方法である米国特許出願、及び早期公開番号が２００８／０２９０４３２で名称が非対称的電界効果型トランジスタ（ＦＥＴ）である米国特許出願（これら２件を参照のために組み入れる）は、設計においてトランジスタを非対称にすることの多くの利点を開示している。例えば、非対称トランジスタとすることにより、ソース領域内の直列抵抗及びゲート−ドレイン・キャパシタンスの両方が、最適なパフォーマンスを達成するように（即ち、最小の回路遅延で且つ改善された駆動電流を与えるように）減少される。特に、ソース及びドレイン領域の異なる高さまたはソース領域とゲート領域の間の距離及びドレイン領域とゲート領域の間の距離あるいはその両方は、ソース領域の直列抵抗を最小にするように（即ち、直列抵抗が予定の抵抗値よりも小さくなることを確実にするように）そして同時にゲート−ドレイン・キャパシタンスを最小にするように（即ち、ゲート−ドレイン・キャパシタンスが予定のキャパシタンス値よりも小さくなることを確実にするように）修正され得る。
米国公開公報第２００９／００２０８３０号 米国公開公報第２００８／０２９０４３２号
本発明は非対称的電界効果トランジスタの追加の利点を実現する従来と異なる方法及び構造を提供する。
本発明の１つの方法の実施例は、浅いトレンチ分離領域により囲まれた基板の上面の下側に少なくとも１つの半導体チャネル領域（即ち、一部が半導体チャネルとなる不純物導入領域）を形成するために基板内に不純物を導入する。本発明の方法は、半導体チャネル領域を覆うように基板の上面上にゲート誘電体層を形成し、そして半導体チャネル領域の上のゲート誘電体層上にゲート導電体を形成する。ゲート誘電体層は側壁を有する。
本発明に従う方法は、ゲート導電体の側壁上に非対称的な側壁スペーサを形成する。非対称的な側壁スペーサを形成する１つの方法は、通常の側壁スペーサを形成し、そしてゲート導電体の第１の側壁上の第１の側壁スペーサに注入される材料の量と、ゲート導電体の第２の側壁上の第２の側壁スペーサに注入される材料の量とが異なるように、側壁スペーサに対して角度付けされた注入を行う。次いで、本方法は、側壁スペーサをエッチングする。第２側壁スペーサ内の注入材料の量と第１側壁スペーサ内の注入材料の量とが異なることにより、第１側壁スペーサは、第２側壁スペーサと異なる速度でエッチングされ、これらの第１及び第２の側壁スペーサを非対称的な側壁スペーサにする。
上記の説明は特定な実施例について説明しているが、当業者ならば、非対称的な側壁スペーサを形成する任意の方法を使用できることを理解されたい。以下に説明するのは、早いエッチング速度でエッチングされる側壁を一方の側に形成する方法であり、そして一方の側にある材料を硬化してエッチング速度を遅くし、これは事後のエッチングにおいてスペーサのエッチング速度を異なるものにする方法である。一方の側を硬化することは、例えば一方の側をＵＶ（紫外線）に曝して硬化することにより又は或るドーパントを追加することにより行われる。
本発明の方法は、非対称的な側壁スペーサを位置決めマスクとして使用して半導体チャネル領域内に非対称的な（ゲート導電体に対して非対称的な）トレンチを形成する。このトレンチの形成により、互いに異なる寸法のトレンチを形成する。このようにして形成されたトレンチは、非対称的である。又、一方のトレンチは、他方のトレンチよりもゲート導電体の中心に近くされる。
本発明の方法は、非対称的なトレンチ内にソース及びドレイン領域をエピタキシャル成長させる。ソース及びドレイン領域のエピタキシャル成長は、互いに異なる寸法のソース及びドレイン領域を生じる。ソース及びドレイン領域の一方の領域は、他方の領域よりもゲート導電体の中心に接近して形成される。ソース及びドレイン領域は、半導体チャネル領域に物理的な応力（例えば、圧縮力若しくは引っ張り力）をもたらす材料（例えば炭化ケイ素、シリコンゲルマニウム等）で構成される。ソース及びドレイン領域は、デバイスを適切に動作させるに必要なドーピング・レベルを有する。
本発明に従う方法は、少なくとも１つの半導体チャネル領域を有する基板、半導体チャネル領域を覆うように基板の上面上に設けられたゲート誘電体層及びゲート誘電体層上のゲート導電体を有する構造を形成する。非対称的な側壁スペーサはゲート導電体の側壁上に配置され、そして非対称的なソース及びドレイン領域は半導体チャネル領域に隣接するように基板内に配置される。ソース及びドレイン領域は、半導体チャネル領域に接する非対称的なトレンチ内に配置され、そして互いに異なる寸法を有する。ソース及びドレイン領域の一方の領域は、他方の領域よりもゲート導電体の中心に近くされる。
ソース及びドレイン領域は、半導体チャネル領域に応力（例えば、圧縮力若しくは引っ張り力）を与える材料（例えば、炭化ケイ素、シリコンゲルマニウム等）で構成される。浅いトレンチ分離領域は非対称的なソース及びドレイン領域に隣接して配置される。本発明に従う方法は、ソース及びドレイン領域に非対称的なドーピングを生成することに注目されたい。
本発明の他の実施例の方法は、浅いトレンチ分離領域により囲まれた基板の上面の下側に少なくとも１つの半導体チャネル領域を形成するように、基板に不純物を導入し、半導体チャネル領域を覆うように基板の上面上にゲート誘電体層を形成し、そして半導体チャネルの上側のゲート誘電体層上にゲート導電体を形成する。
しかしながら、非対称的な側壁スペーサを形成する代わりに、本発明の方法は、ゲート誘電体層及びゲート導電体を位置決めマスクとして使用して半導体チャネル領域内にトレンチを形成する。これらのトレンチは、浅いトレンチ分離領域に隣接する外側トレンチ側壁を有する。本発明に従う方法は、次いで、トレンチの一方の側のＲＩＥ（反応性イオン・エッチング）特性又はエッチング特性を変更することにより非対称的なトレンチを生じる。１つの実施例において、ゲート導電体の第１の側にある第１の内側トレンチ側壁に注入される材料の量と、ゲート導電体の第２の側（ゲート導電体の第１の側と反対側）にある第２の内側トレンチ側壁に注入される材料の量とが異なるようにする角度づけられた注入が行われる。
上記の説明は特定な実施例について説明しているが、当業者ならば、非対称的な側壁スペーサを形成する任意の方法を使用できることを理解されたい。ここに示す本発明に従う方法は、早いエッチング速度でエッチングされる側壁を一方の側に形成する方法、そして一方の側の材料を硬化してエッチング速度を低くし、これは事後のエッチングで非対称トレンチのエッチングを生じる方法である。一方の側を硬化することは、例えば一方の側をＵＶ（紫外線）に曝して硬化することにより又は或るドーパントを追加することにより行われる。
本発明に従う方法は、第１の内側トレンチ側壁からの材料を除去の速度を第２の内側トレンチ側壁からの材料の除去の速度と異なるように除去する材料除去プロセス（アンモニア・エッチング等）を行う。このエッチング速度の違いは、第１の内側トレンチ側壁に注入される材料の量が第２の内側トレンチ側壁に注される材料の量と異なるからために生じる。一方のトレンチは他方のトレンチよりもゲート導電体の中心に近くされる。従って、２つのトレンチは、ゲート導電体に対して非対称なトレンチとなる。
上述の実施例と同様に、この実施例は、非対称的トレンチ内にソース及びドレイン領域をエピタキシャル成長させる。かくして、ソース及びドレイン領域のうちの一方の領域は他方の領域よりもゲート導電体の中心に近くされる。再び、ソース及びドレイン領域は、半導体チャネル領域に物理的応力（圧縮力若しくは引っ張り力）を誘起する材料（炭化ケイ素、シリコンゲルマニウム等）で構成される。
本発明の他の方法の実施例は、前述の実施例と同様に、少なくとも１つの半導体チャネル領域を有する基板、半導体チャネルを覆うように基板の上面に設けられたゲート誘電体層、及び半導体チャネル領域の上側の設けられたゲート誘電体層上のゲート導電体を有する構造を形成する。しかしながらこの実施例は、上述の非対称的側壁スペーサを使用せず、これの代わりに、半導体チャネル領域に隣接する基板内の非対称的なソース及びドレイン領域を有する。これらのソース及びドレイン領域は半導体チャネル領域内の非対称的トレンチ内に配置され、そしてこの実施例のソース及びドレイン領域は同じ寸法を有する。ソース及びドレイン領域のうちの一方の領域は、他方の領域よりもゲート導電体の中心に近く配置される。ソース及びドレイン領域は、半導体チャネル領域に物理適応力を誘起するエピタキシャル材料で構成される。更に、浅いトレンチ分離領域が非対称的なソース及びドレイン領域に隣接して配置される。ソース及びドレイン領域は、電界効果型トランジスタの型がＮＦＥＴに対応するＮ型であるかＰＦＥＴに対応するＰ型であるかにより決まる不純物でドープされる。
本発明の他の方法の実施例は、浅いトレンチ分離領域により分離される基板の上面の下側に少なくとも１つの半導体チャネル領域を形成するように基板内に不純物を導入し、半導体チャネル領域を覆うように基板の上面にゲート誘電体層を形成し、そして半導体チャネル領域の上のゲート誘電体層上にゲート導電体をパターニングにより形成する。この実施例では、非対称的な側壁スペーサを形成するのではなく、ゲート誘電体層又はゲート導電体の側壁スペーサを位置決めマスクとして使用して、半導体チャネル領域内にトレンチを形成する。
他の実施例は、２つのトレンチの一方並びにソース及びドレイン領域の一方をフイルム又はマスクで保護しそして保護されていない側をエッチングすることにより非対称的なトレンチを形成する処理を行う。結果的な構造は、トランジスタのゲートの中心に対して非対称であるトレンチを有する。
この実施例は、他の実施例と同様に、非対称的なトレンチ内にソース及びドレイン領域をエピタキシャル成長させる。かくして、ソース及びドレイン領域の一方の領域は、他方の領域よりもゲート導電体の中心に近くされる。この実施例においても、ソース及びドレイン領域は、半導体チャネル領域に物理適応力（圧縮力若しくは引っ張り力）を誘起する材料（炭化ケイ素、シリコンゲルマニウム等）で構成される。
本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明に従う方法の実施例の流れ図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明に従う方法の実施例の流れ図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明に従う方法の実施例の流れ図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明の実施例に従う集積回路構造の概略的な断面を示す図である。 本発明に従う方法の実施例の流れ図である。
本発明の特徴及び利点を図に示されている実施例を参照して以下に説明する。
上述のように、種々な利点は、非対称的な電界効果型トランジスタ構造を利用することにより実現されることができる。本明細書で使用する用語「非対称」は、２つ以上の構成要素が同じ寸法、同じ形状及び同じドーピングを有さず、または所定の点に対して互いに異なる位置にある相対的な位置を有することあるいはその両方を有することを意味する。本明細書は、トランジスタのゲート導電体に対して非対称的であるソース領域及びドレイン領域を張力若しくは応力附与材料により構成する種々な実施例を開示する。これらの非対称的なソース及びドレイン応力領域は、非対称的なトレンチ内にエピタキシャル成長される。これらの方法及び構造により、従来は実現できなかったチャネル領域に対して独特の応力附与特性を有する実施例を可能とする。
図１乃至図８を参照すると、１つの実施例は、図８のステップ２００において、図１に示されているように、浅いトレンチ分離領域１０４により囲まれている基板１００（例えばシリコン又はシリコン・ベースの基板）の上面よりも下側に少なくとも１つの半導体チャネル領域１０２を形成するために、基板１００内に不純物を導入または注入することから開始する。基板は所定の目的に適合する任意の材料で構成されることができ、例えば、Ｓｉ，ＳｉＣ，ＳｉＧｅ，ＳｉＧｅＣ、Ｇｅ合金、ＧａＡｓ，ＩｎＡｓ，ＴｎＰ，他のＩＩＩ−Ｖ族若しくはＩＩ−Ｖ族の化合物半導体、又は有機半導体構造等で構成されることができる。不純物は、任意のポジティブ型の不純物（例えば、リン（Ｐ）砒素（Ａｓ），アンチモン（Ｓｂ）等のＰ型不純物），若しくは任意のネガティブ型不純物（例えば、硼素、インジウム等のＮ型不純物）である。本明細書で説明する注入プロセスは、任意のものでよく、例えばイオン注入等である。注入技法を詳細に示している米国特許第６，８１５，３１７号（参照のために組み入れる）を参照されたい。浅いトレンチ分離（ＳＴＩ）構造はこの分野で周知であり、一般的には、基板内に開口をパターニングにより形成し、そして高絶縁性材料を開口内に成長させ若しくは開口内を充填することにより形成される。
図８のステップ２０２において、本発明に従う方法は、図２に示されているように、半導体チャネル領域１０２を覆うように基板１００の上面にゲート誘電体層１２０を形成し、そして半導体チャネル領域１０２の上のゲート誘電体層１２０上にゲート導電体１２２をパターン化により形成する。ゲート導電体１２２の中央若しくは中心を点線１０６により示す。
上述の誘電体（絶縁体）は、ドライ酸素雰囲気若しくは蒸気雰囲気から成長されることができ、そしてパターン化される。誘電体の厚さは、要求されるデバイスのパフォーマンスに依存して変わる。これの代わりに、誘電体は、窒化シリコン、酸窒化シリコン、ＳｉＯ２及びＳｉ３Ｎ４のゲート誘電体スタック、酸化タンタルのような金属酸化物等（これらに限定されない）のような高誘電率（高Ｋ）材料から形成され得る。
図示のように、ゲート導電体１２２は側壁を有する。本明細書でいう導電体は、例えば、適切なドーパントの存在により導電体とされている多結晶シリコン（ポリシリコン）、アモルファス・シリコン、アモルファス・シリコン及びポリシリコンの組み合わせ、並びにポリシリコン−ゲルマニウムのような任意の導電性材料で形成されることができる。これの代わりに、本明細書でいう導電性材料は、例えば、タングステン、ハフニウム、タンタル、モリブデン、チタン、若しくはニッケルのような１つ以上の金属又は金属シリサイドでもよく、そして、物理蒸着、化学蒸着若しくはこの分野で周知の他の技法を使用して付着され得る。
図８のステップ２０４に示されているように、本発明に従う方法は、図３において、ゲート導電体１２２の両側壁に側壁スペーサ１３０及び１３２を形成する。側壁スペーサはこの分野でよく知られた構造であり、そして上述のような絶縁層をゲート導電体の形状に沿って付着若しくは成長させ、そして水平面にある材料を垂直面にある材料よりも大きな速度でエッチングする方向性（異方性）エッチング・プロセスを行うことによりゲート構造の垂直な側壁に沿って絶縁材料を残す。この垂直な側壁に残されている材料のことを側壁スペーサという。
図８のステップ２０６に示されているように、本発明に従う方法は、図４において、側壁スペーサ１３０及び１３２に、側壁に対して角度付けられた注入１４０を行う。この注入は、ゲート導電体１２２の第２の側壁上の第２側壁スペーサ１３０に注入される材料の量がゲート導電体１２２の第１の側壁上の第１側壁スペーサ１３２に注入される材料の量と異なるようにする。
図８のステップ２０８において、本発明に従う方法は、側壁スペーサ１３０及び１３２をエッチングする。本明細書で述べる種々なエッチング・プロセス及び材料除去プロセスは、窒素、アルゴン、ヘリウム及び他のガスを添加した例えばフルオロカーボン、酸素、塩素、塩化硼素のような反応性ガスのプラズマを使用するドライ・エッチング、又はウエット・エッチング（例えば弗化アンモニウム（ＮＨ４Ｆ）及び弗化水素酸（ＨＦ）のような緩衝された溶剤の混合液を使用する緩衝されたＨＦ即ちＢＨＦとして知られている緩衝された酸化物エッチ）である。
図５に示すように、第２側壁スペーサ１３２に対して第１側壁スペーサ１３０内の注入材料の量を異なる量にすることにより、第１側壁スペーサ１３０は、第２側壁スペーサ１３２と異なる速度でエッチングされ、側壁スペーサ１３０及び１３２の寸法を異なるものにし、従って非対称的な側壁スペーサを形成する。非対称的な側壁スペーサを形成するための１つの方法が本明細書で開示されるが、当業者ならばこのような側壁スペーサを形成するために他の異なるプロセスを使用することができることを理解するであろう（例えば、半導体デバイスのための非対称的なスペーサ構造を形成する方法に関する米国早期公開特許第２００６／０１２１７１１及び２００８／０１８５６６２号（参照のために組み込む）を参照されたい）。
図８のステップ２１０に示されているように、本発明に従う方法は、図６において、非対称的な側壁スペーサ１３０及び１３２を位置規定用の案内として使用し、上述のエッチング・プロセスを行うことにより、半導体チャネル領域１０２に非対称的な（ゲート導電体に関して非対称的な）トレンチ（凹部）１６０及び１６２を形成する。このトレンチ形成プロセスは、互いに異なる寸法のトレンチ１６０及び１６３を形成する。一方のトレンチ１６２は、ゲート導電体１２２の中心１０６に近く、そして他方のトレンチ１６０は、ゲート導電体１２２の中心１０６から遠く離れている。かくして、一方のトレンチは他方のトレンチよりもゲート導電体１２２の中心１０６に近く位置決めされる。
図８のステップ２１２に示されているように、本発明に従う方法は、図７において、非対称的なトレンチ１６０及び１６２内にソース及びドレイン領域１７０及び１７２をエピタキシャル成長させる。本明細書におけるエピタキシャル成長プロセスにおいては、例えば気相エピタキシー（ＶＰＥ）、分子線エピタキシー若しくは液相エピタキシー（ＭＢＥ若しくはＬＰＥ）、他の任意のエピタキシャルプロセスを使用することができる。ソース及びドレイン領域１７０及び１７２のエピタキシャル成長は、互いに異なる寸法のソース及びドレイン領域１７０及び１７２を形成する。ソース及びドレイン領域１７０及び１７２のうちの一方の領域１７２は、ソース及びドレイン領域１７０及び１７２のうちの他方の領域１７０よりもゲート導電体１２２の中心１０６に近く位置決めされている。
ソース及びドレイン領域１７０及び１７２は、半導体チャネル領域１０２に物理的応力（例えば、半導体チャネル領域１０２に対する圧縮力若しくは引っ張り力）を与える材料（例えば、炭化シリコン、シリコンゲルマニウム等）から構成される。ソース及びドレイン・ストレッサー（ストレス要因）領域の概念は、この分野で周知である。例えば、米国早期公開特許第２００７／０１３２０３８，２００７／０１３８５７０，２００７／０２３５８０２及び２００８／０００６８１８号（参照のために組み入れる）は、対称的なソース及びドレイン・ストレッサー構造及び方法を開示している。
図７に示されているように、このプロセスは、少なくとも１つの半導体チャネル領域１０２を有する基板１００と、半導体チャネル領域１０２を覆うように基板１００の上面に設けられたゲート誘電体層１２０と、ゲート誘電体層１２０上のゲート導電体１２２とを有する構造を形成する。非対称的な側壁スペーサ１３０及び１３２がゲート導電体１２２の両側壁に配置され、そして、非対称的なソース及びドレイン領域１７０及び１７２が、半導体チャネル領域１０２に隣接して基板１００内に配置される。ソース及びドレイン領域１７０及び１７２は、半導体チャネル領域１０２内の非対称トレンチ１６０及び１６２内に位置決めされ、そして互いに異なる寸法を有する。ソース及びドレイン領域１７０及び１７２の一方の領域は、ソース及びドレイン領域１７０及び１７２の他方の領域よりもゲート導電体の中心１０６に近くなるように位置決めされている。
ソース及びドレイン領域１７０及び１７２は、半導体チャネル領域１０２に物理的な応力（例えば圧縮力若しくは引っ張り力）を与える材料（例えば、炭化シリコン、シリコンゲルマニウム等）で構成される。浅いトレンチ分離領域１０４が、非対称的なソース及びドレイン領域１７０及び１７２に隣接して配置される。最終的なトランジスタの設計仕様に依存して、追加のスペーサ、追加のドーパントの注入（ハロー、延長部、導電性のドーピング等）導電性コンタクト、シリサイド、絶縁層等が図７の構造に付け加えられることができる。エピタキシャル・ストレッサー（応力の要因）はその場でドープされ、又はエピタキシーが完了した後でドープされることができる。
図９乃至図１３に示すように、本発明の他の方法は、浅いトレンチ分離領域１０４により囲まれた基板１００の上面の下側に少なくとも１つの半導体チャネル領域１０２を形成するように不純物を基板１００内に導入し、半導体チャネル領域１０２を覆うように基板１００の上面にゲート誘電体層１２０を形成し、そして半導体チャネル領域１０２の上側のゲート誘電体層１２０上にゲート導電体１２２を形成して、前述の図２と同様の構造を形成する。これらの処理ステップは、図１３のステップ４００及び４０２に示されている。
しかしながら、前述の実施例におけるように非対称的は側壁スペーサ１３０及び１３２を形成するのではなく、この実施例は、図９に示すように、ゲート導電体１２２若しくはゲート側壁スペーサを位置決めの案内として使用して半導体チャネル領域１０２内にトレンチ３００及び３０２を形成する。これは図１３のステップ４０４に対応する。プロセスのこの時点で、トレンチ３００及び３０２は同じであり、非対称ではない。トレンチ３００及び３０２のそれぞれは、ゲート導電体１２２の真下若しくはゲート側壁スペーサの真下にある“内側”トレンチ側壁と、浅いトレンチ分離領域１０４に隣接する“外側”トレンチ側壁とを有する。
図１３のステップ４０６で示されているように、この実施例は、次いで、２つのトレンチ３００及び３０２に、互いに異なるエッチング若しくはＲＩＥ特性を生成する。これは種々な方法で生成されることができるが、これは本実施例では、ゲート導電体１２２の第１の側にある第１の内側トレンチ側壁に注入される材料の量と、ゲート導電体１２２の第２の側（ゲート導電体１２２の第１の側と反対側）にある第２の内側トレンチ側壁に注入される材料の量とが異なるように、少なくとも基板表面に対して角度づけられた注入３１２（及び基板表面に対して垂直方向に注入する注入３１０）を行うことにより達成される。注入される材料３１０及び３１２は、上述の任意の不純物材料でよい。この注入は、図１０に示されているような注入領域３１４及び３１６を生成する。更に具体的にいうと、注入領域３１４はトレンチ３００の底部及び外側トレンチ側壁に沿って配置されている。これに対して、注入領域３１６は、トレンチ３０２の底部及び内側トレンチ側壁に沿って配置されている。従って、トレンチ３００の内側トレンチ側壁には、注入された不純物（３１０，３１２）のうちわずかな量だけしか注入されず、しかしながら、トレンチ３０２の内側トレンチ側壁には、相当な量の不純物が注入されている。
図１３のステップ４３０に示されているように、本発明に従う方法は、図１１において、注入領域３１４及び３１６により修正されなかったトレンチの領域から材料を除去するための材料除去プロセス（例えば、アンモニア・エッチング等の上述の材料除去プロセス）を行うことにより、トレンチの寸法を拡大する。この材料除去プロセスは、トレンチ３００の第１の内側トレンチ側壁の材料をトレンチ３０２の第２の内側トレンチ側壁の材料に比べて、異なる速度（高い速度）で除去する。この異なるエッチング速度は、第１の内側トレンチ側壁に注入される材料の量が比較的少なく、そして第２の内側トレンチ側壁に注入される材料の量が比較的多くなるように、注入される材料の量が異なることにより生じる。この方法は、側壁トレンチのエッチング特性が注入により修正される１つの例であり、側壁トレンチに非対称的なエッチング若しくはＲＩＥ特性を与えて非対称的なトレンチを形成する任意の方法を使用できることは当業者により理解されるであろう。特定な放射処理、化学的硬化若しくは熱処理が同様な結果を生じる。
図１１に示すように、この材料除去プロセスの結果として、一方のトレンチ３００の内側がゲート導電体１２２の中心１０６に近づくように拡張される。かくして、一方のトレンチ３００の内側は、他方のトレンチ３０２の内側よりゲート導電体の中心１０６に近くなる。従って、図１３のステップ４３０の材料除去プロセスの後では、トレンチ３００及び３０２は、ゲート導電体１２２に対して非対称なトレンチとなるが、トレンチ３００及び３０２は材料除去プロセスにより同じように除去されるので、この材料除去プロセス４３０は同じ寸法のトレンチを形成する（トレンチ３００及び３０２は、ゲート導電体１２２の位置に対して単に非対称であるだけである）。
図１３のステップ４３２に示されているように、本発明に従う方法は、図１２において、前述の実施例と同様に、非対称トレンチ内にソース及びドレイン領域３２０及び３２２をエピタキシャル成長させ、この結果ソース及びドレイン領域３２０及び３２２の一方の領域３２０の内側は、他方の領域３２２よりもゲート導電体１０６の中心に近くされる。ソース及びドレイン領域３２０及び３２２は、半導体チャネル領域１０２に対して物理的応力（圧縮力若しくは引っ張り力）を加える材料（炭化シリコン、シリコンゲルマニウム等）で構成される。
この方法の実施例は図１２に示されている構造を形成し、この構造は、前の実施例と同様に、少なくとも１つの半導体チャネル領域１０２を有する基板１００と、半導体チャネル領域１０２を覆うように基板１００の上面に設けられたゲート誘電体層１２０と、ゲート誘電体層１２０上のゲート導電体１２２を有する。この実施例は、前述の非対称的な側壁スペーサ１３０及び１３２を有さないが、基板１００内に半導体チャネル領域１０２と隣接する非対称的なソース及びドレイン領域３２０及び３２２を有する。これらのソース及びドレイン領域３２０及び３２２は、半導体チャネル領域１０２内の非対称的なトレンチ内に形成され、そしてこの実施例のソース及びドレイン領域３２０及び３２２は同じ寸法を有する。ソース及びドレイン領域３２０及び３２２のうちの一方の領域３２０の内側は、他方の領域３２２の内側よりもゲート導電体の中心１０６に近づけられている。ソース及びドレイン領域３２０及び３２２は、半導体チャネル領域１０２に対して物理適応力を加えるエピタキシャル材料で構成されている。更に、浅いトレンチ分離領域１０４は、非対称的なソース及びドレイン領域３２０及び３２２に隣接して配置される。
図１４乃至図１７は、前述の図９に示されている構造から開始する代替的実施例を示す。図１７のステップ４０８において、図１４に示されているように、図９の構造は、構造の約半分の部分の上に、マスク５００（例えば一般的な有機フォトレジスト・マスク）をパターニングにより形成することにより修正される。これによりトレンチの一方（３０２）は保護され、そして他のトレンチ（３００）は露出される。図１７は、ステップ４０８，４１０及び４１２を除いて、図１３と同じであり、そして、同じステップについては既に説明しているのでこれらについては説明しない。図１７のステップ４１０において、図１５に示されているように、露出されたトレンチ３００がエッチングされて他方のトレンチ３０２に対して非対称にされる。図１７のステップ４１２において、図１６に示されているように、マスク５００が除去され、そして図１７のステップ４３２において、図７及び１２の処理と同様に、エピタキシャル・ストレッサー・ソース及びドレイン領域が成長される。
代替実施例においては、図２３のステップ４１４において、図１８に示されているように、保護層（これはシリコン酸化物、シリコン窒化物若しくは他の適切な材料である）５０２が、トレンチ内に形成され、そして図２３のステップ４１６において、マスク５００が構造の約半分の部分に形成される。図２３のステップは、ステップ４１４乃至４２４を除いて図１３と同じであり、そして、同じステップについては既に説明しているのでこれらについては説明しない。図２３のステップ４１８において、図１９に示すように、トレンチの一方（３０２）から保護層が除去される。次いで、図２３のステップ４２０において、図２０に示すように、マスク５００が除去される。図２３のステップ４２２において、図２１に示すように、この方法は一方のトレンチ（３０２）を拡張するために材料除去プロセスを行う。他方のトレンチ３００は、この材料除去プロセスにより影響を受けない。その理由は、保護層５０２が、このトレンチ３００から材料が除去されるのを防止するからである。次いで、図２３のステップ４２４において、図２２に示すように、保護層５０２が除去される。再び、図２３のステップ４３２において、図７及び図１２に示されているようにエピタキシャル・ストレッサー・ソース及びドレイン領域が成長される。
上述のように、本発明の概念の１つは、デバイスの非対称性を埋め込み型のエピタキシャルＳｉＧｅストレッサー及びエピタキシャルＳｉＣストレッサーにまで延長することである。この新規な構造の特定な利点は、集積化方式に依存して変化する。任意のドーピング・プロファイルが生成される前にストレッサーがソース及びドレイン領域内に埋め込まれる早期ストレッサー集積方式においては、本発明の実施例は、電流が流れる最も重要な領域において１０％高い応力を与え、そして応力の分布がトランジスタの実際の電流の流れに良好に一致した。これとは逆に、ストレッサーの付着の前にハロー若しくは延長部が注入される後期集積方式においては、増大された応力プロファイルの利点が維持され、そしてデバイスのドレイン側の延長部用の注入又はハロー用の注入を除去することにより、非対称的にドープされたデバイスを生成することができた。
完成された集積回路チップは、製造者によりベア・ダイとしてウエハの型のままで（即ち、複数のチップを有する単一ウエハの形で）若しくはパッケージされた形で販売されることができる。後者の場合、チップはシングル・チップ・パッケージ（例えば、リードがマザーボードまたは他の高いレベルのキャリアに取り付けられているプラスチック・キャリア）又はマルチ・チップ・パッケージ（例えば、片面若しくは両面に相互接続又は埋め込み型相互接続を有するセラミック・キャリア）にマウントされる。いずれの場合にも、チップは、（ａ）例えばマザーボードのような中間製品の一部として又は（ｂ）最終製品の一部として他のチップ、個別回路素子及び他の信号処理デバイスと共に集積化される。最終製品は、玩具及び他のローエンド製品から、ディスプレイ、キーボードまたは他の入出力デバイス及び中央処理装置を含む高級なコンピュータ製品までに亘る用途のための集積回路チップを含む任意の製品である。
上述の説明は、本発明を理解させるためになされたものであり、これに限定されない。本発明の精神から逸脱することなく多くの修正及び変更が可能であることは当業者により理解されるであろう。実施例は、本発明の原理を説明するために選択されたものであり、当業者ならば、これからの種々な変更が可能であることを理解するであろう。本発明の実施例を不必要に不明瞭にしないために、上述の説明では、周知のコンポーネント及び処理技術の説明を省略してある。

Claims (21)

  1. 少なくとも１つの半導体チャネル領域及び上面を有する基板と、
    前記半導体チャネル領域を覆うように前記基板の上面に設けられたゲート誘電体層と、
    前記ゲート誘電体上に設けられ、側壁を有するゲート導電体と、
    前記ゲート導電体の前記側壁上に設けられた非対称的な側壁スペーサと、
    前記半導体チャネル領域に隣接するように前記基板内に設けられた非対称的なソース及びドレイン領域であって、前記ソース及びドレイン領域の一方の領域は、前記ソース及びドレイン領域の他方の領域よりも前記ゲート導電体の中心に近くされており、前記ソース及びドレイン領域は前記半導体チャネル領域に物理的応力を誘起する材料で構成されている前記ソース及びドレイン領域とを備える構造。
  2. 前記ソース及びドレイン領域は、前記半導体チャネル領域内の非対称的なトレンチ内に配置されている、請求項１に記載の構造。
  3. 前記ソース及びドレイン領域の寸法は互いに異なる、請求項１に記載の構造。
  4. 前記ソース及びドレイン領域は、炭化ケイ素及びシリコンゲルマニウムからなる群から選択される材料で構成されている、請求項１に記載の構造。
  5. 前記ソース及びドレイン領域は、前記半導体チャネル領域に圧縮力及び引っ張り力の一方を誘起させる材料で構成されている、請求項１に記載の構造。
  6. 少なくとも１つの半導体チャネル領域及び上面を有する基板と、
    前記半導体チャネル領域を覆うように慚愧基板の上面に設けられたゲート誘電体層と、
    前記ゲート誘電体上に設けられたゲート導電体と、
    前記半導体チャネル領域に隣接するように前記基板内に設けられた非対称的なソース及びドレイン領域であって、前記ソース及びドレイン領域の一方の領域は、前記ソース及びドレイン領域の他方の領域よりも前記ゲート導電体の中心に近くされており、前記ソース及びドレイン領域は
    エピタキシャル材料で構成され、前記ソース及びドレイン領域は前記半導体チャネル領域に物理的応力を誘起する材料で構成されている前記ソース及びドレイン領域とを備える構造。
  7. 前記ソース及びドレイン領域は、前記半導体チャネル領域内の非対称的なトレンチ内に配置されている、請求項６記載の構造。
  8. 前記ソース及びドレイン領域は同じ寸法を有する、請求項６記載の構造。
  9. 前記ソース及びドレイン領域は、炭化ケイ素及びシリコンゲルマニウムからなる群から選択された材料で構成されている、請求項６記載の構造。
  10. 前記ソース及びドレイン領域は、前記半導体チャネル領域に圧縮力及び引っ張り力の一方を誘起させる材料で構成されている、請求項６記載の構造。
  11. 浅いトレンチ分離領域で囲まれた基板の上面の下側に少なくとも１つの半導体チャネル領域を形成するように不純物を前記基板に導入するステップと、
    前記半導体チャネル領域を覆うように前記基板の上面にゲート誘電体層を形成するステップと、
    前記ゲート誘電体層の上に側壁を有するゲート導電体を形成するステップと、
    前記ゲート導電体の前記側壁に非対称的な側壁スペーサを形成するステップと、
    一方のトレンチが他方のトレンチよりも前記ゲート導電体の中心に近い非対称的なトレンチを前記半導体チャネル領域に形成するように、前記非対称的な側壁スペーサを位置決め用案内として使用して前記トレンチを前記半導体チャネル領域に形成するステップと、
    前記非対称的なトレンチ内にソース及びドレイン領域をエピタキシャル成長させるステップであって、前記ソース及びドレイン領域の一方の領域は、前記ソース及びドレイン領域の他方の領域よりも前記ゲート導電体の中心に近くされており、前記ソース及びドレイン領域は前記半導体チャネル領域に物理的応力を誘起する材料で構成されている、前記ステップとを含む方法。
  12. 前記トレンチを前記半導体チャネル領域に形成するステップは、互いに異なる寸法のトレンチを形成する、請求項１１記載の方法。
  13. 前記エピタキシャル成長させるステップは、同じ寸法のソース及びドレイン領域を形成する、請求項１１記載の方法。
  14. 前記エピタキシャル成長させるステップは、前記非対称的なトレンチ内に炭化ケイ素及びシリコンゲルマニウムからなる群から選択された材料をエピタキシャル成長させる、請求項１１記載の方法。
  15. 前記エピタキシャル成長させるステップは、前記半導体チャネル領域に圧縮力及び引っ張り力の一方を誘起させる材料の前記ソース及びドレイン領域を形成する、請求項１１記載の方法。
  16. 浅いトレンチ分離領域で囲まれた基板の上面の下側に少なくとも１つの半導体チャネル領域を形成するように不純物を前記基板に導入するステップと、
    前記半導体チャネル領域を覆うように前記基板の上面にゲート誘電体層を形成するステップと、
    前記ゲート誘電体層の上に側壁を有するゲート導電体を形成するステップと、
    前記ゲート導電体の側壁に側壁スペーサを形成するステップと、
    前記側壁スペーサを位置決め用案内として使用して前記半導体チャネル領域内にトレンチを形成するステップであって、前記トレンチは前記ゲート導電体の真下の内側トレンチ側壁及び前記浅いトレンチ分離領域に隣接する外側トレンチ側壁を有する、前記ステップと、
    前記ゲート導電体の第１の側に近接する第１の内側トレンチ側壁に注入される材料の量と前記第１の側と反対側にある前記ゲート導電体の第２の側に近接する第２の内側トレンチ側壁に注入される材料の量とが異なるように、前記材料を注入する角度付け注入を行うステップと、
    前記ゲート導電体の第１の側に近接する第１の内側トレンチ側壁に注入される材料の量と前記第１の側と反対側にある前記ゲート導電体の第２の側に近接する第２の内側トレンチ側壁に注入される材料の量とが異なることに基づき、前記第１の内側トレンチ側壁から材料を除去する速度と前記第２の内側トレンチ側壁から材料を除去する速度が異なる材料除去プロセスを行うことにより、前記トレンチの一方が他方のトレンチよりも前記ゲート導電体の中心に近い非対称的トレンチを形成するステップと、
    前記非対称的なトレンチ内にソース及びドレイン領域をエピタキシャル成長させるステップであって、前記ソース及びドレイン領域の一方の領域は、前記ソース及びドレイン領域の他方の領域よりも前記ゲート導電体の中心に近くされており、前記ソース及びドレイン領域は前記半導体チャネル領域に物理的応力を誘起する材料で構成されている、前記ステップとを含む方法。
  17. 前記非対称的トレンチを形成するステップは、互いに異なる寸法のトレンチを形成する、請求項１６記載の方法。
  18. 前記エピタキシャル成長させるステップは、互いの異なる寸法を有するソース及びドレイン領域を形成する、請求項１６記載の方法。
  19. 前記エピタキシャル成長させるステップは、前記非対称的なトレンチ内に炭化ケイ素及びシリコンゲルマニウムからなる群から選択された材料をエピタキシャル成長させる、請求項１６記載の方法。
  20. 前記エピタキシャル成長させるステップは、前記半導体チャネル領域に圧縮力及び引っ張り力の一方を誘起させる材料の前記ソース及びドレイン領域を形成する、請求項１６記載の方法。
  21. 浅いトレンチ分離領域で囲まれた基板の上面の下側に少なくとも１つの半導体チャネル領域を形成するように不純物を前記基板に導入するステップと、
    前記半導体チャネル領域を覆うように前記基板の上面にゲート誘電体層を形成するステップと、
    前記ゲート誘電体層の上に側壁を有するゲート導電体を形成するステップと、
    前記ゲート導電体の側壁に側壁スペーサを形成するステップと、
    前記側壁スペーサを位置決め用案内として使用して前記半導体チャネル領域内にトレンチを形成するステップであって、前記トレンチは前記ゲート導電体の真下の内側トレンチ側壁及び前記浅いトレンチ分離領域に隣接する外側トレンチ側壁を有する、前記ステップと、
    前記トレンチの一方のトレンチをマスクで保護するステップと、
    前記トレンチの一方のトレンチと他方のトレンチとが非対称的トレンチとなるように、前記一方のトレンチの側壁の材料を除去する材料除去プロセスを行うステップと、
    前記トレンチ内に、前記半導体チャネル領域に物理適応力を誘起する材料のソース及びドレイン領域をエピタキシャル成長させるステップとを含む方法。
JP2010195552A 2009-09-03 2010-09-01 集積回路構造及びその製造方法 Expired - Fee Related JP5735767B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/553,627 US20110049582A1 (en) 2009-09-03 2009-09-03 Asymmetric source and drain stressor regions
US12/553627 2009-09-03

Publications (2)

Publication Number Publication Date
JP2011054972A true JP2011054972A (ja) 2011-03-17
JP5735767B2 JP5735767B2 (ja) 2015-06-17

Family

ID=43623532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010195552A Expired - Fee Related JP5735767B2 (ja) 2009-09-03 2010-09-01 集積回路構造及びその製造方法

Country Status (3)

Country Link
US (2) US20110049582A1 (ja)
JP (1) JP5735767B2 (ja)
KR (1) KR20110025077A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502316B2 (en) * 2010-02-11 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned two-step STI formation through dummy poly removal
JP5058277B2 (ja) * 2010-02-26 2012-10-24 株式会社東芝 半導体装置及びその製造方法
US8501628B2 (en) * 2010-03-23 2013-08-06 Tokyo Electron Limited Differential metal gate etching process
US8928094B2 (en) * 2010-09-03 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Strained asymmetric source/drain
US20120264267A1 (en) * 2011-04-12 2012-10-18 Tsuo-Wen Lu Method for fabricating mos transistor
US9190516B2 (en) * 2014-02-21 2015-11-17 Globalfoundries Inc. Method for a uniform compressive strain layer and device thereof
KR102171025B1 (ko) 2014-04-30 2020-10-29 삼성전자주식회사 비휘발성 메모리 장치
US20150372100A1 (en) * 2014-06-19 2015-12-24 GlobalFoundries, Inc. Integrated circuits having improved contacts and methods for fabricating same
US10049942B2 (en) * 2015-09-14 2018-08-14 Globalfoundries Inc. Asymmetric semiconductor device and method of forming same
CN106816379B (zh) * 2015-11-27 2021-09-07 联华电子股份有限公司 具有外延结构的半导体元件及其制作方法
KR102619874B1 (ko) 2016-06-23 2024-01-03 삼성전자주식회사 불순물 영역을 갖는 반도체 소자
US10128239B2 (en) 2016-10-17 2018-11-13 International Business Machines Corporation Preserving channel strain in fin cuts
WO2018199999A1 (en) * 2017-04-28 2018-11-01 Intel Corporation Microelectronic transistor source/drain formation using angled etching
CN108987399A (zh) * 2017-06-05 2018-12-11 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10707081B2 (en) 2017-11-15 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fine line patterning methods
US10896855B2 (en) * 2019-06-10 2021-01-19 Applied Materials, Inc. Asymmetric gate spacer formation using multiple ion implants
US11075268B2 (en) 2019-08-15 2021-07-27 Globalfoundries U.S. Inc. Transistors with separately-formed source and drain
US11362178B2 (en) 2019-11-07 2022-06-14 Globalfoundries U.S. Inc. Asymmetric source drain structures
US11239366B2 (en) 2020-01-30 2022-02-01 Globalfoundries U.S. Inc. Transistors with an asymmetrical source and drain
US11177385B2 (en) 2020-02-04 2021-11-16 Globalfoundries U.S. Inc. Transistors with a hybrid source or drain

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190331A1 (en) * 2001-06-15 2002-12-19 Agere Systems Guardian Corp. A semiconductor device having at least one source/drain region formed on an isolation region and a method of manufacture therefor
US20050148147A1 (en) * 2003-12-30 2005-07-07 Steven Keating Amorphous etch stop for the anisotropic etching of substrates
US20060043482A1 (en) * 2004-08-31 2006-03-02 Burnett James D Programming and erasing structure for an NVM cell
WO2007034553A1 (ja) * 2005-09-22 2007-03-29 Fujitsu Limited 半導体装置およびその製造方法
JP2007110098A (ja) * 2005-09-13 2007-04-26 Infineon Technologies Ag 応力変形させた半導体装置およびその製造方法
JP2007214362A (ja) * 2006-02-09 2007-08-23 Sony Corp 半導体装置の製造方法
JP2008511171A (ja) * 2004-08-24 2008-04-10 フリースケール セミコンダクター インコーポレイテッド 異なる材料から成る構成素子を有する半導体トランジスタ及び形成方法
JP2008511169A (ja) * 2004-08-24 2008-04-10 フリースケール セミコンダクター インコーポレイテッド 非対称半導体装置の性能を向上させる方法及び装置
US20080233691A1 (en) * 2007-03-23 2008-09-25 Kangguo Cheng Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers
WO2008120335A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
JP2009010111A (ja) * 2007-06-27 2009-01-15 Sony Corp 半導体装置および半導体装置の製造方法
US20090032845A1 (en) * 2007-07-31 2009-02-05 International Business Machines Corporation Soi field effect transistor having asymmetric junction leakage
US20090121258A1 (en) * 2007-11-13 2009-05-14 International Business Machines Corporation Field effect transistor containing a wide band gap semiconductor material in a drain
JP2010520620A (ja) * 2007-02-28 2010-06-10 フリースケール セミコンダクター インコーポレイテッド ソース／ドレイン・ストレッサーおよびそのための方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
KR100470388B1 (ko) * 2002-05-03 2005-02-07 주식회사 하이닉스반도체 독립적이고 비대칭적인 소스/드레인을 포함하는 디램 셀및 그 형성 방법
US6815317B2 (en) * 2002-06-05 2004-11-09 International Business Machines Corporation Method to perform deep implants without scattering to adjacent areas
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US6916716B1 (en) * 2003-10-24 2005-07-12 Advanced Micro Devices, Inc. Asymmetric halo implants
US7144782B1 (en) * 2004-07-02 2006-12-05 Advanced Micro Devices, Inc. Simplified masking for asymmetric halo
US7288448B2 (en) * 2004-08-24 2007-10-30 Orlowski Marius K Method and apparatus for mobility enhancement in a semiconductor device
US7195983B2 (en) * 2004-08-31 2007-03-27 Freescale Semiconductor, Inc. Programming, erasing, and reading structure for an NVM cell
US20060065937A1 (en) * 2004-09-30 2006-03-30 Thomas Hoffmann Short channel effect of MOS devices by retrograde well engineering using tilted dopant implantation into recessed source/drain regions
US7279386B2 (en) * 2004-12-03 2007-10-09 Advanced Micro Devices, Inc. Method for forming a semiconductor arrangement with gate sidewall spacers of specific dimensions
US7585735B2 (en) * 2005-02-01 2009-09-08 Freescale Semiconductor, Inc. Asymmetric spacers and asymmetric source/drain extension layers
DE102005009023B4 (de) * 2005-02-28 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
US7329937B2 (en) * 2005-04-27 2008-02-12 International Business Machines Corporation Asymmetric field effect transistors (FETs)
US7465976B2 (en) * 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions
US7612389B2 (en) * 2005-09-15 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SiGe stressor with tensile strain for NMOS current enhancement
US7396713B2 (en) * 2005-10-07 2008-07-08 International Business Machines Corporation Structure and method for forming asymmetrical overlap capacitance in field effect transistors
US7939413B2 (en) * 2005-12-08 2011-05-10 Samsung Electronics Co., Ltd. Embedded stressor structure and process
US7718500B2 (en) * 2005-12-16 2010-05-18 Chartered Semiconductor Manufacturing, Ltd Formation of raised source/drain structures in NFET with embedded SiGe in PFET
TWI294664B (en) * 2006-01-12 2008-03-11 Nanya Technology Corp Method of fabricating self-aligned gate trench utilizing asymmetric poly spacer
US8900980B2 (en) * 2006-01-20 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free SiGe source/drain formation by epitaxy-free process
US8017487B2 (en) * 2006-04-05 2011-09-13 Globalfoundries Singapore Pte. Ltd. Method to control source/drain stressor profiles for stress engineering
WO2007115585A1 (en) * 2006-04-11 2007-10-18 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors
US8039341B2 (en) * 2006-07-06 2011-10-18 Freescale Semiconductor, Inc. Selective uniaxial stress modification for use with strained silicon on insulator integrated circuit
US7843016B2 (en) * 2007-07-16 2010-11-30 International Business Machines Corporation Asymmetric field effect transistor structure and method
US9209088B2 (en) * 2007-08-01 2015-12-08 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020190331A1 (en) * 2001-06-15 2002-12-19 Agere Systems Guardian Corp. A semiconductor device having at least one source/drain region formed on an isolation region and a method of manufacture therefor
US20050148147A1 (en) * 2003-12-30 2005-07-07 Steven Keating Amorphous etch stop for the anisotropic etching of substrates
JP2008511171A (ja) * 2004-08-24 2008-04-10 フリースケール セミコンダクター インコーポレイテッド 異なる材料から成る構成素子を有する半導体トランジスタ及び形成方法
JP2008511169A (ja) * 2004-08-24 2008-04-10 フリースケール セミコンダクター インコーポレイテッド 非対称半導体装置の性能を向上させる方法及び装置
US20060043482A1 (en) * 2004-08-31 2006-03-02 Burnett James D Programming and erasing structure for an NVM cell
JP2007110098A (ja) * 2005-09-13 2007-04-26 Infineon Technologies Ag 応力変形させた半導体装置およびその製造方法
WO2007034553A1 (ja) * 2005-09-22 2007-03-29 Fujitsu Limited 半導体装置およびその製造方法
JP2007214362A (ja) * 2006-02-09 2007-08-23 Sony Corp 半導体装置の製造方法
JP2010520620A (ja) * 2007-02-28 2010-06-10 フリースケール セミコンダクター インコーポレイテッド ソース／ドレイン・ストレッサーおよびそのための方法
US20080233691A1 (en) * 2007-03-23 2008-09-25 Kangguo Cheng Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers
WO2008120335A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
JP2009010111A (ja) * 2007-06-27 2009-01-15 Sony Corp 半導体装置および半導体装置の製造方法
US20090032845A1 (en) * 2007-07-31 2009-02-05 International Business Machines Corporation Soi field effect transistor having asymmetric junction leakage
US20090121258A1 (en) * 2007-11-13 2009-05-14 International Business Machines Corporation Field effect transistor containing a wide band gap semiconductor material in a drain

Also Published As

Publication number Publication date
US8193065B2 (en) 2012-06-05
KR20110025077A (ko) 2011-03-09
JP5735767B2 (ja) 2015-06-17
US20110212587A1 (en) 2011-09-01
US20110049582A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
JP5735767B2 (ja) 集積回路構造及びその製造方法
KR101800977B1 (ko) 핀 전계 효과 트랜지스터(FinFET) 디바이스 및 이의 형성 방법
US9722082B2 (en) Methods and apparatus for doped SiGe source/drain stressor deposition
KR101729439B1 (ko) 매립된 절연체층을 가진 finfet 및 그 형성 방법
KR101670558B1 (ko) 변형 생성 채널 유전체를 포함하는 비평면 디바이스 및 그 형성방법
KR101653464B1 (ko) 기판 격리 및 도핑되지 않은 채널을 갖는 집적 회로 구조체 및 그 형성방법
KR101229691B1 (ko) 서로 다른 핀 높이를 갖는 ｆｉｎｆｅｔ들
US8652915B2 (en) Methods of fabricating semiconductor devices using preliminary trenches with epitaxial growth
US7838372B2 (en) Methods of manufacturing semiconductor devices and structures thereof
KR101297935B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10134876B2 (en) FinFETs with strained channels and reduced on state resistance
JP5671294B2 (ja) 集積回路及びその製造方法
US7994010B2 (en) Process for fabricating a semiconductor device having embedded epitaxial regions
US20130154001A1 (en) Embedded stressors for multigate transistor devices
TW201344913A (zh) 場效電晶體、半導體元件及場效電晶體之製作方法
JP2022523346A (ja) フィン形ブリッジ領域によって結合された垂直に積み重ねられたナノシートを有するトランジスタ・チャネル
US8017472B2 (en) CMOS devices having stress-altering material lining the isolation trenches and methods of manufacturing thereof
KR20110081942A (ko) 기판 전체에 걸쳐 향상된 균일성을 지닌 임베딩된 ｓｉ／ｇｅ물질을 구비한 트랜지스터
US20110306170A1 (en) Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process
CN108074968B (zh) 具有自对准栅极的穿隧finfet
JP6948099B2 (ja) マルチ閾値ＰＭＯＳトランジスタのための埋め込みＳｉＧｅプロセス
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
US8513122B2 (en) Method and structure for differential silicide and recessed or raised source/drain to improve field effect transistor
US20220359752A1 (en) Source/Drain Features With Improved Strain Properties
US20160240680A1 (en) Semiconductor device having a silicon and germanium material filling a cavity region comprising a notch region formed within a semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20140730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

TRDD Decision of grant or rejection written
RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20150324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150417

R150 Certificate of patent or registration of utility model

Ref document number: 5735767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees