CN108987399A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108987399A
CN108987399A CN201710413178.2A CN201710413178A CN108987399A CN 108987399 A CN108987399 A CN 108987399A CN 201710413178 A CN201710413178 A CN 201710413178A CN 108987399 A CN108987399 A CN 108987399A
Authority
CN
China
Prior art keywords
active region
gate structure
drain
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710413178.2A
Other languages
English (en)
Inventor
甘正浩
冯军宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710413178.2A priority Critical patent/CN108987399A/zh
Priority to US15/995,265 priority patent/US10490652B2/en
Publication of CN108987399A publication Critical patent/CN108987399A/zh
Priority to US16/658,446 priority patent/US11114548B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该半导体装置包括：衬底；在该衬底上的第一有源区；在该第一有源区上的第一栅极结构；以及在该第一有源区中且分别在该第一栅极结构两侧的第一源极和第一漏极；其中，该第一漏极的尺寸大于该第一源极的尺寸。本发明中，由于第一漏极的尺寸大于第一源极的尺寸，从而可以使得第一漏极到第一源极的电流大于第一源极到第一漏极的电流，从而该半导体装置可以使得在SRAM中的读取电流较小而写入电流较大，从而可以提高读取裕度和写入裕度。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
目前，在先进的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)技术中，Sub-1V(即小于1V的工作电压)操作的SRAM(Static Random AccessMemory，静态随机存取存储器)正面临由于在读取/写入稳定性方面的降低所引起的重要问题。其中，根本原因之一是对于读取/写入操作的矛盾需求。图1A是示意性地示出现有技术中的6T-SRAM(6transistor-SRAM，6晶体管SRAM)的电路连接图。图1A示出了第一PG(PassGate，通过栅)晶体管11、第二PG晶体管12、第一PU(pull up，上拉)晶体管13、第二PU晶体管14、第一PD(pull down，下拉)晶体管15和第二PD晶体管16，另外图1A中还示出了内部节点A和B、位线BL和互补位线BLb、字线WL、以及电源电压Vdd等。
图1B中示出了读取操作过程中的读取电流Iread。例如，该读取电流Iread从位线BL经由第一PG晶体管11和第一PD晶体管15流向接地端，从而读取A节点所存储的数据。图1C示出了写入操作过程中的写入电流Iwrite。例如，该写入电流Iwrite由电源电压Vdd经由第二PU晶体管14和第二PG晶体管12流向互补位线BLb，从而可以将B节点中原先存储的“1”写为“0”，将A节点中原先存储的“0”写为“1”。目前，在进行读取和写入操作时，需要提高SRAM存储器的读取裕度和写入裕度，从而提高其抗干扰能力。
发明内容
本发明的发明人发现，为了提高SRAM存储器的读取裕度和写入裕度，可以使得流过PG晶体管的在读取操作时的电流(称为读取电流)应该比较小而在写入操作时的电流(称为写入电流)应该比较大。这里，读取电流比较小是为了避免读取操作时对SRAM单元造成干扰，写入电流比较大是为了写入操作能够尽快完成，从而可以提高SRAM的抗干扰能力。即，从位线到内部节点(A或B)的电流应该比较小，而从内部节点(A或B)到位线的电流应该比较大。由于PG晶体管的漏极连接位线，而源极连接内部节点，因此需要使得漏极到源极的电流大于源极到漏极的电流。
本发明需要解决的一个技术问题是：提供一种半导体装置，使得该半导体装置的漏极到源极的电流大于源极到漏极的电流。
根据本发明的第一方面，提供了一种半导体装置，包括：衬底；在所述衬底上的第一有源区；在所述第一有源区上的第一栅极结构；以及在所述第一有源区中且分别在所述第一栅极结构两侧的第一源极和第一漏极；其中，所述第一漏极的尺寸大于所述第一源极的尺寸。
在一个实施例中，所述第一漏极的尺寸包括所述第一漏极沿着沟道方向的横向尺寸；所述第一源极的尺寸包括所述第一源极沿着沟道方向的横向尺寸。
在一个实施例中，所述第一有源区的导电类型为N型，所述第一源极和所述第一漏极的材料包括硅锗；或者，所述第一有源区的导电类型为P型，所述第一源极和所述第一漏极的材料包括碳化硅。
在一个实施例中，所述的半导体装置还包括：覆盖在所述第一栅极结构表面上的保护层。
在一个实施例中，所述保护层的材料包括氮化硅。
在一个实施例中，所述第一栅极结构包括：在所述第一有源区上的第一栅极电介质层和在所述第一栅极电介质层上的第一栅极。
在一个实施例中，所述的半导体装置还包括：分别在所述第一栅极结构两侧的且在所述保护层的侧面上的间隔物。
在一个实施例中，所述的半导体装置还包括：分别在所述第一栅极结构两侧的侧面上的间隔物。
在一个实施例中，所述半导体装置还包括：在所述衬底上且与所述第一有源区间隔开的第二有源区；在所述第二有源区上的第二栅极结构；以及在所述第二有源区中且分别在所述第二栅极结构两侧的第二源极和第二漏极；其中，所述第二漏极的尺寸与所述第二源极的尺寸相等。
在一个实施例中，所述第二栅极结构包括：在所述第二有源区上的第二栅极电介质层和在所述第二栅极电介质层上的第二栅极。
本发明提供的上述半导体装置具有非对称的半导体结构。在上述半导体装置中，第一漏极的尺寸大于第一源极的尺寸，从而使得第一漏极对沟道的应力大于第一源极对沟道的应力，这样可以使得第一漏极到第一源极的电流大于第一源极到第一漏极的电流。在将该半导体装置应用为SRAM中的PG晶体管后，可以使得在该SRAM中的读取电流较小而写入电流较大，从而可以提高读取裕度和写入裕度。
根据本发明的第二方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底，在所述衬底上的第一有源区，以及在所述第一有源区上的第一栅极结构；执行刻蚀工艺，以在所述第一有源区中且分别在所述第一栅极结构两侧形成第一凹陷和第二凹陷，其中所述第二凹陷的尺寸大于所述第一凹陷的尺寸；以及在所述第一凹陷中形成第一源极，并在所述第二凹陷中形成第一漏极，其中，所述第一漏极的尺寸大于所述第一源极的尺寸。
在一个实施例中，所述第一凹陷的尺寸包括所述第一凹陷沿着沟道方向的横向尺寸；所述第二凹陷的尺寸包括所述第二凹陷沿着沟道方向的横向尺寸；所述第一漏极的尺寸包括所述第一漏极沿着沟道方向的横向尺寸；所述第一源极的尺寸包括所述第一源极沿着沟道方向的横向尺寸。
在一个实施例中，所述第一有源区的导电类型为N型，所述第一源极和所述第一漏极的材料包括硅锗；或者，所述第一有源区的导电类型为P型，所述第一源极和所述第一漏极的材料包括碳化硅。
在一个实施例中，在执行所述刻蚀工艺之前，所述方法还包括：在所述半导体结构上形成保护层，其中所述保护层至少覆盖在所述第一有源区和所述第一栅极结构之上；在执行所述刻蚀工艺的过程中，对处在所述第一栅极结构两侧的所述保护层的部分和在所述保护层下面的所述第一有源区的部分进行刻蚀，从而形成第一凹陷和第二凹陷。
在一个实施例中，所述保护层的材料包括氮化硅。
在一个实施例中，执行所述刻蚀工艺的步骤包括：在所述保护层上形成图案化的掩模层，所述掩模层露出覆盖在所述第一栅极结构上和分别在所述第一栅极结构两侧的第一有源区的部分之上的所述保护层的部分；以所述掩模层作为掩模，对被露出的处在所述第一栅极结构两侧的所述保护层的部分和在所述保护层下面的所述第一有源区的部分进行刻蚀，从而形成第一凹陷和第二凹陷；以及去除所述掩模层。
在一个实施例中，在提供半导体结构的步骤中，所述第一栅极结构包括：在所述第一有源区上的第一栅极电介质层和在所述第一栅极电介质层上的第一栅极。
在一个实施例中，在形成所述第一源极和所述第一漏极之后，所述方法还包括：分别在所述第一栅极结构两侧且在所述保护层的侧面上形成间隔物。
在一个实施例中，在形成所述第一源极和所述第一漏极之后，所述方法还包括：去除所述保护层；以及在去除所述保护层之后，分别在所述第一栅极结构两侧的侧面上形成间隔物。
在一个实施例中，在提供半导体结构的步骤中，所述半导体结构还包括：在所述衬底上且与所述第一有源区间隔开的第二有源区，以及在所述第二有源区上的第二栅极结构；所述方法还包括：在所述第二有源区中形成分别在所述第二栅极结构两侧的第二源极和第二漏极；其中，所述第二漏极的尺寸与所述第二源极的尺寸相等。
在一个实施例中，所述第二栅极结构包括：在所述第二有源区上的第二栅极电介质层和在所述第二栅极电介质层上的第二栅极。
在上述制造方法中，通过使得第二凹陷的尺寸大于第一凹陷的尺寸，从而在这两个凹陷中分别形成第一漏极和第一源极后，使得第一漏极的尺寸大于第一源极的尺寸，从而使得第一漏极对沟道的应力大于第一源极对沟道的应力，这样可以使得第一漏极到第一源极的电流大于第一源极到第一漏极的电流。在将该半导体装置应用为SRAM中的PG晶体管后，可以使得在该SRAM中的读取电流较小而写入电流较大，从而可以提高读取裕度和写入裕度。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示意性地示出现有技术中的6T-SRAM的电路连接图。
图1B是示意性地示出现有技术中的6T-SRAM进行读取操作时的电路连接图。
图1C是示意性地示出现有技术中的6T-SRAM进行写入操作时的电路连接图。
图2是示意性地示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图3A至图3I是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
图4A至图4M是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人发现，为了提高SRAM存储器的读取裕度和写入裕度，可以使得流过PG晶体管的在读取操作时的电流(称为读取电流)应该比较小而在写入操作时的电流(称为写入电流)应该比较大。这里，读取电流比较小是为了避免读取操作时对SRAM单元造成干扰。写入电流比较大是为了写入操作能够尽快完成。即，从位线到内部节点(A或B)的电流应该比较小，而从内部节点(A或B)到位线的电流应该比较大。由于PG晶体管的漏极连接位线(例如如图1A所示，第一PG晶体管的漏极D11连接到位线BL，第二PG晶体管的漏极D12连接到互补位线BLb)，而源极连接内部节点(例如如图1A所示，第一PG晶体管的源极S11连接到节点A，第二PG晶体管的源极S12连接到节点B)，因此需要使得漏极到源极的电流大于源极到漏极的电流。
图2是示意性地示出根据本发明一个实施例的半导体装置的制造方法的流程图。
在步骤S201，提供半导体结构，该半导体结构包括：衬底，在该衬底上的第一有源区，以及在该第一有源区上的第一栅极结构。例如，该第一栅极结构可以包括：在第一有源区上的第一栅极电介质层和在该第一栅极电介质层上的第一栅极。
在步骤S202，执行刻蚀工艺，以在第一有源区中且分别在第一栅极结构两侧形成第一凹陷和第二凹陷，其中该第二凹陷的尺寸大于该第一凹陷的尺寸。
在一个实施例中，该第一凹陷的尺寸可以包括该第一凹陷沿着沟道方向的横向尺寸；该第二凹陷的尺寸可以包括该第二凹陷沿着沟道方向的横向尺寸。
本领域的技术人员可以理解，在器件工作时，沟道可以形成在栅极结构(例如第一栅极结构)下面的有源区(例如第一有源区)的部分中，沟道方向可以是载流子的流动方向。
在步骤S203，在第一凹陷中形成第一源极，并在第二凹陷中形成第一漏极，其中，该第一漏极的尺寸大于该第一源极的尺寸。
在一个实施例中，该第一漏极的尺寸可以包括该第一漏极沿着沟道方向的横向尺寸；该第一源极的尺寸可以包括该第一源极沿着沟道方向的横向尺寸。当然，本发明的范围并不仅限于此，例如，第一漏极的尺寸和第一源极的尺寸还可以是其他方向的尺寸，例如可以是垂直沟道的横向尺寸等。
在上述实施例中，通过使得第二凹陷的尺寸大于第一凹陷的尺寸，从而在这两个凹陷中分别形成第一漏极和第一源极后，使得第一漏极的尺寸大于第一源极的尺寸，从而使得第一漏极对沟道的应力大于第一源极对沟道的应力，这样可以使得第一漏极到第一源极的电流大于第一源极到第一漏极的电流。
在将该半导体装置应用为SRAM中的PG晶体管后，可以使得在该SRAM中的读取电流较小而写入电流较大，从而可以提高读取裕度(The Read Signal Noise Margin，简称为The Read SNM)和写入裕度(The Write Margin)。SRAM存储器的读取裕度和写入裕度越大表明其抗干扰能力越强。
在一个实施例中，第一有源区的导电类型可以为N型(即所形成的半导体装置可以为PMOS(P-channel metal oxide semiconductor，P沟道金属氧化物半导体)器件)，该第一源极和该第一漏极的材料可以包括硅锗。在另一个实施例中，第一有源区的导电类型可以为P型(即所形成的半导体装置可以为NMOS(N-channel metal oxide semiconductor，N沟道金属氧化物半导体)器件)，该第一源极和该第一漏极的材料可以包括碳化硅。
图3A至图3I是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图3A至图3I详细描述根据本发明一些实施例的半导体装置的制造过程。
首先，如图3A所示，提供半导体结构，该半导体结构可以包括：
衬底(例如硅衬底)31，在该衬底31上的第一有源区32，以及在该第一有源区32上的第一栅极结构33。需要说明的是，附图中的虚线仅是为了说明的方便，并不表示实际中一定存在该虚线。
在一个实施例中，如图3A所示，该第一栅极结构33可以包括：
在第一有源区32上的第一栅极电介质层331和在该第一栅极电介质层331上的第一栅极332。例如，该第一栅极电介质层331的材料可以包括：二氧化硅或者高介电常数材料(例如HfO2(二氧化铪)、
ZrO2(二氧化锆)等)。该第一栅极332的材料可以包括：多晶硅或者诸如钨等金属。需要说明的是，在一些实施例中，可以将在第一栅极下面的且与第一栅极直接接触的电介质层的部分作为第一栅极电介质层；在另一些实施例中，也可以将在第一有源区的上表面上形成的全部电介质层作为第一栅极电介质层。因此本发明的范围并不仅限于此。
可选地，在该提供半导体结构的步骤中，如图3A所示，该第一栅极结构33还可以包括：在第一栅极332上的第一缓冲层(例如二氧化硅)333和在该第一缓冲层333上的第一硬掩模层(例如氮化硅)334。该缓冲层(例如第一缓冲层)可以缓冲硬掩模层(例如第一硬掩模层)的高应力对栅极(例如第一栅极)的影响。
可选地，在该提供半导体结构的步骤中，如图3A所示，该半导体结构还可以包括：在衬底31上且在第一有源区32周围的沟槽隔离部34。该沟槽隔离部34可以包括：在第一有源区32周围的沟槽341和填充该沟槽341的沟槽绝缘物层(例如二氧化硅)342。可选地，该沟槽隔离部34还可以包括：在沟槽绝缘物层342与衬底31以及第一有源区32之间的衬垫层(例如二氧化硅)343。
接下来，如图3B所示，例如通过沉积工艺在图3A所示的半导体结构上形成保护层30。该保护层30至少覆盖在第一有源区32和第一栅极结构33之上。例如，该保护层30的材料可以包括氮化硅。
接下来，执行刻蚀工艺，以在第一有源区中且分别在第一栅极结构两侧形成第一凹陷和第二凹陷。下面结合图3C至图3D详细描述形成第一凹陷和第二凹陷的过程。
如图3C所示，执行刻蚀工艺的步骤可以包括：在保护层30上形成图案化的掩模层(例如光刻胶)35。该掩模层35露出覆盖在第一栅极结构33上和分别在该第一栅极结构33(例如该第一栅极结构的第一栅极)两侧的第一有源区32的部分(即后续将用于形成源极和漏极的部分)之上的保护层30的部分。
接下来，如图3D所示，执行刻蚀工艺的步骤还可以包括：以掩模层35作为掩模，对被露出的处在第一栅极结构(例如该第一栅极结构的第一栅极)两侧的保护层30的部分和在该保护层30下面的第一有源区32的部分进行刻蚀，从而形成第一凹陷361和第二凹陷362。该第二凹陷362的尺寸Xd大于该第一凹陷361的尺寸Xs。上述保护层30可以防止在该刻蚀步骤中对第一栅极造成损伤，也可以保护第一栅极避免受其他后续工艺的影响。可选地，如图3D所示，该刻蚀工艺还可以去除在第一栅极两侧的第一栅极电介质层的部分。
接下来，如图3E所示，执行刻蚀工艺的步骤还可以包括：去除掩模层35。
至此，执行了刻蚀工艺，在执行该刻蚀工艺的过程中，对处在第一栅极结构33(例如该第一栅极结构的第一栅极)两侧的保护层30的部分和在该保护层30下面的第一有源区32的部分进行刻蚀，从而形成第一凹陷和第二凹陷。其中，该第二凹陷的尺寸大于该第一凹陷的尺寸。
接下来，如图3F所示，例如通过外延工艺在第一凹陷361中形成第一源极371，并在第二凹陷362中形成第一漏极372。其中，该第一漏极372的尺寸Xd大于该第一源极371的尺寸Xs。
在一个实施例中，第一有源区32的导电类型可以为N型，该第一源极371和该第一漏极372的材料可以包括硅锗。在另一个实施例中，第一有源区32的导电类型可以为P型，该第一源极371和该第一漏极372的材料可以包括碳化硅。
在一个实施例中，在形成第一源极371和第一漏极372之后，所述制造方法还可以包括：如图3G所示，例如通过沉积和刻蚀工艺分别在第一栅极结构33两侧且在保护层30的侧面上形成间隔物39。例如该间隔物39的材料可以包括二氧化硅或氮化硅。
在另一个实施例中，在形成第一源极371和第一漏极372之后，所述制造方法还可以包括：如图3H所示，去除保护层30。在一个实施例中，在去除该保护层30的步骤中，还去除了第一硬掩模层334。在去除保护层30之后，如图3I所示，例如通过沉积和刻蚀工艺分别在第一栅极结构33(例如该第一栅极结构33的第一栅极332)两侧的侧面上形成间隔物38。例如该间隔物38的材料可以包括二氧化硅或氮化硅。
至此，提供了根据本发明一些实施例的半导体装置的制造方法。
由本发明的一个实施例的制造方法，形成了根据一个实施例的半导体装置。例如如图3G所示，该半导体装置可以包括：衬底31；在该衬底31上的第一有源区32；在该第一有源区32上的第一栅极结构33；以及在该第一有源区32中且分别在该第一栅极结构33两侧的第一源极371和第一漏极372。其中，该第一漏极372的尺寸Xd大于该第一源极371的尺寸Xs。
在一个实施例中，该第一漏极372的尺寸可以包括该第一漏极372沿着沟道方向的横向尺寸；该第一源极371的尺寸可以包括该第一源极371沿着沟道方向的横向尺寸。本领域的技术人员可以理解，在器件工作时，沟道可以形成在栅极结构(例如第一栅极结构)下面的有源区(例如第一有源区)的部分中且形成在源极(例如第一源极)和漏极(例如第一漏极)之间，沟道方向可以是载流子(例如电子或空穴的流动方向。
上述半导体装置具有非对称的半导体结构。在上述半导体装置中，第一漏极的尺寸大于第一源极的尺寸，从而使得第一漏极对沟道的应力大于第一源极对沟道的应力，这样可以使得第一漏极到第一源极的电流大于第一源极到第一漏极的电流。在将该半导体装置应用为SRAM中的PG晶体管后，可以使得在该SRAM中的读取电流较小而写入电流较大，从而可以提高读取裕度和写入裕度。
在一个实施例中，第一有源区32的导电类型可以为N型(即上述半导体装置可以为PMOS器件)，该第一源极371和该第一漏极372的材料可以包括硅锗。在另一个实施例中，第一有源区32的导电类型可以为P型(即上述半导体装置可以为NMOS器件)，该第一源极371和该第一漏极372的材料可以包括碳化硅。
在一个实施例中，如图3G所示，该第一栅极结构33可以包括：在第一有源区32上的第一栅极电介质层331和在该第一栅极电介质层331上的第一栅极332。可选地，该第一栅极结构33还可以包括：在该第一栅极332上的第一缓冲层333。可选地，该第一栅极结构33还可以包括：在第一缓冲层333上的第一硬掩模层334。
在一个实施例中，如图3G所示，该半导体装置还可以包括：覆盖在第一栅极结构33表面上的保护层30。例如，该保护层30的材料可以包括氮化硅。
在一个实施例中，如图3G所示，该半导体装置还可以包括：分别在第一栅极结构33两侧的且在保护层30的侧面上的间隔物39。
在一个实施例中，如图3G所示，该半导体装置还可以包括：在衬底31上且在第一有源区32周围的沟槽隔离部34。该沟槽隔离部34可以包括：在第一有源区32周围的沟槽341和填充该沟槽341的沟槽绝缘物层342。可选地，该沟槽隔离部34还可以包括：在沟槽绝缘物层342与衬底31以及第一有源区32之间的衬垫层343。
由本发明的另一个实施例的制造方法，形成了根据另一个实施例的半导体装置，如图3I所示。这里，图3I所示的半导体装置所包含的与图3G所示的相同或相似的结构将不再赘述。图3I所示的半导体装置与图3G所示的半导体装置的区别之一是，图3I所示的半导体装置不包括保护层30，间隔物直接形成在第一栅极结构两侧的侧面上。即如图3I所示，该半导体装置包括：分别在第一栅极结构33两侧的侧面上的间隔物38。此外，与图3G相比，图3I所示的第一栅极结构33不包括第一硬掩模层334。
在本发明的实施例中，上述半导体装置(如图3G或图3I所示)可以为鳍片式半导体器件，也可以为平面型半导体器件。
图4A至图4M是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图4A至图4M详细描述根据本发明另一些实施例的半导体装置的制造过程。
首先，如图4A所示，提供半导体结构，该半导体结构可以包括：衬底(例如硅衬底)41，在该衬底41上的第一有源区42，以及在该第一有源区42上的第一栅极结构43。在一个实施例中，该第一栅极结构43可以包括：在第一有源区42上的第一栅极电介质层431和在该第一栅极电介质层431上的第一栅极432。例如，该第一栅极电介质层431的材料可以包括：二氧化硅或者高介电常数材料(例如HfO2、ZrO2等)。该第一栅极432的材料可以包括：多晶硅或者诸如钨等金属。
可选地，在该提供半导体结构的步骤中，如图4A所示，该第一栅极结构43还可以包括：在第一栅极432上的第一缓冲层(例如二氧化硅)433和在该第一缓冲层433上的第一硬掩模层(例如氮化硅)434。该第一缓冲层可以缓冲第一硬掩模层的高应力对第一栅极的影响。
在一个实施例中，在该提供半导体结构的步骤中，如图4A所示，该半导体结构还可以包括：在衬底41上且与第一有源区42间隔开的第二有源区52，以及在该第二有源区52上的第二栅极结构53。例如，该第二有源区52的导电类型与该第一有源区42的导电类型可以相同，或者也可以相反。
如图4A所示，该第二栅极结构53可以包括：在第二有源区52上的第二栅极电介质层531和在该第二栅极电介质层531上的第二栅极532。例如，该第二栅极电介质层531的材料可以包括：二氧化硅或者高介电常数材料(例如HfO2、ZrO2等)。该第二栅极532的材料可以包括：多晶硅或者诸如钨等金属。该第二栅极532的材料可以与第一栅极432的材料相同，也可以不同。
可选地，在该提供半导体结构的步骤中，如图4A所示，该第二栅极结构53还可以包括：在第二栅极532上的第二缓冲层(例如二氧化硅)533和在该第二缓冲层533上的第二硬掩模层(例如氮化硅)534。该第二缓冲层可以缓冲第二硬掩模层的高应力对第二栅极的影响。
可选地，在该提供半导体结构的步骤中，如图4A所示，该半导体结构还可以包括：在衬底41上且在第一有源区42和第二有源区52周围的沟槽隔离部44。该沟槽隔离部44可以包括：在第一有源区42和第二有源区52周围的沟槽441和填充该沟槽441的沟槽绝缘物层(例如二氧化硅)442。可选地，该沟槽隔离部44还可以包括：在沟槽绝缘物层442与衬底41、第一有源区42以及第二有源区52之间的衬垫层(例如二氧化硅)443。如图4A所示，该沟槽隔离部44的一部分将第一有源区42和第二有源区52隔离开。
接下来，如图4B所示，例如通过沉积工艺在图4A所示的半导体结构上形成保护层40。该保护层40除了覆盖在第一有源区42和第一栅极结构43之上，还覆盖在第二有源区52和第二栅极结构53之上。例如，该保护层40的材料可以包括氮化硅。
接下来，如图4C所示，在保护层40上形成图案化的掩模层(例如光刻胶)45。该掩模层45露出覆盖在第一栅极结构43上和分别在该第一栅极结构43(例如该第一栅极结构的第一栅极)两侧的第一有源区42的部分(即后续将用于形成源极和漏极的部分)之上的保护层40的部分。
接下来，如图4D所示，以掩模层45作为掩模，对被露出的处在第一栅极结构(例如该第一栅极结构的第一栅极)两侧的保护层40的部分和在该保护层40下面的第一有源区42的部分进行刻蚀，从而形成第一凹陷461和第二凹陷462。该第二凹陷462的尺寸Xd大于该第一凹陷461的尺寸Xs。
接下来，如图4E所示，去除掩模层45。
接下来，如图4F所示，例如通过外延工艺在第一凹陷461中形成第一源极471，并在第二凹陷462中形成第一漏极472。其中，该第一漏极472的尺寸Xd大于该第一源极471的尺寸Xs。
下面结合图4G至图4I描述根据本发明一个实施例的形成间隔物以及形成第二源极和第二漏极的过程。
在一个实施例中，在形成第一源极471和第一漏极472之后，如图4G所示，分别在第一栅极结构43两侧以及在第二栅极结构53的两侧且在保护层40的侧面上形成间隔物49。例如该间隔物49的材料可以包括二氧化硅或氮化硅。
接下来，如图4H所示，在形成间隔物49之后，对处在第二栅极结构53两侧的保护层40的部分和第二有源区52的部分进行刻蚀，从而形成第三凹陷561和第四凹陷562。例如，该第四凹陷562的尺寸Yd等于该第三凹陷561的尺寸Ys。例如，该第三凹陷的尺寸可以包括该第三凹陷沿着沟道方向的横向尺寸；该第四凹陷的尺寸可以包括该第四凹陷沿着沟道方向的横向尺寸。
接下来，如图4I所示，例如通过外延工艺在第三凹陷561中形成第二源极571，并在第四凹陷562中形成第二漏极572。从而在第二有源区52中形成分别在第二栅极结构53两侧的第二源极571和第二漏极572。例如，该第二漏极572的尺寸与该第二源极571的尺寸相等。例如，该第二漏极的尺寸可以包括该第二漏极沿着沟道方向的横向尺寸；该第二源极的尺寸可以包括该第二源极沿着沟道方向的横向尺寸。
至此，提供了根据本发明另一些实施例的半导体装置的制造方法。该制造方法形成了具有非对称结构的第一半导体器件600和具有对称结构的第二半导体器件700。该第一半导体器件600可以用作PG晶体管，可以使得在SRAM中的读取电流较小而写入电流较大，从而可以提高读取裕度和写入裕度。该第二半导体器件700例如可以用作PD晶体管。
下面结合图4J至图图4M描述根据本发明另一个实施例的形成间隔物以及形成第二源极和第二漏极的过程。
在一个实施例中，在形成第一源极471和第一漏极472(即如图4F所示的结构)之后，如图4J所示，去除保护层40。在一个实施例中，在去除该保护层40的步骤中，还去除了第一硬掩模层434和第二硬掩模层534。
接下来，如图4K所示，例如通过沉积和刻蚀工艺在第一栅极结构43(例如该第一栅极结构的第一栅极)的侧面上和在第二栅极结构53(例如该第二栅极结构的第二栅极)的侧面上形成间隔物48。例如该间隔物48的材料可以包括二氧化硅或氮化硅。
接下来，如图4L所示，对处在第二栅极结构53两侧的第二有源区52的部分进行刻蚀，从而形成第三凹陷561和第四凹陷562。例如，该第四凹陷562的尺寸Yd等于该第三凹陷561的尺寸Ys。
接下来，如图4M所示，例如通过外延工艺在第三凹陷561中形成第二源极571，并在第四凹陷562中形成第二漏极572。从而在第二有源区52中形成分别在第二栅极结构53两侧的第二源极571和第二漏极572。例如，该第二漏极572的尺寸与该第二源极571的尺寸相等。
需要说明的是，这里的术语“相等”包括但不限于绝对地相等，而是可以允许二者有一定的误差，就如同在“相等”前面加上“基本上”的描述一样。
至此，提供了根据本发明另一些实施例的半导体装置的制造方法。该制造方法形成了具有非对称结构的第一半导体器件400和具有对称结构的第二半导体器件500。该第一半导体器件400可以用作PG晶体管，可以使得在SRAM中的读取电流较小而写入电流较大，从而可以提高读取裕度和写入裕度。该第二半导体器件500例如可以用作PD晶体管。
本发明还提供了根据本发明另一个实施例的半导体装置。例如，如图4I所示，该半导体装置可以包括：衬底41、第一有源区42、第一栅极结构43、第一源极471和第一漏极472。这些结构分别与图3G中的衬底31、第一有源区32、第一栅极结构33、第一源极371和第一漏极372相同或相似，因此这里不再赘述。这些结构形成了第一半导体器件600。该第一半导体器件600可以用作SRAM中PG晶体管。
在一个实施例中，如图4I所示，该半导体装置还可以包括：在衬底41上且与第一有源区42间隔开的第二有源区52。例如，该第二有源区52的导电类型与该第一有源区42的导电类型可以相同，或者也可以相反。
如图4I所示，该半导体装置还可以包括：在第二有源区52上的第二栅极结构53。例如，该第二栅极结构53可以包括：在第二有源区52上的第二栅极电介质层531和在该第二栅极电介质层531上的第二栅极532。可选地，该第二栅极结构53还可以包括：在该第二栅极532上的第二缓冲层533。可选地，该第二栅极结构53还可以包括：在第二缓冲层533之上的第二硬掩模层534。
如图4I所示，该半导体装置还可以包括：在第二有源区52中且分别在第二栅极结构53两侧的第二源极571和第二漏极572。例如，该第二漏极572的尺寸与该第二源极571的尺寸相等。上述第二有源区52、第二栅极结构53、第二源极571和第二漏极572形成了第二半导体器件700。例如，该第二半导体器件700可以用作PD晶体管。
可选地，如图4I所示，该半导体装置还可以包括：覆盖在第一栅极结构43和第二栅极结构53表面上的保护层40。
可选地，如图4I所示，该半导体装置还可以包括：分别在第一栅极结构43两侧和在第二栅极结构53两侧的且在保护层40的侧面上的间隔物49。
在上述实施例中，上述半导体装置不但包括可以用作PG晶体管的第一半导体器件600，还包括可以用作PD晶体管的第二半导体器件700。该第一半导体器件600可以使得在该SRAM中的读取电流较小而写入电流较大，从而可以提高读取裕度和写入裕度。
在另一个实施例中，本发明还提供了另一种半导体装置，例如如图4M所示。这里，图4M所示的半导体装置所包含的与图4I所示的相同或相似的结构将不再赘述。图4M所示的半导体装置与图4I所示的半导体装置的区别之一是，图4M所示的半导体装置不包括保护层40，间隔物直接形成在第一栅极结构和第二栅极结构两侧的侧面上。即如图4M所示，该半导体装置还可以包括：在第一栅极结构43(例如该第一栅极结构的第一栅极)的侧面上和在第二栅极结构53(例如该第二栅极结构的第二栅极)的侧面上的间隔物48。此外，与图4I相比，图4M所示的第一栅极结构43不包括第一硬掩模层434，图4M所示的第二栅极结构53不包括第二硬掩模层534。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (21)

1.一种半导体装置，其特征在于，包括：
衬底；
在所述衬底上的第一有源区；
在所述第一有源区上的第一栅极结构；以及
在所述第一有源区中且分别在所述第一栅极结构两侧的第一源极和第一漏极；
其中，所述第一漏极的尺寸大于所述第一源极的尺寸。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一漏极的尺寸包括所述第一漏极沿着沟道方向的横向尺寸；
所述第一源极的尺寸包括所述第一源极沿着沟道方向的横向尺寸。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第一有源区的导电类型为N型，所述第一源极和所述第一漏极的材料包括硅锗；
或者，
所述第一有源区的导电类型为P型，所述第一源极和所述第一漏极的材料包括碳化硅。
4.根据权利要求1所述的半导体装置，其特征在于，还包括：
覆盖在所述第一栅极结构表面上的保护层。
5.根据权利要求1所述的半导体装置，其特征在于，
所述保护层的材料包括氮化硅。
6.根据权利要求1所述的半导体装置，其特征在于，
所述第一栅极结构包括：在所述第一有源区上的第一栅极电介质层和在所述第一栅极电介质层上的第一栅极。
7.根据权利要求4所述的半导体装置，其特征在于，还包括：
分别在所述第一栅极结构两侧的且在所述保护层的侧面上的间隔物。
8.根据权利要求1所述的半导体装置，其特征在于，还包括：
分别在所述第一栅极结构两侧的侧面上的间隔物。
9.根据权利要求6所述的半导体装置，其特征在于，还包括：
在所述衬底上且与所述第一有源区间隔开的第二有源区；
在所述第二有源区上的第二栅极结构；以及
在所述第二有源区中且分别在所述第二栅极结构两侧的第二源极和第二漏极；
其中，所述第二漏极的尺寸与所述第二源极的尺寸相等。
10.根据权利要求9所述的半导体装置，其特征在于，
所述第二栅极结构包括：在所述第二有源区上的第二栅极电介质层和在所述第二栅极电介质层上的第二栅极。
11.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：衬底，在所述衬底上的第一有源区，以及在所述第一有源区上的第一栅极结构；
执行刻蚀工艺，以在所述第一有源区中且分别在所述第一栅极结构两侧形成第一凹陷和第二凹陷，其中所述第二凹陷的尺寸大于所述第一凹陷的尺寸；以及
在所述第一凹陷中形成第一源极，并在所述第二凹陷中形成第一漏极，其中，所述第一漏极的尺寸大于所述第一源极的尺寸。
12.根据权利要求11所述的方法，其特征在于，
所述第一凹陷的尺寸包括所述第一凹陷沿着沟道方向的横向尺寸；
所述第二凹陷的尺寸包括所述第二凹陷沿着沟道方向的横向尺寸；
所述第一漏极的尺寸包括所述第一漏极沿着沟道方向的横向尺寸；
所述第一源极的尺寸包括所述第一源极沿着沟道方向的横向尺寸。
13.根据权利要求11所述的方法，其特征在于，
所述第一有源区的导电类型为N型，所述第一源极和所述第一漏极的材料包括硅锗；
或者，
所述第一有源区的导电类型为P型，所述第一源极和所述第一漏极的材料包括碳化硅。
14.根据权利要求11所述的方法，其特征在于，
在执行所述刻蚀工艺之前，所述方法还包括：在所述半导体结构上形成保护层，其中所述保护层至少覆盖在所述第一有源区和所述第一栅极结构之上；
在执行所述刻蚀工艺的过程中，对处在所述第一栅极结构两侧的所述保护层的部分和在所述保护层下面的所述第一有源区的部分进行刻蚀，从而形成第一凹陷和第二凹陷。
15.根据权利要求14所述的方法，其特征在于，
所述保护层的材料包括氮化硅。
16.根据权利要求14所述的方法，其特征在于，执行所述刻蚀工艺的步骤包括：
在所述保护层上形成图案化的掩模层，所述掩模层露出覆盖在所述第一栅极结构上和分别在所述第一栅极结构两侧的第一有源区的部分之上的所述保护层的部分；
以所述掩模层作为掩模，对被露出的处在所述第一栅极结构两侧的所述保护层的部分和在所述保护层下面的所述第一有源区的部分进行刻蚀，从而形成第一凹陷和第二凹陷；以及
去除所述掩模层。
17.根据权利要求14所述的方法，其特征在于，
在提供半导体结构的步骤中，所述第一栅极结构包括：在所述第一有源区上的第一栅极电介质层和在所述第一栅极电介质层上的第一栅极。
18.根据权利要求14所述的方法，其特征在于，在形成所述第一源极和所述第一漏极之后，所述方法还包括：
分别在所述第一栅极结构两侧且在所述保护层的侧面上形成间隔物。
19.根据权利要求14所述的方法，其特征在于，在形成所述第一源极和所述第一漏极之后，所述方法还包括：
去除所述保护层；以及
在去除所述保护层之后，分别在所述第一栅极结构两侧的侧面上形成间隔物。
20.根据权利要求17所述的方法，其特征在于，
在提供半导体结构的步骤中，所述半导体结构还包括：在所述衬底上且与所述第一有源区间隔开的第二有源区，以及在所述第二有源区上的第二栅极结构；
所述方法还包括：在所述第二有源区中形成分别在所述第二栅极结构两侧的第二源极和第二漏极；其中，所述第二漏极的尺寸与所述第二源极的尺寸相等。
21.根据权利要求20所述的方法，其特征在于，
所述第二栅极结构包括：在所述第二有源区上的第二栅极电介质层和在所述第二栅极电介质层上的第二栅极。
CN201710413178.2A 2017-06-05 2017-06-05 半导体装置及其制造方法 Pending CN108987399A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710413178.2A CN108987399A (zh) 2017-06-05 2017-06-05 半导体装置及其制造方法
US15/995,265 US10490652B2 (en) 2017-06-05 2018-06-01 Semiconductor device providing improved read and write margin, and manufacturing method for the same
US16/658,446 US11114548B2 (en) 2017-06-05 2019-10-21 Semiconductor device having source and drain in active region and manufacturing method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710413178.2A CN108987399A (zh) 2017-06-05 2017-06-05 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN108987399A true CN108987399A (zh) 2018-12-11

Family

ID=64460844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710413178.2A Pending CN108987399A (zh) 2017-06-05 2017-06-05 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10490652B2 (zh)
CN (1) CN108987399A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115942739A (zh) * 2023-01-19 2023-04-07 合肥晶合集成电路股份有限公司 Sram器件及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174628A (zh) * 2006-10-30 2008-05-07 恩益禧电子股份有限公司 半导体集成电路装置
US20080233691A1 (en) * 2007-03-23 2008-09-25 Kangguo Cheng Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers
US20110073958A1 (en) * 2009-09-25 2011-03-31 International Business Machines Corporation Asymmetric silicon-on-insulator sram cell
CN105845680A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838396B2 (en) * 2003-03-28 2005-01-04 International Business Machines Corporation Bilayer ultra-thin gate dielectric and process for semiconductor metal contamination reduction
US7166897B2 (en) * 2004-08-24 2007-01-23 Freescale Semiconductor, Inc. Method and apparatus for performance enhancement in an asymmetrical semiconductor device
US7195983B2 (en) * 2004-08-31 2007-03-27 Freescale Semiconductor, Inc. Programming, erasing, and reading structure for an NVM cell
US7118954B1 (en) * 2005-05-26 2006-10-10 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor devices and method of making the same
JP2007214481A (ja) * 2006-02-13 2007-08-23 Toshiba Corp 半導体装置
US9070759B2 (en) * 2006-09-25 2015-06-30 Infineon Technologies Ag Semiconductor device and method of making same
US7534689B2 (en) * 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US8835263B2 (en) * 2007-02-21 2014-09-16 Texas Instruments Incorporated Formation of a selective carbon-doped epitaxial cap layer on selective epitaxial SiGe
US8124473B2 (en) * 2007-04-12 2012-02-28 Advanced Micro Devices, Inc. Strain enhanced semiconductor devices and methods for their fabrication
US7843016B2 (en) * 2007-07-16 2010-11-30 International Business Machines Corporation Asymmetric field effect transistor structure and method
JP2009088069A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 半導体装置及びその製造方法
US7964465B2 (en) * 2008-04-17 2011-06-21 International Business Machines Corporation Transistors having asymmetric strained source/drain portions
US7939852B2 (en) * 2008-07-21 2011-05-10 Globalfoundries Inc. Transistor device having asymmetric embedded strain elements and related manufacturing method
DE102008049718B3 (de) * 2008-09-30 2010-02-25 Advanced Micro Devices, Inc., Sunnyvale Transistorbauelement mit einer asymmetrischen eingebetteten Halbleiterlegierung und Herstellungsverfahren dafür
DE102008063399B4 (de) * 2008-12-31 2012-04-12 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Asymmetrischer Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung und Verfahren zur Herstellung des Transistors
US8525263B2 (en) * 2009-01-19 2013-09-03 International Business Machines Corporation Programmable high-k/metal gate memory device
US20110049582A1 (en) * 2009-09-03 2011-03-03 International Business Machines Corporation Asymmetric source and drain stressor regions
US7989297B2 (en) * 2009-11-09 2011-08-02 International Business Machines Corporation Asymmetric epitaxy and application thereof
JP2011151166A (ja) * 2010-01-21 2011-08-04 Panasonic Corp 半導体装置及びその製造方法
KR101668097B1 (ko) * 2010-03-12 2016-10-24 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법
CN103515434B (zh) * 2012-06-26 2016-01-06 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法、sram存储单元电路
US8865581B2 (en) * 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
US9412859B2 (en) * 2013-03-11 2016-08-09 Globalfoundries Inc. Contact geometry having a gate silicon length decoupled from a transistor length
US9190516B2 (en) * 2014-02-21 2015-11-17 Globalfoundries Inc. Method for a uniform compressive strain layer and device thereof
TWI625792B (zh) * 2014-06-09 2018-06-01 聯華電子股份有限公司 半導體元件及其製作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174628A (zh) * 2006-10-30 2008-05-07 恩益禧电子股份有限公司 半导体集成电路装置
US20080233691A1 (en) * 2007-03-23 2008-09-25 Kangguo Cheng Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers
US20110073958A1 (en) * 2009-09-25 2011-03-31 International Business Machines Corporation Asymmetric silicon-on-insulator sram cell
CN105845680A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115942739A (zh) * 2023-01-19 2023-04-07 合肥晶合集成电路股份有限公司 Sram器件及其制作方法

Also Published As

Publication number Publication date
US10490652B2 (en) 2019-11-26
US11114548B2 (en) 2021-09-07
US20180350916A1 (en) 2018-12-06
US20200052093A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
US9831253B2 (en) FinFET memory device
US9640540B1 (en) Structure and method for an SRAM circuit
US10515969B2 (en) Semiconductor device and manufacturing method thereof
US11495606B2 (en) FinFET having non-merging epitaxially grown source/drains
JP2009212413A (ja) 半導体装置及び半導体装置の製造方法
US9178062B2 (en) MOS transistor, fabrication method thereof, and SRAM memory cell circuit
US20130341726A1 (en) Mos transistor, formation method thereof, and sram memory cell circuit
US20230363134A1 (en) Preventing gate-to-contact bridging by reducing contact dimensions in finfet sram
TWI644416B (zh) 反熔絲單次可程式記憶胞及反熔絲單次可程式記憶體陣列
JP2014053424A (ja) パスゲート及びこれを備えた半導体記憶装置
KR20140122638A (ko) 반도체 장치 및 그 제조 방법
US9589966B2 (en) Static random access memory
US10418368B1 (en) Buried local interconnect in source/drain region
US10580779B2 (en) Vertical transistor static random access memory cell
US9312263B2 (en) Static random access memory cell and forming method thereof
US11114548B2 (en) Semiconductor device having source and drain in active region and manufacturing method for same
US20140054716A1 (en) SRAM Cells with Dummy Insertions
TWI469260B (zh) 混合電晶體式功率選通切換電路及方法
CN102655122A (zh) 一种提高静态随机存储器读出冗余度的方法
US9793262B1 (en) Fin diode with increased junction area
TW202006803A (zh) 用於形成垂直電晶體之取代閘極結構的方法
CN102683288B (zh) 一种提高静态随机存储器读出冗余度的方法
JP2009164453A (ja) 半導体装置およびその製造方法
CN102655124A (zh) 一种提高静态随机存储器读出冗余度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181211

RJ01 Rejection of invention patent application after publication