CN115942739A

CN115942739A - Sram器件及其制作方法

Info

Publication number: CN115942739A
Application number: CN202310055631.2A
Authority: CN
Inventors: 陈兴; 黄普嵩
Original assignee: Nexchip Semiconductor Corp
Current assignee: Nexchip Semiconductor Corp
Priority date: 2023-01-19
Filing date: 2023-01-19
Publication date: 2023-04-07
Anticipated expiration: 2043-01-19
Also published as: CN115942739B

Abstract

本发明提供了一种SRAM器件及其制作方法。该器件包括多个晶体管，晶体管包括：基底，基底具有第一表面；栅极，设置于第一表面上；源区，位于栅极一侧的基底中，源区在第一表面中具有第一正投影面积；漏区，位于栅极另一侧的基底中，漏区在第一表面中具有第二正投影面积，第一正投影面积大于第二正投影面积。使得SRAM器件进行写操作时，具有较大的导通电流，SRAM器件在进行读操作时，具有较小的导通电流，从而同时提高SRAM器件在读操作和写操作时的噪声容限，提升SRAM器件的稳定性。

Description

SRAM器件及其制作方法

技术领域

本发明涉及半导体器件制造技术领域，具体而言，涉及一种SRAM器件及其制作方法。

背景技术

静态随机存储器（SRAM）凭借其性能和兼容性的优势，被广泛应用于超大规模集成电路中，但随着半导体技术的发展，SRAM设计也面临着越来越多的挑战。其中，随着SRAM特征尺寸进入亚微米级别，静态功耗变得越来越重要。而降低SRAM静态功耗最为直接有效的方式是降低SRAM的电源电压，但是SRAM的稳定性也会随着电源电压的下降而下降，甚至在SRAM的工作电压下降至最小工作电压以下时，会出现存储单元失效的现象。

传统的提升SRAM稳定性有增加更多晶体管或者增加辅助电路的方法，然而，增加晶体管会显著增加SRAM器件的面积及功耗，增加辅助电路在提高读或者写的单一性的同时，又会造成另一种性能或者稳定性的损失。

发明内容

本发明的主要目的在于提供一种SRAM器件及其制作方法，以解决现有技术中SRAM稳定性较差的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种SRAM器件，包括多个晶体管，晶体管包括：基底，基底具有第一表面；栅极，设置于第一表面上；源区，位于栅极一侧的基底中，源区在第一表面中具有第一正投影面积；漏区，位于栅极另一侧的基底中，漏区在第一表面中具有第二正投影面积，第一正投影面积大于第二正投影面积。

进一步地，栅极具有平行于第一表面的第一延伸方向，源区在第一表面中具有第一投影区域，漏区在第一表面中具有第二投影区域，在第一延伸方向上，第一投影区域的最大宽度大于第二投影区域的最大宽度。

进一步地，源区在第一表面中的正投影为第一梯形，漏区在第一表面上的正投影为第二梯形，第一梯形的面积大于第二梯形的面积。

进一步地，栅极在第一表面中具有与第一投影区域和第二投影区域均部分重叠的第三投影区域，第一投影区域与第三投影区域之间具有第一交界线，第二投影区域与第三投影区域之间具有第二交界线，第一交界线与第二交界线平行，且第一交界线的长度大于第二交界线的长度。

进一步地，第一梯形中具有与第一交界线平行且位于第三投影区域之外的第一边，第一边的长度大于第一交界线的长度，第二梯形中具有与第二交界线平行且位于第三投影区域之外的第二边，第二边的长度小于第二交界线的长度。

进一步地，第一梯形中具有第一腰线和第二腰线，第二梯形中具有第三腰线和第四腰线，第一腰线与第三腰线的延伸线重合，第二腰线与第四腰线的延伸线重合。

进一步地，SRAM器件还包括浅沟槽隔离结构，浅沟槽隔离结构之间形成多个相互隔离的有源区，部分浅沟槽隔离结构位于相邻两个晶体管之间，有源区包括源区和漏区，且有源区在第一表面中的投影为第三梯形，第一边和第二边为第三梯形的底边。

进一步地，SRAM器件包括第一晶体管和第二晶体管，第一晶体管的有源区在第一表面上的投影为第一直角梯形，第一直角梯形具有较长的第一底边和较短的第二底边，第二晶体管的有源区在第一表面中的投影为第五梯形，第五梯形具有较长的第三底边和较短的第四底边，第二底边和第四底边在第一表面中的投影重合，第一直角梯形的腰与第五梯形的腰之间的夹角大于90°。

根据本发明的另一方面，提供了一种SRAM器件的制作方法，包括以下步骤：提供基底，基底具有第一表面；在第一表面上形成栅极；在栅极一侧的基底中形成源区，源区在第一表面中具有第一正投影面积；在栅极另一侧的基底中形成漏区，漏区在第一表面中具有第二正投影面积，第一正投影面积大于第二正投影面积。

进一步地，栅极具有平行于第一表面的第一延伸方向，形成源区和漏区的步骤包括：在第一表面上掩膜层；先后刻蚀掩膜层和基底，形成贯穿至基底中的凹槽，在凹槽中形成浅沟槽隔离结构，浅沟槽隔离结构之间形成多个相互隔离的第一区域，第一区域在第一表面中的正投影为第四投影区域，第四投影区域包括沿第二延伸方向间隔的第一子投影区域和第二子投影区域，第一子投影区域的投影面积大于第二子投影区域的投影面积，第二延伸方向平行于第一表面并与第一延伸方向垂直；在第一子投影区域对应的基底中形成源区，在第二子投影区域对应的基底中形成漏区。

应用本发明的技术方案，提供一种SRAM器件，该SRAM器件包括多个晶体管，晶体管包括：基底，基底具有第一表面；栅极，设置于第一表面上；源区，位于栅极一侧的基底中，源区在第一表面中具有第一正投影面积；漏区，位于栅极另一侧的基底中，漏区在第一表面中具有第二正投影面积，第一正投影面积大于第二正投影面积。上述结构中，通过设置源区在第一表面上的正投影面积大于漏区在第一表面上的正投影面积，使得有源区在第一表面上的正投影为非对称图形，从而使得器件中具有非对称性的导通电流，进一步使得SRAM器件进行写操作时，具有较大的导通电流，SRAM器件在进行读操作时，具有较小的导通电流，从而同时提高SRAM器件在读操作和写操作时的噪声容限，提升SRAM器件的稳定性。

附图说明

构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了根据本发明实施例的一种SRAM器件的版图示意图；

图2示出了根据本发明实施例的一种SRAM器件的剖面结构示意图；

图3示出了图2所示的SRAM器件在垂直第一表面方向上的正投影；

图4示出了SRAM进行读操作时的电路示意图；

图5示出了SRAM进行写操作时的电路示意图。

其中，上述附图包括以下附图标记：

10、基底；20、栅极；30、侧墙；40、栅介质层；50、源区；60、漏区；70、有源区；80、第一投影区域；90、第二投影区域；100、第三投影区域；110、第一交界线；120、第二交界线；130、源极；140、漏极；150、传输晶体管；160、下拉晶体管；170、上拉晶体管。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术中所提到的，现有技术中为了降低SRAM器件的静态功耗，通常选择降低SRAM器件的电源电压，但是SRAM的稳定性也会随着电源电压的下降而下降，甚至在SRAM的工作电压下降至最小工作电压以下时，会出现存储单元失效的现象。因此，现有技术中还提出了采用增加更多晶体管或者增加辅助电路的方法以提升器件的稳定性，然而增加晶体管会显著增加SRAM器件的面积及功耗，增加辅助电路在提高读或者写的单一性的同时，又会造成另一种性能或者稳定性的损失。

为了解决上述技术问题，本申请的发明人提供一种SRAM器件，如图1所示，包括多个晶体管，其中，晶体管包括：基底10，基底10具有第一表面；栅极20，设置于第一表面上；源区50，位于栅极20一侧的基底10中，源区50在第一表面中具有第一正投影面积；漏区60，位于栅极20另一侧的基底10中，漏区60在第一表面中具有第二正投影面积，第一正投影面积大于第二正投影面积。如图1所示，上述晶体管包括传输晶体管150（PG），下拉晶体管160（PD）和上拉晶体管170（PU），由上述传输晶体管150，下拉晶体管160和上拉晶体管170共同构成SRAM器件的一个存储单元，如图1中虚线框所示，其中，源区50中设置有源极130，漏区60中设置有漏极140，相邻两个晶体管之间通过接触电极连接。采用上述的SRAM器件，使得能够通过设置传输晶体管150的源区50在第一表面中的正投影面积大于漏区60在第一表面上的正投影面积，使得有源区70在第一表面中的正投影为非对称图形。其中，因为传输晶体管150的源区50的投影面积大于漏区60的投影面积，对应上述传输晶体管150的源区50在上述SRAM器件中所占的比例大于上述传输晶体管150的漏区60在上述SRAM器件中所占的比例，所以传输晶体管150的源区50的电阻低，漏区60的电阻高，从而可以使得传输晶体管150中具有非对称性的导通电流，即可以使得SRAM器件进行写操作时，传输晶体管150具有较大的导通电流，SRAM器件在进行读操作时，传输晶体管150具有较小的导通电流，从而同时提高SRAM器件在读操作和写操作时的噪声容限，提升SRAM器件的稳定性。

在一些可选的实施方式中，栅极20具有平行于第一表面的第一延伸方向，源区50在第一表面中具有第一投影区域80，漏区60在第一表面中具有第二投影区域90，在第一延伸方向上，第一投影区域80的最大宽度大于第二投影区域90的最大宽度。

上述实施方式中，如图2所示，栅极20两侧还具有侧墙30，以防止掺杂离子与栅极20接触形成漏电通道，栅极靠近第一表面的一侧设置有栅介质层40，由于在沿着栅极20水平延伸的方向上，源区50的最大宽度大于漏区60的最大宽度，且由于有源区70电阻与有源区70的宽度成反比，因此源区50一侧的电阻小于漏区60一侧的电阻，能够进一步使得SRAM器件进行写操作时，具有较大的导通电流，SRAM器件在进行读操作时，具有较小的导通电流，从而同时提高SRAM器件在读操作和写操作时的噪声容限，提升SRAM器件的稳定性，如图3所示。

示例性地，NMOS器件具有上述非对称的有源区70，当在NMOS器件的漏端设置高电压时，由于漏区60的电阻大于与源区50的电阻，高电阻端的漏区60端被耗尽，使得NMOS器件的有效电阻降低，从而呈现出低电阻状态，进而使得导通电流较大；而在NMOS器件的源端设置高电压时，具有较小电阻的源区50端被耗尽，使得NMOS器件的有效电阻较高，从而呈现出高电阻状态，进而使得导通电流较小。

示例性地，如图4所示，在SRAM进行读操作时，读电流I_read的走向为位线（BitLine）流至V_ss。则对于SRAM器件中的传输晶体管150而言，流经该传输晶体管150的导通电流是从低阻端“L”到高阻端“H”，因此低电阻端被耗尽，使得传输晶体管150处于高电阻状态，从而传输晶体管150的导通电流较小，对于SRAM器件中的下拉晶体管160而言，流经下拉晶体管160的导通电流是从高阻端到低阻端，因此高电阻端被耗尽，使得下拉晶体管160处于低电阻状态，从而下拉晶体管160的导通电流较大，所以使得SRAM器件的电流增益（beta）较大，即

，

其中，表示下拉晶体管160的导通电流，表示传输晶体管150的导通电流，且由于读操作可能导致存储单元状态的改变，需要对电路自动恢复其内容，所以每个读操作后面还伴随一个“预充”（precharge）过程来对数据为恢复，以准备新行的工作。由于提高SRAM的beta可以提高SRAM的静态噪声容限，从而能够提高SRAM器件的读取稳定性。且通过在SRAM的传输晶体管150与下拉晶体管160中引入特定的非对称性，可以提高SRAM器件的读取稳定性。

如图5所示，在SRAM进行写操作时，写电流I_write的走向为V_dd流至位线（Bit Line），其中，I_pullup为上拉电流。则对于SRAM器件中的传输晶体管150而言，流经传输晶体管150的导通电流是从高阻端“H”到低阻端"L"，因此高电阻端被耗尽，使得传输晶体管150处于低电阻状态，从而传输晶体管150的导通电流较大，且由于提高传输晶体管150的导通电流可以提高SRAM的写入噪声容限，从而提高SRAM器件的写入稳定性。

在一些可选的实施方式中，源区50在第一表面中的正投影为第一梯形，漏区60在第一表面中的正投影为第二梯形，第一梯形的面积大于第二梯形的面积。

如图2所示，进一步地，为了使得SRAM器件中源区50在第一表面中的第一正投影面积大于漏区60在第一表面中的第二正投影面积，本实施方式中，通过设置源区50在第一表面中的正投影为第一梯形，该第一梯形对应第一投影区域80，漏区60在第一表面中的正投影为第二梯形，该第二梯形对应第二投影区域90，从而使得包括上述源区50和漏区60的有源区70在第一表面中的正投影为非对称形状，从而达到源区50在第一表面中的第一正投影面积大于漏区60在第一表面中的第二正投影面积的目的。

在一些可选的实施方式中，如图2所示，栅极20在第一表面中具有与第一投影区域80和第二投影区域90均部分重叠的第三投影区域100，第一投影区域80与第三投影区域100之间具有第一交界线110，第二投影区域90与第三投影区域100之间具有第二交界线120，第一交界线110与第二交界线120平行，且第一交界线110的长度大于第二交界线120的长度。

如图2所示，第一交界线110为第一投影区域80和第三投影区域100的交界线，第二交界线120为第二投影区域90和第三投影区域100的交界线，为了使得包括上述源区50和漏区60的有源区70在第一表面中的正投影为非对称形状，从而使得源区50在第一表面中的正投影面积大于漏区60在第一表面中的正投影面积，上述实施方式中，通过设置上述第一交界线110大于第二交界线120，使得在沿着栅极20延伸方向上，栅极20一侧的源区50宽度大于位于栅极20另一侧的漏区60的宽度。

在一些可选的实施方式中，第一梯形对应上述第一投影区域80，第一梯形中具有与第一交界线110平行且位于第三投影区域100之外的第一边，第一边的长度大于第一交界线110的长度，第二梯形对应于上述第二投影区域90，第二梯形中具有与第二交界线120平行且位于第三投影区域100之外的第二边，第二边的长度小于第二交界线120的长度。

上述实施方式中，如图2所示，源区50在第一表面中的第一正投影为第一梯形，该第一梯形对应上述第一投影区域80，漏区60在第一表面中的第二正投影为第二梯形，该第二梯形对应与上述第二投影区域90，通过设置第一交界线110在栅极20延伸方向上的长度小于该第一梯形的第一边，设置第二交界线120在栅极20延伸方向上的长度大于第二边，使得在沿着源区50指向漏区60的方向上，有源区70在沿着栅极20延伸方向上的宽度递减，从而使得源区50在第一表面中的第一正投影面积大于漏区60在第一表面中的第二正投影面积。

在一些可选的实施方式中，第一梯形中具有第一腰线和第二腰线，第二梯形中具有第三腰线和第四腰线，第一腰线与第三腰线的延伸线重合，第二腰线与第四腰线的延伸线重合。

上述实施方式中，如图2所示，第一梯形对应于上述第一投影区域80，第二梯形对应于上述第二投影区域90，采用将第一梯形中的第一腰线与第二梯形中的第三腰线的延伸线重合，将第二梯形中的第二腰线与第二梯形中的第四腰线的延伸线重合的方式，使得有源区70中漏区60对应的第二投影区域90的第一腰线和第二腰线，能够通过延伸源区50在第一表面中的第一投影区域80的第三腰线和第四腰线得到，从而使得有源区70在第一表面中的正投影为非对称结构，进一步使得源区50在第一表面中的正投影面积大于漏区60在第一表面中的正投影面积。

在一些可选的实施方式中，SRAM器件还包括浅沟槽隔离结构，浅沟槽隔离结构之间形成多个相互隔离的有源区，部分浅沟槽隔离结构位于相邻两个晶体管之间，有源区包括源区和漏区，且有源区在第一表面中的投影为第三梯形，第一边和第二边为第三梯形的底边。

上述实施方式中，如图2所示，通过设置相邻两个浅沟槽隔离结构在基底10中的位置，能够使得相邻两个浅沟槽隔离结构之间形成的有源区70在第一表面中的正投影为第三梯形，该第三梯形对应有源区70，该第三梯形的两个底边分别为上述第一梯形的第一边和第二梯形的第二边，其中，上述第一边在栅极20延伸方向上的长度大于第二边在栅极20延伸方向上的长度，从而使得该有源区70中的源区50在第一表面中的第一正投影面积大于该有源区70中的漏区60在第一表面中的第二正投影面积。

在一些可选的实施方式中，SRAM器件包括第一晶体管和第二晶体管，第一晶体管的有源区70在第一表面中的投影为第一直角梯形，第一直角梯形具有较长的第一底边和较短的第二底边，第二晶体管的有源区70在第一表面中的投影为第二直角梯形，第二直角梯形具有较长的第三底边和较短的第四底边，第二底边与第四底边在第一表面中的投影重合，第一直角梯形的腰与第二直角梯形的腰之间的夹角大于90°。

上述实施方式中，有源区70在第一表面中的正投影为第三梯形，栅极20在第一表面中的第三投影区域100位于上述第三梯形中，从而将上述第三梯形分隔为位于该第三投影区域100之外的第一直角梯形和第二直角梯形，如图2所示，其中，第一直角梯形具有较长的第一底边，第二直角梯形具有较短的第四底边，该第一底边为具有上述源区50的有源区70的较长底边，上述第四底边为具有上述漏区60的有源区70的较短底边，通过设置相邻两个晶体管的有源区70的较短底边重合，使得相邻两个晶体管对应的两个有源区70连接，从而使得相邻两个有源区70的连接处具有大于90°的夹角，由此能够使得在有源区70的制造工艺中不易变形，避免阈值电压的波动。

根据本发明的另一方面，本申请的发明人还提出一种SRAM器件的制作方法，该制作方法包括：提供基底，基底具有第一表面；在第一表面上形成栅极；在栅极一侧的基底中形成源区，源区在第一表面中具有第一正投影面积；在栅极另一侧的基底中形成漏区，漏区在第一表面中具有第二正投影面积，第一正投影面积大于第二正投影面积。

采用上述的制作方法，通过在基底中形成在第一表面上的第一正投影面积大于在第一表面上的第二正投影面积的源区的漏区，使得有源区在第一表面上的正投影为非对称图形，从而使得器件中具有非对称性的导通电流，进一步使得SRAM器件进行写操作时，具有较大的导通电流，SRAM器件在进行读操作时，具有较小的导通电流，从而同时提高SRAM器件在读操作和写操作时的噪声容限，提升SRAM器件的稳定性。

下面将更详细地描述根据本发明提供的SRAM器件的制作方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。

在一些可选的实施方式中，栅极具有平行于第一表面的第一延伸方向，形成上述源区和漏区的步骤包括：在第一表面上形成掩膜层；先后刻蚀掩膜层和基底，形成贯穿至基底中的凹槽，在凹槽中形成浅沟槽隔离结构，浅沟槽隔离结构之间形成多个相互隔离的第一区域，第一区域在第一表面中的正投影为第四投影区域，第四投影区域包括沿第二延伸方向间隔的第一子投影区域和第二子投影区域，第一子投影区域的投影面积大于第二子投影区域的投影面积，第二延伸方向平行于第一表面并与第一延伸方向垂直；在第一子投影区域对应的基底中形成源区，在第二子投影区域对应的基底中形成漏区。

上述实施方式中，还可以在第一表面上首先形成垫层氧化层，其中，基底的材料可以是硅，垫层氧化层的材料可以是氧化硅，通过设置上述垫层氧化层，使得在在刻蚀形成浅沟槽隔离结构的凹槽过程中，能够保护基底不受刻蚀损伤，然后还可以在该垫层氧化层远离基底的一侧形成掩膜层，该掩膜层可以包括氮化硅层和非晶硅层，该氮化硅层起到刻蚀阻挡层的作用，垫层氧化层还起到缓冲氮化硅层中应力的作用，避免应力在硅基底中造成缺陷，接着可以在掩膜层远离垫层氧化层的一侧形成抗反射层，以抑制光刻形成凹槽过程中的驻波效应。进一步地，刻蚀形成凹槽之后，填充形成于上述凹槽一一对应的多个浅沟槽隔离结构，其中，相邻的两个浅沟槽隔离结构之间具有有源区，该有源区的形状有相邻的两个浅沟槽隔离结构决定。

本实施方式中，相邻两个浅沟槽隔离结构之间的有源区具有非对称结构，上述多个浅沟槽隔离结构包括相邻的第一浅沟槽隔离结构和第二浅沟槽隔离结构，位于上述第一浅沟槽隔离结构和第二浅沟槽隔离结构之间的有源区在第一表面中的正投影为第四投影区域，该第四投影区域可以包括靠近第一浅沟槽隔离结构的第一子投影区域，和靠近第二浅沟槽隔离结构的第二子投影区域，由于第一子投影区域的投影面积大于第二子投影区域的投影面积，从而在该第一子投影区域对应的基底中形成源区，在第二子投影区域对应的基底中形成漏区时，能够使得源区在第一表面中具有第一正投影面积大于漏区在第一表面中具有第二正投影面积。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：

由于源区在第一表面上的正投影面积大于漏区在第一表面上的正投影面积，使得有源区在第一表面上的正投影为非对称图形，从而使得器件中具有非对称性的导通电流，进一步使得SRAM器件进行写操作时，具有较大的导通电流，SRAM器件在进行读操作时，具有较小的导通电流，从而同时提高SRAM器件在读操作和写操作时的噪声容限，提升SRAM器件的稳定性。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种SRAM器件，包括多个晶体管，其特征在于，所述晶体管包括：

基底，所述基底具有第一表面；

栅极，设置于所述第一表面上；

源区，位于所述栅极一侧的所述基底中，所述源区在所述第一表面中具有第一正投影面积；

漏区，位于所述栅极另一侧的所述基底中，所述漏区在所述第一表面中具有第二正投影面积，所述第一正投影面积大于所述第二正投影面积。

2.根据权利要求1所述的SRAM器件，其特征在于，所述栅极具有平行于所述第一表面的第一延伸方向，所述源区在所述第一表面中具有第一投影区域，所述漏区在所述第一表面中具有第二投影区域，在所述第一延伸方向上，所述第一投影区域的最大宽度大于所述第二投影区域的最大宽度。

3.根据权利要求2所述的SRAM器件，其特征在于，所述源区在所述第一表面中的正投影为第一梯形，所述漏区在所述第一表面中的正投影为第二梯形，所述第一梯形的面积大于所述第二梯形的面积。

4.根据权利要求3所述的SRAM器件，其特征在于，所述栅极在所述第一表面中具有与所述第一投影区域和所述第二投影区域均部分重叠的第三投影区域，所述第一投影区域与所述第三投影区域之间具有第一交界线，所述第二投影区域与所述第三投影区域之间具有第二交界线，所述第一交界线与所述第二交界线平行，且所述第一交界线的长度大于所述第二交界线的长度。

5.根据权利要求4所述的SRAM器件，其特征在于，所述第一梯形中具有与所述第一交界线平行且位于所述第三投影区域之外的第一边，所述第一边的长度大于所述第一交界线的长度，所述第二梯形中具有与所述第二交界线平行且位于所述第三投影区域之外的第二边，所述第二边的长度小于所述第二交界线的长度。

6.根据权利要求5所述的SRAM器件，其特征在于，所述第一梯形中具有第一腰线和第二腰线，所述第二梯形中具有第三腰线和第四腰线，所述第一腰线与所述第三腰线的延伸线重合，所述第二腰线与所述第四腰线的延伸线重合。

7.根据权利要求6所述的SRAM器件，其特征在于，所述SRAM器件还包括浅沟槽隔离结构，所述浅沟槽隔离结构之间形成多个相互隔离的有源区，部分所述浅沟槽隔离结构位于相邻两个晶体管之间，所述有源区包括所述源区和所述漏区，且所述有源区在所述第一表面中的投影为第三梯形，所述第一边和所述第二边为所述第三梯形的底边。

8.根据权利要求7所述的SRAM器件，其特征在于，所述SRAM器件包括第一晶体管和第二晶体管，所述第一晶体管的所述有源区在所述第一表面中的投影为第一直角梯形，所述第一直角梯形具有较长的第一底边和较短的第二底边，所述第二晶体管的所述有源区在所述第一表面中的投影为第二直角梯形，所述第二直角梯形具有较长的第三底边和较短的第四底边，所述第二底边与所述第四底边在所述第一表面中的投影重合，所述第一直角梯形的腰与所述第二直角梯形的腰之间的夹角大于90°。

9.一种权利要求1至8中任一项所述的SRAM器件的制作方法，其特征在于，包括以下步骤：

提供基底，所述基底具有第一表面；

在所述第一表面上形成栅极；

在所述栅极一侧的所述基底中形成源区，所述源区在所述第一表面中具有第一正投影面积；

在所述栅极另一侧的所述基底中形成漏区，所述漏区在所述第一表面中具有第二正投影面积，所述第一正投影面积大于所述第二正投影面积。

10.根据权利要求9所述的制作方法，其特征在于，所述栅极具有平行于所述第一表面的第一延伸方向，形成所述源区和所述漏区的步骤包括：

在所述第一表面上形成掩膜层；

先后刻蚀所述掩膜层和所述基底，形成贯穿至所述基底中的凹槽，在所述凹槽中形成浅沟槽隔离结构，所述浅沟槽隔离结构之间形成多个相互隔离的第一区域，所述第一区域在所述第一表面中的正投影为第四投影区域，所述第四投影区域包括沿第二延伸方向间隔的第一子投影区域和第二子投影区域，所述第一子投影区域的投影面积大于所述第二子投影区域的投影面积，所述第二延伸方向平行于所述第一表面并与所述第一延伸方向垂直；

在所述第一子投影区域对应的所述基底中形成所述源区，在所述第二子投影区域对应的所述基底中形成所述漏区。