JP2010050434A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2010050434A
JP2010050434A JP2009059746A JP2009059746A JP2010050434A JP 2010050434 A JP2010050434 A JP 2010050434A JP 2009059746 A JP2009059746 A JP 2009059746A JP 2009059746 A JP2009059746 A JP 2009059746A JP 2010050434 A JP2010050434 A JP 2010050434A
Authority
JP
Japan
Prior art keywords
active layer
film transistor
thin film
region
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009059746A
Other languages
English (en)
Inventor
Hyun-Joong Chung
現 中 鄭
Minkei Kin
民 圭 金
Jong-Han Jeong
棕 翰 鄭
Yeon-Gon Mo
然 坤 牟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2010050434A publication Critical patent/JP2010050434A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ソース及びドレイン電極と活性層の接触部における接触抵抗を減少させることができるようにした薄膜トランジスタ及びその製造方法を提供する。
【解決手段】本発明の薄膜トランジスタは、ゲート電極と、活性層と、ソース及びドレイン電極とを備え、前記活性層は、一領域が前記ソース及びドレイン電極と接触し、前記ソース及びドレイン電極と接触する一領域の厚さが残りの領域の厚さより小さく形成される。
【選択図】図１

Description

本発明は薄膜トランジスタ及びその製造方法に関し、特に、ソース及びドレイン電極と活性層との間の接触抵抗を減少させることができるようにした薄膜トランジスタ及びその製造方法に関する。
最近、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）は、有機電界発光表示装置（Organic Light Emitting Display：ＯＬＥＤ）又は液晶表示装置（Liquid Crystal Display：ＬＣＤ）などの表示装置においてそれぞれの画素を動作させるスイッチング素子や駆動回路の構成要素として広範囲に用いられている。
そのため、薄膜トランジスタの特性を更に向上させることができるようにする方法についての研究が持続的に行われている。
このような薄膜トランジスタの特性を低下させる要因の１つとして、活性層とソース及びドレイン電極の接触部で発生する接触抵抗が指摘されている。このような接触抵抗が大きければ、電荷注入部で発生する電力損失によって薄膜トランジスタの性能が低下してしまうという問題点がある。
大韓民国特許公開第２００６−００２８１５８号 大韓民国特許公開第１９９９−００５１０６９号
そこで、本発明は上記事情に鑑みてなされたものであって、その目的は、ソース及びドレイン電極と活性層の接触部における接触抵抗を減少させることができるようにした薄膜トランジスタ及びその製造方法を提供することにある。
前記目的を達成するために、本発明の第１の側面は、ゲート電極と、活性層と、ソース及びドレイン電極とを備え、前記活性層は、一領域が前記ソース及びドレイン電極と接触し、前記ソース及びドレイン電極と接触する一領域の厚さが残りの領域の厚さより小さく、つまり薄く形成されることを特徴とする薄膜トランジスタを提供する。
ここで、前記活性層の一領域の厚さは、残りの領域の厚さの１０％〜９０％に設定されることができる。
また、前記活性層は酸化物半導体からなることができる。
更に、前記薄膜トランジスタは、ボトムゲート構造を有することができる。ここで、前記ソース及びドレイン電極は前記活性層の一領域の上部に直接接触するように形成されることができる。
また、前記ソース及びドレイン電極と接触する一領域を除いた前記活性層の残りの領域上に形成されたエッチング停止層を更に備えることができる。
更に、前記活性層の下部面に形成され、前記活性層と同一であるか、前記活性層より大きいバンドギャップを有する酸化物からなる界面安定化層を更に備えることができる。
本発明の第２の側面は、基板上にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に活性層を形成する段階と、前記活性層上にそれぞれ前記活性層の一領域と接触するソース及びドレイン電極を形成する段階とを含み、前記ソース及びドレイン電極と接触する前記活性層の一領域の厚さが残りの領域の厚さより小さくなるように、つまり薄くなるようにパターニングすることを特徴とする薄膜トランジスタの製造方法を提供する。
ここで、前記活性層を形成する段階は、前記ゲート絶縁膜上に酸化物半導体を成膜した後、ハーフトーンマスクを用いて前記活性層の一領域と残りの領域の厚さが異なるようにパターニングする段階を含むことができる。
また、前記活性層を形成する段階と前記ソース及びドレイン電極を形成する段階との間に、前記ソース及びドレイン電極と接触する一領域を除いた前記活性層の残りの領域上にエッチング停止層を形成する段階を更に含むことができる。ここで、前記活性層を形成する段階では前記活性層を均一な厚さで形成し、前記エッチング停止層を形成する段階で、前記エッチング停止層のパターニング時にオーバーエッチングを通じて前記活性層の一領域の上部を共にエッチングすることができる。
更に、前記ゲート絶縁膜を形成する段階と前記活性層を形成する段階との間に、前記活性層の下部面に備えられ、前記活性層と同一であるか、前記活性層より大きいバンドギャップを有する酸化物からなる界面安定化層を形成する段階を更に含むことができる。
本発明によれば、ソース及びドレイン電極と接触する活性層の一領域の厚さが残りの領域の厚さより薄くなるように形成することによって、ソース及びドレイン電極と活性層の接触部における接触抵抗を減少させて薄膜トランジスタの性能を改善できるという効果を奏する。
また、活性層を酸化物半導体で形成する場合、薄膜トランジスタの特性を更に向上させることができる。
本発明の一実施形態に係る薄膜トランジスタを示す断面図である。 図１に示した薄膜トランジスタの製造方法を順次示す断面図である。 図１に示した薄膜トランジスタの製造方法を順次示す断面図である。 図１に示した薄膜トランジスタの製造方法を順次示す断面図である。 本発明の他の実施形態に係る薄膜トランジスタを示す断面図である。 図３に示した薄膜トランジスタの製造方法を順次示す断面図である。 図３に示した薄膜トランジスタの製造方法を順次示す断面図である。 図３に示した薄膜トランジスタの製造方法を順次示す断面図である。 図３に示した薄膜トランジスタの製造方法を順次示す断面図である。 図３に示した薄膜トランジスタの製造方法を順次示す断面図である。 本発明のもう１つの実施形態に係る薄膜トランジスタを示す断面図である。 本発明のもう１つの実施形態に係る薄膜トランジスタを示す断面図である。 従来及び本発明の薄膜トランジスタの長さＬによる活性層の全体抵抗ＲＴの測定値を示すグラフである。 図６の従来及び本発明の薄膜トランジスタのゲート電圧Ｖｇによるドレイン電流Ｉｄの測定値を示すグラフである。
以下の詳細な説明には、本発明の特定の実施形態だけを図面を参照しながら詳細に記載する。本発明の技術分野において通常の知識を有する者は、本発明の技術的思想から逸脱しない範囲内で下記の実施形態を多様に変形できる。従って、添付する図面と説明は、本発明を説明するだけであって、これに限定されるものではない。また、１つの構成要素が他の構成要素と「接触している」ということはそれがその他の構成要素と直接接触するか、１つ以上の要素を２つの間に介在させて間接的に接触していることを意味する。また、ある要素が他の要素に「結合されている」ということは、それがその他の要素に直接的に連結されているか、１つ以上の要素を２つの間に介在させて間接的に連結されていることを意味する。以下で同じ参照番号は同じ構成要素を意味する。
以下、添付の図面を参照して本発明の実施形態を更に詳細に説明する。図１は、本発明の一実施形態に係る薄膜トランジスタを示す断面図である。
図１を参照すれば、本発明の一実施形態に係る薄膜トランジスタ１０は、ボトムゲート構造（特に、逆スタガ構造）であって、基板１上に形成されたゲート電極１２と、ゲート絶縁膜１４を介在し、ゲート電極１２上に形成された活性層１６と、活性層１６上に形成され、それぞれ活性層の一領域１６ａと接触するソース及びドレイン電極１８とを備える。
このような薄膜トランジスタ１０の活性層１６は、酸化物半導体、特に、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物からなることができる。このような特性を有する非晶質酸化物で活性層１６を製造すれば、オフ状態での漏れ電流が小さく、オン-オフ特性が良く（オン-オフ比増大）、ピンチ-オフ状態での飽和電流及びスイッチング速度が改善された薄膜トランジスタ１０を製造できる。
このような活性層１６を構成する非晶質酸化物としては、インジウム（以下、Ｉｎ）、亜鉛（以下、Ｚｎ）及び錫（以下、Ｓｎ）のうちの少なくとも１つを含有した酸化物、又は、Ｉｎ、Ｚｎ及びガリウム（以下、Ｇａ）を含有した酸化物が選択されることができる。一例として、活性層１６は結晶状態でＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表すＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）で構成されることができる。他の一例として、活性層１６は１×１０１８／ｃｍ３未満の濃度の電子キャリアを含有したＩｎＧａＯ３（Ｚｎ１−ＸＭｇＸＯ）ｍ（０＜Ｘ≦１；ｍは６未満の自然数）で表すＩｎ−Ｇａ−Ｚｎ−Ｍｇ−Ｏ（ＩＧＺＭＯ）で構成されることもできる。
また、活性層１６は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、カドミウム（Ｃｄ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）及びフッ素（Ｆ）のうちの少なくとも１つを含有した非晶質酸化物でも構成されることができる。
但し、本発明において、活性層１６は、ソース及びドレイン電極１８と接触する（又は、オーバーラップされる）一部領域、即ち、ソース及びドレイン電極１８下部の一領域１６ａの厚さｄ２が残りの領域１６ｂの厚さｄ１より小さく形成されることを特徴とする。ここでいう小さくとは、厚さについて言及しているのであるから薄くという意味である。これにより、ソース及びドレイン電極１８との接触抵抗が減少する。
これを更に詳細に説明すれば、下記の式（１）のように、活性層１６の全体抵抗（Ｒ＿total、ＲＴ）はチャネル部で発生するチャネル抵抗（Ｒ＿channel、ＲＣｈ）とソース及びドレイン電極１８との接触部で発生する接触抵抗（Ｒ＿contact、ＲＣ）の和により決定される。
ＲＴ＝ＲＣｈ＋ＲＣ（単位はいずれも[Ｏｈｍ]）・・・（１）
ここで、接触抵抗ＲＣは理想的には０にならなければならないが、実際には活性層１６とソース及びドレイン電極１８との接触部に存在する寄生抵抗であり、注入抵抗（Ｒ＿injection、Ｒｉ）と進入抵抗（Ｒ＿access、Ｒａ）との和で表される。
注入抵抗Ｒｉは物質特性と関連した値であり、特に、図１に示すように、活性層１６がソース及びドレイン電極１８と直接的に接触する場合、活性層１６とソース及びドレイン電極１８の物質特性により決定される。それに対し、進入抵抗Ｒａは抵抗が形成される長さ、即ち、図１でソース及びドレイン電極１８下部の活性層の厚さｄ２により変わり得る値である。
従って、本発明ではソース及びドレイン電極１８下部の活性層の厚さｄ２を減少させることによって接触抵抗ＲＣを減少させて薄膜トランジスタ１０の性能を改善させる。
例えば、ソース及びドレイン電極１８と接触する（又は、オーバーラップされる）活性層の一領域１６ａの厚さｄ２は残りの領域１６ｂの厚さｄ１の１０％〜９０％に設定されるのが好ましい。これは活性層の一領域１６ａの厚さｄ２が残りの領域１６ｂの厚さｄ１の１０％未満となるように活性層をパターニングするには実質的に工程上の困難があり、また９０％より大きく形成するのは本発明の効果を期待し難くなり得るためである。
前述したような本発明によれば、酸化物半導体で活性層１６を形成することで、非晶質シリコン（ａ−Ｓｉ）や多結晶シリコン（Ｐｏｌｙ−Ｓｉ）を用いた薄膜トランジスタに比べて更に向上した特性を有する薄膜トランジスタ１０を提供できる。また、酸化物半導体を用いた薄膜トランジスタ１０は、ＬＴＰＳ（Low Temperature Poly-Silicon）薄膜トランジスタとは異なり、活性層を結晶化するための別途の結晶化工程を必要とせず、スパッタリングにより成膜が可能であり、既に開発されている設備を用いて容易に大型化が可能であるという長所を有する。
特に、本発明ではソース及びドレイン電極１８と接触する活性層の一領域１６ａの厚さｄ２が残りの領域１６ｂの厚さｄ１に比べて小さく形成されるようにすることで、接触抵抗ＲＣを減少させて薄膜トランジスタの性能を改善できる。更に、活性層１６全体ではなく、一領域１６ａの厚さｄ２だけを局地的に減少させるため、工程上の安全性を確保することもできる。
一方、本実施形態では酸化物半導体を用いて活性層１６を形成する場合を例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、活性層１６は非晶質シリコン（ａ−Ｓｉ）や多結晶シリコン（Ｐｏｌｙ−Ｓｉ）を用いて形成されることもできることはもちろんである。この場合にもソース及びドレイン電極１８下部の活性層の一領域１６ａの厚さｄ２を局地的に減少させて接触抵抗ＲＣを減少させることができる。
図２Ａ〜図２Ｃは、図１に示した薄膜トランジスタの製造方法を順次示す断面図である。
図２Ａ〜図２Ｃを参照すれば、まず、基板１上にゲート電極１２及びゲート絶縁膜１４を順次形成する（図２Ａ）。
その後、ゲート絶縁膜１４上に酸化物半導体を成膜した後、パターニングして活性層１６を形成する。但し、活性層１６のパターニング時にハーフトーンマスクを用いて活性層の一領域１６ａ（以後の工程でソース及びドレイン電極と直／間接的に接触する領域）の厚さｄ２が残りの領域１６ｂの厚さｄ１と異なるようにパターニングする。例えば、活性層の一領域１６ａの厚さｄ２が残りの領域１６ｂの厚さｄ１より１０％〜９０％程度小さく、つまり薄くなるように活性層１６をパターニングすることができる（図２Ｂ）。
その後、活性層１６上にそれぞれ活性層の一領域１６ａと接触するソース及びドレイン電極１８を形成する（図２Ｃ）。
前述したような工程によって、ソース及びドレイン電極１８下部の活性層１６ａの厚さを局地的に減少させることができる。
図３は、本発明の他の実施形態に係る薄膜トランジスタを示す断面図である。図３を説明するにあたり、図２と同一部分には同一符号を付し、これについての詳細な説明は省略する。
図３を参照すれば、本発明の他の実施形態に係る薄膜トランジスタ１０'は、ソース及びドレイン電極１８と接触する活性層の一領域１６ａを除いた残りの領域１６ｂ上に形成されたエッチング停止層１９を更に備える。
エッチング停止層１９は、多様な絶縁物質を用いて形成されることができるものであり、後続の工程中に活性層１６の露出による損傷を防止するための保護膜として備えられる。
図４Ａ〜図４Ｅは、図３に示した薄膜トランジスタの製造方法を順次示す断面図である。
図４Ａ〜図４Ｅを参照すれば、まず、基板１上にゲート電極１２及びゲート絶縁膜１４を順次形成する（図４Ａ）。
その後、ゲート絶縁膜１４上に酸化物半導体を成膜した後、パターニングして活性層１６を形成する。このとき、活性層１６は均一な厚さで形成されることができる（図４Ｂ）。
その後、後続工程で活性層１６が損傷するのを防止するために、活性層１６上にエッチストップ物質１９ａを成膜する（図４Ｃ）。
その後、ソース及びドレイン電極と接触する一領域１６ａを除いた活性層の残りの領域１６ｂ上部を除き、残りの部分、特に、活性層の一領域１６ａ上部のエッチストップ物質をエッチングして除去するパターニング工程により活性層の残りの領域１６ｂ上にエッチング停止層１９を形成する。但し、エッチング停止層１９のパターニング時に乾式エッチング又は選択比が小さなエッチング液を用いた湿式エッチングなどを通じてオーバーエッチングしてソース及びドレイン電極と接触する活性層の一領域１６ａ上部を共にエッチングする。例えば、活性層の一領域１６ａの厚さｄ２が残りの領域１６ｂの厚さｄ１より１０％〜９０％程度薄くなるようにオーバーエッチングを行うことができる。これにより、活性層１６が段差を有するようにパターニングされる（図４Ｄ）。
その後、活性層１６上にそれぞれ活性層の一領域１６ａと接触するソース及びドレイン電極１８を形成する（図４Ｅ）。
前述したような工程によって、エッチング停止層１９のパターニングと同時に、ソース及びドレイン電極１８下部の活性層１６ａの厚さを局地的に減少させることができる。
図５Ａ及び図５Ｂは、本発明のもう１つの実施形態に係る薄膜トランジスタを示す断面図である。図５Ａ及び図５Ｂを説明するにあたり、前述した実施形態と同一部分には同一符号を付し、これについての詳細な説明は省略する。
図５Ａ及び図５Ｂを参照すれば、本発明のもう１つの実施形態に係る薄膜トランジスタ１０''、１０'''は活性層１６の下部面に備えられる界面安定化層１５を更に備える。
界面安定化層１５は、活性層１６と同一であるか、或いは活性層１６より大きいバンドギャップ、例えば、３.０〜８.０ｅＶのバンドギャップを有する酸化物であって、ＳｉＯｘ、ＳｉＮ、ＳｉＯｘＮｙ、ＳｉＯｘＣｙ、ＳｉＯｘＣｙＨｚ、ＳｉＯｘＦｙ、ＧｅＯｘ、ＧｄＯｘ、ＡｌＯｘ、ＧａＯｘ、ＳｂＯ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＹＯｘ、ＶＯｘ、ＭｇＯｘ、ＣａＯｘ、ＢａＯｘ、ＳｒＯｘ及びＳＯＧ（Spin on glass）からなる群より選択されることができる。
界面安定化層１５のバンドギャップが活性層１６のバンドギャップ、例えば、３.０ｅＶより小さければ電荷が容易に抜け出るため、チャネルのキャリアを効果的に利用できなくなり、バンドギャップが８.０ｅＶより大きくなれば高い絶縁特性により電気的特性が低下する。
酸化物を含む界面安定化層１５は、ゲート絶縁膜１４と同質性を有するため、化学的に高い界面安全性を維持し、活性層１６と同一であるか、活性層１６より大きいバンドギャップを有するため、物理的に電荷トラッピングを抑止する。
このとき、電荷トラッピング抑止効果を高めるために界面安定化層１５の水素濃度は１０+１９／ｃｍ３以下に調節され得る。界面安定化層１５の水素濃度が１０+１９／ｃｍ３より高ければ水素が活性層１６の表面部に侵入（拡散）してトラップとしての役割をするため、活性層１６の電気的特性が低下し得る。界面安定化層１５の水素濃度を１０+１９／ｃｍ３以下に調節するためには化学蒸着方法よりはスパッタリング蒸着方法のような物理蒸着方法を用いることが好ましい。
このような界面安定化層１５は、図５Ａ及び図５Ｂに示すように、ゲート絶縁膜１４の上部に全面的に形成されてもよく、場合によっては、活性層１６の下部にのみ備えられるようにパターニングされてもよい。例えば、界面安定化層１５を形成する物質が導電性を有する場合、界面安定化層１５は活性層１６の下部にのみ備えられるように活性層１６と同時にパターニングされることができる。
活性層１６の下部面に形成された界面安定化層１５は活性層１６を十分に保護し、界面安全性を維持できるように、例えば、５０〜５０００Åの厚さで形成されることができる。
このように、活性層１６の下部面に界面安定化層１５を更に形成する場合にはゲート絶縁膜１４を形成する段階と活性層１６を形成する段階との間に、物理蒸着方法で界面安定化層１５を形成する段階のみ更に挿入すればよい。従って、説明の重複を避けるために図５Ａ及び図５Ｂに示す薄膜トランジスタ１０''、１０'''の製造方法についての詳細な説明は省略する。
一方、図示してはいないが、活性層１６の上部面にも界面安定化層が備えられることができる。この場合、活性層１６の上部面に形成された界面安定化層は、ソース及びドレイン電極１８と活性層１６の接触抵抗が低く維持されるように、１００Å以下の厚さ、好ましくは１０〜２０Åの厚さで形成されることができる。または、活性層１６上部面の界面安定化層はエッチング停止層１９と同じ位置に形成されることができる。
このとき、活性層１６上部面の界面安定化層は、ソース及びドレイン電極１８を形成するエッチング過程で活性層１６を保護すると同時に、エッチング停止層として利用され得るので、別途のエッチング停止層は備えられないこともある。
図６及び図７は、本発明の効果を示すグラフである。ここで、図６は、従来及び本発明の薄膜トランジスタの長さＬによる活性層の全体抵抗ＲＴの測定値を示すグラフであり、図７は、図６の従来及び本発明の薄膜トランジスタのゲート電圧Ｖｇによるドレイン電流Ｉｄの測定値を示すグラフである。
まず、図６は、活性層が均一なｄ１の厚さで形成された従来の薄膜トランジスタと、ソース及びドレイン領域下部の活性層の厚さがｄ１に比べて局地的に４０％減少した本発明の薄膜トランジスタにおける活性層の全体抵抗ＲＴを比較して測定したグラフである。便宜上、図６においてＹ軸は活性層の全体抵抗ＲＴと幅Ｗの積ＲＴＷを示し、活性層の幅Ｗは５μｍに設定した。そして、図６においてＸ軸であるＬの単位は[μｍ]であり、Ｙ軸であるＲＴＷの単位は[Ｏｈｍ・ｃｍ]である。
図６を参照すれば、従来と本発明の薄膜トランジスタの両方で薄膜トランジスタの長さＬによって活性層の全体抵抗ＲＴが線形的に増加し、活性層の接触抵抗ＲＣは、本発明による薄膜トランジスタで更に低く測定されることが確認できる。ここで、本発明の薄膜トランジスタでソース及びドレイン電極下部の活性層の厚さが局地的に減少したことを除き、従来と本発明の薄膜トランジスタの長さＬ、幅Ｗ、活性層の構成物質及び成膜方法などの条件は同一に設定した。そして、薄膜トランジスタの長さＬはソース及びドレイン電極下部を含む活性層の全体の形成長さなどに設定されることができ、薄膜トランジスタの幅Ｗは活性層の幅Ｗに設定されることができる。
更に具体的に、活性層の全体抵抗ＲＴは前述した式（１）のように、チャネル抵抗ＲＣｈと接触抵抗ＲＣの和により決定される。ここで、チャネル抵抗ＲＣｈは単位面抵抗ＲＣｈ'及び長さＬに比例し、幅Ｗに対しては反比例するので、活性層の全体抵抗ＲＴは下記の式（２）のように表される。
ＲＴ＝（ＲＣｈ'／Ｗ）×Ｌ＋ＲＣ・・・（２）
（但し、ＲＣｈ及びＲＣの単位は[Ｏｈｍ]、ＲＣｈ'の単位は[Ｏｈｍ／ｓｑ]）
従って、本グラフを通じて傾きからはＲＣｈ'を、Ｙ切片からはＲＣを抽出できる。
即ち、図６を通じて本発明の薄膜トランジスタが既存の薄膜トランジスタに比べて低い接触抵抗ＲＣを有するということが確認できる。
一方、図７は、図６の測定に用いられた従来及び本発明の薄膜トランジスタに対するドレイン電流Ｉｄの測定値を示すグラフである。図７において、Ｖｔｈは閾値電圧、Mobilityはキャリア移動度、ＳＳはドレイン電流Ｉｄが１オーダーだけ上昇するのに必要な電圧を意味する。そして、図７の従来及び本発明の両方で点線で表示されたグラフはドレインとソース間の電圧（以下、Ｖｄｓ）が５.１Ｖである時に測定された値であり、実線で表示されたグラフはＶｄｓが０.１Ｖである時に測定された値である。そして、Ｘ軸はゲート電圧Ｖｇであり、単位は[Ｖ]であり、Ｙ軸はドレイン電流Ｉｄであり、単位は[Ａ]である。
図７を参照すれば、本発明の薄膜トランジスタが従来の薄膜トランジスタに比べてsub-threshold領域でドレイン電流Ｉｄが更に急激に上昇し、ゲート電圧Ｖｇが３０Ｖである場合にも更に大きなドレイン電流Ｉｄが流れることが確認できる。
このように、本発明によれば、活性層の厚さが局地的に減少することにより、トランジスタの特性パラメータが向上したことを確認することができる。特に、移動度の場合は２倍近く上昇することが確認できる。
以上では、本発明の最も好ましい実施の形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者により様々な変形や変更が可能であることはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
１ 基板
１０ 薄膜トランジスタ
１２ ゲート電極
１４ ゲート絶縁膜
１６ 活性層
１８ ソース及びドレイン電極

Claims (16)

  1. ゲート電極と、
    活性層と、
    ソース及びドレイン電極とを備え、
    前記活性層は、一領域が前記ソース及びドレイン電極と接触し、前記ソース及びドレイン電極と接触する一領域の厚さが残りの領域の厚さより小さく形成されることを特徴とする薄膜トランジスタ。
  2. 前記活性層の一領域の厚さは、残りの領域の厚さの１０％〜９０％に設定されることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記活性層は、酸化物半導体からなることを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 前記活性層は、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物からなることを特徴とする請求項３に記載の薄膜トランジスタ。
  5. 前記非晶質酸化物は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）及び錫（Ｓｎ）のうちの少なくとも１つを含有した酸化物、又は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）及びガリウム（Ｇａ）を含有した酸化物、又は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、カドミウム（Ｃｄ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ルテニウム（Ｒｕ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）及びフッ素（Ｆ）のうちの少なくとも１つを含有した酸化物であることを特徴とする請求項４に記載の薄膜トランジスタ。
  6. 前記薄膜トランジスタは、ボトムゲート構造を有することを特徴とする請求項１に記載の薄膜トランジスタ。
  7. 前記ソース及びドレイン電極は、前記活性層の一領域の上部に直接接触するように形成されたことを特徴とする請求項６に記載の薄膜トランジスタ。
  8. 前記ソース及びドレイン電極と接触する一領域を除いた前記活性層の残りの領域上に形成されたエッチング停止層を更に備えることを特徴とする請求項１に記載の薄膜トランジスタ。
  9. 前記活性層の下部面に形成され、前記活性層と同一であるか、或いは前記活性層より大きいバンドギャップを有する酸化物からなる界面安定化層を更に備えることを特徴とする請求項１に記載の薄膜トランジスタ。
  10. 基板上にゲート電極を形成する段階と、
    前記ゲート電極上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に活性層を形成する段階と、
    前記活性層上にそれぞれ前記活性層の一領域と接触するソース及びドレイン電極を形成する段階とを含み、
    前記ソース及びドレイン電極と接触する前記活性層の一領域の厚さが残りの領域の厚さより小さくなるようにパターニングすることを特徴とする薄膜トランジスタの製造方法。
  11. 前記活性層を形成する段階は、前記ゲート絶縁膜上に酸化物半導体を成膜した後、ハーフトーンマスクを用いて前記活性層の一領域と残りの領域の厚さが異なるようにパターニングする段階を含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記活性層を形成する段階と前記ソース及びドレイン電極を形成する段階との間に、前記ソース及びドレイン電極と接触する一領域を除いた前記活性層の残りの領域上にエッチング停止層を形成する段階を更に含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  13. 前記活性層を形成する段階では前記活性層を均一な厚さで形成し、
    前記エッチング停止層を形成する段階で、前記エッチング停止層のパターニング時にオーバーエッチングを通じて前記活性層の一領域の上部を共にエッチングすることを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
  14. 前記活性層の一領域の厚さが残りの領域の厚さより１０％〜９０％小さくなるようにパターニングすることを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  15. 前記ゲート絶縁膜を形成する段階と前記活性層を形成する段階との間に、前記活性層の下部面に備えられ、前記活性層と同一であるか、或いは前記活性層より大きいバンドギャップを有する酸化物からなる界面安定化層を形成する段階を更に含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
  16. 前記界面安定化層を物理蒸着方法で形成することを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
JP2009059746A 2008-08-21 2009-03-12 薄膜トランジスタ及びその製造方法 Pending JP2010050434A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080081772A KR20100023151A (ko) 2008-08-21 2008-08-21 박막 트랜지스터 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013168871A Division JP2014013913A (ja) 2008-08-21 2013-08-15 薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010050434A true JP2010050434A (ja) 2010-03-04

Family

ID=41426343

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009059746A Pending JP2010050434A (ja) 2008-08-21 2009-03-12 薄膜トランジスタ及びその製造方法
JP2013168871A Pending JP2014013913A (ja) 2008-08-21 2013-08-15 薄膜トランジスタ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013168871A Pending JP2014013913A (ja) 2008-08-21 2013-08-15 薄膜トランジスタ及びその製造方法

Country Status (5)

Country Link
US (1) US8466462B2 (ja)
EP (1) EP2157616A1 (ja)
JP (2) JP2010050434A (ja)
KR (1) KR20100023151A (ja)
CN (1) CN101656270A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114866A1 (en) * 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
JP2011228691A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012038924A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
JP2012038923A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
KR20120064626A (ko) * 2010-12-09 2012-06-19 엘지디스플레이 주식회사 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법
JP2013033944A (ja) * 2011-06-29 2013-02-14 Semiconductor Energy Lab Co Ltd 駆動回路、当該駆動回路の作製方法および当該駆動回路を用いた表示装置
JP2014042013A (ja) * 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015144176A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP2015185610A (ja) * 2014-03-20 2015-10-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2017046002A (ja) * 2011-10-24 2017-03-02 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2018056592A (ja) * 2010-03-18 2018-04-05 株式会社リコー 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
US11271085B2 (en) 2009-12-25 2022-03-08 Ricoh Company, Ltd. Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system
JP2022186718A (ja) * 2009-07-17 2022-12-15 株式会社半導体エネルギー研究所 半導体装置の作製方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110134142A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR101854421B1 (ko) 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101774992B1 (ko) * 2010-08-10 2017-09-06 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101868069B1 (ko) * 2011-11-18 2018-06-15 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 이의 제조방법
TWI478354B (zh) * 2012-07-25 2015-03-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
JP5991668B2 (ja) * 2012-08-23 2016-09-14 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR20150070648A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 박막 트랜지스터
TWI536464B (zh) * 2014-01-15 2016-06-01 友達光電股份有限公司 電晶體及其製造方法
TW201606861A (zh) * 2014-08-06 2016-02-16 中華映管股份有限公司 薄膜電晶體的製造方法
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
CN104979380B (zh) * 2015-05-26 2020-08-28 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制造方法
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
KR20180071452A (ko) 2016-12-19 2018-06-28 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
CN107195549B (zh) * 2017-05-15 2020-07-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
CN108598089B (zh) * 2018-04-27 2020-09-29 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN108987468A (zh) * 2018-06-26 2018-12-11 浙江大学 一种i-v族共掺杂非晶氧化物半导体薄膜与薄膜晶体管
KR102546780B1 (ko) * 2018-12-28 2023-06-21 엘지디스플레이 주식회사 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN114384322B (zh) * 2020-10-16 2023-07-18 长鑫存储技术有限公司 晶体管测试器件的接触电阻的测量方法与计算机可读介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453462A (en) * 1987-08-24 1989-03-01 Matsushita Electric Ind Co Ltd Manufacture of thin film transistor
JP2002341384A (ja) * 2001-05-14 2002-11-27 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスター及びその製造方法
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
JP2008166716A (ja) * 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439065A (en) * 1987-08-04 1989-02-09 Nec Corp Thin film field-effect transistor
DK426187A (da) 1987-08-14 1989-02-15 Superfos Emballage As Plastbeholder med laag
JPH0277159A (ja) * 1988-09-13 1990-03-16 Sumitomo Metal Ind Ltd 薄膜半導体素子
JP2692914B2 (ja) * 1988-12-19 1997-12-17 三洋電機株式会社 薄膜トランジスタの製造方法
JP3318384B2 (ja) 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
KR100261268B1 (ko) 1997-12-19 2000-08-01 정선종 리소그라피와 전기도금 방법에 의한 변형 게이트의 제작 방법
KR100643038B1 (ko) * 2000-08-31 2006-11-10 엘지.필립스 엘시디 주식회사 박막트랜지스터형 광센서 어레이 기판
JP3901460B2 (ja) * 2001-02-19 2007-04-04 株式会社日立製作所 薄膜トランジスタの製造方法
JP2002250934A (ja) * 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
US6794682B2 (en) 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP2004235298A (ja) * 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
KR100574297B1 (ko) 2004-09-24 2006-04-27 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7344928B2 (en) * 2005-07-28 2008-03-18 Palo Alto Research Center Incorporated Patterned-print thin-film transistors with top gate geometry
JP4957942B2 (ja) 2005-08-05 2012-06-20 Ｎｌｔテクノロジー株式会社 薄膜トランジスタを備えた半導体装置の製造方法
KR100838752B1 (ko) 2005-08-05 2008-06-19 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터를 갖는 반도체장치 및 그 제조방법
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR101174780B1 (ko) 2005-09-14 2012-08-20 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의제조방법
KR100786498B1 (ko) 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
WO2008069255A1 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
TWI333279B (en) 2007-01-02 2010-11-11 Au Optronics Corp Method for manufacturing an array substrate
US8384409B2 (en) * 2007-05-03 2013-02-26 The Regents Of The University Of California Ultra-thin organic TFT chemical sensor, making thereof, and sensing method
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453462A (en) * 1987-08-24 1989-03-01 Matsushita Electric Ind Co Ltd Manufacture of thin film transistor
JP2002368229A (ja) * 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
JP2002341384A (ja) * 2001-05-14 2002-11-27 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスター及びその製造方法
JP2008166716A (ja) * 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7408748B2 (ja) 2009-07-17 2024-01-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2022186718A (ja) * 2009-07-17 2022-12-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11271085B2 (en) 2009-12-25 2022-03-08 Ricoh Company, Ltd. Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
US8711623B2 (en) 2010-03-17 2014-04-29 Semicondoctor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011114866A1 (en) * 2010-03-17 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8422298B2 (en) 2010-03-17 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP2018056592A (ja) * 2010-03-18 2018-04-05 株式会社リコー 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2011228691A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016015501A (ja) * 2010-04-02 2016-01-28 株式会社半導体エネルギー研究所 半導体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8440510B2 (en) 2010-05-14 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012038923A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
JP2012038924A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
KR20120064626A (ko) * 2010-12-09 2012-06-19 엘지디스플레이 주식회사 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법
KR101970548B1 (ko) 2010-12-09 2019-04-19 엘지디스플레이 주식회사 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법
US9515065B2 (en) 2011-06-29 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9997514B2 (en) 2011-06-29 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP2013033944A (ja) * 2011-06-29 2013-02-14 Semiconductor Energy Lab Co Ltd 駆動回路、当該駆動回路の作製方法および当該駆動回路を用いた表示装置
JP2017046002A (ja) * 2011-10-24 2017-03-02 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2014042013A (ja) * 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015144176A (ja) * 2014-01-31 2015-08-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP2015185610A (ja) * 2014-03-20 2015-10-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
CN101656270A (zh) 2010-02-24
EP2157616A1 (en) 2010-02-24
US8466462B2 (en) 2013-06-18
JP2014013913A (ja) 2014-01-23
KR20100023151A (ko) 2010-03-04
US20100044699A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP2010050434A (ja) 薄膜トランジスタ及びその製造方法
JP5474372B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP5474374B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP5099740B2 (ja) 薄膜トランジスタ
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
TWI503965B (zh) 有機發光顯示器及製造其之方法
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
JP4958253B2 (ja) 薄膜トランジスタ
US9406700B2 (en) Thin film transistors with oxide semiconductor having low resistance patterns with oxygen deficiencies
US20190214485A1 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US9859391B2 (en) Thin film transistor, display device, and method for manufacturing thin film transistor
US9000437B2 (en) Thin-film semiconductor device including a multi-layer channel layer, and method of manufacturing the same
JP2007220818A (ja) 薄膜トランジスタ及びその製法
JP2007220819A (ja) 薄膜トランジスタ及びその製法
TW201630192A (zh) 半導體裝置及其製造方法
JP2017085079A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
US20090075436A1 (en) Method of manufacturing a thin-film transistor
KR20150068746A (ko) 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이
KR101950834B1 (ko) 산화물 박막 트랜지스터 및 이의 제조 방법
KR101088366B1 (ko) 매설층을 갖는 박막 트랜지스터 및 그 제조 방법
WO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR102335775B1 (ko) 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이
KR20150059681A (ko) 이중 채널층을 가진 박막 트랜지스터
US20240113191A1 (en) Vertical thin film transistor with dual gate electrodes

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130815

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130827

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131101