KR20120064626A - 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법 - Google Patents

산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20120064626A
KR20120064626A KR1020110130041A KR20110130041A KR20120064626A KR 20120064626 A KR20120064626 A KR 20120064626A KR 1020110130041 A KR1020110130041 A KR 1020110130041A KR 20110130041 A KR20110130041 A KR 20110130041A KR 20120064626 A KR20120064626 A KR 20120064626A
Authority
KR
South Korea
Prior art keywords
layer
oxide
oxide semiconductor
thin film
film transistor
Prior art date
Application number
KR1020110130041A
Other languages
English (en)
Other versions
KR101970548B1 (ko
Inventor
윤귀영
야스히사 오아나
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20120064626A publication Critical patent/KR20120064626A/ko
Application granted granted Critical
Publication of KR101970548B1 publication Critical patent/KR101970548B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 산소 원자에 추가적으로 탄소 원자를 첨가하는 것으로, 산화물 반도체막과 비교해 2자리 수 이상 높은 고유 저항값을 갖는 산화물 절연막을 제공할 수 있고, 적당량의 산소 원자를 함유 한 산화물 반도체 재료를 반도체층으로, 산소 원자에 추가한 적당량의 탄소 원자를 함유한 산화물 절연층 재료를 게이트 절연층, 채널 보호층, 패시베이션층으로 사용한 산화물 반도체 박막트랜지스터 소자 및 그 제조 방법을 제공하는 것으로서, 본 발명에 관한 산화물 절연막은 산화물 반도체층내에 산소원자에 추가적으로 탄소원자를 첨가하여 형성한 것을 특징으로 한다.

Description

산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법{oxide including film, and oxide semiconductor thin film transistor, and fabrication method of oxide semiconductor thin film transistor using the same}
본 발명은 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법에 관한 것이다.
종래의 기술로서 에칭 스토퍼층을 갖는 보텀 게이트/탑 콘택 구조의 박막트랜지스터 소자의 제조방법은 다음의 공정을 통해 진행되었다(예를 들면, 비특허 문헌 1 및 2 참조).
먼저, 유리 기판상의, 포토리소그래픽법에 의해 형성된 게이트 전극상에, 게이트 절연층으로서 실리콘 산화막 혹은 실리콘 질화막을 플라즈마 화학 기상 성장 증착법(PE-CVD)을 사용하여 형성한다.
계속해서, 타겟 재료로서 In-Ga-Zn-O(조성비1:1:1:4)를 이용하여 스퍼터 장치내에서 Ar가스에 적당량의 산소 가스를 추가로 혼합하면서, 게이트 절연층상에 산화물 반도체층을 형성한다. 그 위에 채널 보호층을 형성하기 위해 스퍼터 장치로부터 기판을 꺼내어 PE-CVD법에 의해 실리콘 산화막 혹은 실리콘 질화막의 어느 하나를 성막한다.
그리고, 상기 산화물 반도체층 및 채널 보호층을 소정의 형상으로 가공한 후, 박막트랜지스터의 소스/드레인 전극을 형성한다.
계속해서, 패시베이션층으로서 실리콘 산화막 혹은 실리콘 질화막의 어느 하나를 PE-CVD법에 의해 성막한다.
마지막으로, 필요에 따라 소정의 콘택홀을 포토리소그래픽법으로 형성한다.
[비특허 문헌 1] "3.1:Distinguished paper: 12.1-Inch WXGA AMOLED Display Driven by Indium-Gallium-Zinc Oxide TFTs Array" Jae Kyeong Jeong et al, SID 08 DIGEST, pp. 1-4, May 20-23, 2008
[비특허 문헌 2] "Amorphous In-Ga-Zn-O coplanar homojunction thin-film transistor" Ayumu Sato et al, APPLIED PHYSICS LETTERS 94, 133502, pp. 1-3, April 1, 2009
그러나, 상술한 종래 기술에 의한 박막트랜지스터 소자의 제조방법은 다음과 같은 문제점이 있었다.
첫째, 게이트 절연층이나 채널 보호층, 패시베이션층으로 사용되고 있는 실리콘 산화막 혹은 실리콘 질화막의 어느 하나를 형성하기 위해서는 고가의 플라즈마화학 기상 성장 증착(PE-CVD) 장치나 고가의 반도체용 특수 가스(SiH4)가 필요하다.
둘째, PE-CVD법으로 형성된 실리콘 산화막 혹은 실리콘 질화막 대신에, 반도체층으로 사용되고 있는 동일 산화물 재료로 게이트 절연층이나 채널 보호층, 패시베이션층을 형성할 수 있는 것이 바람직하고 있지만, 종래의 Ar가스에 추가해 산소 가스를 첨가하는 성막 방법에서는, 실리콘 산화막이나 실리콘 질화막에 필적하는 고저항화를 실현될 수 없다.
셋째, PE-CVD법에 의해 게이트 절연층을 형성한 후, 반도체층은 스퍼터 장치를 사용하기 위해 PE-CVD 장치로부터 기판을 꺼내지 않으면 안 된다. 또한, 채널 보호층을 PE-CVD법으로 형성하기 위해서는 스퍼터 장치를 사용하여 반도체층을 형성한 후, 장치로부터 기판을 꺼내지 않으면 안 된다.
따라서, 이러한 공정을 거치면, 게이트 절연층과 반도체층의 계면, 또는 반도체층과 채널 보호층의 계면이 오염되고 공정이 길어져 필요없는 코스트가 발생한다.
상술한 종래 기술에 의한 박막트랜지스터 소자의 제조 방법에 있어서의 문제점의 발생 원인은 다음과 같다.
첫째, 게이트 절연층이나 채널 보호층, 패시베이션층으로 사용되고 있는 실리콘 산화막 혹은 실리콘 질화막을 형성하는 수단으로서 PE-CVD법에 대신하는 기술이 없었다.
둘째, 반도체층으로 사용되고 있는 산화물 재료의 고유 저항값은, 산소 원자를 늘리면, 고유 저항값이 높아져 절연성을 나타내게 된다. 그러나, 산소량만을 늘려 형성하고 싶은 이른바 산화물 절연층은, 트랜지스터 소자의 절연층에 사용하는 것으로 그 저항이 너무 낮다.
셋째, 게이트 절연층이나 채널 보호층, 패시베이션층으로 사용되고 있는 실리콘 산화막 혹은 실리콘 질화막은, 스퍼터링법으로 성막하면, 충분한 절연성을 얻을 수 없다. 그 때문에, 게이트 절연층이나 채널 보호층, 패시베이션층은 PE-CVD법을 이용하여 형성해야만 한다. 따라서, 스퍼터 장치와 PE-CVD 장치간의 기판 이동을 진행해야 한다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로서 산소 원자에 추가적으로 탄소 원자를 첨가하는 것으로, 산화물 반도체막과 비교해 2자리 수 이상 높은 고유 저항값을 갖는 산화물 절연막을 제공할 수 있고, 적당량의 산소 원자를 함유 한 산화물 반도체 재료를 반도체층으로, 산소 원자에 추가한 적당량의 탄소 원자를 함유한 산화물 절연층 재료를 게이트 절연층, 채널 보호층, 패시베이션층으로 사용한 산화물 반도체 박막트랜지스터 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 관한 산화물 절연막은 산화물 반도체층내에 산소원자에 추가적으로 탄소원자를 첨가하여 형성한 것을 특징으로 한다.
또한, 본 발명에 관한 산화물 반도체 박막트랜지스터 소자는 산화물 재료가 채널 반도체층에 사용되는 산화물 반도체 박막트랜지스터 소자이며, 상기 기재의 산화물 절연막은, 상기 채널 반도체층으로 사용되는 산화물 재료와 동일 재료로 이루어지고, 게이트 절연층, 채널 보호층, 패시베이션층의 어느 하나 또는 모두에 이용하는 것을 특징으로 한다.
또한, 본 발명에 관련된 산화물 반도체 박막트랜지스터 소자의 제조방법은 기판상에 게이트 전극을 형성하는 공정과, 산화물 반도체 타겟을 이용하여 스퍼터링법으로 게이트 절연층, 반도체층, 채널 보호층을 연속해 성막하는 공정과, 어닐링 처리를 실시하는 공정과, 상기 채널 보호층을 소정의 형상으로 가공하는 공정과, 상기 반도체층을 소정의 형상으로 가공하는 공정과, 소스/드레인 전극을 형성하는 공정과, 패시베이션층을 성막하는 공정과, 소정의 콘택홀을 형성하는 공정을 차례로 실행하는 것을 특징으로 한다. 여기서, 상기 게이트 절연층 및 상기 채널 보호층, 그리고 상기 패시베이션층의 성막 공정은 산화물 반도체층내에 산소 원자에 추가적으로 탄소 원자를 첨가하는 것을 특징으로 한다.
본 발명에 의하면, 산소 원자에 추가적으로 탄소 원자를 첨가하는 것으로, 산화물 반도체막과 비교해 2자리수 이상 높은 고유 저항값을 갖는 산화물 절연막을 제공할 수 있고, 적당량의 산소 원자를 함유한 산화물 반도체 재료를 반도체층으로, 산소 원자에 추가적으로 적당량의 탄소 원자를 함유한 산화물 절연층 재료를 게이트 절연층, 채널 보호층, 패시베이션층으로 사용한 산화물 반도체 박막트랜지스터 소자를 얻을 수 있다. 따라서, 동일 타겟 재료와 동일 스퍼터 장치, 혹은 동일 챔버만으로 필요한 트랜지스터 구성 재료를 형성할 수 있으므로 트랜지스터 소자의 재료 코스트나 프로세스 코스트를 삭감할 수 있다.
도 1은 본 발명과 관련된 산화물 반도체막의 고저항화 기술을 설명하기 위한 가스 유량비(O2/(Ar+O2))대 고유 저항값의 관계를 나타내는 특성도이다.
도 2는 본 발명과 관련되는 산화물 반도체 박막트랜지스터 소자의 제조방법을 설명하는 공정도이다.
도 3은 도 2에 계속 되는 공정도이다.
먼저, 본 발명의 요지에 관해서 설명한다.
In-Ga-Zn-O로 대표되는 이른바 산화물 반도체 재료의 고유 저항값은 함유하는 산소 원자로 제어할 수 있다. 함유 산소 원자를 줄이면, 고유 저항값은 낮아지고, 산화물의 물성은 반도체로부터 도체에 가까워진다.
한편, 산소 원자를 늘리면, 고유 저항값이 높아지고, 반도체, 또는 절연체가 된다. 즉, 동일 반도체 재료를 사용하면서, 반도체층이나 절연층 혹은 도체층을 자유롭게 만들 수 있다. 그러나, 산소량을 늘려 형성한 산화물 절연층을 트랜지스터 소자의 절연층에 사용하려면, 그 고유 저항값이 너무 낮다.
본 발명은 산소 원자에 추가적으로 탄소 원자를 첨가하는 것으로, 2자리 수 이상 높은 고유 저항값을 갖는 「산화물 절연막」을 제공한다.
또한, 본 발명은 적당량의 산소 원자를 함유한 산화물 반도체 재료를 반도체층으로, 산소 원자에 추가적으로 적당량의 탄소 원자를 함유한 「산화물 절연층 재료」를 게이트 절연층, 채널 보호층, 패시베이션층으로 사용하는 산화물 반도체 박막트랜지스터 소자를 제공한다.
이하, 구체적인 실시 형태에 대해 설명한다.
먼저, 산화물 반도체막의 고저항 기술에 대해 설명한다.
본 발명에 있어서는, In-Ga-Zn-O로 대표되는 이른바 산화물 반도체 재료로 산소 원자에 추가적으로 탄소 원자를 첨가하는 것으로, 2자리 수 이상 높은 고유 저항값을 갖는 「산화물 절연막」을 형성하는 것이 가능하게 된다.
도 1은 본 발명에 관련된 산화물 반도체막의 고저항화 기술을 설명하기 위한 가스 유량비(O2/(Ar+O2))대 고유 저항값의 관계를 나타내는 특성도이다.
도 1에 나타낸 바와 같이, In-Ga-Zn-O막의 고유 저항값에 대해, 해당 In-Ga-Zn-O막의 산화물 반도체 재료로 산소 원자에 추가적으로, 가스 유량비로 1%의 탄소 원자를 첨가하는 것으로, 점선의 원내로 나타내는 특성과 같이, 2자리 수 이상 높은 고유 저항값을 갖는 「산화물 절연막」을 형성할 수 있다. 더구나 첨가되는 탄소 원자가, 1%에서 5%의 범위에서는, 1% 첨가와 거의 같은 고유 저항값을 갖는 것이 확인되었다. 또한, 본 발명을 실증하는 것에 사용한 스퍼터 장치에서는 탄소량이 1% 미만과 5%를 넘는 범위는 유량 제어가 어려워 데이터를 뽑는 것에 이르지 않았다.
따라서, 적당량의 산소 원자를 함유한 산화물 반도체 재료를 반도체층으로, 산소 원자에 추가적으로 적당량의 탄소 원자를 함유한 「산화물 절연층 재료」를, 게이트 절연층, 채널 보호층, 패시베이션층으로 사용한 산화물 반도체 박막트랜지스터 소자를 제작할 수 있다.
다음에, 고저항 산화물 절연막을 사용하는 박막트랜지스터 소자 및 그 제조 방법에 대해 설명한다. 본 발명에 있어서는, 동일 산화물 재료(스퍼터 타겟)를 사용하면서, 스퍼터링법에 의한 성막내의 반응 가스를 바꾸는 것만으로, 반도체층이나 절연층을 제작하여 분리하기가 가능하게 된다. 그리고, 동일 타겟 재료와 동일 스퍼터 장치 혹은 동일 챔버만으로 필요한 트랜지스터 구성 재료를 형성할 수 있는 것으로, 트랜지스터 소자의 재료 코스트나 프로세스 코스트를 삭감할 수 있다.
에치 스토퍼층을 갖는 보텀 게이트/탑 콘택 구조의 예를 참조하고, 도 2 및 도 3의 공정순서에 따라 본 발명과 관련되는 산화물 반도체 박막트랜지스터 소자의 제조 방법에 대해 설명한다.
먼저, 아래와 같은 조건에서, 도 2의 (A)에 나타낸 바와 같이, 유리 기판(1)상에 스퍼터 장치를 이용하여 Mo막을 성막하고, 포토리소그래픽법에 의해 상기 Mo막을 선택적으로 제거하여 게이트 전극(2)을 형성한다.
여기서, Mo두께: 50~100㎚, DC스퍼터 전력: 500W, 스퍼터링 가스/유량: Ar/30sccm, 챔버내 압력: 3~5mTorr의 조건으로 Mo막을 형성한다.
이어서, 아래와 같은 성막 조건에서, 도 2의 (B)에 나타낸 바와 같이, 산화물 반도체 타겟을 이용하여 스퍼터링법으로 게이트 절연층(3), 반도체층(4), 채널 보호층(5)을 연속으로 성막한다.
여기서, 상기 게이트 절연층(3), 채널 보호층(5)의 성막 조건은 다음과 같다.
상기 게이트 절연막(3)의 두께는 150~200㎚, 상기 채널 보호층(5)의 두께는 50~100㎚로 하고, DC스퍼터 전력은 150W, 총스퍼터링 가스 유량은 50sccm(Ar+O2+C), O2농도는 1~20%, C농도: 1~5%, 챔버내 압력은 5~7 mTorr로 실시하여 성막한다.
상기 반도체층(4)의 성막 조건은 두께를 30~50㎚, DC스퍼터 전력은 150W, 총스퍼터링 가스 유량은 50sccm(Ar+O2), O2농도는 1~20%, 챔버내 압력은 3~5 mTorr으로 성막한다.
도 2의 (B)의 A부에 나타낸 바와 같이, 게이트 절연층(3), 반도체층(4), 채널 보호층(5)을 연속 성막했기 때문에 각 층간의 오염이나 프로세스 단축을 할 수 있다. 또한, 동일 타겟 재료와 동일 스퍼터 장치로 필요한 트랜지스터 구성 재료를 형성할 수 있는 것으로, 트랜지스터 소자의 재료 코스트나 프로세스 코스트를 삭감할 수 있다.
다음에, 아래와 같은 조건에서, 도 2의 (C)에 나타낸 바와 같이, 어닐링 처리를 실시한다.
즉, 온도는 350℃, 시간은 1hr, 분위기는 공기의 조건을 통해 어닐링을 실시한다.
이어서, 도 2의 (D)에 나타낸 바와 같이, 형성된 채널 보호층(5)을 습식 식각 또는 건식 식각에 의해 소정의 형상으로 패터닝한다.
여기서, 가공은 다음의 공정을 거치게 된다. 즉 포지티브 레지스터 도포→노광→현상→식각→박리의 순으로 상기 채널 보호층(5)을 소정의 형상으로 패터닝한다.
도 2의 (D)에는, 에치 스토퍼층에 의해 패터닝된 채널 보호층(5)을 나타내고 있다.
다음에, 도 3의 (A)에 나타낸 바와 같이, 형성된 반도체층(4)을 습식식각 혹은 건식식각법에 의해 소정의 형상으로 패터닝한다.
여기서, 상기 반도체층(4)의 가공은 다음의 공정을 거치게 된다. 즉, 포지티브 레지스터 도포→노광→현상→식각→박리의 순으로 상기 반도체층(4)을 소정의 형상으로 패터닝한다.
도 3의 (A)에는 패터닝된 반도체층(4)을 나타내고 있다.
이어서, 아래와 같은 조건으로, 도 3의 (B)에 나타낸 바와 같이, 스퍼터 장치를 이용하여 Mo막을 성막 후, 포토리소그래픽법에 의해 소스/드레인 전극(6)을 형성한다.
여기서, 상기 Mo두께는 100~150㎚, DC스팩터 전력은 500W, 스퍼터링 가스/유량은 Ar/30sccm, 챔버내 압력은 3~5mTorr로 하여 상기 Mo막을 성막한다.
가공은 다음의 공정을 거치게 된다. 즉, 포지티브 레지스터 도포→노광→현상→식각→박리의 순으로 상기 소스/드레인 전극(6)을 형성한다.
이어서, 아래와 같은 성막 조건으로 도 3의 (C)에 나타낸 바와 같이, 스퍼터링법을 이용하여 패시베이션층(7)을 성막한다.
여기서, 상기 패시베이션층(7)의 성막 조건으로, 두께는 400~500㎚, DC스퍼터 전력은 150W, 총스퍼터링 가스 유량은 50sccm(Ar+O2+C), O2농도는 1~20%, C농도는 1~5%, 챔버내 압력은 5~7mTorr로 하여 상기 패시베이션층(7)을 성막한다.
그리고, 도 3의 (D)에 나타낸 바와 같이, 소정의 콘택홀을 포토리소그래픽법으로 형성한다.
한편, 상기 실시형태에서는 반도체층(4)으로 사용되는 산화물 재료와 동일 재료로, 게이트 절연층(3), 채널 보호층(5), 패시베이션층(7)을 형성하고 있지만, 적어도 어느 하나로 이용하여 형성해도 좋다.
따라서, 본 발명에 의하면, In-Ga-Zn-O로 대표되는 산화물 재료를 사용하면서, 스퍼터링법에 의한 성막내의 반응 가스를 바꾸는 것만으로, 산화물 재료를 반도체층이나 절연층에 형성하여 나눌 수 있다.
그 결과, 동일 타겟 재료와 동일 스퍼터 장치, 혹은 동일 챔버만으로 필요한 트랜지스터 구성 재료를 형성할 수 있으므로, 트랜지스터 소자의 재료 코스트나 프로세스 코스트를 삭감할 수 있다.
또한, 종래의 a-Si/TFT 공정에 비해 고가의 플라즈마 화학 기상 성장 증착법(PE-CVD) 장치나 고가의 반도체 가스(SiH4)가 불필요하게 된다.
또한, 스퍼터 장치내에서 필요한 반도체층, 및 절연층을 연속하여 형성할 수 있기 때문에, 불연속 성막으로 문제가 되는 물이나 이산화탄소 등에 의한 계면의 오염을 미연에 방지할 수 있다. 또한, 기판의 장치간 반송이 불필요하고, 공정 단축이 실현된다.
또한, 반도체층도 절연층도, 기본 재료는 In-Ga-Zn-O로 구성되기 때문에, 팽창 계수나 격자 정수로 대표되는, 이른바 「물리 정수」가 동일하다. 이것은, 본질적으로 스트레스가 적은 박막트랜지스터 구조를 실현할 수 있어 전기적으로 신뢰성의 높고, 특성이 안정된 TFT가 실현된다.
이상과 같이, 본 발명에 의하면, 염가로 신뢰성이 우수한 산화물 박막트랜지스터를 제공할 수 있다.
1 : 유리 기판 2 : 게이트 전극
3 : 게이트 절연층 4 : 반도체층
5 : 채널 보호층 6 : 소스/드레인 전극
7 : 패시베이션층

Claims (5)

  1. 산화물 반도체층내에, 산소원자에 추가적으로 탄소원자를 첨가하여 형성한 것을 특징으로 산화물 절연막.
  2. 제 1 항에 있어서, 상기 탄소원자는 스퍼터링시 가스 유량비로 1~5% 첨가되는 것을 특징으로 하는 산화물 절연막.
  3. 산화물 재료가 채널 반도체층으로 사용되는 산화물 반도체 박막트랜지스터 소자이며,
    청구항 1 또는 2에 기재의 산화물 절연막은, 상기 채널 반도체층으로 사용되는 산화물 재료와 동일 재료로 이루어지고, 게이트 절연층, 채널 보호층, 패시베이션층의 어느 하나 또는 모두에 이용한 것을 특징으로 하는 산화물 반도체 박막트랜지스터 소자.
  4. 기판상에 게이트 전극을 형성하는 공정과,
    산화물 반도체 타겟을 이용하여 스퍼터링법으로 게이트 절연층, 반도체층, 채널 보호층을 연속해 성막하는 공정과,
    어닐링 처리를 실시하는 공정과,
    상기 채널 보호층을 소정의 형상으로 가공하는 공정과,
    상기 반도체층을 소정의 형상으로 가공하는 공정과,
    소스/드레인 전극을 형성하는 공정과,
    패시베이션층을 성막하는 공정과, 소정의 콘택홀을 형성하는 공정을 차례로 실행하는 공정을 순차 실행하고,
    상기 게이트 절연층 및 상기 채널 보호층, 상기 패시베이션층의 성막공정은 산화물 반도체층내에 산소원자에 추가적으로 탄소원자를 첨가하는 것을 특징으로 하는 산화물 반도체 박막트랜지스터 소자의 제조방법.
  5. 제 4 항에 있어서, 상기 탄소원자는 스퍼터링시 가스유량비로 1~5% 첨가시키는 것을 특징으로 하는 산화물 반도체 박막트랜지스터 소자의 제조방법.
KR1020110130041A 2010-12-09 2011-12-07 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법 KR101970548B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010274707A JP2012124367A (ja) 2010-12-09 2010-12-09 酸化物絶縁膜、酸化物半導体薄膜トランジスタ素子およびその製造方法
JPJP-P-2010-274707 2010-12-09

Publications (2)

Publication Number Publication Date
KR20120064626A true KR20120064626A (ko) 2012-06-19
KR101970548B1 KR101970548B1 (ko) 2019-04-19

Family

ID=46505503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110130041A KR101970548B1 (ko) 2010-12-09 2011-12-07 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2012124367A (ko)
KR (1) KR101970548B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508866B1 (en) 2013-07-05 2016-11-29 Joled Inc. Thin-film transistor element, method for manufacturing same, and display device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661475A (ja) * 1992-06-12 1994-03-04 Toshiba Corp 炭素を含むｉｖ族半導体素子及びその製造方法
JPH10173255A (ja) * 1996-12-06 1998-06-26 Seiko Epson Corp ２端子型非線形素子、およびその製造のための非水系化成液、ならびに液晶表示パネル
JP3156909B2 (ja) * 1995-07-03 2001-04-16 日本電信電話株式会社 半導体積層構造の気相成長方法
JP2004253520A (ja) * 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置とその製造方法
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2008060419A (ja) * 2006-08-31 2008-03-13 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
KR20080048002A (ko) * 2006-11-27 2008-05-30 샤프 가부시키가이샤 반도체 기억장치 및 반도체 장치와 표시장치, 액정표시장치 및 수상기
JP2010050434A (ja) * 2008-08-21 2010-03-04 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法
KR20100090208A (ko) * 2009-02-05 2010-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 그 트랜지스터의 제조방법
JP2010219114A (ja) * 2009-03-13 2010-09-30 Tokyo Institute Of Technology 炭素電極及び炭素電極の製造方法、有機トランジスタ及び有機トランジスタの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661475A (ja) * 1992-06-12 1994-03-04 Toshiba Corp 炭素を含むｉｖ族半導体素子及びその製造方法
JP3156909B2 (ja) * 1995-07-03 2001-04-16 日本電信電話株式会社 半導体積層構造の気相成長方法
JPH10173255A (ja) * 1996-12-06 1998-06-26 Seiko Epson Corp ２端子型非線形素子、およびその製造のための非水系化成液、ならびに液晶表示パネル
JP2004253520A (ja) * 2003-02-19 2004-09-09 Hitachi Displays Ltd 表示装置とその製造方法
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2008060419A (ja) * 2006-08-31 2008-03-13 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
KR20080048002A (ko) * 2006-11-27 2008-05-30 샤프 가부시키가이샤 반도체 기억장치 및 반도체 장치와 표시장치, 액정표시장치 및 수상기
JP2010050434A (ja) * 2008-08-21 2010-03-04 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法
KR20100090208A (ko) * 2009-02-05 2010-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 그 트랜지스터의 제조방법
JP2010219114A (ja) * 2009-03-13 2010-09-30 Tokyo Institute Of Technology 炭素電極及び炭素電極の製造方法、有機トランジスタ及び有機トランジスタの製造方法

Also Published As

Publication number Publication date
KR101970548B1 (ko) 2019-04-19
JP2012124367A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
US11881411B2 (en) High pressure annealing process for metal containing materials
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
CN106935656B (zh) 绝缘膜、半导体装置的制造方法以及半导体装置
CN101840936B (zh) 包括晶体管的半导体装置及其制造方法
Son et al. 42.4 L: Late‐News Paper: 4 inch QVGA AMOLED Driven by the Threshold Voltage Controlled Amorphous GIZO (Ga2O3‐In2O3‐ZnO) TFT
CN101807600B (zh) 晶体管、具有该晶体管的半导体装置和它们的制造方法
Furuta et al. Electrical properties of the thin-film transistor with an indium–gallium–zinc oxide channel and an aluminium oxide gate dielectric stack formed by solution-based atmospheric pressure deposition
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN104603919B (zh) 薄膜晶体管及显示装置
EP2195849A1 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
CN104620365A (zh) 薄膜晶体管和显示装置
US9722049B2 (en) Methods for forming crystalline IGZO with a seed layer
JP2013041968A (ja) 薄膜デバイス及びその製造方法
CN104576753B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
JP2012238763A (ja) 半導体装置及び半導体装置の製造方法
TW201906175A (zh) 薄膜電晶體
WO2010018875A1 (ja) 電界効果型トランジスタの製造方法
EP3291304B1 (en) Oxide semiconductor thin film, thin-film transistor, and preparation method and device
US9202690B2 (en) Methods for forming crystalline IGZO through annealing
US20170084643A1 (en) Storage Capacitors for Displays and Methods for Forming the Same
Ji et al. P‐2: Novel High Mobility Oxide TFT with Self‐Aligned S/D Regions Formed by Wet‐etch process
Shao et al. Homo-junction bottom-gate amorphous In–Ga–Zn–O TFTs with metal-induced source/drain regions
CN102738243A (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
Tsuji et al. Low-resistive source/drain formation using nitrogen plasma treatment in self-aligned In-Ga-Zn-Sn-O thin-film transistors
KR101970548B1 (ko) 산화물 절연막, 산화물 반도체 박막트랜지스터 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant