JP2009536791A5

JP2009536791A5 -

Info

Publication number: JP2009536791A5
Application number: JP2009510032A
Authority: JP
Filing date: 2007-05-01
Publication date: 2009-12-17
Anticipated expiration: 2027-05-01

Claims

マイクロ電子工学装置用電子部品を形成する方法であって、
工作物の上に下地層を堆積するステップと、
前記下地層の上に導電層を形成するステップと、
前記導電層の上に誘電層を堆積するステップと
を含み、ここで、
前記下地層によって、少なくとも部分的に結晶化することにより前記誘電層の誘電率が、前記下地層が前記導電層の下に無い場合に較べて大きくなり、
前記下地層は、珪酸塩を含み、前記誘電層は、酸化タンタル（Ｔａ _２Ｏ _５）を含む、
ことを特徴とする、方法。
前記下地層が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）を含み、
前記導電層が、ルテニウム（Ｒｕ）を含む、
ことを特徴とする、請求項１記載の方法。
前記導電層が、ルテニウム（Ｒｕ）を含む、
ことを特徴とする、請求項１記載の方法。
前記下地層が、珪酸ジルコニウム（ＺｒＳｉ_ｘＯ_ｙ）を含み、
前記導電層が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項１記載の方法。
マイクロ電子工学装置用電子部品を形成する方法であって、
工作物の上に下地層を堆積するステップと、
前記下地層の上に導電層を形成するステップと、
前記導電層の上に誘電層を堆積するステップと
を含み、ここで、
前記下地層によって、前記誘電層の誘電率が、前記下地層が前記導電層の下に無い場合に較べて大きくなり、
前記下地層が、珪酸塩を含み、
前記誘電層が、酸化タンタル（Ｔａ_２Ｏ_５）を含む
ことを特徴とする、方法。
前記下地層が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）を含む、請求項５記載の方法。
前記誘電層を前記導電層の上に堆積した後に、約３００℃を超える環境に曝露することなく、前記誘電層の誘電率が約４０よりも大きくなる、請求項１記載の方法。
前記下地層の上に形成された前記導電層が、第一の導電層を含み、そして、
前記誘電層が前記第一の導電層上に堆積された後に、別の工程として前記誘電層を温度を上げて焼き鈍すことなく、第二の導電層を前記誘電層の上に堆積するステップ
をさらに含む、請求項１記載の方法。
前記下地層の上に形成された前記導電層が、第一の導電層を含み、そして、
前記誘電層が前記第一の導電層上に堆積された後に、別の工程として前記誘電層を温度を上げて結晶化することなく、第二の導電層を前記誘電層の上に堆積するステップ
をさらに含む、請求項１記載の方法。
前記下地層が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）、および珪酸ジルコニウム（ＺｒＳｉ_ｘＯ_ｙ）、のうちの一種以上を含み、
前記第一の導電層が、ルテニウム（Ｒｕ）、白金（Ｐｔ）、白金ロジウム（ＰｔＲｈ）、白金イリジウム（ＰｔＩｒ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、およびタングステン（Ｗ）、ならびに、それらの酸化物、窒化物、珪化物、もしくは炭化物、
のうちの一種以上を含み、
前記第二の導電層が、白金（Ｐｔ）、白金の合金、窒化タングステン（ＷＮ_ｘ、ＷＮ、もしくはＷ_２Ｎ）、タングステン（Ｗ）、ならびに／あるいは、窒化チタン（ＴｉＮ）、のうちの一種以上を含む
ことを特徴とする、請求項９記載の方法。
マイクロ電子工学装置のためのキャパシタの形成方法であって、
キャパシタ領域を有する工作物を用意するステップと、
珪酸塩を含む下地層を、前記キャパシタ領域の少なくとも一部の上に堆積するステップと、
第一の導電層を、前記下地層の上に形成することで、第一の電極を前記キャパシタ領域内につくるステップと、
酸化タンタル（Ｔａ _２Ｏ _５）を含む誘電層を、前記キャパシタ領域内で前記第一の導電層の上に堆積して、前記下地層により、前記第一の導電層の上の前記誘電層の誘電率が、前記下地層が前記第一の導電層の下に無い場合に較べて高くなる、というステップと、
第二の導電層を、前記酸化タンタル層の上に形成することで、第二の電極をつくるステップと
を含む、方法。
前記下地層が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）、を含み、
前記第一の導電層が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項１１記載の方法。
前記下地層が、珪酸ジルコニウム（ＺｒＳｉ_ｘＯ_ｙ）を含み、
前記第一の導電層が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項１１記載の方法。
前記下地層が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）を含む、請求項１１記載の方法。
前記誘電層を前記第一の導電層の上に堆積した後に、前記誘電層を約３００℃を超える環境に曝すことなくして、前記誘電層の誘電率が約４０よりも大きい、請求項１１記載の方法。
マイクロ電子工学工作物のための電子部品の形成方法であって、
珪酸塩を含む上塗材を、前記工作物の一部の上に堆積するステップと、
導電層を、前記上塗材の上に形成するステップと、
誘電層を、前記導電層の上に堆積するステップと
を含み、ここで、
酸化タンタル（Ｔａ _２Ｏ _５）を含む前記誘電層を前記導電層の上に堆積した後に、前記誘電層を約３００℃を超える環境に曝すことなくして、前記上塗材が前記導電層の下に在る場合の前記誘電層の誘電率が、前記上塗材が前記導電の下に無い場合に較べて高くなる
ことを特徴とする、方法。
前記上塗材が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）、を含み、
前記導電層が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項１６記載の方法。
前記上塗材が、珪酸ジルコニウム（ＺｒＳｉ_ｘＯ_ｙ）を含み、
前記導電層が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項１６記載の方法。
前記誘電層を前記導電層の上に堆積した後に、前記誘電層を約３００℃を超える環境に曝すことなくして、前記誘電層の誘電率が約４０よりも大きい、請求項１６記載の方法。
マイクロ電子工学工作物内にキャパシタを形成する方法であって、
側壁の有る凹みを具えた工作物を用意するステップと、
珪酸ハフニウム（ＨｆＳｉ _ｘＯ _ｙ）、酸化ハフニウムアルミニウム（ＨｆＡｌ _ｘＯ _ｙ）、珪酸ジルコニウム（ＺｒＳｉ _ｘＯ _ｙ）、および酸化ジルコニウムアルミニウム（ＺｒＡｌ _ｘＯ _ｙ）、のうちの少なくとも一つを含む上塗材を堆積して、前記凹みの前記側壁を少なくとも部分的に蔽うステップと、
ルテニウム（Ｒｕ）を含む第一の導電層を、前記凹み内にて前記上塗材の上に形成することで、第一の電極をつくるステップと、
誘電層を、前記凹み内にて前記第一の導電層の上に堆積して、前記上塗材により、別の工程として少なくとも部分的に結晶化させ前記誘電層を約３００℃を超える温度で加熱することなく、前記誘電層の誘電率が約４０以上となる、というステップと、
第二の導電層を、前記誘電層の上に形成することで、第二の電極をつくるステップと
を含む、方法。
前記誘電層が、酸化タンタル（Ｔａ_２Ｏ_５）を含む
ことを特徴とする、請求項２０記載の方法。
前記誘電層を前記第一の導電層の上に堆積した後に、前記誘電層を約３００℃を超える環境に曝すことなくして、前記誘電層の誘電率が約５０となる、請求項２０記載の方法。
マイクロ電子工学装置のための部品であって、
第一の側部および前記第一の側部に対向する第二の側部を有する、導電性素子と、
前記導電性素子の前記第一の側部に接触するとともに、酸化タンタル（Ｔａ _２Ｏ _５）を含む誘電層と、
前記導電性素子の前記第二の側部の少なくとも一部に接触する、上塗材と
を含み、ここで、
前記上塗材が珪酸塩を含むとともに、前記誘電層の誘電率を、前記上塗材が前記導電性素子の前記第二の側部に接触しない場合と較べて高めるように構成されている
ことを特徴とする、部品。
前記上塗材が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）を含み、
前記導電性素子が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項２３記載の部品。
前記上塗材が、珪酸ジルコニウム（ＺｒＳｉ_ｘＯ_ｙ）を含み、
前記導電性素子が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項２３記載の部品。
前記上塗材が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）を含む、請求項２３記載の部品。
前記誘電層を前記導電性素子の上に堆積した後に、前記誘電層を約３００℃を超える環境に曝すことなくして、前記誘電層の誘電率が約４０を超える、請求項２３記載の部品。
前記上塗材が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）、珪酸ジルコニウム（ＺｒＳｉ_ｘＯ_ｙ）、のうちの一種以上を含み、
前記導電性素子が、ルテニウム（Ｒｕ）、白金（Ｐｔ）、白金ロジウム（ＰｔＲｈ）、白金イリジウム（ＰｔＩｒ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ならびに、それらの酸化物、窒化物、珪化物、もしくは炭化物、のうちの一種以上を含む
ことを特徴とする、請求項２３記載の部品。
マイクロ電子工学装置のためのキャパシタであって、
珪酸塩を含む上塗材と、
前記上塗材に接触する第一の電極と、
前記第一の電極に接触する第一の側部、および、前記第一の側部に対向する第二の側部を有するとともに、酸化タンタル（Ｔａ _２Ｏ _５）を含む誘電性スペーサーと、
前記誘電性スペーサーの前記第二の側部に接触する、第二の電極と
を含み、ここで、
前記上塗材によって、前記誘電性スペーサーの誘電率が、前記上塗材が前記第一の電極に接触していない場合に較べて高くなる
ことを特徴とする、キャパシタ。
前記上塗材が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）を含み、
前記第一の電極が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項２９記載のキャパシタ。
前記上塗材が、珪酸ジルコニウム（ＺｒＳｉ_ｘＯ_ｙ）を含み、
前記第一の電極が、ルテニウム（Ｒｕ）を含む
ことを特徴とする、請求項２９記載のキャパシタ。
前記上塗材が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）を含む、請求項２９記載のキャパシタ。
前記誘電性スペーサーを前記第一の電極の上に堆積した後に、前記誘電性スペーサーを約３００℃を超える環境に曝すことなくして、前記誘電性スペーサーの誘電率が約４０を超える、請求項２９記載のキャパシタ。
前記上塗材が、珪酸ハフニウム（ＨｆＳｉ_ｘＯ_ｙ）、珪酸ジルコニウム（ＺｒＳｉ_ｘＯ_ｙ）のうちの一種以上を含み、
前記第一の電極が、ルテニウム（Ｒｕ）、白金（Ｐｔ）、白金ロジウム（ＰｔＲｈ）、白金イリジウム（ＰｔＩｒ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、レニウム（Ｒｅ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ならびに／あるいは、それらの酸化物、窒化物、珪化物、もしくは炭化物、のうちの一種以上を含む
ことを特徴とする、請求項２９記載のキャパシタ。
プロセッサと、
前記プロセッサに動作可能なように結合した、メモリ装置と
を含むシステムであって、
前記メモリ装置が、
珪酸塩を含む上塗材を有する、キャパシタ構造体と、
前記上塗材と接触する、第一の電極と、
前記第一の電極に接触する第一の側部、および、前記第一の側部に対向する第二の側部を有する、誘電性スペーサーと、
酸化タンタル（Ｔａ _２Ｏ _５）を含む前記誘電性スペーサーの前記第二の側部に接触する、第二の電極と
を含み、前記上塗材によって、前記誘電性スペーサーの誘電率が、前記上塗材が前記第一の電極に接触していない場合に較べて高くなる
ことを特徴とする、システム。