TWI424533B - 形成電容器之方法 - Google Patents

形成電容器之方法 Download PDF

Info

Publication number
TWI424533B
TWI424533B TW099121739A TW99121739A TWI424533B TW I424533 B TWI424533 B TW I424533B TW 099121739 A TW099121739 A TW 099121739A TW 99121739 A TW99121739 A TW 99121739A TW I424533 B TWI424533 B TW I424533B
Authority
TW
Taiwan
Prior art keywords
metal oxide
ruo
oxide layer
phase
dielectric metal
Prior art date
Application number
TW099121739A
Other languages
English (en)
Other versions
TW201112355A (en
Inventor
Vassil Antonov
Vishwanath Bhat
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201112355A publication Critical patent/TW201112355A/zh
Application granted granted Critical
Publication of TWI424533B publication Critical patent/TWI424533B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

形成電容器之方法
本文所揭示之實施例關於形成電容器之方法。
電容器係半導體積體電路(例如記憶體電路，例如DRAM電路)中之常用電組件。一典型電容器係由兩個由一非導電電容器介電區域分開之導電電極組成。隨著積體電路密度之增加，儘管有電容器區之減少，但對於維持足夠高的儲存電容仍存在一持續挑戰。一種增加單元電容之途徑係藉助單元結構技術。該等技術包括3維單元電容器，例如溝槽式電容器及堆疊電容器。增加單元電容之其他途徑包括開發及利用用於該等電容器電極及該電容器介電區域中之一者或兩者之新材料。
一種使電容最大化之途徑係使用一或多種具有一極高介電常數k之電介質用於該電容器介電區域。某些介電金屬氧化物可用於該等目的。介電金屬氧化物可以多種不同的非晶形相及結晶相存在，其中每一相具有一不同的介電常數。已經發現，在一些情況下，沈積為75埃及低於75埃之介電金屬氧化物層可需要在遠遠超過500℃下之後續高溫退火以達成該等不同材料之期望的最高k相。遺憾的是，將該基板暴露於該等高溫可導致其他電路組件及材料之損壞。因此，將期望開發能夠製造具有高k電介質之電容器之技術，該等技術在沈積該等電容器介電層之後不需要將基板暴露於高溫下。
參照圖1-4闡述形成電容器之第一實施例方法。參照圖1，一基板片段通常由參考編號10表示，且可包含一半導體基板。在本文件之上下文中，術語「半導體基板」或「半導電基板」係界定為意指包含半導電材料之任一構造，該半導電材料包括(但不限於)諸如一半導電晶圓(單獨或在其上包含其他材料之總成中)及半導電材料層(單獨或在包含其他材料之總成中)之塊狀半導電材料。術語「基板」係指任一支撐結構，其包括(但不限於)上文所闡述之該等半導電基板。實例性基板10係描繪成包含一基底材料或基板12，其向外將形成一電容器。基板12將可能包含多種可為絕緣、導電、及/或半導電之不同組成材料及層。
一內部導電電容器電極材料14已沈積於基板12上。該材料可係均勻的或不均勻的，其中經導電摻雜之半導電材料及一或多種金屬係實例。在本文件之上下文中，一「金屬」涵蓋元素形式之金屬、元素金屬之合金，及一或多種導電金屬化合物。實例包括經導電摻雜之矽、鈦、鎢、導電金屬氮化物、鉑、釕，及導電金屬氧化物。內部導電電容器電極材料14之一實例性厚度範圍為自50埃至300埃。
參照圖2，一第一相之一介電金屬氧化物層16已沈積於內部導電電容器電極材料14上至一不超過75埃之厚度。第一相介電金屬氧化物層16具有一至少15之介電常數「k」。介電層16可經佈置與內部導電電容器電極材料14直接實體觸摸接觸或可不與其直接實體觸摸接觸。因此，一或多種不同的電容器介電材料可提供於第一相介電金屬氧化物層16及導電電容器電極材料14中間，例如如由層14與16之間之三個垂直的點所指示。無論如何，在一實施例中，介電金屬氧化物層16之厚度不超過60埃，且在一實施例中不超過50埃。
介電金屬氧化物層16之第一相可為非晶形或結晶。無論如何，層16之金屬氧化物可僅含有一單一金屬元素，或可包含多種金屬元素。用於層16之具有一至少15之k之特定高k介電實例性材料包括ZrO2 、TiO2 、Ta2 O5 、HfO2 、及Nb2 O5 中之至少一者。
介電金屬氧化物層16可藉由任一現有或仍待開發之方式沈積，其中化學蒸氣沈積及原子層沈積中之一者或一其組合係實例。可使用任何適宜前驅物，例如金屬鹵化物及金屬有機物作為含金屬之前驅物，且可使用含氧材料之化合物作為含氧前驅物。例如對於ZrO2 而言，用於鋯之實例化學蒸氣沈積或原子層沈積前驅物包括四氯化鋯、叁(二甲基-醯胺基)(環戊二烯基)鋯、叁(二甲基-醯胺基)(甲基-環戊二烯基)鋯、叁(二甲基-醯胺基)(乙基-環戊二烯基)鋯、四乙基甲基醯胺基鋯、及四(二甲基醯胺基)鋯。實例性含氧前驅物包括O2 、O3 及H2 O。當然，亦可使用各種前驅物中之兩種或多種之混合物。僅作為實例，沈積條件包括一自250℃至350℃之基板溫度及自0.5托至5托之次大氣室壓力。
仍參照圖2，導電RuO2 18已沈積於介電金屬氧化物層16上且與其實體接觸。該如此沈積之導電RuO2 可為任一非晶形相或結晶相。在一個實施例中，RuO2 18之厚度為至少50埃。在一個實施例中，RuO2 之厚度為75埃至300埃，其中一更特定理想實施例為100埃至150埃。
RuO2 18可藉由任一現有或仍待開發之方式沈積，其中原子層沈積及化學蒸氣沈積中之一者或兩者係實例。實例性溫度、壓力及含氧前驅物可與彼等上文針對介電金屬氧化物層16之沈積所闡述相同。實例性含釕前驅物包括雙(環戊二烯基)釕、雙(乙基-環戊二烯基)釕、雙(二甲基-戊二烯基)釕、叁(四-甲基-庚二酮酸)釕、(二甲基-戊二烯基)(乙基-環戊二烯基)釕、(甲基-環戊二烯基)(吡咯基)釕、(四乙基甲基醯胺基)釕、及(四二甲基醯胺基)釕。
參照圖3，RuO2 18及介電金屬氧化物層16已於一低於500℃之溫度下退火。在該退火期間RuO2 18與層16之介電金屬氧化物實體接觸有利於或賦予介電金屬氧化物層16自該第一相至一具有一高於該第一相之k之第二結晶相之一變化。與圖2相比，此在圖3中藉由將介電金屬氧化物層16顯示為點來例示。在一個實施例中，該退火係在一至少200℃之溫度下實施，且在一個實施例中在一不超過400℃之溫度下實施。壓力可為大氣壓、次大氣壓或高於大氣壓，且該退火期間之氣氛可為惰性或不為惰性。
在一個其中該如此沈積之RuO2 係非晶形之實施例中，該非晶形將由於該退火而變成結晶。在一個實施例中，該第二結晶相係四方相且該如此沈積之RuO2 係一不為四方相之相。在該實施例中，該退火使RuO2 之相變成四方相。
已發現，提供一RuO2 層與一具有一至少15之k之介電金屬氧化物層直接實體觸摸接觸，且其中該金屬氧化物層具有一不超過75埃之厚度，可明顯降低該金屬氧化物層為達成一期望最高k結晶態必須暴露之時間及溫度。舉例而言，沈積至一70埃或以下之厚度之ZrO2 係沈積成與一最高k及期望四方相不同之一非晶形相、單斜相或立方相中之一者。在不與一RuO2 層直接實體觸摸接觸之情形下，該如此沈積之ZrO2 層必須經受一至少600℃之溫度達至少5分鐘以達成至該四方相之完全轉變。提供一RuO2 層與其直接實體觸摸接觸能夠使所用溫度低於500℃。
作為特定實例，一接納於一50埃厚之ZrO2 層上之150埃厚RuO2 層將在任一氣氛或任一壓力中利用一250℃之退火溫度在5分鐘或更少時間內使該ZrO2 層轉變成該四方相。若相同的50埃之如此沈積之ZrO2 層由一100埃厚之RuO2 層接觸，則暴露於一400℃之溫度持續5分鐘或更少時間將使得轉變成該期望的四方相。
該第二結晶相可為四方相、六方相或其他相，例如此取決於該介電金屬氧化物之組成。舉例而言，對於TiO2 、HFO2 及ZrO2 而言，該期望最高k相係四方相。就Ta2 O5 及Nb2 O5 而言，該最高k結晶相係六方相。
以上所闡述之退火的動作可作為一用於轉變成該最高k第二結晶相之特定及/或唯一目的之專門退火來實施。另一選擇為，該退火可固有地由該基板出於一或多種其他目的之後續處理而引起。舉例而言，額外層在高於室溫且低於500℃之溫度下之沈積可導致或構成上述退火的動作。舉例而言，若沈積經導電摻雜之多晶矽及氮化鈦中之一者或兩者之一外部電容器電極材料，則該沈積可在一溫度下實施一足夠時期以提供所述退火動作。
無論如何，經退火介電金屬氧化物層16將併入到一電容器構造之一電容器介電區域中。舉例而言，圖3將經退火介電金屬氧化物層16描繪成構成一電容器構造22之一電容器介電區域20之一部分。電容器介電區域20可僅由經退火介電金屬氧化物層16構成，或可在經退火介電金屬氧化物層16與內部導電電容器電極材料14之間包括一或多種額外材料。無論如何，圖3中之電容器構造22描繪成包含電容器介電區域20、內部導電電容器電極材料14、及一包含經退火導電RuO2 18之外部導電電容器電極24。可添加一或多種額外導電材料以構成外部導電電容器電極24之一部分。例如，如圖4中所示，導電材料26已沈積於RuO2 18上以構成外部導電電容器電極24之一部分。導電材料26可為均勻的或不均勻的，其包含一或多種不同組成的導電層及材料。在一個實施例中，材料26可包含額外RuO2 或基本上由額外RuO2 構成。
在一些實施例中，在一最終電容器構造中可能不期望RuO2 構成該外部電容器電極之一部分。另一選擇為，若期望RuO2 為一外部電容器電極之一組成，則可能期望其在該最終電容器構造中不與該電容器介電區域直接實體觸摸接觸。因此，在上述退火動作之後，可從該基板蝕刻掉至少一些或可能所有經退火RuO2 。舉例而言，圖5及6針對一基板片段10a描繪一形成一電容器之替代實例性方法。已在適當情況下使用來自首先闡述之實施例的相同編號，其中用後綴「a」或用不同的編號指示一些構造之不同之處。圖5描繪緊接在圖3所描繪之後之處理，且其中所有RuO2 18(未圖示)已經從該基板蝕刻掉。可僅蝕刻掉一些RuO2 18，但圖5展示所有均被蝕刻掉。一將相對於其他介電金屬氧化物材料選擇性蝕刻RuO2 之實例性蝕刻化學品包含O3 ，例如O2 與O3 之一混合物，其中O3 佔該混合物之18體積%至22體積%。
參照圖6，導電材料26已沈積於經退火介電金屬氧化物層16上，由此形成外部導電電容器電極24a。
接下來參考圖7-10針對一基板片段10b闡述形成電容器之方法的實例性額外實施例。已在適當情況下使用來自上述實施例之相同編號，其中以後綴「b」或以不同編號指示一些構造之不同之處。參照圖7，內部導電電容器電極材料14b已沈積於基板12上。材料14b可與材料14相同且其將具有一些包含RuO2 之最外部分30。最外部分30可具有任一適宜厚度，其中上文針對RuO2 材料18所提供之實例性厚度範圍係實例。
參照圖8，一第一相之介電金屬氧化物層16已沈積於內部導電電容器電極材料14b之RuO2 30上至一不超過75埃之厚度且與其實體接觸。
參照圖9，RuO2 30及介電金屬氧化物層16已在一低於500℃之溫度下退火。在該退火期間，RuO2 30與層16之介電金屬氧化物實體接觸有利於或賦予介電金屬氧化物層16自該第一相至一具有一高於該第一相之k之第二結晶相的變化。實例性處理如上文首先闡述之實施例所闡述。
具有較高k之第二結晶相之經退火介電金屬氧化物層16可併入到一電容器構造之一電容器介電區域之一些或所有部分中，該電容器構造包含內部及外部電容器電極。因此，外部導電電容器電極材料將沈積於該介電金屬氧化物層上。中間材料或層可接納於該外部導電電容器電極材料與已經受該相轉變退火之介電金屬氧化物層16之間。另一選擇為，該經受該相轉變退火之介電金屬氧化物層可與該外部導電電容器電極材料直接實體觸摸接觸。
圖10描繪一電容器構造22b，其包含內部導電電容器電極材料14b、外部導電電容器電極24b且具有一接納於其間之電容器介電區域20b。經退火介電金屬氧化物層16構成電容器介電區域20b之一部分，且一或多種其他材料或層可接納於其上，如藉由三個垂直排列之點所指示。另一選擇為，外部導電電容器電極24b可與經退火介電金屬氧化物16直接實體接觸。此外且無論如何，以上在圖7-10之實施例中闡述之退火動作可作為一專門退火來實施，且無論如何該退火可在外部導電電容器電極24b之沈積之前、期間或之後發生。
使用O3 可明顯地蝕刻RuO2 。因此，在一其中一介電金屬氧化物層沈積於RuO2 上之實施例中，可能期望在此一沈積中至少使用一沒有O3 之含氧前驅物開始該沈積(例如)以避免蝕刻RuO2 。在一個實施例中，於該內部導電電容器電極材料使用一沒有O3 之含氧前驅物由介電金屬氧化物覆蓋之後，該介電金屬氧化物層之沈積可使用O3 繼續進行。
當實施上述退火時，期望在一介電金屬氧化物層之上及之下均提供與其實體接觸之RuO2 。圖11及12針對基板片段10c展示一實例性此實施例。已在適當情況下使用來自以上闡述之實施例的相同編號，其中用後綴「c」或用不同的編號指示一些構造之不同之處。圖11描繪可能緊接在圖8所展示之處理之後發生之處理。特定而言，導電RuO2 18已經沈積於介電金屬氧化物層16上並與其實體接觸。
參照圖12，RuO2 18及30與介電金屬氧化物層16已經如上所述經退火以形成具有一高於該第一結晶相之k之該第二結晶相。RuO2 18中的一些或全部可從該基板蝕刻掉，例如以上結合圖5及6之實施例所闡述。另一選擇為或另外，RuO2 18可構成一外部導電電容器電極材料中的一些或全部。
圖13描繪參照圖11及12所闡述之處理中所展示之一額外替代實施例基板片段10d。已在適當情況下使用來自以上闡述之實施例的相同編號，其中用後綴「d」或用不同的編號指示一些構造之不同之處。在圖13中，已沈積一內部導電電容器電極材料14b，其包含RuO2 30作為其一最外部分。一第一相之一第一介電金屬氧化物層16已沈積於RuO2 30上至一不超過75埃之厚度並與其實體接觸。
一或多個額外或不同組成之介電層提供於第一介電金屬氧化物層16上。舉例而言，在圖13實施例中，至少一第二介電層40已沈積於第一介電金屬氧化物層16上，其中第二介電層40具有不同於第一介電金屬氧化物層16之組成。理想地，第二介電層40係一具有一至少15之k之高k電介質，且無論如何可包含或可不包含一介電金屬氧化物。一或多個額外介電層可提供於第二介電層40與第一介電金屬氧化物層16之間，例如如由層16與40之間之三個垂直的點所指示。
一第三介電金屬氧化物層50係沈積於第二介電層40上至一不超過75埃之厚度。中間介電層可提供於層50與40之間，如由層50與40之間之三個垂直的點所指示。無論如何，第三介電金屬氧化物層50具有不同於第二介電層40之組成，且具有一至少15之k。第一及第二介電金屬氧化物層16及50可具有相同組成或可具有不同組成。此外，該等層可具有相同或不同厚度。
導電RuO2 18已沈積於第三介電金屬氧化物層50上並與其實體接觸。之後，將該基板在一低於500℃之溫度下退火。在該退火期間RuO2 30與第一介電金屬氧化物層16實體接觸有利於或賦予第一介電金屬氧化物層16從該第一相至一具有一高於該第一相之k之第二結晶相之一變化。同樣，在該退火期間RuO2 18與第三介電金屬氧化物層50實體接觸有利於或賦予第三介電金屬氧化物層50從一第三相至一具有一高於該第三相之k之第四結晶相之一變化。該第一相及該第三相可彼此相同或可彼此不同。無論如何，處理可以上述任一方式發生，且圖14描繪圖13基板已發生退火。
在一個實施例中，將該經退火第一、第二及第三介電層併入到一電容器構造22d之一電容器介電區域20d中，該電容器構造包含含RuO2 30之內部導電電容器電極材料14b及包含導電RuO2 18之一外部導電電容器電極材料24。額外導電層可提供於RuO2 層18上作為該外部導電電容器電極之一部分或可不提供額外導電層。
按照條例，已使用或多或少關於結構及方法特徵之特定語言闡述了本文中所揭示之標的物。然而，應理解，由於本文所揭示之方法包括實例實施例，因此申請專利範圍不限於所顯示及所闡述之具體特徵。因此，申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
10．．．實例性基板
10a．．．基板片段
10b．．．基板片段
10c．．．基板片段
10d．．．額外替代實施例基板片段
12．．．基板
14．．．內部導電電容器電極材料
14b．．．內部導電電容器電極材料
16．．．介電金屬氧化物層
18．．．導電RuO2
20．．．電容器介電區域
20b．．．電容器介電區域
20d．．．電容器介電區域
22．．．電容器構造
22b．．．電容器構造
22d．．．電容器構造
24．．．外部導電電容器電極
24a．．．外部導電電容器電極
24b．．．外部導電電容器電極
26．．．導電材料
30．．．最外部分
40．．．第二介電層
50．．．第三介電金屬氧化物層
圖1係根據本發明一實施例之製程中之一基板之一示意性剖視圖。
圖2係繼圖1所顯示步驟之後的一處理步驟處之圖1基板之一視圖。
圖3係繼圖2所顯示步驟之後的一處理步驟處之圖2基板之一視圖。
圖4係繼圖3所顯示步驟之後的一處理步驟處之圖3基板之一視圖。
圖5係根據本發明一實施例之製程中之一基板之一示意性剖視圖。
圖6係繼圖5所顯示步驟之後的一處理步驟處之圖5基板之一視圖。
圖7係根據本發明一實施例之製程中之一基板之一示意性剖視圖。
圖8係繼圖7所顯示步驟之後的一處理步驟處之圖7基板之一視圖。
圖9係繼圖8所顯示步驟之後的一處理步驟處之圖8基板之一視圖。
圖10係繼圖9所顯示步驟之後的一處理步驟處之圖9基板之一視圖。
圖11係根據本發明一實施例之製程中之一基板之一示意性剖視圖。
圖12係繼圖11所顯示步驟之後的一處理步驟處之圖11基板之一視圖。
圖13係根據本發明一實施例之製程中之一基板之一示意性剖視圖。
圖14係根據本發明一實施例之製程中之一基板之一示意性剖視圖。
10．．．實例性基板
12．．．基板
14．．．內部導電電容器電極材料
16．．．介電金屬氧化物層
18．．．導電RuO2
20．．．電容器介電區域
22．．．電容器構造
24．．．外部導電電容器電極
26．．．導電材料

Claims (25)

  1. 一種形成一電容器之方法，其包含：沈積內部導電電容器電極材料於一基板上；沈積一第一相之一介電金屬氧化物層於該內部導電電容器電極材料上至一不超過75埃之厚度，該第一相介電金屬氧化物層具有一至少15之k；沈積導電RuO2 於該介電金屬氧化物層上並與其實體接觸；在沈積該導電RuO2 之後，使該RuO2 與該介電金屬氧化物層在一低於500℃之溫度下退火；在該退火期間，該RuO2 與該介電金屬氧化物實體接觸有利於該介電金屬氧化物層從該第一相至一具有一高於該第一相之k之第二結晶相的變化；及將該經退火介電金屬氧化物層併入到一電容器構造之一電容器介電區域中，該電容器構造包含該內部導電電容器電極材料及一包含該經退火導電RuO2 之外部導電電容器電極材料。
  2. 如請求項1之方法，其中該RuO2 至少在該退火之前具有一至少50埃之厚度。
  3. 如請求項2之方法，其中該RuO2 至少在該退火之前具有一自75埃至300埃之厚度。
  4. 如請求項1之方法，其中該如此沈積之RuO2 係結晶的。
  5. 如請求項1之方法，其中該如此沈積之RuO2 係非晶形的，且由於該退火而變成結晶。
  6. 如請求項1之方法，其中，該第二結晶相係四方相；且該如此沈積之RuO2 具有一不為四方相之相，該退火使該RuO2 之該相變成四方相。
  7. 如請求項1之方法，其中該介電金屬氧化物層之厚度不超過60埃。
  8. 如請求項7之方法，其中該介電金屬氧化物層之厚度不超過50埃。
  9. 如請求項1之方法，其中該退火係在一至少200℃之溫度下。
  10. 如請求項9之方法，其中該退火溫度不超過400℃。
  11. 如請求項1之方法，其中該第一相係結晶的。
  12. 如請求項1之方法，其中該第一相係非晶形。
  13. 如請求項1之方法，其中該第二結晶相係四方相。
  14. 如請求項1之方法，其中該第二結晶相係六方相。
  15. 一種形成一電容器之方法，其包含：在一基板上方，於其一最外部分沈積包含RuO2 之內部導電電容器電極材料；沈積一第一相之一介電金屬氧化物層於該內部導電電容器電極材料之該RuO2 上至一不超過75埃之厚度並與其實體接觸，該第一相介電金屬氧化物層具有一至少15之k；使該RuO2 與該介電金屬氧化物層在一低於500℃之溫度下退火，在該退火期間，該RuO2 與該介電金屬氧化物實體接觸有利於使該介電金屬氧化物層從該第一相至一具有一高於該第一相之k之第二結晶相的變化；及沈積外部導電電容器電極材料於該介電金屬氧化物層上。
  16. 如請求項15之方法，其中沈積該介電金屬氧化物層至少藉由使用一沒有O3 之含氧前驅物開始。
  17. 如請求項16之方法，其中沈積該介電金屬氧化物層係在該內部導電電容器電極材料使用該沒有O3 之含氧前驅物用介電金屬氧化物覆蓋之後使用O3 。
  18. 如請求項15之方法，其中該介電金屬氧化物層僅含有一單一金屬元素。
  19. 如請求項15之方法，其中該介電金屬氧化物層包含ZrO2 、TiO2 、Ta2 O5 、HfO2 ，及Nb2 O5 中之至少一者。
  20. 一種形成一電容器之方法，其包含：沈積內部導電電容器電極材料於一基板上；沈積一第一相之一介電金屬氧化物層於該內部導電電容器電極材料上至一不超過75埃之厚度，該第一相介電金屬氧化物層具有一至少15之k；沈積導電RuO2 於該介電金屬氧化物層上並與其實體接觸；沈積該導電RuO2 之後，使該RuO2 與該介電金屬氧化物層在一低於500℃之溫度下退火；在該退火期間該RuO2 與該介電金屬氧化物實體接觸有利於該介電金屬氧化物層從該第一相至一具有一高於該第一相之k之第二結晶相的變化；在該退火之後，從該基板蝕刻掉該RuO2 中之至少一些；及在該蝕刻之後，沈積外部導電電容器電極材料於該經退火介電金屬氧化物層上。
  21. 如請求項20之方法，其中該蝕刻從該基板去除所有的該RuO2 。
  22. 一種形成一電容器之方法，其包含：在一基板上，於其一最外部分沈積包含RuO2 之內部導電電容器電極材料；沈積一第一相之一介電金屬氧化物層於該內部導電電容器電極材料之該RuO2 上至一不超過75埃之厚度並與其實體接觸，該第一相介電金屬氧化物層具有一至少15之k；沈積導電RuO2 於該介電金屬氧化物層上並與其實體接觸；在沈積該導電RuO2 之後，使該RuO2 與該介電金屬氧化物層在一低於500℃之溫度下退火；在該退火期間，該RuO2 在該介電金屬氧化物之上及之下並與其實體接觸有利於該介電金屬氧化物層從該第一相至一具有一高於該第一相之k之第二結晶相的變化；及將該經退火介電金屬氧化物層併入到一電容器構造之一電容器介電區域，該電容器構造包含該包含RuO2 之內部導電電容器電極材料及一包含該導電RuO2 之外部導電電容器電極材料，該導電RuO2 沈積於該介電金屬氧化物層上並與其實體觸摸接觸。
  23. 一種形成一電容器之方法，其包含：在一基板上，於其一最外部分沈積包含RuO2 之內部導電電容器電極材料；沈積一第一相之一第一介電金屬氧化物層於該內部導電電容器電極材料之該RuO2 上至一不超過75埃之厚度並與其實體接觸，該第一相介電金屬氧化物層具有一至少15之k；沈積一第二介電層於該第一介電金屬氧化物層上，該第二介電層具有不同於該第一介電金屬氧化物層之組成；沈積一第三介電金屬氧化物層於該第二介電層上至一不超過75埃之厚度，該第三介電金屬氧化物層具有不同於該第二介電層之組成，該第三介電金屬氧化物層具有一至少15之k；沈積導電RuO2 於該第三介電金屬氧化物層上並與其實體接觸；在沈積該導電RuO2 之後，使該基板在一低於500℃之溫度下退火；在該退火期間，該RuO2 與該第一介電金屬氧化物層實體接觸有利於該第一介電金屬氧化物層從該第一相至一具有一高於該第一相之k之第二結晶相的變化；在該退火期間，該RuO2 與該第三介電金屬氧化物層實體接觸有利於該第三介電金屬氧化物層從該第三相至一具有一高於該第三相之k之第四結晶相的變化；及將該經退火第一、第二及第三介電層併入到一電容器構造之一電容器介電區域中，該電容器構造包含該包含RuO2 之內部導電電容器電極材料及一包含該導電RuO2 之外部導電電容器電極材料，該導電RuO2 沈積於該第三介電金屬氧化物層上並與其實體觸摸接觸。
  24. 如請求項23之方法，其中該第一及第三介電金屬氧化物層具有相同組成。
  25. 如請求項23之方法，其中該第一及第三介電金屬氧化物層具有不同的組成。
TW099121739A 2009-07-02 2010-07-01 形成電容器之方法 TWI424533B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/496,890 US9159551B2 (en) 2009-07-02 2009-07-02 Methods of forming capacitors

Publications (2)

Publication Number Publication Date
TW201112355A TW201112355A (en) 2011-04-01
TWI424533B true TWI424533B (zh) 2014-01-21

Family

ID=43411667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121739A TWI424533B (zh) 2009-07-02 2010-07-01 形成電容器之方法

Country Status (5)

Country Link
US (2) US9159551B2 (zh)
KR (1) KR101368147B1 (zh)
CN (1) CN102473681B (zh)
TW (1) TWI424533B (zh)
WO (1) WO2011002603A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159551B2 (en) 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors
US8940388B2 (en) * 2011-03-02 2015-01-27 Micron Technology, Inc. Insulative elements
US8813325B2 (en) 2011-04-12 2014-08-26 Intermolecular, Inc. Method for fabricating a DRAM capacitor
US8815677B2 (en) 2011-06-14 2014-08-26 Intermolecular, Inc. Method of processing MIM capacitors to reduce leakage current
US9431474B2 (en) * 2011-12-20 2016-08-30 Imec Metal-insulator-metal stack and method for manufacturing the same
WO2018218164A1 (en) * 2017-05-26 2018-11-29 Flash Power Capacitors, Llc High energy density capacitor and wireless charging system
US20190035562A1 (en) 2017-05-26 2019-01-31 Flash Power Capacitors, Llc High energy density capacitor system and method
US20190096967A1 (en) * 2017-09-25 2019-03-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic electroluminescent display apparatus
US11788241B2 (en) 2018-05-29 2023-10-17 Hunt Energy Enterprises, L.L.C. Road based electrical storage batteries
CN111261634A (zh) * 2020-02-10 2020-06-09 无锡拍字节科技有限公司 一种存储器件的制造设备及其方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350117B (en) * 1997-02-17 1999-01-11 Samsung Electronics Co Ltd Method for manufacturing capacitor of semiconductor device
JP2000200885A (ja) * 1999-01-06 2000-07-18 Seiko Epson Corp キャパシタ―の製造方法
TW473902B (en) * 1999-07-28 2002-01-21 Symetrix Corp Thin film capacitors on silicon germanium substrate and process for making the same
JP2005217407A (ja) * 2004-01-26 2005-08-11 Samsung Electronics Co Ltd 半導体素子のキャパシタ、それを含むメモリ素子およびその製造方法
US20060076597A1 (en) * 2000-06-08 2006-04-13 Micron Technology, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
TW200629408A (en) * 2004-08-31 2006-08-16 Micron Technology Inc Atomic layer deposited titanium aluminum oxide films
US20070096189A1 (en) * 2001-06-05 2007-05-03 Tomio Iwasaki Semiconductor device
JP2007173559A (ja) * 2005-12-22 2007-07-05 Nichicon Corp チップ状固体電解コンデンサ
US20070264838A1 (en) * 2006-05-10 2007-11-15 Micron Technology, Inc. Electrical components for microelectronic devices and methods of forming the same
US20070293040A1 (en) * 2006-03-29 2007-12-20 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US20090065896A1 (en) * 2007-09-07 2009-03-12 Seoul National University Industry Foundation CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812802B2 (ja) 1986-11-14 1996-02-07 株式会社日立製作所 サ−マルヘツド用厚膜抵抗体材料，サ−マルヘツド用厚膜抵抗体，並びにサ−マルヘツド
US6177351B1 (en) 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
JP2000068230A (ja) * 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置、その製造装置、および、その製造方法
US6320244B1 (en) * 1999-01-12 2001-11-20 Agere Systems Guardian Corp. Integrated circuit device having dual damascene capacitor
US6492241B1 (en) * 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
US7009240B1 (en) 2000-06-21 2006-03-07 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
JP3822804B2 (ja) * 2001-06-18 2006-09-20 株式会社日立製作所 半導体装置の製造方法
US6635497B2 (en) 2001-12-21 2003-10-21 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
KR100578212B1 (ko) 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
KR100607178B1 (ko) * 2004-01-14 2006-08-01 삼성전자주식회사 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
US20070026621A1 (en) 2004-06-25 2007-02-01 Hag-Ju Cho Non-volatile semiconductor devices and methods of manufacturing the same
KR100680952B1 (ko) 2004-11-08 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100772099B1 (ko) 2005-06-28 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
US20070065578A1 (en) * 2005-09-21 2007-03-22 Applied Materials, Inc. Treatment processes for a batch ALD reactor
US7297983B2 (en) 2005-12-29 2007-11-20 Infineon Technologies Ag Method for fabricating an integrated circuit on a semiconductor substrate
US20070259111A1 (en) 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
US20090230555A1 (en) * 2008-03-17 2009-09-17 International Business Machines Corporation Tungsten liner for aluminum-based electromigration resistant interconnect structure
WO2009133500A1 (en) * 2008-04-28 2009-11-05 Nxp B.V. Method of forming a nanocluster-comprising dielectric layer and device comprising such a layer
US7968452B2 (en) * 2009-06-30 2011-06-28 Intermolecular, Inc. Titanium-based high-K dielectric films
US9159551B2 (en) 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW350117B (en) * 1997-02-17 1999-01-11 Samsung Electronics Co Ltd Method for manufacturing capacitor of semiconductor device
JP2000200885A (ja) * 1999-01-06 2000-07-18 Seiko Epson Corp キャパシタ―の製造方法
TW473902B (en) * 1999-07-28 2002-01-21 Symetrix Corp Thin film capacitors on silicon germanium substrate and process for making the same
US20060076597A1 (en) * 2000-06-08 2006-04-13 Micron Technology, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US20070096189A1 (en) * 2001-06-05 2007-05-03 Tomio Iwasaki Semiconductor device
JP2005217407A (ja) * 2004-01-26 2005-08-11 Samsung Electronics Co Ltd 半導体素子のキャパシタ、それを含むメモリ素子およびその製造方法
TW200629408A (en) * 2004-08-31 2006-08-16 Micron Technology Inc Atomic layer deposited titanium aluminum oxide films
JP2007173559A (ja) * 2005-12-22 2007-07-05 Nichicon Corp チップ状固体電解コンデンサ
US20070293040A1 (en) * 2006-03-29 2007-12-20 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US20070264838A1 (en) * 2006-05-10 2007-11-15 Micron Technology, Inc. Electrical components for microelectronic devices and methods of forming the same
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
US20090065896A1 (en) * 2007-09-07 2009-03-12 Seoul National University Industry Foundation CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME

Also Published As

Publication number Publication date
CN102473681B (zh) 2014-12-10
CN102473681A (zh) 2012-05-23
US20110000875A1 (en) 2011-01-06
WO2011002603A2 (en) 2011-01-06
KR20120027523A (ko) 2012-03-21
US20160027642A1 (en) 2016-01-28
WO2011002603A3 (en) 2011-03-03
TW201112355A (en) 2011-04-01
US9887083B2 (en) 2018-02-06
KR101368147B1 (ko) 2014-02-27
US9159551B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
TWI424533B (zh) 形成電容器之方法
KR100371891B1 (ko) 마이크로 일렉트로닉 구조물 및 이의 형성 방법
EP1368822B1 (en) Rhodium-rich oxygen barriers
Huang Huang
CN110931466B (zh) 集成电路器件及其制造方法
KR20040060443A (ko) 반도체 소자의 커패시터 및 그 제조방법
KR100416602B1 (ko) 스택형 캐패시터의 제조 방법
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
JP4925494B2 (ja) 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
JP2002343888A (ja) 半導体素子のキャパシタ及びその製造方法
KR100712525B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR20060092643A (ko) 반도체 메모리 소자 및 그 제조 방법
KR20070009285A (ko) 반도체 소자의 커패시터 및 그 제조 방법
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR100296914B1 (ko) 반도체 메모리 소자의 캐패시터 제조 방법_
US11973106B2 (en) Semiconductor device and method for manufacturing the same
JP4357146B2 (ja) 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
KR100223831B1 (ko) 커패시터의 제조 방법
KR20070090512A (ko) 커패시터 형성 방법
Bhat et al. Huang et al.
JPH10335581A (ja) 半導体装置およびその製造方法
TW202405912A (zh) 半導體元件的製造方法
KR20040060416A (ko) 반도체소자의 캐패시터 제조방법
CN114725100A (zh) 集成电路电容器件及其制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees