JP3822804B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3822804B2
JP3822804B2 JP2001183719A JP2001183719A JP3822804B2 JP 3822804 B2 JP3822804 B2 JP 3822804B2 JP 2001183719 A JP2001183719 A JP 2001183719A JP 2001183719 A JP2001183719 A JP 2001183719A JP 3822804 B2 JP3822804 B2 JP 3822804B2
Authority
JP
Japan
Prior art keywords
film
ruthenium
semiconductor device
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001183719A
Other languages
English (en)
Other versions
JP2003007677A (ja
Inventor
美和子 中原
助芳 恒川
和人 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001183719A priority Critical patent/JP3822804B2/ja
Priority to KR10-2002-0033734A priority patent/KR100482236B1/ko
Priority to US10/175,471 priority patent/US6664184B2/en
Publication of JP2003007677A publication Critical patent/JP2003007677A/ja
Application granted granted Critical
Publication of JP3822804B2 publication Critical patent/JP3822804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に係り、特に、ルテニウム膜、酸化ルテニウム膜、オスミウム膜および酸化オスミウム膜のうちの少なくとも1種類の導体膜の微細加工に関する。
【0002】
【従来の技術】
DRAMセルキャパシタ容量を増大させるため、DRAMセルのキャパシタ誘電体膜を、誘電率の高い多元系酸化物(BaSrTiO3等)で形成する試みがなされている。この多元系酸化物と組み合わせる電極材料には、ドライエッチングによる加工容易性等の観点から、ルテニウム、酸化ルテニウム等の使用が検討されている。そして、これらの電極材料で形成された薄膜を微細加工するドライエッチング技術としては、特開平8−78396号公報記載の技術が知られている。この技術(以下、従来のエッチング方法と呼ぶ)によれば、ハロゲンガス(フッ素ガス、塩素ガス、ヨウ素ガス)またはハロゲン化水素ガスと酸素ガス(またはオゾンガス)との混合ガスプラズマを用いて、シリコン基板上のルテニウム膜または酸化ルテニウム膜が選択的にエッチングされる。
【0003】
なお、酸化ルテニウム等の成膜技術としては、特開平6−283438号公報記載の技術、特開平9−246214号公報記載の技術が知られている。前者の技術は、ジビバロイルメタネートルテリウムを原料とするMOCVD(Metal Organic Chemical Vapor Deposition)法によって、比抵抗値の小さな酸化ルテニウム膜をシリコン等の基板表面に堆積させるものである。後者の技術は、液体から気化させた2,2,6,6トリメチル−3,5−ヘプタンジオン ルテニウムを原料とするMOCVD法によって、ルテニウム膜または酸化ルテニウム膜を基板表面に安定的に堆積させるものである。
【0004】
さらに、その他の関連技術が記載された文献として、"Zeitschrift Fuer Naturforschung,Section B,Chemical Sciences,vol.16B,No.3,1981,pp395"(Rainer Loessberg und Ulrich Mueller)、特開2000−200782号公報等が知られている。
【0005】
【発明が解決しようとする課題】
ところが、上記従来のエッチング方法においては、プラズマが基板に与えるダメージの回避が考慮されていない。また、エッチングガスに含まれている酸素系ガスによってレジストマスクもエッチングされてしまうため、適正な回路パターンの形成が困難である。さらに、プラズマエッチング装置には高いコストがかかるため、上記従来のエッチング方法をデバイスプロセスに適用することは、半導体装置の製造コストの増加につながる。
【0006】
そこで、本発明は、ルテニウム膜、酸化ルテニウム膜、オスミウム膜および酸化オスミウム膜のうちの少なくとも1種類の導体膜を有する半導体装置を品質良くかつ安価に製造することができる、半導体装置の製造方法を提供することを目的の一つとする。
【0007】
【課題を解決するための手段】
上記課題を解決するため、本発明においては、ルテニウム膜、酸化ルテニウム膜、オスミウム膜および酸化オスミウム膜のうちの少なくとも1種類の導体膜をエッチングする場合、エッチングに先立ち、炭素を含む不純物を導体膜から除去することとした。
【0008】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明に係る実施の一形態について説明する。なお、以下の説明においては、「酸化ルテニウム」を、RuO、RuO2、RuO3およびRuO4の総称として用い、「酸化オスミウム」を、OsO、Os23、OsO2、OsO3およびOsO4の総称として用いることとする。
【0009】
最初に、実験を伴う試行錯誤の結果得られた、半導体プロセスにおける微細加工条件について説明する。
【0010】
まず、実験に用いる複数のサンプルを、以下の手順で作成する。
【0011】
図2(A)に示すように、熱酸化膜形成法によってシリコンウエハ11の表面にそれぞれ酸化シリコン膜12を成膜する。この酸化シリコン膜12を異方性ドライエッチング法でパターニングすることによって、シリコンウエハ11上に複数の穴12aを形成する。つぎに、CVD法によってルテニウムを堆積させることによって、図2(B)に示すように、酸化シリコン膜12の上面および各穴12aの内壁面にルテニウム膜13をそれぞれ成膜する。そして、図2(C)に示すように、各穴12a内にそれぞれレジスト14を充填し、その後、未洗浄のまま空気中に適当な時間放置する。これにより、以下の実験で使用するサンプルが完成する。
【0012】
このようにして作成されたサンプルのなかから、無作為抽出した複数のサンプルのルテニウム膜およびレジストを、オゾナイザーの無声放電で発生させたオゾン5vol%のエッチングガスによって、種々の温度条件下でエッチングする。具体的には、エッチング装置のエッチング処理室内にサンプルをセットし、ウエハ温度を管理しながら、オゾン5vol%のエッチングガスを流速10slmで処理室内部に導入する。なお、ここで用いる圧力条件は、100Torrおよび700Torrである。
【0013】
そして、各サンプルのルテニウム膜およびレジストパターンの特性X線強度をそれぞれ蛍光X線分析装置で測定し、それらの測定値から算出したエッチングレートをグラフ(横軸:温度)にそれぞれプロットする。その結果、図1に示すグラフを得た。
【0014】
このグラフから分かるように、サンプルのルテニウム膜は、ウエハ温度約20℃以上350℃以下の範囲でエッチングされ、かつ、そのエッチングレートには、ウエハ温度100℃付近にピーク(200nm/min)が表れる。このような低温下においてもルテニウム膜が高速にエッチングされるのは、ルテニウムの触媒作用によってオゾン分解が促進され、低温でも蒸気圧が高いRuO4が生成されたためと考えられる。また、ウエハ温度が高温になるほどルテニウム膜のエッチングレートが減少するのは、熱力学的に安定なRuO2がルテニウム膜表面に形成されたためと考えられる。
【0015】
一方、サンプルのレジストパターンのエッチングレートは、同グラフより、ウエハ温度が約100℃以下であればせいぜい1nm/min程度にすぎず、ウエハ温度が約100℃を超えると急激に大きくなり、ウエハ温度175℃付近でルテニウム膜のエッチングレートを超すことが分かる。
【0016】
さらに、レジストに対するルテニウムのエッチング選択比とルテニウムに対するレジストのエッチング選択比とを算出すると、レジストに対するルテニウムのエッチング選択比は、ウエハ温度約100℃以下の低温で100以上となり、ルテニウムに対するレジストのエッチング選択比は、ウエハ温度約250℃以上の高温で100以上になることが判明した。すなわち、ウエハ温度約20℃以上100℃以下の低温では、レジストがほとんどエッチングされずにルテニウムだけがエッチングされ、ウエハ温度約250℃以上の高温では、ルテニウムがほとんどエッチングされずにレジストだけがエッチングされるとの知見を得た。そして、酸化ルテニウム、オスニウムおよび酸化オスニウムについても、以上と同様な実験を行った結果、ルテニウムと同様な傾向があることが認められた。さらに、オゾンを含むエッチングガスの代わりに、ハロゲン化酸素、酸化窒素および酸素原子のいずれかを含むエッチングガスを用いた場合についても、以上と同様な実験を行った結果、オゾンを含むエッチングガスを用いた以上と同様な傾向があることが確認された。すなわち、反応時に自由エネルギーが負となる酸素原子供与性ガスであれば、低温下でも蒸気圧の高いRuO4,OsO4を生成させ、上述と同様な傾向を示すことが確認された。
【0017】
一般に、ルテニウム、酸化ルテニウム、オスニウムおよび酸化オスニウムをエッチバックするには、(1)スループットを確保するための高エッチングレートが得られること、(2)レジストに対して高選択比が得られること、が必要とされる。上述の知見によれば、(1)スループット確保の観点からは、ウエハ温度を約30℃以上200℃以下にすることが望ましく、(2)レジストに対する高選択比確保の観点からは、ウエハ温度を約100℃以下とすることが望ましい。そこで、本実施の形態では、上述の2つの条件(1)(2)を満たす約30℃以上100℃以下の温度を、エッチバック処理におけるウエハ温度として採用し、ルテニウム等にほぼ影響を与えずにレジストだけがエッチングされる約250℃以上の温度を、エッチバック処理後のレジスト除去処理におけるウエハ温度として採用することとした。
【0018】
ところで、ルテニウム、酸化ルテニウム、オスニウムおよび酸化オスニウムをエッチバックするには、さらに、(3)ウエハ面内を均一にエッチング可能であること、も必要とされる。ところが、無作為抽出した複数サンプルのルテニウム膜を同一エッチング条件下でエッチングしても、図3に示すように、それらのサンプル間でインキュベーションタイム(オゾン供給開始からルテニウムエッチング開始までにかかる時間)にバラツキが生じることが判った。また、酸化ルテニウム膜、オスニウム膜および酸化オスニウム膜についても、同様な実験により、サンプル間でインキュベーションタイムにバラツキが生じることが確認された。その原因を解明するため、エッチング前のルテニウム膜表面からの加熱脱離ガスを分析すると、CH系ガスが検出された。このことは、炭素を含む不純物、例えば、ポジレジスト残渣(オルソジアゾナフトキノン、ノボラック樹脂等)、ネガレジスト残渣(環化イソプレンゴム等)、現像液残渣(水酸化テトラメチルアンモニウム、クレゾール等)が、ルテニウム膜表面に付着または堆積していることを意味する。そして、このような不純物の存在がエッチング反応を妨げていると考えられる。
【0019】
そこで、本実施の形態では、このような不純物を、ルテニウム膜等のエッチング反応の妨げとならない程度まで除去するため、以下に示すように、(1)加熱による脱離の利用、および、(2)化学反応による脱離の利用をさらに検討した。
【0020】
まず、(1)加熱による脱離の利用を検討するため、サンプルのルテニウム膜を加熱することによって、ルテニウム膜の加熱温度とその表面から発生するCH系ガスの濃度との関係を調べた。その結果、図4に示すように、ルテニウム膜表面から発生するCH系ガスの濃度は、加熱温度が約800℃に達するまで増加することが判明した。したがって、ルテニウム膜表面から不純物を十分に脱離させるには、少なくとも約800℃の加熱処理を必要とすることが判明した。しかし、約800℃以上の温度で基板を加熱処理することは、デバイスに対するサーマルバジェット、レジスト変質防止等の観点から現実的とは言えない。
【0021】
つぎに、(2)化学反応による脱離の利用を検討するため、化学反応を伴う各種処理(紫外線(波長400nm以下)の照射により励起されたO2ガスによる処理(以下、UV照射O2ガス処理と呼ぶ)、▲2▼紫外線の照射により励起されたN2ガスによる処理(UV照射N2ガス処理と呼ぶ)、▲3▼ケトン系有機溶媒、アルコール系有機溶媒、硫酸、過酸化水素、メタノール、有機アルカリ現像液等による有機系溶媒ウエットエッチング処理、▲4▼超音波水処理)を、適当なウエハ温度、大気圧以下の圧力で、サンプルのルテニウム膜に施しながら、各ルテニウム膜表面の接触角の経時的な変化を調べた。ここで、適当なウエハ温度とは、温度ルテニウム膜からの脱離エネルギーを不純物に与えることができる、200℃以下の温度のことである。ウエハ温度200℃以下という上限を付けているのは、事前に、レジストについて、種々のウエハ温度下でUV照射O2ガス処理およびUV照射N2ガス処理によるエッチングレートを調べた結果、図5に示すように、ウエハ温度が大きくなるほどエッチングレートが大きくなり、しかも、ウエハ温度200℃付近からエッチングレートの増加率が急激に大きくなることが判かったからである。
【0022】
さて、各ルテニウム膜表面の接触角の経時的変化を調べた結果、図6に示すように、超音波水処理以外の3つの処理(UV照射O2ガス処理、UV照射N2ガス処理、有機系溶媒ウエットエッチング処理)が施されたルテニウム膜の表面については、いずれも、接触角の減少が認められ、ルテニウム膜上の炭素をモノレア(導体膜上の炭素数:0〜約1×1015atoms/cm2)とする程度の不純物除去効果があることが確認された。この程度まで不純物を除去することができれば、エッチング反応が著しく妨げられることはない。さらに、これら3つの処理について、ルテニウム膜およびレジストへの影響を調べると、図7に示すように、有機系溶媒ウエットエッチング処理だけは、レジストのエッチングレートが100nm/minを超え、不純物とともにレジストもエッチングされる可能性が高いことが確認された。これに対して、UV照射O2ガス処理およびUV照射N2ガス処理については、ルテニウム膜およびレジストの双方のエッチングレートが温度制御によって適当な値まで抑制され、かつ、ルテニウム膜面に著しい変質が起こらないことが確認された。そして、ルテニウム膜だけでなく、酸化ルテニウム膜、オスニウム膜および酸化オスニウム膜についても同様なことが確認された。
【0023】
さらに、そのほかのガスによる不純物除去効果を調べると、UV照射酸化窒素ガス、電磁波(マイクロ波等)により励起された酸素ガス(以下、電磁波励起酸素ガスと呼ぶ)、電磁波により励起された窒素ガス(以下、電磁波励起窒素ガスと呼ぶ)、電磁波により励起された酸化窒素ガス(以下、電磁波励起酸化窒素ガスと呼ぶ)についても、UV照射O2ガスおよびUV照射N2ガスと同様な不純物除去効果があることが判った。
【0024】
以上の検討結果より、エッチバック前のルテニウム膜等の表面から不純物を除去する処理としては、(2)化学反応による脱離の利用、特に、ルテニウム膜等およびレジストに対する影響の少ない、UV照射O2ガス処理、UV照射N2ガス、UV照射酸化窒素ガス、電磁波励起酸素ガス、電磁波励起窒素ガス、電磁波励起酸化窒素ガスが望ましいことが判った。
【0025】
つぎに、以上得られた微細加工条件にしたがった半導体プロセスについて説明する。以上得られた微細加工条件は、メモリ素子、TFT(Thin Film Transistor)素子その他の素子を含む半導体デバイス全般の半導体プロセスに適用可能であるが、ここでは、上述の微細加工条件をコンタクトプラグ形成工程に適用した場合を例に挙げ、そのコンタクトプラグ形成工程における処理を図8および図9により説明することとする。
【0026】
図8(A)に示すように、熱酸化膜形成法によって、シリコンウエハ11の表面に酸化シリコン膜12を成膜する。この酸化シリコン膜12を異方性ドライエッチング法でパターニングすることによって穴12aを形成する。つぎに、CVD法によってまた、酸化ルテニウム、オスミウム、酸化オスミウムおよびルテニウムのうちのいずれか1つの導体材料を堆積させる。これにより、図8(B)に示すように、酸化シリコン膜12の上面および各穴12aの内壁面に導体膜(酸化ルテニウム膜、オスミウム膜、酸化オスミウム膜およびルテニウム膜のいずれか)13が成膜されたら、図8(C)に示すように各穴12a内部にレジスト14を充填させる。
【0027】
その後は、以下に示すように、図9のシーケンスにしたがってエッチング処理を実行する。
【0028】
シリコンウエハ11を前処理室内へと搬送して(S900)、前述の条件にしたがった前処理(S901〜S904)を前処理室内で実行することによって、エッチバック前の導体膜13の表面から不純物を除去する。具体的には、シリコンウエハ11を200℃以下(ここでは、約100℃)に加熱した後(S901)、大気圧以下の圧力下で、シリコンウエハ表面に酸素ガスを供給しながら低圧水銀UVランプを点灯し(S902,S903)、導体膜上で炭素がモノレア(導体膜上の不純物数が1×1015atoms/cm2以下)となる適当な時間が経過したら酸素ガスの供給と低圧水銀UVランプの点灯とを停止する(S904)。なお、ここでは、UV照射ランプとして、低圧水銀UVランプを用いたが、低圧水銀UVランプの代わりに、エキシマランプ、メタルハライドランプ、高圧水銀ランプを用いてもよい。
【0029】
このような前処理(S901〜S904)の実行によって、エッチング反応を妨げる不純物が導体膜13の表面から除去されたら、前処理室からエッチング処理室へシリコンウエハ11を搬送する(S905)。そして、エッチング処理室内において、前述の条件にしたがったエッチング処理(S906〜S908)を開始する。具体的には、シリコンウエハを約30℃以上100℃以下の温度(ここでは、レジストに対する適当な選択比が得られる約60℃とする)に加熱した後(S906)、酸素ガスおよび窒素ガスを供給しながらオゾナイザーを無声放電させる。これにより得られるオゾン5vol%を含むエッチングガスを、エッチング室内の圧力を調整しながら、約90分間、シリコンウエハ表面に流速10slmで供給する。その結果、レジストにほぼ影響を与えず導体膜13だけがオゾンでエッチングされる(S907,S908)。なお、このとき導体膜13のエッチング反応がオゾン供給とほぼ同時に開始したため、インキュベーションタイムは、ほぼ無視できるものであった。
【0030】
そして、エッチングの様子をモニターしながら、図8(D)に示すように酸化シリコン膜12が露出するまで導体膜13が除去されたら、さらにウエハ温度を約250℃以上となるまで上昇させる。これにより、今度は、導体膜13にはほぼ影響を与えずに各穴12a内部のレジスト14だけが除去され、図8(E)に示すようなコンタクトプラグ13が完成する。
【0031】
その後、オゾナイザーの無声放電を停止し(S909)、酸素ガスおよび窒素ガスの供給を停止する(S910)。さらに、エッチング処理室内を真空引きすることによって、エッチング処理室内から排ガスを排気してから(S911)、シリコンウエハ11をエッチング処理室から搬送する(S912)。
【0032】
このように、本実施例に係るコンタクトプラグ形成方法によれば、ウエハ温度を制御するだけで、まず、レジストにほぼ影響を与えずにルテニウム等の導体膜だけをオゾンでエッチングし、つづいて、ルテニウム等の導体膜にほぼ影響を与えず不要なレジストのみを除去することができる。また、炭素を含む不純物がルテニウム等の導体膜表面から予め除去されているため、ルテニウム等の導体膜を均一にエッチングすることができる。このことは、図9のシーケンスによるルテニウムエッチングレートを測定した結果、ウエハ面内におけるバラツキが、実用上支障のない±5%程度に抑制されていたことによって確認済みである。
【0033】
また、本実施の形態に係るコンタクトプラグ形成方法において用いたエッチングは、シリコンウエハおよびルテニウム膜等にエッチングダメージを与えるプラズマエッチングではなく、外部から供給された熱による高エネルギー状態下におけるオゾンと材料表面層の各構成分子との化学反応を利用したもの(以下、非プラズマエッチング処理と呼ぶ)である。この非プラズマエッチング処理は、イオンシースを発生させないため、シリコンウエハ11およびルテニウム等の導体膜13にほとんどエッチングダメージを与えない。なお、エッチング対象から離れた位置で発生させたプラズマガスを配管等で導くリモートプラズマ処理は、プラズマを使用するものの、イオンシースを発生させないため、本実施の形態に係るコンタクトプラグ形成方法に適用可能な非プラズマエッチング処理に含まれることとする。
【0034】
また、高価なプラズマエッチング装置を用いる必要もないため、半導体装置の製造コストを抑制することができる。
【0035】
さらに、エッチングガスとして腐食性ガスを用いないため、エッチング装置の金属部材の腐食等を防止することができる。
【0036】
ところで、以上においては、上述の微細加工条件をコンタクトプラグ形成工程へ適用した例を挙げたが、前述したように、上述の微細加工条件は、他の半導体プロセスに適用することもできる。例えば、メモリセルのキャパシタ上部電極形成工程に適用することもできる。以下、図10により、上述の微細加工条件が適用されたキャパシタ上部電極形成工程における処理について説明する。なお、ここでは、ルテニウム、酸化ルテニウム、オスニウムおよび酸化オスニウムのうち、ルテニウムを電極材料として用いた場合を一例に挙げることとする。
【0037】
図10(A)に示すように、シリコン基板111上に、順次、キャパシタ下部電極112、誘電膜113、ルテニウムキャパシタ上部電極114、レジストマスクパターン115を形成する。その後、ルテニウムキャパシタ上部電極114を、図9のシーケンスにしたがった処理によってエッチングする。具体的には、前述の前処理(S901〜S904)と同様な処理によって、ルテニウムキャパシタ上部電極114の表面層から不純物を除去してから、前述のエッチング処理(S906〜S910)と同様な処理によって、ルテニウムキャパシタ上部電極114だけをオゾン5vol%のエッチングガスで均一にエッチングする。なお、オゾンによるエッチングは、等方的なエッチングであるが、アスペクト比0.2以下のパターンであれば、精度良く形成可能である。
【0038】
そして、エッチングの様子をモニターしながら、図10(B)に示すように誘電膜113が露出するまでルテニウムキャパシタ上部電極114が除去されたら、前述の場合と同様、さらにウエハ温度を約250℃以上となるまで上昇させる。これにより、今度は、所定の形状にパターニングされたルテニウムキャパシタ上部電極114にはほぼ影響を与えずにレジスト115だけが除去され、キャパシタが完成する。
【0039】
このように、上述の微細加工条件をキャパシタ上部電極形成工程に適用した場合にも、前述のコンタクトプラグ形成工程と同様、ウエハ温度を制御するだけで、まず、レジストにほぼ影響を与えずにルテニウムだけをオゾンで均一にエッチングし、つづいて、ルテニウムにほぼ影響を与えず不要なレジストのみを除去することができる。さらに、シリコンウエハ111およびルテニウム膜114にはほとんどエッチングダメージを与えず、エッチング装置の金属部材の腐食等を防止することもできる。もちろん、高価なプラズマエッチング装置を用いる必要もないことから、半導体装置の製造コストの抑制も図られる。
【0040】
なお、以上挙げた2つの例においては、シリコンウエハを基板として用いているが、本実施の形態に係る微細加工条件は、シリコンウエハ以外の半導体基板、絶縁基板その他の基板を用いるプロセスに適用可能である。また、以上挙げた2つの例においては、オゾン含有ガスをエッチングガスとして用いているが、酸素原子を材料表面層に供与することができる他のガス(例えば、ハロゲン化酸素、酸化窒素および酸素原子のいずれかを含むガス)をエッチングガスとして用いてもよい。また、エッチバックの前処理には、UV照射酸素ガスに代えて、UV照射窒素ガス、UV照射酸化窒素ガス、電磁波(マイクロ波等)による励起酸素ガス、電磁波励起窒素ガス、電磁波励起酸化窒素ガスを用いてもよい。
【0041】
最後に、本実施の形態に係る微細加工条件が適用された半導体プロセスの実行に適したエッチング装置の構成について説明する。なお、ここでは、オゾンを含むエッチングガスを用いる場合の装置構成を例に挙げるが、ハロゲン化酸素、酸化窒素および酸素原子のいずれかを含むエッチングガスを用いる場合には、ここで挙げる装置構成に適宜な変更を加えればよい。
【0042】
本実施の形態に係るエッチング装置は、図11に示すように、ロードロック室20、エッチング処理室30、前処理室40、これら3つの室をつな搬送室50、を有している。なお、搬送室50は、ロードロック室20から前処理室、前処理室からエッチング処理室30、前処理室40から所定の位置に搬送される基板を通過させるためのものである。
【0043】
エッチング処理室30は、図12に示すように、基板Aを加熱しながら保持するサセプタ301、サセプタ301を収容したエッチング処理用チャンバ300、エッチング処理用チャンバ300内にエッチングガスを供給するガス供給部310、エッチング処理用チャンバ300内を真空引きする排気部320、を有している。ガス供給部310は、無声放電を行うオゾナイザー313、オゾナイザー313に供給する酸素を蓄えた酸素供給器311A、オゾナイザーに供給するための窒素を蓄えた窒素供給器311B、酸素供給器311Aからの酸素をオゾナイザー313へ導く流量調整バルブ312A付き配管、窒素供給器311Bからの窒素をオゾナイザー313へ導く流量調整バルブ312B付き配管、エッチング処理用チャンバ300の内側上部に取り付けられたシャワーヘッド318、オゾン濃度調整用の窒素を蓄えた窒素供給器314、窒素供給器314からの窒素とオゾナイザー313からのオゾンとの混合ガスをシャワーヘッド318に導く流量調整バルブ315,316付き配管317、等から構成される。また、排気部320は、真空ポンプ323、真空ポンプ323とエッチング処理用チャンバ300内部とをつなぐ圧力調整用コンダクタンスバルブ321付き配管322、真空ポンプ323から排気されるオゾン等を処理する除害装置324、等から構成されている。
【0044】
前処理部40は、前処理に使用するガスの種類によって構成が異なる。例えば、UV照射酸素ガス、UV照射窒素ガスおよびUV照射酸化窒素ガスのうちのいずれかを前処理に用いる場合には、図13に示すように、基板Aを加熱しながら保持するサセプタ401、サセプタ401を収納した前処理用チャンバ400、前処理用チャンバ内側の上部に設けられたシャワーヘッド406、シャワーヘッド406に供給するための酸素を蓄えた酸素供給器402、酸素供給器402からの酸素をシャワーヘッド406に導く流量調整バルブ403付き配管404、シャワーヘッド406内を通過するガスに紫外線を照射するUV照射ランプ(低圧水銀UVランプ、エキシマランプ、メタルハライドランプ、高圧水銀ランプ等)405、処理用チャンバ400の内部気体を排気する配管408、処理用チャンバ400から配管408を介して排気されたオゾン等を処理する除害装置407、等から構成される。これに対して、電磁波励起酸素ガス、電磁波励起窒素ガスおよび電磁波励起酸化窒素ガスのうちのいずれかを前処理に用いる場合には、図13のUV照射ランプ405の代わりに、図14に示すように、配管404を通過する酸素にマイクロ波を照射するマイクロ波発振器409を取り付ける必要がある。
【0045】
【発明の効果】
本発明によれば、高品質の半導体装置を安価に製造することができる。
【図面の簡単な説明】
【図1】オゾンによるルテニウムおよびレジストのエッチングレートの温度依存特性を説明するための図である。
【図2】本発明の実施の一形態に係る微細加工条件を見出だすための実験に用いるサンプルの作成過程を示した図である。
【図3】オゾン供給開始からの経過時間とルテニウムのエッチング量との関係を示した図である。
【図4】ルテニウム表面層に対する熱処理温度とルテニウム表面層からの脱離ガスの濃度との関係を示した図である。
【図5】UV照射N2ガスによるレジストのエッチングレートと処理温度との関係、および、UV照射O2ガスによるレジストのエッチングレートと処理温度との関係を示した図である。
【図6】UV照射O2ガス処理、UV照射N2ガス処理、有機系溶媒ウエット処理および超音波洗浄処理による、ルテニウム表面層からの不純物除去効果を説明するための図である。
【図7】UV照射O2ガス処理、UV照射N2ガス処理および有機系溶媒ウエット処理について、ルテニウムエッチングの前処理方法としての適性を判断するための図である。
【図8】本発明の実施の一形態に係る半導体装置の製造プロセスを説明するための図である。
【図9】本発明の実施の一形態に係る半導体装置の製造プロセスに用いられる微細加工のフローチャートである。
【図10】本発明の実施の一形態に係る半導体装置の製造プロセスを説明するための図である。
【図11】本発明の実施の一形態に係るエッチング装置の概略構成図である。
【図12】図11のエッチング室の構成例を示した図である。
【図13】図11の前処理室の構成例を示した図である。
【図14】図11の前処理室の他の構成例を示した図である。
【符号の説明】
11…シリコンウエハ、12…シリコン酸化膜、13…ルテニウム等の導体膜、14…レジスト、
20…ロードロック室
30…エッチング処理室、300…エッチング処理用チャンバ、301…サセプタ、311A…酸素供給器、311B…窒素供給器、312A,312B…流量調整バルブ、313…オゾナイザー、314…窒素供給器、315,316…流量調整バルブ、317…配管、318…シャワーヘッド、321…圧力調整用コンダクタンスバルブ、322…配管、323…真空ポンプ、324…除外装置
40…前処理室、400…前処理用チャンバ、401…サセプタ、402…酸素供給器、403…流量調整バルブ、404…配管、405…UV照射ランプ、406…シャワーヘッド、407…除害装置、408…排気用配管、409…マイクロ波発信器、
50…搬送室

Claims (8)

  1. 基板に形成された導体膜を加工するエッチング処理を備えた半導体装置の製造方法であって、
    前記導体膜がルテニウム膜、酸化ルテニウム膜、オスミウム膜および酸化オスミウム膜のうちのいずれかであり、前記エッチング処理に先立ち、紫外線または電磁波を用いて励起した酸素、窒素および炭酸窒素ガスのいずれかを前記導体膜の表面に供給することを特徴とする、半導体装置の製造方法。
  2. 前記酸素、窒素および炭酸窒素ガスのいずれかを供給するときの前記基板の温度が200℃以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 基板に形成された導体膜を加工するエッチング処理を備えた半導体装置の製造方法であって、
    前記導体膜がルテニウム膜、酸化ルテニウム膜、オスミウム膜および酸化オスミウム膜のうちのいずれかであり、前記エッチング処理に先立ち、ケトン系有機溶媒、アルコール系有機溶媒、硫酸、過酸化水素、メタノールおよび有機アルカリ現像液のうちのいずれか一種類の溶液を前記導体膜の表面に供給することを特徴とする半導体装置の製造方法。
  4. 前記エッチング処理がなされる前の前記導体膜表面に残留する炭素原子数が1×1015atoms/cm以下であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  5. 前記導体膜を加工するエッチング処理が、オゾン含有のエッチングガス、またはハロゲン化水素、酸化窒素および酸素原子のうちの少なくとも一種類を含むエッチングガスを用いてなされることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  6. 基板上の酸化シリコン膜に設けられたスルホールの内壁を覆うようにして前記絶縁膜上に導体膜を形成し、前記スルホールの内部をレジストを用いて充填した後、前記導体膜の表面処理を行ってから前記スルホール部を除く領域の前記導体膜をエッチング加工する半導体装置の製造方法であって、
    前記導体膜がルテニウム膜、酸化ルテニウム膜、オスミウム膜および酸化オスミウム膜のうちのいずれかであり、該導体膜の表面に紫外線または電磁波を用いて励起した酸素、窒素および炭酸窒素ガスのいずれかを供給することによって前記表面処理がなされることを特徴とする半導体装置の製造方法。
  7. 前記表面処理は、前記基板の温度が200℃以下の範囲でなされることを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記導体膜のエッチング加工は、前記基板を30℃以上100℃以下の温度範囲で加熱して行われ、その後前記基板を250℃以上の温度に加熱して前記スルホール内部に充填させたレジストを除去するようにしたことを特徴とする請求項6に記載の半導体装置の製造方法。
JP2001183719A 2001-06-18 2001-06-18 半導体装置の製造方法 Expired - Fee Related JP3822804B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001183719A JP3822804B2 (ja) 2001-06-18 2001-06-18 半導体装置の製造方法
KR10-2002-0033734A KR100482236B1 (ko) 2001-06-18 2002-06-17 반도체 장치의 제조 방법 및 장치
US10/175,471 US6664184B2 (en) 2001-06-18 2002-06-18 Method for manufacturing semiconductor device having an etching treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001183719A JP3822804B2 (ja) 2001-06-18 2001-06-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003007677A JP2003007677A (ja) 2003-01-10
JP3822804B2 true JP3822804B2 (ja) 2006-09-20

Family

ID=19023617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001183719A Expired - Fee Related JP3822804B2 (ja) 2001-06-18 2001-06-18 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6664184B2 (ja)
JP (1) JP3822804B2 (ja)
KR (1) KR100482236B1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041596B1 (en) * 2004-04-08 2006-05-09 Novellus Systems, Inc. Surface treatment using iodine plasma to improve metal deposition
US7442267B1 (en) * 2004-11-29 2008-10-28 Novellus Systems, Inc. Anneal of ruthenium seed layer to improve copper plating
JP5055971B2 (ja) * 2006-11-16 2012-10-24 株式会社ニコン 表面処理方法及び表面処理装置、露光方法及び露光装置、並びにデバイス製造方法
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US9159551B2 (en) * 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR102131581B1 (ko) 2012-03-27 2020-07-08 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
JP6730941B2 (ja) * 2017-01-10 2020-07-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11183398B2 (en) * 2018-08-10 2021-11-23 Tokyo Electron Limited Ruthenium hard mask process
CN114208406B (zh) * 2019-08-21 2023-09-05 株式会社富士 对基板作业机

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224450B2 (ja) 1993-03-26 2001-10-29 日本酸素株式会社 酸化ルテニウムの成膜方法
JP2956485B2 (ja) 1994-09-07 1999-10-04 日本電気株式会社 半導体装置の製造方法
JP3488007B2 (ja) 1996-03-05 2004-01-19 富士通株式会社 薄膜形成方法、半導体装置及びその製造方法
JPH10163178A (ja) 1996-12-05 1998-06-19 Hitachi Ltd レジストの除去方法
JPH10209132A (ja) 1997-01-27 1998-08-07 Hitachi Ltd 有機物の除去方法
JP3494933B2 (ja) 1998-10-26 2004-02-09 株式会社ルネサステクノロジ 半導体製造装置のクリ−ニング方法
JP2000183303A (ja) 1998-12-11 2000-06-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000223671A (ja) 1999-02-01 2000-08-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000183034A (ja) 1998-12-11 2000-06-30 Hitachi Ltd レジスト除去方法
KR100474589B1 (ko) * 1998-12-29 2005-06-21 주식회사 하이닉스반도체 캐패시터제조방법
JP2001077309A (ja) * 1999-08-31 2001-03-23 Toshiba Corp キャパシタ及びその製造方法
JP3658269B2 (ja) 2000-03-29 2005-06-08 株式会社ルネサステクノロジ 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
JP2001284330A (ja) 2000-03-31 2001-10-12 Hitachi Ltd 半導体装置の製造方法、及び製造装置

Also Published As

Publication number Publication date
US6664184B2 (en) 2003-12-16
KR100482236B1 (ko) 2005-04-13
JP2003007677A (ja) 2003-01-10
KR20020096955A (ko) 2002-12-31
US20030017701A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
JP3822804B2 (ja) 半導体装置の製造方法
TW556337B (en) Semiconductor device production method and semiconductor device production apparatus
KR100453298B1 (ko) 반도체 처리 장치 및 그 클리닝 방법
US8647440B2 (en) Substrate processing method and substrate processing apparatus
WO2005114715A1 (en) Method for cleaning substrate surface
JP3658269B2 (ja) 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
KR20010076979A (ko) 실리사이드막을 구비한 반도체소자의 제조방법
JP2002075972A (ja) 半導体装置の製造方法
US8101025B2 (en) Method for controlling corrosion of a substrate
JP5425404B2 (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
JP2002289596A (ja) プラズマを利用した表面処理装置及び方法
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
KR20070089082A (ko) 기판의 부식을 제어하기 위한 방법
JP2010053397A (ja) アモルファスカーボンナイトライド膜の形成方法、アモルファスカーボンナイトライド膜、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
JP6601257B2 (ja) 基板処理方法
JP2007266099A (ja) 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
JP3540180B2 (ja) 半導体装置の製造方法及び製造装置
Nakahara et al. Etching technique for ruthenium with a high etch rate and high selectivity using ozone gas
JP3494933B2 (ja) 半導体製造装置のクリ−ニング方法
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
US6395192B1 (en) Method and apparatus for removing native oxide layers from silicon wafers
JP3639812B2 (ja) エッチング方法およびエッチング装置
JP2008210930A (ja) 半導体装置の製造方法
JPH03204932A (ja) シリコン層上の被膜除去方法
JPH10130872A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees