KR20020096955A - 반도체장치의 제조방법 및 장치 - Google Patents

반도체장치의 제조방법 및 장치 Download PDF

Info

Publication number
KR20020096955A
KR20020096955A KR1020020033734A KR20020033734A KR20020096955A KR 20020096955 A KR20020096955 A KR 20020096955A KR 1020020033734 A KR1020020033734 A KR 1020020033734A KR 20020033734 A KR20020033734 A KR 20020033734A KR 20020096955 A KR20020096955 A KR 20020096955A
Authority
KR
South Korea
Prior art keywords
film
ruthenium
etching
substrate
gas
Prior art date
Application number
KR1020020033734A
Other languages
English (en)
Other versions
KR100482236B1 (ko
Inventor
나까하라미와꼬
쯔네까와스께요시
와따나베가즈또
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020096955A publication Critical patent/KR20020096955A/ko
Application granted granted Critical
Publication of KR100482236B1 publication Critical patent/KR100482236B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판상에 형성된 도체막으로부터 탄소를 함유하는 불순물들이 제거되는 예비처리가 도체막의 에칭처리 이전에 수행된다. 본 예비처리에서, 산소, 질소, 또는 질소산화물을 함유하는 가스는 자외선 또는 전자기파로 조사되며, 이 가스는 200℃ 이하의 온도까지 가열된 기판면에 공급된다. 이로써 루테늄막, 루테늄 산화물막, 오스뮴막, 및 오스뮴 산화물막중에서 선택된 하나 이상의 형태의 도체막을 갖는 반도체 장치가 저비용과 높은 품질을 가지고 제조될 수 있다.

Description

반도체장치의 제조방법 및 장치{METHOD AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체장치를 제조하는 기술에 관한 것으로서, 특히 루테늄막, 루테늄 산화물막, 오스뮴막, 및 오스뮴 산화물막 가운데 선택된 한 가지 이상의 도체막의 미세가공에 관한 것이다.
DRAM 셀 커패시터의 용량을 늘리기 위한 노력으로, 고유전율을 갖는 다원소 산화물(multi-element oxide)(예를 들면 BaSrTiO3)로부터 DRAM 셀의 커패시터 유전막을 형성하려는 시도가 있어 왔다. 건식에칭에 의한 가공의 용이성 관점에서, 이 다원소 산화물들과 결합되는 전극재료들로 루테늄, 루테늄 산화물 등을 이용하는 것이 연구되어 왔다. 일본특개평 8-78396호에 개시된 기술은 이 전극재료들중 한가지로부터 형성된 도체막의 미세가공을 위한 건식에칭 기술로서 공지되어 있다.
이 기술(이후 종래 에칭방법으로 언급됨)에 따르면, 실리콘 기판상의 루테늄막 또는 루테늄 산화물막은 할로겐 가스(불소 가스, 염소 가스, 요드 가스) 또는 수소 할로겐화물 가스와 산소가스(또는 오존 가스)의 혼합가스의 플라즈마를 이용하여 선택적으로 에칭된다.
일본특개평 6-283438호 및 9-246214호에 개시된 기술들은 루테늄 산화물막등을 형성하는 기술로 공지되어 있다. 전자의 기술은 원료로서 디피발로일 메타네이트 루테늄(dipivaloyl methanate ruthenium)을 이용하는 MOCVD(Metal Organic Chemical Vapor Deposition)에 의해 실리콘과 같은 기판면상에 저저항의 루테늄 산화물막을 증착하는 단계를 포함한다. 후자의 기술은 원료로서 액체 또는 기화된 2, 2, 6, 6-트리메틸(trimethyl)-3,5-헵타네디온(heptanedion) 루테늄을 이용하는 MOCVD에 의하여 기판면상에 루테늄막 또는 루테늄 산화물막을 안전하게 증착시키는 단계를 포함한다.
다른 관련기술이 개시되어 있는 문헌으로서는 일본특개평 2000-200782호 등이 있다.
그러나, 전술된 종래 에칭방법은 플라즈마로 인한 기판 손상을 피하는 것을 다루지 않는다. 더욱이, 에칭 가스에 함유된 산소계(oxygen-based) 가스에 의해 레지스트 마스크도 에칭되므로, 적절한 회로패턴을 형성하는 것이 매우 어렵다. 또한, 플라즈마 에칭장치는 고가이기 때문에, 상기 종래 에칭방법중 한 가지를 사용하는 것은 반도체장치의 제조에 있어서 더 높은 비용을 야기시킨다.
이런 관점에서, 본 발명의 목적은 루테늄막, 루테늄 산화물막, 오스뮴막, 및 오스뮴 산화물막중 선택된 한 가지 이상의 도체막을 갖는 반도체장치가 저비용과 높은 품질로 제조될 수 있는, 반도체장치 제조방법을 제공하는 것이다.
전술된 목적을 이루기 위하여, 본 발명은 루테늄막, 루테늄 산화물막, 오스뮴막, 및 오스뮴 산화물막중에 선택된 한 가지 이상의 도체막이 에칭되는 경우, 이러한 에칭에 앞서 도체막으로부터 탄소를 함유하는 불순물들이 제거되도록 구성된다.
이로써 저비용으로 훌륭한 품질을 갖는 반도체장치가 제조될 수 있다.
도 1는 오존을 이용하는 루테늄(ruthenium) 및 레지스트(resist) 에칭속도의 온도 의존도를 도시하는 그래프.
도 2는 본 발명의 일 실시예에 관련된 미세가공 조건을 찾기 위한 실험에서 사용된 샘플을 생성하는 단계를 도시하는 도면.
도 3는 오존공급이 개시된 시점으로부터의 경과 시간과 루테늄 에칭량 사이의 관계를 도시하는 그래프.
도 4는 루테늄 표면층에 대한 열처리 온도와, 루테늄 표면층으로부터 탈리된(脫離, desorbed) 가스농도 사이의 관계를 도시하는 그래프.
도 5는 UV 조사된(irradiated) N2가스를 이용하는 경우의 레지스트 에칭속도와 처리온도 사이의 관계, 및 UV 조사된 O2가스를 이용하는 경우의 레지스트 에칭속도와 처리온도 사이의 관계를 도시하는 그래프.
도 6는 UV 조사된 O2가스 처리, UV 조사된 N2가스처리, 유기용매 습식처리, 및 초음파 세정에 의해 루테늄 표면층으로부터 불순물들을 제거하는 효과를 도시하는 그래프.
도 7는 루테늄 에칭을 위한 예비처리 방법으로서 UV 조사된 O2가스처리, UV 조사된 N2가스처리, 및 유기용매 습식처리의 적합성을 판정하는 표.
도 8는 본 발명의 일 실시예에 관련된 반도체장치를 제조하는 공정을 도시하는 도면.
도 9는 본 발명의 일 실시예에 관련된 반도체장치 제조공정에 이용된 미세가공의 흐름도.
도 10는 본 발명의 일 실시예에 관련된 반도체장치를 제조하는 방법을 도시하는 도면.
도 11는 본 발명의 일 실시예에 관련된 에칭장치의 구조에 대한 개략도.
도 12는 도 11의 에칭 체임버의 구조에 대한 일 예를 도시하는 도면.
도 13는 도 11의 예비처리 체임버의 구조에 대한 일 예를 도시하는 도면.
도 14는 도 11의 예비처리 체임버의 구조에 대한 또 다른 예를 도시하는 도면.
*도면의 주요부분에 대한 부호의 설명*
11: 실리콘 웨이퍼 12: 산화물막
12a: 홀 13: 루테늄막
14: 레지스트 20: 로드락 체임버
30: 에칭 체임버 40: 예비처리 체임버
50: 반송 체임버 112: 커패시터 하부전극
113: 유전막 114: 커패시터 상부전극
115: 레지스트 마스크 패턴
본 발명의 이러한 그리고 다른 특징들, 목적들 및 장점들은 첨부된 도면을 참조로하여 이하 명세서에서 더욱 명백해질 것이다.
본 발명의 일 실시예가 첨부된 도면을 참조하여 기술된다. 이하의 명세서에서, 용어 "루테늄 산화물"은 RuO, RuO2, RuO3, 및 RuO4를 총칭하며, "오스뮴 산화물"은 OsO, Os2O3, OsO2, OsO3, 및 OsO4를 총칭함을 의미한다.
우선, 실험을 통한 시행착오의 결과로서 얻어진, 반도체공정의 미세가공 조건들을 검토한다.
우선, 실험에 사용되는 많은 샘플들이 다음의 절차에 의해 생성된다.
도 2의 (A)에 도시된 바와 같이, 열산화공정(thermal oxidation process)에 의해 각각의 실리콘 웨이퍼(11)의 표면상에 실리콘 산화물막(12)이 형성된다. 이방성 건식에칭으로 실리콘 산화물막(12)을 패터닝함으로써 실리콘 웨이퍼(11)에 복수의 홀(12a)이 형성된다. 다음, 도 2의 (B)에 도시된 바와 같이, 루테늄이 CVD에 의해 증착되어, 홀(12a)의 내벽 및 실리콘 산화물막(12)의 상부면상에 루테늄막(13)을 형성한다. 그 후, 도 2의 (C)에 도시된 바와 같이, 홀(12a)은 레지스트(14)로 채워지며, 그 다음에 이 산출물은 공기중에 적절한 시간동안 세척되지 않은 채 남겨진다. 이로써 다음의 실험에 사용되는 샘플들이 만들어진다.
상기와 같이 생성된 것들중 임의로 선택된 복수의 샘플들의 레지스트 및 루테늄막은, 오존발생기(ozonizer)로부터 무성방전(silent discharge)에 의해 생성된 5 vol% 오존을 함유하는 에칭가스로 다양한 온도조건에서 에칭된다. 특히, 하나의 샘플을 에칭장치의 에칭처리 체임퍼(etching treatment chamber)내에 놓고, 웨이퍼 온도를 모니터링하면서 동안 5 vol% 오존을 함유하는 에칭가스를 처리 체임버내로 10 slm의 플럭스로 도입한다. 여기서 이용된 압력조건은 100 Torr 및 700 Torr이다.
그 후, 각각의 샘플의 레지스트 패턴 및 루테늄막의 특징적인 X선 세기가 형광 X선 분석기로 측정되고, 이 측정치로부터 계산된 에칭속도가 그래프에 도시된다(수평축: 온도). 이렇게 하여 도 1의 그래프가 획득되었다.
이 그래프로부터 분명한 것처럼, 샘플의 루테늄막은 약 20℃ 내지 350℃ 범위의 웨이퍼 온도에서 에칭되며, 에칭속도 피크치(200 nm/분)는 웨이퍼 온도 100℃ 부근에서 나타난다. 루테늄막이 그처럼 낮은 온도에서 그렇게 빠르게 에칭되는 이유는 루테늄의 촉매작용에 의해 오존분해가 가속화되고, 낮은 온도에서도 높은 증기압력의 RuO4가 생성되기 때문인 것으로 믿어진다. 웨이퍼 온도가 높을수록, 루테늄막 에칭속도는 더 낮아지는데, 그 이유는 루테늄막 표면상에 열역학적으로 안정한 RuO2가 형성되기 때문인 것으로 믿어진다.
한편, 이 동일한 그래프로부터 알 수 있는 것은 웨이퍼 온도가 약 100℃ 이하인 경우 샘플의 레지스트 패턴 에칭속도는 기껏해야 약 1nm/분이고, 웨이퍼 온도가 약 100℃를 초과하는 경우 급격히 증가하며, 웨이퍼 온도 175℃ 근처에서는 루테늄막의 에칭속도를 초과한다.
또한, 레지스트에 대한 루테늄의 에칭 선택비(etching selectivity ratio) 및 루테늄에 대한 레지스트의 에칭 선택비가 계산되었는데, 레지스트에 대한 루테늄의 에칭 선택비는 약 100℃ 이하의 낮은 웨이퍼 온도에서 100 이상이 되고, 루테늄에 대한 레지스트의 에칭 선택비는 250℃ 이상의 높은 웨이퍼 온도에서 100 이상이 되는 것으로 나타났다. 특히, 20℃와 100℃ 사이의 낮은 웨이퍼 온도에서는 루테늄만 에칭되고 레지스트는 거의 에칭되지 않는 한편, 약 250℃ 이상의 높은 웨이퍼 온도에서는 레지스트만 에칭되고 루테늄은 거의 에칭되지 않는 것으로 나타났다.
루테늄 산화물, 오스뮴, 및 오스뮴 산화물에 대하여도 상기와 동일한 실험을 수행한 결과, 루테늄의 경우와 동일한 경향이 있음을 알게 되었다. 또한, 오존을 함유하는 에칭가스 대신, 산소 할로겐화물, 질소 산화물, 또는 산소원자들 중 어느 하나를 함유하는 에칭가스를 이용하여 상기와 동일한 실험을 수행한 경우에도, 오존을 함유하는 에칭가스가 사용된 경우와 동일한 경향이 나타나는 것으로 확인되었다.
특히, 가스가, 반응을 하는 동안 자유에너지가 음(negative)으로 되는, 산소원자를 제공하는(oxygen atom-donative) 가스인 경우, 낮은 압력에서도 높은 증기압을 갖는 RuO4또는 OsO4가 생성되어, 상기와 동일한 경향을 나타낸다는 것이 확인되었다.
루테늄, 루테늄 산화물, 오스뮴, 및 오스뮴 산화물의 에치-백은 일반적으로 (1) 양호한 작업처리량을 확보하기 위하여 높은 에칭속도가 얻어지고, (2) 레지스트에 대한 높은 선택비가 구해질 것을 필요로 한다. 상기 연구결과들에 기초하여, (1) 양호한 작업처리량 확보의 관점에서는 웨이퍼 온도가 약 30℃ 내지 200℃로 되는 것이 바람직하고, (2) 레지스트에 대한 높은 선택비 확보의 관점에서는 웨이퍼 온도가 약 100℃ 이하로 되는 것이 바람직하다.
이런 관점에서, 본 실시예에서는 상기 두 조건 (1) 및 (2)을 만족시키는 약 30℃ 내지 100℃ 사이의 온도가 에칭처리시의 웨이퍼 온도로서 이용되었고, 레지스트만이 에칭되고 루테늄 등은 실질적으로 영향을 받지 않는 약 250℃ 이상의 온도가 에칭처리에 후속하는 레지스트 제거처리시 웨이퍼 온도로서 이용되었다.
루테늄, 루테늄 산화물, 오스뮴, 및 오스뮴 산화물의 에치-백에서는 추가적으로 (3) 웨이퍼 평면내에서 균일한 에칭이 가능해야 한다는 조건이 요구된다. 그러나, 도 3에 도시된 바와 같이, 임의로 선택된 복수의 샘플의 루테늄막이 동일한 에칭조건에서 에칭되는 경우, 이 샘플들간에는 인큐베이션 시간(incubation time)(오존공급 개시로부터 루테늄에칭 개시까지 걸리는 시간)의 변화가 있는 것이 발견되었다.
루테늄 산화물막, 오스뮴막, 및 오스뮴 산화물막에 대하여 동일한 실험을 수행한 결과, 샘플들간에 인큐베이션 시간의 변화가 있는 것으로 확인되었다.
이러한 변화의 원인을 규명하기 위한 노력으로, 가열중에 에칭되지 않은 루테늄막의 표면으로부터 발생되는 가스를 분석하여, CH계(CH-based)의 가스를 검출하였다. 이것은 양성 레지스트 잔존물(사이클릭 이소프렌 고무 등) 및 현상용액(developing solution) 잔존물(테트라메틸암모늄 수산화물, 크레졸, 등)과 같은 탄소함유 불순물들이 루테늄막 표면에 부착하거나 증착되는 것을 의미한다. 이 불순물들의 존재는 에칭반응을 방해하는 것으로 알려져 있다.
이런 관점에서, 본 실시예에서는 (1) 가열을 통한 탈리(desorption)를 이용하는 것과 (2) 그런 불순물들을 제거하여 루테늄막 등의 에칭반응을 방해하지 않는 수준으로 감소시키기 위하여 화학반응을 통한 탈리를 이용하는 것도 조사되었다.
우선, (1) 가열을 통한 탈리의 이용을 연구하기 위하여, 본 발명자들은 하나의 샘플의 루테늄막을 가열하고 루테늄막의 가열온도와 이 막의 표면으로부터 생성되는 CH 기반의 가스의 농도 사이의 관계를 조사하였다. 그 결과, 도 4에 도시된 바와 같이, 루테늄막 표면으로부터 생성된 CH계 가스의 농도는 가열온도가 약 800℃에 도달할 때까지 증가하는 것으로 밝혀졌다. 따라서, 불순물이 루테늄막 표면으로부터 완전히 탈리되려면, 가열처리는 대략 800℃ 이상에서 수행되어야 하는 것이 밝혀졌다. 그럼에도 불구하고, 약 800℃ 이상의 온도까지 기판을 가열하는 것은, 장치에 대한 열경비(thermal budget), 레지스트 변형 방지, 등의 관점에서 실용적일 수 없다.
다음, 화학반응을 통한 탈리의 이용을 연구하기 위하여, 본 발명자들은 적절한 웨이퍼 온도 및 대기압 이하에서, 샘플들의 루테늄막을 화학반응을 수반하는 다양한 처리(① 400nm 이하의 파장을 갖는 자외선 조사(irradiation)에 의하여 여기된 O2가스를 이용한 처리(이후 UV 조사 O2가스처리로 언급됨), ②자외선으로 조사되어 여기된 N2가스를 이용한 처리(이후 UV 조사 N2가스처리로 언급됨), ③ 케톤(keton)계 유기용매, 알콜계 유기용매, 황산, 과산화수소, 메탄올, 또는 이전의 유기 알칼리 현상제를 이용한 유기용매 습식에칭처리, 및 ④ 초음파 처리)를 함으로써 다양한 루테늄막들의 표면에서 접촉각도(contact angle)의 전환시간(change over time)을 조사하였다.
전술된 "적절한 웨이퍼 온도"는 200℃ 이하의 온도이며, 이 온도에서는 루테늄막으로부터의 탈리를 위한 충분한 에너지가 불순물들에 전해질 수 있다. 웨이퍼 온도가 200℃ 이하로 제한되는 이유는, 미리 다양한 웨이퍼 온도에서 UV 조사 O2가스처리 및 UV 조사 N2가스처리를 이용하여 레지스트 에칭속도를 조사한 결과, 도 5에 도시된 바와 같이, 웨이퍼 온도가 높을 수록 에칭속도는 더욱 커지며, 더욱이 에칭속도의 증가율은 웨이퍼 온도 200℃ 부근에서 급격하게 증가되는 것이 밝혀졌기 때문이다.
다양한 루테늄막의 표면에서 접촉각도의 전환시간을 조사한 결과, 도 6에 도시된 바와 같이, 초음파 처리를 제외한 세 가지 처리(UV 조사 O2가스처리, UV 조사 N2가스처리, 및 유기용매 습식에칭 처리)를 받은 루테늄막의 표면에서 접촉각도의감소가 확인되었으며, 루테늄막상의 탄소를 분자막(monolayer) 정도의 수준(도체막상의 탄소의 수: 0 내지 약 1×1015atoms/㎠)으로 감소시킬 만큼 충분한 불순물 제거 효과가 확인되었다.
불순물이 이정도로 제거될 수 있다면, 에칭반응을 심각히 방해하지 않을 것이다. 또한, 이 세가지 처리가 루테늄막 및 레지스트에 대하여 미치는 영향이 조사되었고, 도 7에 도시된 바와 같이, 유기용매 습식에칭 처리만으로 레지스트의 에칭속도가 100 nm/분을 초과하는 것이 확인되었으며, 이는 레지스트가 불순물들과 함께 에칭될 가능성이 높은 것을 의미한다.
한편, UV 조사 O2가스처리 및 UV 조사 N2가스처리의 경우, 루테늄막 및 레지스트에 대한 에칭속도는 온도제어를 통하여 적절한 값으로 유지시킬 수 있고, 루테늄막 표면은 현저한 변형이 생기지 않는다는 것이 확인되었다. 루테늄막의 경우와 유사한 결과들이 루테늄 산화물막, 오스뮴막, 및 오스뮴 산화물막에 대하여도 구해졌다.
다른 가스들의 불순물 제거 효과도 조사한 결과, UV 조사 질소산화물 가스, 전자기파(예를 들면 마이크로웨이브)에 의하여 여기된 산소가스(이후 전자기적으로 여기된 산소가스로 언급함), 전자기파에 의하여 여기된 질소가스(이후 전자기적으로 여기된 질소가스로 언급함), 전자기파에 의하여 여기된 질소 산화물 가스(이후 전자기적으로 여기된 질소산화물 가스로 언급함)도 UV 조사 O2가스 및 UV 조사 N2가스의 경우와 유사한 불순물 제거 효과를 갖는 것이 밝혀졌다.
상기의 연구결과로서, (2) 화학반응을 통한 탈리의 사용, 특히, 레지스트 또는 루테늄막 등에 대하여 거의 영향을 미치지 않는, UV 조사 O2가스, UV 조사 N2가스, UV 조사 질소 산화물 가스, 전자기적으로 여기된 산소 가스, 전자기적으로 여기된 질소 가스, 또는 전자기적으로 여기된 질소 산화물 가스의 사용은, 에치-백에 선행하는, 루테늄막 등의 표면으로부터 불순물들을 제거하기 위한 처리로서 바람직한 것이 밝혀졌다.
다음, 상기에서 얻어진 미세가공 조건들을 이용하는 반도체 [제조] 공정에 대하여 설명한다. 상기에서 얻어진 미세가공 조건들은, 메모리소자, TFT(Thin Film Transistor)소자, 및 다른 소자들을 포함하는 전체 반도체 장치를 위한 [제조]공정에 적용될 수 있지만, 여기서는 컨택트 플러그(contact plug) 형성단계에 대한 상기 미세가공 조건들의 적용예를 제시하고 있다. 이 컨택트 플러그 형성단계에 포함된 처리는 도 8 내지 9를 참조하여 설명한다.
도 8의 (A)에 도시된 바와 같이, 열산화막(thermal oxidation film) 형성에 의해 실리콘 웨이퍼(11)의 표면에 실리콘 산화물막(12)이 형성된다. 이방성 건식에칭에 의해 이 실리콘 산화물막(12)을 패터닝함으로써 홀(12a)이 형성된다. 다음, CVD에 의하여 도체재료(루테늄 산화물, 오스뮴, 오스뮴 산화물, 또는 루테늄중 어느 하나)가 증착된다. 도 8의 (B)에 도시된 바와 같이, 홀(12a)의 내벽면상 및 실리콘 산화물막(12)의 상부면상에 도체막(루테늄 산화물막, 오스뮴막, 오스뮴 산화물막, 또는 루테늄막중 어느 하나)(13)이 형성되고, 도 8의 (C)에 도시된 바와같이, 홀(12a)는 레지스트(14)로 채워진다.
이후는 이하 설명되는 바와 같이, 도 9의 순서에 따라 에칭처리가 수행된다.
실리콘 웨이퍼(11)는 예비처리 체임버(S900)로 이동되고, 전술된 조건들에 따라 예비처리 체임버에서 예비처리(S901 내지 S904)가 수행되어, 에치-백 예비처리에 앞서 도체막(13)의 표면으로부터 불순물들이 제거된다. 특히, 실리콘 웨이퍼(11)는 200℃ 이하까지 가열되고(여기서는 약 100℃)(S901), 그 후 대기압 이하에서 실리콘 웨이퍼 표면으로 산소가스가 공급되는 동안, 저압 수은증기 UV 램프가 발광하고(S902 및 S903), 도체막상의 탄소가 분자막(monolayer)이 될 만큼 충분한 시간이 경과한 후(도체막상의 탄소수: 1×1015atoms/㎠ 이하), 산소가스의 공급 및 저압 수은증기 UV 램프의 발광은 중지된다(S904).
여기서는 저압 수은증기 UV 램프가 UV 조사 램프로서 사용되었지만, 저압 수은증기 UV 램프 대신 엑시머 램프, 금속 할로겐화물 램프, 또는 고압 수은증기 램프가 사용될 수 있다.
이 예비처리(S901 내지 S904)를 수행함으로써 도전막(13)의 표면으로부터, 에칭을 방해하는 불순물들이 제거되면, 실리콘 웨이퍼(11)는 예비처리 체임버로부터 에칭 체임버로 반송된다(S905). 에칭 체임버내에서 상기의 조건들에 따라 에칭처리가 시작된다(S906 내지 S908). 특히, 실리콘 웨이퍼는, 약 30℃ 이상이지만 100℃보다는 높지 않은(여기서는 약 60℃로서, 이 온도에서 레지스트에 대한 적절한 선택비가 얻어짐) 온도까지 가열한 후(S906), 산소가스 및 질소가스를 공급하면서 오존발생기로 무성방전을 수행한다.
그렇게 얻어진, 5 vol% 오존 함유 에칭가스를, 에칭 체임버 내부의 압력을 조절하면서 약 90분간 실리콘 웨이퍼 표면으로 10 slm의 플럭스로 공급한다. 그 결과, 도체막(13)만이 오존으로 에칭되며, 레지스트는 실질적으로 영향을 받지 않는다(S907 및 S908). 여기서는 도체막(13)의 에칭반응이 실질적으로 오존의 공급과 동시에 시작하므로, 인큐베이션 시간이 실질적으로 무시될 수 있다.
에칭공정을 모니터하면서 도 8의 (D)에 도시된 바와 같이, 실리콘 산화물막(12)이 노출될 때 도체막(13)을 제거하면, 웨이퍼 온도는 약 250℃ 이상까지 상승된다. 이로써 실질적으로 도체막(13)에 영향을 미치지 않고, 홀(12a) 내부의 레지스트(14)만이 제거되어, 도 8의 (E)에 도시된 컨택트 플러그(13)[sic]가 완성된다.
이후에, 오존 발생기의 무성방전이 중지되고(S909), 산소가스 및 질소가스의 공급이 중단된다(S910). 에칭 체임버의 내부는 그 후 진공 배기되어(vacuum evacuated) 에칭 체임버로부터 배출가스를 제거하며(S911), 실리콘 웨이퍼(11)는 에칭 체임버로부터 반송된다(S912).
따라서, 본 실시예에 관련된 컨택트 플러그 형성 방법에 따르면, 단지 웨이퍼 온도를 제어함으로써, 실질적으로 레지스트에 영향을 줌이 없이 오존으로 루테늄과 같은 도체막을 에칭한 후, 실질적으로 루테늄 또는 다른 도체막에 영향을 미침이 없이, 불필요한 레지스트만을 제거할 수 있다. 또한, 탄소함유 불순물들은 루테늄 또는 다른 도체막의 표면으로부터 미리 제거되므로, 이 루테늄 또는 다른도체막은 더욱 균일하게 에칭될 수 있다. 이것은 도 9의 순서에 의해 루테늄 에칭속도를 측정함으로써 확인되었으며, 이 측정 결과는 웨이퍼 평면내의 변동은 실질적인 문제가 되지 않는 약 ±5%로 유지된다는 것을 보여주었다.
본 실시예와 관련된 컨택트 플러그 형성 방법에서 수행된 에칭은, 실리콘 웨이퍼 또는 루테늄이나 다른 막에 대하여 에칭 손상을 야기시킬 수 있는 플라즈마 에칭이 아니며, 외부적으로 공급된 열에 의해 생성된 고에너지 상태에서 재료 표면층의 다양한 구성분자들과 오존 사이의 화학반응을 이용한다(이후 비플라즈마 에칭으로 언급함).
이러한 비플라즈마 에칭 처리는 이온 시스(ion sheath)를 생성하지 않으므로, 실리콘 웨이퍼(11) 및 루테늄 또는 다른 도체막(13)에 실질적으로 에칭 손상을 주지 않는다. 또한, 에칭 대상으로부터 멀리 떨어진 곳에서 생성된 플라즈마 가스가 파이프를 통하여 들어오는 원격 플라즈마 처리도, 비록 플라즈마를 이용하지만 이온 시스를 생성하지 않으므로, 본 실시예와 관련된 컨택트 플러그 형성방법에 적용될 수 있는 비플라즈마 에칭처리에 포함된다.
또한, 비용이 많이 드는 플라즈마 에칭장치를 사용할 필요가 없으므로, 반도체장치의 제조비용이 절감될 수 있다.
더욱이, 에칭가스로서 부식성 가스가 이용되지 않으므로, 에칭장치의 금속부품의 부식 등을 막는다.
상기에서 사용된 예시는 컨택트 플러그 형성단계에 대하여 전술된 미세가공 조건들을 적용하는 것이 포함되지만, 전술된 바와 같이, 이 미세가공 조건들은 또다른 반도체 공정에도 적용될 수 있다. 예를 들면, 메모리셀에서 커패시터의 상부전극의 형성에 적용될 수 있다. 커패시터의 상부전극의 형성에 전술된 미세가공 조건들을 적용하는 것이 도 10를 참조하여 설명된다. 전술된 루테늄, 루테늄 산화물, 오스뮴, 및 오스뮴 산화물 가운데, 여기에서 주어진 예시는 루테늄이 전극재료로서 사용된 경우에 대한 것이다.
도 10의 (A)에 도시된 바와 같이, 커패시터 하부전극(112), 유전막(113), 루테늄 커패시터 상부전극(114), 및 레지스트 마스크 패턴(115)이 그 순서대로 실리콘 기판(111)상에 형성된다. 이후, 루테늄 커패시터 상부전극(114)은 도 9의 순서에 따라 에칭된다.
특히, 전술된 예비처리(S901 내지 S904)에서와 동일한 처리에 의하여 루테늄 커패시터 상부전극(114)의 표면층으로부터 불순물들이 제거된 후, 전술된 에칭처리(S906 내지 S910)에서와 동일한 처리에 의하여 루테늄 커패시터 상부전극(114)만이 5 vol% 오존함유 에칭가스로 균일하게 에칭된다. 오존을 이용한 에칭은 등방성 에칭이지만, 패턴의 가로세로비(aspect ratio)가 0.2 이하인 한, 양호한 정확도를 가지고 형성될 수 있다.
에칭공정을 모니터하면서 유전막(113)이 도 10의 (B)에 도시된 바와 같이 노출될 때 루테늄 커패시터 상부전극(114)을 제거하면, 웨이퍼 온도는 약 250℃ 이상까지 상승한다. 이로써 특정의 형상으로 패터닝된 루테늄 커패시터 상부전극(114)에 실질적으로 영향을 미치지 않고, 레지스트(115)만을 제거하여, 커패시터를 완성한다.
따라서, 단지 웨이퍼 온도를 제어함으로써, 전술된 컨택트 플러그의 형성에서와 같이, 커패시터 상부전극의 형성에 전술된 미세가공 조건들이 적용되는 경우, 레지스트에 실질적으로 영향을 미치지 않고 이온으로 루테늄만을 균일하게 에칭한 후, 루테늄에 실질적으로 영향을 미치지 않고 불필요한 레지스트만을 제거할 수 있다. 또한, 실리콘 웨이퍼(111) 및 루테늄막(114)은 실질적으로 손상되지 않으며, 에칭장치의 금속부품들의 부식 등이 방지될 수 있다. 자연히, 비용이 많이 드는 플라즈마 에칭장치를 사용할 필요가 없으므로, 반도체장치를 제조하는 비용도 절감될 수 있다.
상기 두 예시에서 기판으로서 실리콘 웨이퍼가 사용되었지만, 본 실시예에 관련된 미세가공 조건들은 실리콘 웨이퍼를 제외한 반도체기판, 절연기판, 또는 다른 기판을 사용하는 공정에 적용될 수 있다. 또한, 상기 두 예시에서는 에칭가스로서 오존함유 가스가 사용되었지만, 재료 표면층에 산소원자를 제공할 수 있는 다른 가스(예를 들면, 산소 할로겐화물, 질소 산화물, 또는 산소원자들을 함유하는 가스)가 에칭가스로서 대신 사용될 수 있다. 또한, UV 조사 질소가스, UV 조사 질소 산화물 가스, 전자기파(예를 들면, 마이크로파)에 의하여 여기된 산소가스, 전자기적으로 여기된 질소가스, 또는 전자기적으로 여기된 질소 산화물 가스가 에치-백 예비처리에서 UV 조사 산소가스를 대신하여 사용될 수 있다.
마지막으로, 본 실시예에 관련된 미세가공 조건들이 적용되는 반도체 [제조] 공정에 적절한 에칭장치의 구조를 설명한다. 오존함유 에칭가스가 사용되는 경우의 장치구조가 여기에서 예시로서 주어지고, 산소 할로겐화물, 질소 산화물, 또는산소원자들을 함유하는 에칭가스가 사용되는 경우, 여기에 설명된 장치구조에 대하여 적절한 변형이 이루어진다.
도 11에 도시된 바와 같이, 본 실시예에 관련된 에칭장치는 로드락 체임버(load lock chamber, 20), 에칭 체임버(30), 예비처리 체임버(40), 및 이들 세 체임버들을 연결하는 반송 체임버(transfer chamber, 50)를 갖는다. 반송 체임버(50)는 로드락 체임버(20)로부터 예비처리 체임버로, 예비처리 체임버로부터 에칭 체임버(30)로, 예비처리 체임버(40)로부터 특정 위치로 이동되는 기판이 통과하도록 한다.
도 12에 도시된 바와 같이, 에칭 체임버(30)는 기판 A이 가열되는 동안 그것을 고정시키는 서셉터(susceptor, 301), 서셉터(301)가 수용되어 있는 에칭 체임버(300), 에칭 체임버(300)로 에칭가스를 공급하기 위한 가스공급부(310), 및 에칭 체임버(300) 내부의 진공배기를 위한 배출부(320)를 갖는다.
가스공급부(310)는 무성방전을 수행하기 위한 오존발생기(313), 오존발생기(313)로 공급되는 산소를 구비한 산소공급기(311A), 오존발생기로 공급되는 질소를 구비한 질소공급기(311B), 산소공급기(311A)로부터 오존발생기(313)로 산소를 인도하기 위한 플럭스 조절밸브(312A)를 구비한 파이프, 질소공급기(311B)로부터 오존발생기(313)로 질소를 인도하기 위한 플러스 조절밸브(312B)를 구비한 파이프, 에칭 체임버(300)의 상부측 내부에 부착된 샤워헤드(318), 오존 농도를 조절하기 위한 질소를 구비한 질소공급기(314), 질소공급기(314)로부터의 질소와 오존발생기(313)로부터의 오존의 혼합가스를 샤워헤드(318)로 인도하기 위한 플럭스조절밸브(315 및 316)를 구비한 파이프(317), 등을 포함한다.
배출부(320)는 진공펌프(323), 진공펌프(323)와 에칭 체임버(300)의 내부를 연결하는 압력조절 컨덕턴스 밸브(321)를 구비하는 파이프(322), 진공펌프(323)로부터 방전된 오존 등을 처리하기 위한 처리부(324), 등을 포함한다.
예비처리 체임버(40)의 구조는 예비처리를 위하여 사용되는 가스의 종류에 따라 변경된다. 예를 들어, UV 조사 산소가스, UV 조사 질소가스, 또는 UV 조사 질소 산화물 가스가 예비처리를 위하여 사용되면, 도 13에 도시된 바와 같이, 예비처리 체임버(40)는, 기판 A이 가열되는 동안 그것을 고정하기 위한 서셉터(401), 서셉터(401)가 수용되어 있는 예비처리 체임버(400), 예비처리 체임버의 상부측 내부에 설치된 샤워헤드(406), 샤워헤드(406)로 공급되는 산소를 구비하는 산소공급기(402), 산소를 산소공급기(402)로부터 샤워헤드(406)로 인도하기 위한 플럭스 조절밸브(403)를 구비하는 파이프(404), 샤워헤드(406)를 통과하는 가스를 자외선으로 조사하기 위한 UV 조사 램프(405)(예를 들면, 저압 수은증기 UV 램프, 엑시머 램프, 금속 할로겐화물 램프, 또는 고압 수은증기 램프), 예비처리 체임버(400)내로 가스를 방출하기 위한 파이프(408), 파이프(408)를 통하여 예비처리 체임버(400)로부터 방출된 오존 등을 처리하기 위한 처리부(407), 등을 포함한다.
한편, 전자기적으로 여기된 산소가스, 전자기적으로 여기된 질소가스, 또는 전자기적으로 여기된 질소 산화물 가스가 예비처리를 위하여 사용된 경우, 도 14에 도시된 바와 같이, 도 13의 UV 조사 램프(405) 대신에, 파이프(404)를 통과하는 산소를 마이크로웨이브로 조사하기 위한 마이크로 웨이브 생성기(409)가 설치되어야한다.
본 발명에 따른 몇 가지 실시예들이 도시되고 설명되었지만, 설명된 실시예들은 본 발명의 범주내에서 변경 및 변형이 가능하다는 점을 이해해야 한다. 따라서, 여기에 제시된 상세한 설명에 구속되지 않고, 첨부된 청구범위내에서 그러한 모든 변경 및 변형들을 포함하고자 한다.
본 발명에 따르면, 단순히 웨이퍼 온도를 제어함으로써, 실질적으로 레지스트에 영향을 미치지 않고, 오존으로 루테늄과 같은 도체막을 에칭하고, 실질적으로 루테늄 또는 다른 도체막에 영향을 미치지 않고, 불필요한 레지스트만을 제거할 수 있다. 또한, 탄소함유 불순물들은 도체막의 에칭처리 이전에 루테늄 또는 다른 도체막의 표면으로부터 미리 제거되므로, 이 루테늄 또는 다른 도체막은 더욱 균일하게 에칭될 수 있다.
또한, 본 발명에 따르면, 실리콘 웨이퍼 또는 루테늄이나 다른 막에 대하여 에칭 손상을 야기시킬 수 있는 플라즈마 에칭이 아닌 비플라즈마 에칭을 이용함으로써 실리콘 웨이퍼 및 루테늄 또는 다른 도체막이 실질적으로 에칭 손상을 입지 않게 되며, 비용이 많이 드는 플라즈마 에칭장치를 사용할 필요가 없으므로, 반도체장치의 제조비용이 절감될 수 있다.

Claims (9)

  1. 기판상에 형성된 도체막을 가공하기 위한 에칭처리 단계를 포함하는, 반도체장치 제조방법으로서,
    상기 도체막이 루테늄막, 루테늄 산화물막, 오스뮴막, 또는 오스뮴 산화물막인 경우, 상기 방법은 상기 에칭처리 단계 이전에 상기 도체막으로부터 탄소함유 불순물들이 제거되는 예비처리 단계를 포함하는 반도체장치 제조방법.
  2. 제1항에 있어서, 상기 예비처리 단계는 산소, 질소, 또는 질소 산화물을 함유하는 가스를 자외선 또는 전자기파로 조사하는 단계, 및 상기 에칭처리 단계 이전에 상기 기판의 표면으로 상기 가스를 공급하는 단계를 포함하는 반도체장치 제조방법.
  3. 제1항에 있어서, 상기 기판에 부착된 레지스트가 있는 경우, 상기 기판의 온도는 예비처리 단계동안 약 200℃ 이하인 반도체장치 제조방법.
  4. 제1항에 있어서, 상기 예비처리 단계는, 상기 에칭단계 이전에, 상기 도전막을 케톤계의 유기용매, 알콜계의 유기용매, 황산, 과산화수소, 메탄올, 또는 유기 알칼리 현상제의 수용액과 접촉시키는 단계를 포함하는 반도체장치 제조방법.
  5. 제1항에 있어서, 상기 예비처리 단계는 상기 도전막 표면의 탄소수가 0 과 1×1015atoms/㎠ 사이로 되도록 하는 반도체장치 제조방법.
  6. 제1항에 있어서, 상기 예비처리 단계에 후속하는 상기 에칭처리 단계에서, 수소 할로겐화물, 질소 산화물, 및 산소원자들로 구성되는 그룹중 하나 이상을 함유하는 에칭가스가 상기 예비처리 단계 이후에 상기 기판으로 공급되는 반도체장치 제조방법.
  7. 루테늄막, 루테늄 산화물막, 오스뮴막, 및 오스뮴 산화물막 가운데 선택된 도체막이 에칭되는, 도체막 가공방법으로서,
    상기 가공방법은 상기 에칭단계 이전에 상기 도체막으로부터 탄소를 함유하는 불순물들이 제거되는 예비처리 단계를 포함하는 도체막 가공방법.
  8. 고체기판 처리방법으로서,
    루테늄, 루테늄 산화물, 오스뮴, 및 오스뮴 산화물로 구성되는 그룹중 하나 이상을 포함하는 막을 갖는 기판을 예비처리 체임버로 반송하는 단계;
    상기 기판에 부착되거나 상기 기판상에 퇴적된 탄소함유 불순물 분자들의 제거단계를 포함하는 예비처리 단계;
    상기 기판을 상기 예비처리 체임버로부터 처리 체임버로 반송하는 단계;
    오존, 산소 할로겐화물, 질소 산화물, 및 산소원자들로 구성된 그룹으로부터 선택된 한 가지 이상의 가스를 함유하는 에칭가스를 상기 처리 체임버로 공급하며, 상기 기판상의 막을 에칭하는 단계; 및
    상기 에칭된 기판을 상기 처리 체임버로부터 반송하는 단계를 포함하는 고체기판 처리방법.
  9. 반도체장치 제조장치로서,
    루테늄, 루테늄 산화물, 오스뮴, 및 오스뮴 산화물로 구성되는 그룹중 하나 이상을 포함하는 막이 형성된 기판을 수용하고, 상기 기판으로부터 탄소를 함유하는 불순물들을 제거하기 위한 예비처리 체임버;
    불순물들이 제거된 상기 기판을 수용하고, 오존, 산소 할로겐화물, 질소 산화물, 및 산소원자들로 구성되는 그룹중 선택된 한 가지 이상의 가스를 함유하는 에칭가스를 상기 기판으로 공급하기 위한 처리 체임버; 및
    상기 기판이 상기 처리 체임버 또는 상기 예비처리 체임버로 반송되는 상기 기판이 통과하는 반송 체임버를 포함하는 반도체장치 제조장치.
KR10-2002-0033734A 2001-06-18 2002-06-17 반도체 장치의 제조 방법 및 장치 KR100482236B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00183719 2001-06-18
JP2001183719A JP3822804B2 (ja) 2001-06-18 2001-06-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20020096955A true KR20020096955A (ko) 2002-12-31
KR100482236B1 KR100482236B1 (ko) 2005-04-13

Family

ID=19023617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0033734A KR100482236B1 (ko) 2001-06-18 2002-06-17 반도체 장치의 제조 방법 및 장치

Country Status (3)

Country Link
US (1) US6664184B2 (ko)
JP (1) JP3822804B2 (ko)
KR (1) KR100482236B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114208406A (zh) * 2019-08-21 2022-03-18 株式会社富士 对基板作业机

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041596B1 (en) * 2004-04-08 2006-05-09 Novellus Systems, Inc. Surface treatment using iodine plasma to improve metal deposition
US7442267B1 (en) * 2004-11-29 2008-10-28 Novellus Systems, Inc. Anneal of ruthenium seed layer to improve copper plating
JP5055971B2 (ja) * 2006-11-16 2012-10-24 株式会社ニコン 表面処理方法及び表面処理装置、露光方法及び露光装置、並びにデバイス製造方法
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US9159551B2 (en) * 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR102131581B1 (ko) 2012-03-27 2020-07-08 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
JP6730941B2 (ja) * 2017-01-10 2020-07-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US11183398B2 (en) * 2018-08-10 2021-11-23 Tokyo Electron Limited Ruthenium hard mask process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224450B2 (ja) 1993-03-26 2001-10-29 日本酸素株式会社 酸化ルテニウムの成膜方法
JP2956485B2 (ja) 1994-09-07 1999-10-04 日本電気株式会社 半導体装置の製造方法
JP3488007B2 (ja) 1996-03-05 2004-01-19 富士通株式会社 薄膜形成方法、半導体装置及びその製造方法
JPH10163178A (ja) 1996-12-05 1998-06-19 Hitachi Ltd レジストの除去方法
JPH10209132A (ja) 1997-01-27 1998-08-07 Hitachi Ltd 有機物の除去方法
JP3494933B2 (ja) 1998-10-26 2004-02-09 株式会社ルネサステクノロジ 半導体製造装置のクリ−ニング方法
JP2000183303A (ja) 1998-12-11 2000-06-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000223671A (ja) 1999-02-01 2000-08-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000183034A (ja) 1998-12-11 2000-06-30 Hitachi Ltd レジスト除去方法
KR100474589B1 (ko) * 1998-12-29 2005-06-21 주식회사 하이닉스반도체 캐패시터제조방법
JP2001077309A (ja) * 1999-08-31 2001-03-23 Toshiba Corp キャパシタ及びその製造方法
JP3658269B2 (ja) 2000-03-29 2005-06-08 株式会社ルネサステクノロジ 固体表面及び半導体製造装置の処理方法並びにそれを用いた半導体装置の製造方法
JP2001284330A (ja) 2000-03-31 2001-10-12 Hitachi Ltd 半導体装置の製造方法、及び製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114208406A (zh) * 2019-08-21 2022-03-18 株式会社富士 对基板作业机
CN114208406B (zh) * 2019-08-21 2023-09-05 株式会社富士 对基板作业机

Also Published As

Publication number Publication date
US6664184B2 (en) 2003-12-16
KR100482236B1 (ko) 2005-04-13
JP2003007677A (ja) 2003-01-10
US20030017701A1 (en) 2003-01-23
JP3822804B2 (ja) 2006-09-20

Similar Documents

Publication Publication Date Title
KR100482236B1 (ko) 반도체 장치의 제조 방법 및 장치
JP3086719B2 (ja) 表面処理方法
KR940001646B1 (ko) 플라즈마를 이용한 유기물질의 제거방법
US5380397A (en) Method of treating samples
US8647440B2 (en) Substrate processing method and substrate processing apparatus
US5503901A (en) Surface treatment method and surface treatment apparatus
KR100440806B1 (ko) 반도체장치의제조방법및드라이에칭장치의반응실환경제어방법
US8741396B2 (en) Method for forming amorphous carbon nitride film, amorphous carbon nitride film, multilayer resist film, method for manufacturing semiconductor device, and storage medium in which control program is stored
WO2005114715A1 (en) Method for cleaning substrate surface
JP4716370B2 (ja) 低誘電率膜のダメージ修復方法及び半導体製造装置
KR100374885B1 (ko) 절연막의 제조 방법
KR100509387B1 (ko) 플라즈마 처리 방법
JP3540180B2 (ja) 半導体装置の製造方法及び製造装置
KR20020070820A (ko) 반도체 웨이퍼의 식각용 장치 및 그 방법
US20190318936A1 (en) Etching method and plasma processing apparatus
JP2000031120A (ja) 半導体装置の配線形成方法及び製造装置
JPH0964307A (ja) 酸化物薄膜の熱処理方法
EP1035569A1 (en) Method for forming plasma films
JP3164188B2 (ja) プラズマ処理装置
JPH10130872A (ja) プラズマ処理方法
JP3373466B2 (ja) プラズマ処理装置及びプラズマ処理方法
US20030148040A1 (en) Coating method and aperture plate
JPH06333842A (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
JP2006216774A (ja) 絶縁膜の成膜方法
JPH06124904A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 15