JP2009231635A5 - - Google Patents

Claims (13)

1. 貫通部を有する板体からなるスティフナーと、
   前記スティフナーの面上に設けられ、絶縁層と配線パターンとが積層されて形成された多層配線構造体と、を有し、
   前記多層配線構造体は、前記貫通部の位置における前記絶縁層の部分に、半導体チップに接続されるチップ接続用パッドを有し、
   前記スティフナーの熱膨張係数は、前記半導体チップの熱膨張係数と略等しいことを特徴とする配線基板。
2. 前記スティフナーの材料は、シリコン、ＣＦＲＰ（Carbon Fiber Reinforced Plastic）、インバーのうち、少なくとも１つの材料からなることを特徴とする請求項１記載の配線基板。
3. 前記チップ接続用パッドは、前記多層配線構造体の絶縁層に設けられた貫通孔内に形成されていることを特徴とする請求項１または２記載の配線基板。
4. 半導体チップと、
   貫通部を有する、板体のスティフナーと、
   前記スティフナーの面上に設けられ、絶縁層と配線パターンとが積層されて形成された多層配線構造体と、を有し、
   前記多層配線構造体は、前記貫通部の位置における前記絶縁層の部分に、前記半導体チップに接続されるチップ接続用パッドを有し、
   前記半導体チップは、前記貫通部に収容され、前記チップ接続用パッドにフリップチップ実装され、
   前記スティフナーの熱膨張係数は、前記半導体チップの熱膨張係数と略等しいことを特徴とする半導体装置。
5. 前記スティフナーの材料は、シリコン、ＣＦＲＰ（Carbon Fiber Reinforced Plastic）、インバーのうち、少なくとも１つの材料からなることを特徴とする請求項４記載の半導体装置。
6. 前記チップ接続用パッドは、前記多層配線構造体の絶縁層に設けられた貫通孔内に形成されていることを特徴とする請求項４または５記載の半導体装置。
7. 板体のスティフナーと、前記スティフナーの面上に設けられ、絶縁層と配線パターンとが積層されて形成され、半導体チップが実装されるチップ接続用パッドを備えた多層配線構造体と、を備えた配線基板の製造方法であって、
   前記半導体チップと熱膨張係数が略等しいスティフナー母材に貫通部を形成するスティフナー母材形成工程と、
   前記貫通部の形状に対応する凸部を有し、前記半導体チップと熱膨張係数が略等しい支持体を形成する支持体形成工程と、
   前記スティフナー母材に形成された前記貫通部に前記凸部を挿入して、前記スティフナー母材と前記支持体とを仮接着する仮接着工程と、
   前記凸部の上面、及び前記凸部の上面側に位置する前記スティフナー母材の面に、前記多層配線構造体を形成する多層配線構造体形成工程と、
   前記多層配線構造体形成工程後に前記スティフナー母材から前記支持体を取り外す支持体取外工程と、を含むことを特徴とする配線基板の製造方法。
8. 前記スティフナー母材の材料は、シリコン、ＣＦＲＰ（Carbon Fiber Reinforced Plastic）、インバーのうち、少なくとも１つの材料からなることを特徴とする請求項７記載の配線基板の製造方法。
9. 前記支持体の材料は、シリコン、ＣＦＲＰ（Carbon Fiber Reinforced Plastic）、インバーのうち、少なくとも１つの材料からなることを特徴とする請求項７又は８記載の配線基板の製造方法。
10. 前記チップ接続用パッドは、前記多層配線構造体の絶縁層に設けられた貫通孔内に形成されていることを特徴とする請求項７ないし９のうち、いずれか１項記載の配線基板の製造方法。
11. 前記スティフナー母材は、前記スティフナーが形成されるスティフナー形成領域を複数有し、
    前記スティフナー母材形成工程では、前記貫通部を複数形成し、前記支持体形成工程では、前記凸部を複数形成し、前記多層配線構造体形成工程では、前記半導体チップが実装されるチップ実装領域を複数有する前記多層配線構造体を形成し、
    前記支持体除去工程後に、前記スティフナー母材及び前記多層配線構造体を切断する切断工程をさらに設けたことを特徴とする請求項７ないし１０のうち、いずれか１項記載の配線基板の製造方法。
12. 前記貫通部に前記凸部が挿入された状態において、前記貫通部は、前記凸部の上面から前記凸部の下方に向かうにつれて幅広形状とされていることを特徴とする請求項７ないし１１のうち、いずれか１項記載の配線基板の製造方法。
13. 請求項７ないし１２のうち、いずれか１項記載の配線基板の製造方法により前記配線基板を形成後に、前記半導体チップを前記チップ実装用パッドにフリップチップ実装することを特徴とする半導体装置の製造方法。