JP2012069739A5 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2012069739A5
JP2012069739A5 JP2010213333A JP2010213333A JP2012069739A5 JP 2012069739 A5 JP2012069739 A5 JP 2012069739A5 JP 2010213333 A JP2010213333 A JP 2010213333A JP 2010213333 A JP2010213333 A JP 2010213333A JP 2012069739 A5 JP2012069739 A5 JP 2012069739A5
Authority
JP
Japan
Prior art keywords
main surface
wiring board
reinforcing member
manufacturing
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010213333A
Other languages
English (en)
Other versions
JP2012069739A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2010213333A priority Critical patent/JP2012069739A/ja
Priority claimed from JP2010213333A external-priority patent/JP2012069739A/ja
Priority to US13/233,076 priority patent/US8479385B2/en
Publication of JP2012069739A publication Critical patent/JP2012069739A/ja
Publication of JP2012069739A5 publication Critical patent/JP2012069739A5/ja
Pending legal-status Critical Current

Links

Description

本発明は、補強部材を有する配線基板及びその製造方法に関する。
本発明は、上記の点に鑑みてなされたものであり、外部接続端子となるリードピンの位置精度を向上可能な配線基板及びその製造方法を提供することを課題とする。
本配線基板の製造方法は、配線層と絶縁層を積層し、半導体チップ搭載領域が設けられた第1主面及び前記第1主面の反対面である第2主面を備えた基板本体を作製する第1工程と、前記第1主面に、前記半導体チップ搭載領域の接続パッド及び絶縁層表面を露出する開口部を備えた補強部材を接着剤により固着する第2工程と、前記第2工程の後、前記第2主面に設けられた接続パッドに導電材を介してリードピンを接合する第3工程と、を有することを要件とする。
又、本配線基板は、配線層と絶縁層が積層され、半導体チップ搭載領域が設けられた第1主面及び前記第1主面の反対面である第2主面を備えた基板本体と、前記第1主面に接着剤により固着された補強部材であって、前記半導体チップ搭載領域の接続パッド及び絶縁層表面を露出する開口部を備えた補強部材と、前記第2主面に設けられた接続パッドに導電材を介して接続されたリードピンと、を有し、前記基板本体がコアレス多層配線基板であり、前記補強部材の厚さが、前記基板本体の厚さの2倍以上であることを要件とする。
開示の技術によれば、外部接続端子となるリードピンの位置精度を向上可能な配線基板及びその製造方法を提供できる。

Claims (13)

  1. 配線層と絶縁層を積層し、半導体チップ搭載領域が設けられた第1主面及び前記第1主面の反対面である第2主面を備えた基板本体を作製する第1工程と、
    前記第1主面に、前記半導体チップ搭載領域の接続パッド及び絶縁層表面を露出する開口部を備えた補強部材を接着剤により固着する第2工程と、
    前記第2工程の後、前記第2主面に設けられた接続パッドに導電材を介してリードピンを接合する第3工程と、を有することを特徴とする配線基板の製造方法。
  2. 前記第2工程の後に、前記半導体チップが搭載されない状態で、前記第3工程が施されることを特徴とする請求項1記載の配線基板の製造方法。
  3. 前記第1工程と前記第2工程との間に、前記半導体チップ搭載領域に設けられた前記接続パッド上に導電材を形成する第4工程を更に有することを特徴とする請求項1又は2記載の配線基板の製造方法。
  4. 前記第1工程では、支持体上に複数の前記基板本体を一体的に構成した基板を作製して、その後前記支持体を除去し、
    前記第1工程と前記第4工程との間に、前記基板を、それぞれが複数の前記基板本体を含む複数の集合体に分割し、
    前記第4工程では、前記集合体毎に、前記半導体チップ搭載領域に設けられた前記接続パッド上に前記導電材を形成することを特徴とする請求項記載の配線基板の製造方法。
  5. 前記第2工程では、前記集合体に含まれる各前記基板本体の前記第1主面に、それぞれ前記半導体チップ搭載領域を露出する開口部を備えた前記補強部材を固着し、
    前記第2工程と前記第3工程との間に、前記補強部材が固着された各前記基板本体を、隣接する前記補強部材間で切断して個片化することを特徴とする請求項記載の配線基板の製造方法。
  6. 前記第2工程より前に、前記集合体に含まれる各前記基板本体を個片化し、
    前記第2工程では、個片化された各前記基板本体の前記第1主面に、それぞれ前記半導体チップ搭載領域を露出する開口部を備えた前記補強部材を固着することを特徴とする請求項記載の配線基板の製造方法。
  7. 前記第2工程において、前記第1主面にシリコーン系の接着剤を介して前記補強部材を固着することを特徴とする請求項1乃至の何れか一項記載の配線基板の製造方法。
  8. 前記第2工程よりも後に、前記シリコーン系の接着剤から発生するガスにより前記第1主面に付着したシリコーンを除去するプラズマ洗浄工程を更に有することを特徴とする請求項記載の配線基板の製造方法。
  9. 前記補強部材の厚さは、前記基板本体の厚さの2倍以上であることを特徴とする請求項1乃至の何れか一項記載の配線基板の製造方法。
  10. 前記補強部材は、CrとNiを主成分とするステンレス鋼であることを特徴とする請求項1乃至の何れか一項記載の配線基板の製造方法。
  11. 前記補強部材は、電子部品を露出する他の開口部を更に備え、
    前記第1主面の前記他の開口部に対応する位置に前記電子部品を実装する工程を更に有する請求項1乃至10の何れか一項記載の配線基板の製造方法。
  12. 配線層と絶縁層が積層され、半導体チップ搭載領域が設けられた第1主面及び前記第1主面の反対面である第2主面を備えた基板本体と、
    前記第1主面に接着剤により固着された補強部材であって、前記半導体チップ搭載領域の接続パッド及び絶縁層表面を露出する開口部を備えた補強部材と、
    前記第2主面に設けられた接続パッドに導電材を介して接続されたリードピンと、を有し、
    前記基板本体がコアレス多層配線基板であり、
    前記補強部材の厚さが、前記基板本体の厚さの2倍以上であることを特徴とする配線基板。
  13. 前記補強部材に電子部品搭載用の他の開口部を備え、前記他の開口部に露出する第1主面部分に電子部品が搭載されていることを特徴とする請求項12記載の配線基板。
JP2010213333A 2010-09-24 2010-09-24 配線基板の製造方法 Pending JP2012069739A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010213333A JP2012069739A (ja) 2010-09-24 2010-09-24 配線基板の製造方法
US13/233,076 US8479385B2 (en) 2010-09-24 2011-09-15 Method of producing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010213333A JP2012069739A (ja) 2010-09-24 2010-09-24 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012069739A JP2012069739A (ja) 2012-04-05
JP2012069739A5 true JP2012069739A5 (ja) 2013-11-07

Family

ID=45869175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010213333A Pending JP2012069739A (ja) 2010-09-24 2010-09-24 配線基板の製造方法

Country Status (2)

Country Link
US (1) US8479385B2 (ja)
JP (1) JP2012069739A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
KR102020001B1 (ko) * 2011-10-21 2019-09-09 루미리즈 홀딩 비.브이. 슬롯을 낸 기판들을 사용한 저 뒤틀림의 웨이퍼 접합
JP2014229761A (ja) * 2013-05-23 2014-12-08 株式会社東芝 電子機器
US10359613B2 (en) * 2016-08-10 2019-07-23 Kla-Tencor Corporation Optical measurement of step size and plated metal thickness
US10168524B2 (en) * 2016-08-10 2019-01-01 Kla-Tencor Corporation Optical measurement of bump hieght
WO2018093379A1 (en) * 2016-11-18 2018-05-24 Intel Corporation Package with wall-side capacitors
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
JP2000243869A (ja) 1999-02-18 2000-09-08 Ngk Spark Plug Co Ltd 配線基板
EP1259103B1 (en) * 2000-02-25 2007-05-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2003179092A (ja) * 2001-12-10 2003-06-27 Nitto Denko Corp 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Necエレクトロニクス株式会社 半導体装置の製造方法
JP4194408B2 (ja) 2003-04-03 2008-12-10 日本特殊陶業株式会社 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP5096855B2 (ja) * 2007-09-27 2012-12-12 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
JP2009194086A (ja) * 2008-02-13 2009-08-27 Denso Corp 半導体装置の製造方法
JP5121621B2 (ja) * 2008-08-04 2013-01-16 新光電気工業株式会社 基板の製造方法
JP5260215B2 (ja) * 2008-09-29 2013-08-14 日本特殊陶業株式会社 補強材付き配線基板の製造方法
JP2010141159A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
JP5350829B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板

Similar Documents

Publication Publication Date Title
JP2012069739A5 (ja) 配線基板及びその製造方法
JP5144222B2 (ja) 配線基板及びその製造方法
TWI598221B (zh) 配線基板之製造方法及支持件
JP5827166B2 (ja) 配線基板及び配線基板の製造方法
US20140239490A1 (en) Packaging substrate and fabrication method thereof
JP2009130104A5 (ja)
JP2010165855A5 (ja)
JP2010245280A5 (ja)
JP2011119502A5 (ja)
JP2009117703A5 (ja)
JP2010129899A5 (ja)
JP2009081357A5 (ja)
TW201448688A (zh) 複合式電路板及其製作方法
JP2010073893A5 (ja)
TW201306061A (zh) 具有軟性材料層之微電阻元件及其製造方法
JP2009130054A5 (ja)
TW201606970A (zh) 半導體裝置及其製造方法
JP2009231815A5 (ja)
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2018006466A5 (ja)
TWI501358B (zh) 載板及其製作方法
JP2007088140A (ja) 集合プリント配線板
JP2012182207A (ja) Led素子用リードフレームおよびその製造方法
JP2009252766A (ja) 配線基板の製造方法
JP2011100792A5 (ja)