JP2014063950A5 - - Google Patents

Download PDF

Info

Publication number
JP2014063950A5
JP2014063950A5 JP2012209398A JP2012209398A JP2014063950A5 JP 2014063950 A5 JP2014063950 A5 JP 2014063950A5 JP 2012209398 A JP2012209398 A JP 2012209398A JP 2012209398 A JP2012209398 A JP 2012209398A JP 2014063950 A5 JP2014063950 A5 JP 2014063950A5
Authority
JP
Japan
Prior art keywords
layer
wiring
forming
insulating layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012209398A
Other languages
English (en)
Other versions
JP6092555B2 (ja
JP2014063950A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2012209398A priority Critical patent/JP6092555B2/ja
Priority claimed from JP2012209398A external-priority patent/JP6092555B2/ja
Priority to US14/027,648 priority patent/US9006103B2/en
Publication of JP2014063950A publication Critical patent/JP2014063950A/ja
Publication of JP2014063950A5 publication Critical patent/JP2014063950A5/ja
Application granted granted Critical
Publication of JP6092555B2 publication Critical patent/JP6092555B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

図７（ｂ）の部分拡大断面図に示すように、樹脂層３６の表面は適度な粗化面Ｒとなっているので、配線層２７は樹脂層３６の上に密着性よく形成される。また、配線層２７がセミアディティブ法で形成される場合は、シード層が樹脂層３６から剥がれて膨れが発生することなく、歩留りよく微細な配線層２７を形成することができる。
このようにして、支持体１０及びエッチングストップ層１２が除去された側のビルドアップ中間体５の面にも、微細な配線層２７を密着性よく形成することができる。
第１実施形態の配線基板１は、このような方法で製造されるため、配線層２７，２９が配置されるビアホールＶＨ６，ＶＨ８は他のビアホールのテーパー形状と逆のテーパー形状となっている。
配線層２１の下面から樹脂層３６の下面までの厚みＴ１は、他の配線層、例えば、配線層２５の上面から樹脂層３５の上面までの厚みＴ２と同じになるように設定される。

Claims (9)

  1. 支持体の上に、エッチングストップ層を介して第１配線層を形成する工程と、前記第１配線層の上に第１絶縁層を形成する工程と、前記第１絶縁層に、前記第１配線層に到達する第１ビアホールを形成する工程と、前記第１ビアホールを介して前記第１配線層に接続される第２配線層を前記第１絶縁層の上に形成する工程とを含む方法により、ｎ層（ｎは２以上の整数）のビルドアップ中間体を形成する工程と、
    前記支持体を除去してエッチングストップ層を露出させる工程と、
    前記エッチングストップ層を除去して前記第１配線層を露出させる工程と、
    前記ビルドアップ中間体の両面に第２絶縁層をそれぞれ形成する工程と、
    前記両面側の第２絶縁層に、前記第１配線層及びｎ層目の前記配線層に到達する第２ビアホールをそれぞれ形成する工程と、
    前記第１配線層を被覆する前記第２絶縁層の露出面を粗化する工程と、
    前記第２ビアホールを介して前記第１配線層に接続される第３配線層を前記第２絶縁層の露出面に形成すると共に、前記第２ビアホールを介して前記ｎ層目の配線層に接続される第４配線層を前記第２絶縁層の上に形成する工程とを有することを特徴とする配線基板の製造方法。
  2. 前記第１配線層を形成する工程において、
    前記エッチングストップ層は、前記支持体上の全面に形成されることを特徴とする請求項１に記載の配線基板の製造方法。
  3. 前記第１配線層を形成する工程において、
    前記エッチングストップ層は、前記第１配線層と同一パターンで形成されることを特徴とする請求項１に記載の配線基板の製造方法。
  4. 前記第２絶縁層の露出面を粗化する工程において、
    前記第２絶縁層の露出面の表面粗さは、前記第１絶縁層の上面の表面粗さと同一範囲に設定されることを特徴とする請求項１乃至３のいずれか一項に記載の配線基板の製造方法。
  5. 前記第２絶縁層の露出面を粗化する工程は、デスミア処理によって行われることを特徴とする請求項１乃至４のいずれか一項に記載の配線基板の製造方法。
  6. 前記第３配線層は、セミアディティブ法によって形成されることを特徴とする請求項１乃至５のいずれか一項に記載の配線基板の製造方法。
  7. 前記第１ビアホールは、前記第１絶縁層の表面から厚み方向に向けて直径が小さくなるテーパー形状であり、前記第１配線層の下面側に配置される前記第２ビアホールの形状は前記第１ビアホールと逆のテーパー形状となっていることを特徴とする請求項１乃至６のいずれか一項に記載の配線基板の製造方法。
  8. 前記支持体及び前記第１配線層は銅から形成され、前記エッチングストップ層はニッケルから形成されることを特徴とする１乃至７のいずれか一項に記載の配線基板の製造方法。
  9. 前記第１、第２絶縁層は、樹脂から形成されることを特徴とする請求項１乃至８のいずれか一項に記載の配線基板の製造方法。
JP2012209398A 2012-09-24 2012-09-24 配線基板の製造方法 Active JP6092555B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012209398A JP6092555B2 (ja) 2012-09-24 2012-09-24 配線基板の製造方法
US14/027,648 US9006103B2 (en) 2012-09-24 2013-09-16 Method of manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012209398A JP6092555B2 (ja) 2012-09-24 2012-09-24 配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014063950A JP2014063950A (ja) 2014-04-10
JP2014063950A5 true JP2014063950A5 (ja) 2015-09-24
JP6092555B2 JP6092555B2 (ja) 2017-03-08

Family

ID=50339249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012209398A Active JP6092555B2 (ja) 2012-09-24 2012-09-24 配線基板の製造方法

Country Status (2)

Country Link
US (1) US9006103B2 (ja)
JP (1) JP6092555B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180113987A (ko) * 2016-02-18 2018-10-17 미쓰이금속광업주식회사 프린트 배선판의 제조 방법
US10096542B2 (en) * 2017-02-22 2018-10-09 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package structure and manufacturing process
KR102661275B1 (ko) * 2017-10-26 2024-04-29 미쓰이금속광업주식회사 극박 구리박 및 캐리어 구비 극박 구리박, 그리고 프린트 배선판의 제조 방법
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組
WO2024043196A1 (ja) * 2022-08-26 2024-02-29 Ｍｇｃエレクトロテクノ株式会社 積層体、及び、コアレス基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008228A (ja) * 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP5092547B2 (ja) 2007-05-30 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP5092662B2 (ja) 2007-10-03 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP5479073B2 (ja) * 2009-12-21 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP2011199077A (ja) * 2010-03-19 2011-10-06 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages

Similar Documents

Publication Publication Date Title
JP2010141018A5 (ja)
JP2012146793A5 (ja)
JP2014154800A5 (ja)
JP2005236244A5 (ja)
JP2013501345A5 (ja)
JP2014063950A5 (ja)
JP2010165855A5 (ja)
JP2009272589A5 (ja)
JP2008282842A5 (ja)
JP2010129899A5 (ja)
JP2013008880A5 (ja)
JP2014022665A5 (ja)
JP2014082459A (ja) 多層プリント回路基板及びその製造方法
JP2014110390A5 (ja)
JP2009081357A5 (ja)
JP2016149517A5 (ja)
TW201448682A (zh) 配線基板及其製造方法
JP2006261390A5 (ja)
JP2017069524A5 (ja)
JP2010147955A5 (ja)
JP2009130054A5 (ja)
MY179632A (en) Substrate for mounting semiconductor element and method for manufacturing said substrate
JP2014063801A5 (ja)
JP2013507763A5 (ja)
JP2018006466A5 (ja)