JP2009117542A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2009117542A
JP2009117542A JP2007287604A JP2007287604A JP2009117542A JP 2009117542 A JP2009117542 A JP 2009117542A JP 2007287604 A JP2007287604 A JP 2007287604A JP 2007287604 A JP2007287604 A JP 2007287604A JP 2009117542 A JP2009117542 A JP 2009117542A
Authority
JP
Japan
Prior art keywords
plating layer
plating
circuit
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007287604A
Other languages
English (en)
Other versions
JP4706690B2 (ja
Inventor
Yoichiro Nakahara
陽一郎 中原
Naoto Ikegawa
直人 池川
Kyohei Kamimura
恭平 上村
Yoshiyuki Uchinono
良幸 内野々
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007287604A priority Critical patent/JP4706690B2/ja
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to KR1020107009340A priority patent/KR101099942B1/ko
Priority to US12/741,105 priority patent/US8338716B2/en
Priority to EP08847958.9A priority patent/EP2217044B1/en
Priority to CN2008801148403A priority patent/CN101849447B/zh
Priority to PCT/JP2008/070030 priority patent/WO2009060821A1/ja
Priority to TW097142671A priority patent/TW200934346A/zh
Publication of JP2009117542A publication Critical patent/JP2009117542A/ja
Application granted granted Critical
Publication of JP4706690B2 publication Critical patent/JP4706690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09363Conductive planes wherein only contours around conductors are removed for insulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】耐食性に優れた回路を有する回路基板を提供する。
【解決手段】絶縁性基板1の表面に被覆された金属薄膜2に回路3の輪郭に沿ってレーザLを照射して、金属薄膜2を回路3の輪郭で除去することによって回路パターンのめっき下地層4を形成し、めっき下地層4の表面に、めっき下地層4の側からCuめっき層5、Niめっき層6、Auめっき層7の順に金属めっきを施すことによって回路3を形成した回路基板に関する。Niめっき層6とAuめっき層7の間に、Auに対して標準電極電位が卑な金属を有する第一中間めっき層8がAuめっき層に接して、第一中間めっき層8の金属に対して標準電極電位が貴な金属を有する第二中間めっき層9が第一中間めっき層8に接してそれぞれ形成されている。
【選択図】図1

Description

本発明は、平面又は三次元立体に形成される絶縁性基板の表面に回路を形成した回路基板及びその製造方法に関するものである。
絶縁性基板の表面に回路を設けて形成される回路基板として、レーザによるパターニングで回路を形成するようにした技術が提案されている(例えば特許文献1等参照)。
すなわち、まず図7(a)のように絶縁性基板1を成形して作製し、絶縁性基板1の表面の全面にスパッタ等で金属薄膜2を図7(b)のように形成する。次に図7(c)のように、絶縁性基板1の表面に設ける回路3の輪郭に沿って、回路3間の絶縁部となる回路非形成部ロの箇所においてレーザLを照射することによって、レーザLを照射した部分の金属薄膜2を除去する。このように回路3の輪郭に沿ってレーザ照射で金属薄膜2を除去することによって、回路形成部イに残される金属薄膜2で回路3と同じパターンのめっき下地層4を形成することができ、このめっき下地層4は回路非形成部ロに残る金属薄膜2と隔離されている。この後、めっき下地層4に通電しながら電気銅めっきを行なうことによって、図7(d)のようにめっき下地層4の表面にCuめっき層5を形成する。このとき、回路非形成部ロに残される金属薄膜2には通電されていないので、この金属薄膜2の表面にはCuめっきはなされない。そしてソフトエッチングして回路非形成部ロの金属薄膜2を除去することによって、図7(e)のように下地層4にめっきされたCuめっき層5で回路3を形成することができるものである。
ここで、上記のようにCuめっき層5で回路3を形成するにあたって、銅およびその合金は高い導電性を有するが、通常の環境でも腐食を受けて反応性酸化物や硫化物を生成し、これにより電気配線の導電性が著しく損なわれるおそれがある。このため、特に携帯電話や携帯用デジタルスチルカメラなどの民生用電子機器の用途に回路基板を用いる場合、図7(f)のように、Cuめっき層5の表面にNiめっき層6とAuめっき層7を施すようにしている。耐腐食性と接触信頼性に優れたAuからなるAuめっき層7を最表面に設けてCuめっき層5を保護し、またリフロー等の熱負荷によるCuのAuへの拡散を防ぐために、CuとAuの双方に対して密着性が高いNiからなるNiめっき層6をCuめっき層5とAuめっき層7の間に中間層として設けているのである。
特許第3153682号公報
しかし、Niは空気中の塩素イオンや硫化イオンなど自然界に存在する多くのイオンと反応し易く、特に携帯電話や携帯用デジタルスチルカメラなどのように人によって操作される機器では人体から出る汗に含まれる塩素イオンや硫化イオンなどと反応して、腐食生成物を形成し易い。
そして、上記のようにCuめっき層5、Niめっき層6、Auめっき層7を積層して形成される回路3にあって、Niめっき層6でのNiの腐食反応は、Niのイオン化と同時に電子を放出することによって進行し、この電子は、Niより標準電極電位が貴な金属、すなわちAuめっき層7のAuへと移動して、最表面のAuめっき層7から還元反応によって放出されるものであり、Niの腐食反応が進行し易いものである。特にAuめっき層7にピンホールがある場合には、ピンホールを通して塩素イオンや硫化イオンなどがNiめっき層6に作用し、上記のNiの腐食反応が容易に進行して、回路3の耐食性が著しく低下するものである。
また、上記のように回路3の輪郭に沿ってレーザLを照射して、回路非形成部ロの金属薄膜2を除去することによって、回路3と同じパターンのめっき下地層4を形成するにあたって、レーザLは金属薄膜2を除去したあとの絶縁性基板1の表面にも作用することになり、レーザLが絶縁性基板1に作用することによって図8(a)に示すように、めっき下地層4の周辺部において絶縁性基板1の表面が掘り下げられるように荒れるおそれがある。そしてこのようにめっき下地層4の周辺部で絶縁性基板1の表面が荒れていると、図8(b)のようにめっき下地層4の上にCuめっき層5、Niめっき層6、Auめっき層7を積層するめっきを行なって回路3を作製するにあたって、回路3の側面のエッジの下部において、Cuめっき層5やNiめっき層6と絶縁性基板1の表面との間に微小な隙間15が発生し、この隙間15の部分ではCuめっき層5やNiめっき層6はAuめっき層7で覆われないことが多いので、この部分からCuめっき層5やNiめっき層6が腐食されるおそれがあるという問題があった。
本発明は上記の点に鑑みてなされたものであり、耐食性に優れた回路を有する回路基板及びその製造方法を提供することを目的とするものである。
本発明の請求項1に係る回路基板は、絶縁性基板1の表面に被覆された金属薄膜2に回路3の輪郭に沿ってレーザLを照射して、金属薄膜2を回路3の輪郭で除去することによって回路パターンのめっき下地層4を形成し、めっき下地層4の表面に、めっき下地層4の側からCuめっき層5、Niめっき層6、Auめっき層7の順に金属めっきを施すことによって回路3を形成した回路基板において、Niめっき層6とAuめっき層7の間に、Auに対して標準電極電位が卑な金属を有する第一中間めっき層8がAuめっき層に接して、第一中間めっき層8の金属に対して標準電極電位が貴な金属を有する第二中間めっき層9が第一中間めっき層8に接してそれぞれ形成されていることを特徴とするものである。
この発明によれば、Niめっき層6側の第二中間めっき層8とAuめっき層7側の第一めっき層9の間に電子移動を妨害する電位障壁が形成され、Niめっき層6でのNiの腐食反応で電子が発生しても、Auめっき層7に移動して還元反応によって放出されるようなこととがなくなり、Niめっき層6でNiが腐食される反応を抑制することができ、回路3に腐食が発生することを防ぐことができるものである。
また請求項2の発明は、請求項1において、第一中間めっき層8はRhからなると共に第二中間めっき層9はPd−Niからなり、あるいは第一中間めっき層8はRhからなると共に第二中間めっき層9はPdからなることを特徴とするものである。
この発明によれば、Niめっき層6とAuめっき層7の間に第一中間めっき層8と第二中間めっき層9を形成することによる腐食防止の効果を高く得ることができるものである。
本発明の請求項3に係る回路基板は、絶縁性基板1の表面に被覆された金属薄膜2に回路3の輪郭に沿ってレーザLを照射して、金属薄膜2を回路3の輪郭で除去することによって回路パターンのめっき下地層4を形成し、めっき下地層4の表面に、めっき下地層4の側からCuめっき層5、Niめっき層6、Auめっき層7の順に金属めっきを施すことによって回路3を形成した回路基板において、絶縁性基板1はポリフタルアミドよりなる樹脂組成物を成形して形成されたものであり、回路3の輪郭に沿ってレーザLを照射して金属薄膜2が除去された部分の絶縁性基板1の表面の表面粗さRzが、レーザLを照射する前の表面粗さRzの1.9倍未満であることを特徴とするものである。
この発明によれば、回路3の輪郭に沿って金属薄膜2にレーザLを照射してめっき下地層4を形成するにあたって、めっき下地層4の周辺の金属薄膜2が除去された絶縁性基板1の表面は荒れが小さいものであり、めっき下地層4の上に形成されるCuめっき層5やNiめっき層6と絶縁性基板1の表面との間に隙間が形成されることを抑制することができ、この隙間からCuめっき層5やNiめっき層6が腐食されることを防ぐことができるものである。
また請求項4の発明は、請求項1乃至3のいずれかにおいて、Auめっき層7に封孔処理が施されていることを特徴とするものである。
この発明によれば、Auめっき層7にピンホールが形成されても、外部環境がNiめっき層6に直接作用することを防いで、腐食が発生することを防ぐことができるものである。
また請求項5の発明は、請求項1乃至4のいずれかにおいて、Auめっき層7はパルスめっきによって形成されていることを特徴とするものである。
この発明によれば、Auめっき層7を緻密に形成することができ、Auめっき層7にピンホールが発生することを抑制して、ピンホールからの腐食を防ぐことができるものである。
また請求項6の発明は、請求項1乃至5のいずれかにおいて、回路3の輪郭に沿って等しいエネルギー密度でレーザLが照射されてめっき下地層が形成されていることを特徴とするものである。
この発明によれば、回路3のコーナー部など輪郭に沿った一部において高いエネルギー密度でレーザLが照射されることを抑制して、レーザ照射による絶縁性基板1の表面の荒れを抑制することができるものである。
また請求項7の発明は、請求項1乃至6のいずれかにおいて、回路3の側面と絶縁性基板1の表面の少なくとも境界部が、樹脂層10で被覆されていることを特徴とするものである。
この発明によれば、めっき下地層4の上に形成されるCuめっき層5やNiめっき層6と絶縁性基板1の表面との間に隙間があっても、この隙間を樹脂層10で塞ぐことができ、隙間からCuめっき層5やNiめっき層6が腐食されることを防ぐことができるものである。
本発明の請求項8に係る回路基板の製造方法は、絶縁性基板1の表面に被覆された金属薄膜2に回路3の輪郭に沿ってレーザLを照射して、金属薄膜2を回路3の輪郭で除去することによって回路パターンのめっき下地層4を形成する工程と、めっき下地層4の表面に、めっき下地層4の側からCuめっき層5、Niめっき層6、第二中間めっき層9、第一中間めっき層8、Auめっき層7の順に金属めっきを施して回路3を形成する工程とを有して、請求項1又は2に記載の回路基板を製造するにあたって、第一中間めっき層8を、Auに対して標準電極電位が卑な金属で、Auめっき層7に接して形成すると共に、第二中間めっき層9を、第一中間めっき層8の金属に対して標準電極電位が貴な金属で、第一中間めっき層8に接して形成する工程を有することを特徴とするものである。
この発明によれば、Niめっき層6側の第二中間めっき層8とAuめっき層7側の第一めっき層9の間に電子移動を妨害する電位障壁が形成された回路3を作製することができ、Niめっき層6でのNiの腐食反応で電子が発生しても、Auめっき層7に移動して還元反応によって放出されるようなこととがなくなり、Niめっき層6でNiが腐食される反応を抑制することができ、回路3に腐食が発生することを防ぐことができるものである。
本発明の請求項9に係る回路基板の製造方法は、絶縁性基板1の表面に被覆された金属薄膜2に回路3の輪郭に沿ってレーザLを照射して、金属薄膜2を回路3の輪郭で除去することによって回路パターンのめっき下地層4を形成する工程と、めっき下地層4の表面に、めっき下地層4の側からCuめっき層5、Niめっき層6、Auめっき層7の順に金属めっきを施して回路3を形成する工程とを有して、請求項3に記載の回路基板を製造するにあたって、レーザLを照射して金属薄膜2が除去された部分の絶縁性基板1の表面の表面粗さRzが、レーザLを照射する前の表面粗さRzの1.9倍未満となるように、照射条件を調整してレーザLの照射を行なうことを特徴とするものである。
この発明によれば、回路3の輪郭に沿って金属薄膜2にレーザLを照射してめっき下地層4を形成するにあたって、めっき下地層4の周辺の金属薄膜2が除去された絶縁性基板1の表面の荒れを小さくすることができ、めっき下地層4の上に形成されるCuめっき層5やNiめっき層6と絶縁性基板1の表面との間に隙間が形成されることを抑制して、この隙間からCuめっき層5やNiめっき層6が腐食されることを防ぐことができるものである。
本発明によれば、Niめっき層6とAuめっき層7の間に、Auに対して標準電極電位が卑な金属を有する第一中間めっき層8がAuめっき層に接して、第一中間めっき層8の金属に対して標準電極電位が貴な金属を有する第二中間めっき層9が第一中間めっき層8に接してそれぞれ形成することによって、Niめっき層6側の第二中間めっき層8とAuめっき層7側の第一めっき層9の間に電子移動を妨害する電位障壁が形成され、Niめっき層6でのNiの腐食反応で電子が発生しても、Auめっき層7に移動して還元反応によって放出されるようなことがなくなり、Niめっき層6でNiが腐食される反応を抑制することができ、回路3に腐食が発生することを防ぐことができるものである。
また本発明によれば、回路3の輪郭に沿ってレーザLを照射して金属薄膜2が除去された部分の絶縁性基板1の表面の表面粗さRzが、レーザLを照射する前の表面粗さRzの1.9倍未満であることによって、めっき下地層4の周辺の金属薄膜2が除去された絶縁性基板1の表面の荒れが小さく、めっき下地層4の上に形成されるCuめっき層5やNiめっき層6と絶縁性基板1の表面との間に隙間が形成されることを抑制することができ、この隙間からCuめっき層5やNiめっき層6が腐食されることを防ぐことができるものであり、耐食性に優れた回路3を有する回路基板を得ることができるものである。
以下、本発明を実施するための最良の形態を説明する。
本発明において絶縁性基板1としては、ポリフタルアミド、液晶ポリマー、ABS、ポリイミド、ポリエーテルイミドなど、熱可塑性樹脂や熱硬化性樹脂の組成物を成形したものや、アルミナなどのセラミックスを成形したものなどを用いることができるものであり、図1(a)のように平板状に形成したものの他に、三次元立体形状に形成したものを用いることもできる。
樹脂組成物を成形して絶縁性基板1を作製する場合、ベース樹脂に必要に応じて無機フィラーを配合して混合・混練することによって、樹脂組成物を調製することができる。ここで、ベース樹脂が結晶性の熱可塑性樹脂の場合、結晶化促進のための結晶核剤として粉末状、繊維状、板状、球状などの微粉末のフィラーを適宜配合してもよい。さらに可塑剤、帯電防止剤、安定剤、顔料等の着色剤、滑剤、難燃剤などの添加剤を微量配合してもよい。そしてこの樹脂組成物を押出成形等によりペレット化したのち、金型を用いて射出成形などの成形をすることによって、絶縁性基板1を得ることができるものである。
樹脂組成物のベース樹脂としては、上記のように種々の熱可塑性樹脂や熱硬化性樹脂や用いることができるが、これらのなかでも、特にポリフタルアミドを用いることが好ましい。ポリフタルアミドは芳香族ポリアミドの一種であり、金属層との密着性が元々優れていると共に、耐熱性、機械的特性、寸法安定性、耐薬品性に優れ、また良好な溶融流動性を有し、且つ金型汚染が少なくて、成形性が良好な樹脂である。従ってポリフタルアミドをベース樹脂とすることによって、物理的諸特性や耐薬品性の高い絶縁性基板1を得ることができるものである。
上記のように作製される絶縁性基板1に金属薄膜2を形成するのに先立って、まず絶縁性基板1の表面をプラズマ処理し、絶縁性基板1の表面を活性化させる。プラズマ処理は、チャンバー内に一対の電極を対向配置し、一方の電極に高周波電源を接続すると共に他方の電極を接地して形成したプラズマ処理装置を用いて行なうことができる。絶縁性基板1の表面をプラズマ処理するにあたっては、絶縁性基板1を電極間において一方の電極の上にセットし、チャンバー内を真空引きして10−4Pa程度に減圧した後、チャンバー内にNやO等の化学的反応が活性なガスを導入して流通させると共に、チャンバー内のガス圧を8〜15Paに制御し、次に高周波電源によって電極間に高周波電圧(RF:13.56MHz)を10〜100秒程度印加する。このとき、電極間の高周波グロー放電による気体放電現象によって、チャンバー内の活性ガスが励起され、陽イオンやラジカル等のプラズマが発生し、陽イオンやラジカル等がチャンバー内に形成される。そしてこれらの陽イオンやラジカルが絶縁性基板1の表面に衝突することによって、絶縁性基板1の表面を活性化することができるものであり、絶縁性基板1の表面に形成される金属薄膜2の密着性を高めることができるものである。特に陽イオンが絶縁性基板1に誘引衝突すると、絶縁性基板1の表面に金属と結合し易い窒素極性基や酸素極性基が導入されるので、金属薄膜2との密着性がより向上するものである。尚、プラズマ処理条件は上記のものに限定されるものではなく、絶縁性基板1の表面がプラズマ処理で過度に粗面化されない範囲で、任意に設定して行なうことができるものである。
上記のようにプラズマ処理をした後、図1(b)のように絶縁性基板1の表面の全面に金属薄膜2を形成する。金属薄膜2の形成は、スパッタリング、真空蒸着、イオンプレーティングから選ばれる物理蒸着法(PVD法)で行なうことができる。ここで、上記のように絶縁性基板1をチャンバー内でプラズマ処理した後、チャンバー内を大気開放することなく、これらのスパッタリングや真空蒸着やイオンプレーティングを連続プロセスで行なうのがよい。金属薄膜2を形成する金属としては、銅、ニッケル、金、アルミニウム、チタン、モリブデン、クロム、タングステン、スズ、鉛、黄銅、NiCrなど、金属単体あるいは合金を用いることができる。
上記のスパッタリングとしては、例えばDCスパッタ方式を適用することができる。まずチャンバー内に絶縁性基板1を配置した後、真空ポンプによりチャンバー内の圧力が10−4Pa以下になるまで真空引きし、この状態でチャンバー内にアルゴン等の不活性ガスを0.1Paのガス圧になるように導入する。更に500Vの直流電圧を印加することによって、銅ターゲットをボンバードし、300〜500nm程度の膜厚の銅などの金属薄膜2を絶縁性基板1の表面に形成することができる。
また真空蒸着としては、電子線加熱式真空蒸着方式を適用することができる。まず真空ポンプによりチャンバー内の圧力が10−3Pa以下になるまで真空引きを行なった後、400〜800mAの電子流を発生させ、この電子流をるつぼの中の蒸着材料に衝突させて加熱すると蒸着材料が蒸発し、300nm程度の膜厚の銅などの金属薄膜2を絶縁性基板1の表面に形成することができる。
またイオンプレーティングで金属薄膜2を形成するにあたっては、まずチャンバー内の圧力を10−4Pa以下になるまで真空引きを行ない、上記の真空蒸着と同様の条件で蒸着材料を蒸発させると共に、絶縁性基板1とるつぼの間にある誘導アンテナ部にアルゴン等の不活性ガスを導入し、ガス圧を0.05〜0.1Paとなるようにしてプラズマを発生させ、そして誘導アンテナに13.56MHzの高周波で500Wのパワーを印加すると共に、100〜500Vの直流電圧のバイアス電圧を印加することによって、300〜500nm程度の膜厚の銅などの金属薄膜2を絶縁性基板1の表面に形成することができる。
上記のようにして物理蒸着法で絶縁性基板1の表面に金属薄膜2を形成するにあたって、絶縁性基板1の表面は上記のようにプラズマ処理によって化学的に活性化されているものであり、絶縁性基板1の表面に対する金属薄膜2の密着性を向上することができるものである。この金属薄膜2の膜厚は、電気めっきを行なう際に通電することができればよいので、上記のように極薄いものでよい。
次に、上記のように絶縁性基板1の表面に金属薄膜2を形成した後、この金属薄膜2からめっき下地層4を作製する。めっき下地層4の形成はレーザパターニング法によって行なうことができる。すなわち図1(c)に示すように、絶縁性基板1に形成する回路3の輪郭に沿って、回路3を形成する回路形成部イと回路3間の絶縁部である回路非形成部ロとの境界にレーザLを照射し、回路非形成部ロの金属薄膜2を除去することによって、回路形成部イの金属薄膜2を回路パターンで残して、めっき下地層4を形成することができるものである。
次に、このめっき下地層4に通電して電気めっきを施す。電気めっきは電気銅めっきで行なうものであり、図1(d)のようにめっき下地層4の表面にCuめっき層5を形成することができる。このとき、回路非形成部ロに残される金属薄膜2はめっき下地層4と隔離されており、この金属薄膜2には通電されていないので、回路非形成部ロに残される金属薄膜2の表面にはCuめっきはなされない。めっき下地層4の表面に形成されるCuめっき層5の厚みは、特に限定されるものではないが、0.5〜50μm程度が好ましく,より好ましくは1〜35μm程度である。
この後、ソフトエッチング処理をして、回路非形成部ロの金属薄膜2を除去すると共に、回路形成部イのCuめっき層5は残存させることによって、図1(e)のように、めっき下地層4の上にめっきされたCuめっき層5で、パターン形状の回路3を作製することができるものである。
このようにめっき下地層4の上にCuめっき層5を形成して回路3を形成した後、回路3の耐腐食性や接触信頼性を向上させるために、Cuめっき層5の上にさらに電気ニッケルめっきや電気金めっきを施して、Niめっき層6やAuめっき層7を設けて、回路3形成の仕上げを行なう。Niめっき層6やAuめっき層7の厚みは、特に限定されるものではないが、Niめっき層6は0.5〜30μm程度が好ましく、より好ましくは3〜20μm程度であり、Auめっき層7は0.001〜5μm程度が好ましく、より好ましくは0.005〜2μm程度である。
そして本発明では、このようにCuめっき層5の上にNiめっき層6とAuめっき層7を設けるにあたって、図1(f)に示すように、Cuめっき層5に接して形成されるNiめっき層6と最表面に形成されるAuめっき層7との間に、第一の中間めっき層8と第二の中間めっき層9をそれぞれ電気めっきして形成するようにしてある。第一中間めっき層8は、Auに対して標準電極電位が卑な金属を有するものとして形成されるものであり、この第一中間めっき層8はAuめっき層7に接して形成するようにしてある。また第二中間めっき層9は、第一中間めっき層8の金属に対して標準電極電位が貴な金属を有するものとして形成してあり、Niめっき層6と第一中間めっき層8にそれぞれ接して形成するようにしてある。
ここで、主な金属の標準電極電位を表1に示す。
Figure 2009117542
上記のように第一中間めっき層8を形成する金属は、Auに対して標準電極電位が卑であり(すなわちAuより標準電極電位が低い)、また第二中間めっき層9を形成する金属は、第一中間めっき層8の金属に対して標準電極電位が貴である(すなわち第一中間めっき層8の金属より標準電極電位が高い)ので、この条件を満たす金属を表1から選択して、第一中間めっき層8や第二中間めっき層9を形成するようにすればよい。ここで、第一中間めっき層8や第二中間めっき層9を形成する金属は、単体の金属であっても、合金状態の金属であってもよい。さらに、合金のように複数の金属で中間めっき層8や第二中間めっき層9を形成する場合には、複数の金属のうち少なくとも一種が上記の条件を満たすものであればよい。従って例えば、第一中間めっき層8をRhで形成する場合、第二中間めっき層9はPdや、あるいはAgで形成することができ、さらにPd−Niのように第一中間めっき層8の金属より標準電極電位が低い金属を含むものであってもよい。第一中間めっき層8や第二中間めっき層9の厚みは、特に限定されるものではないが、第一中間めっき層8の膜厚は0.005〜1μm程度、第二中間めっき層9の膜厚は0.005〜1μm程度であることが好ましい。
図2(a)はNiめっき層6、第二中間めっき層9、第一中間めっき層8、金めっき層7の順に形成されためっき層の標準電極電位(E(V))を概念的に示すものである。既述のように、Niめっき層6のNiは塩素イオンや硫化イオンなどと反応して腐食し易い。そしてNiめっき層6のNiが腐食される際の反応
Ni→Ni+e
で、Niのイオン化と同時に放出される電子(e)は、外系へ放出されるために必要なエネルギーが低いより貴な金属へと移動するが、Niめっき層6とAuめっき層7の間に、貴な金属の第二中間めっき層9と卑な金属の第一中間めっき層8が接して設けられているために、第二中間めっき層9と第一中間めっき層8の境界に電子移動を妨害する電位障壁が形成され、電子がAuめっき層7へと移動することを防ぐことができ、最表面のAuめっき層7から還元反応によって放出されるようなことがなくなる。従って、Niめっき層6でNiが腐食される反応を抑制することができるものであり、またAuめっき層7にピンホールがあっても、上記の電位障壁で電子の放出が抑制されるためにNiの溶解を防ぐことができ、Niめっき層6に腐食が生じることを防ぐことができるものである。
第一中間めっき層8や第二中間めっき層9を形成する金属としては、上記の条件を満たすものであれば、任意の組み合わせで用いることができるが、なかでも、第一中間めっき層8をRhで、第二中間めっき層9をPd−Niで形成するのが好ましい。あるいは、第一中間めっき層8をRhで、第二中間めっき層9をPdで形成するのが好ましい。
Rhは、標準電極電位がPtやPdよりも低いにもかかわらず、電気抵抗が小さく、酸化膜を形成しにくいという性質を持っており、しかもAgなど電気抵抗の低い材料と比較した場合に、腐食環境での耐食性が高く安定した材料である。このため、第一中間めっき層8の金属としてRhが適しているものである。
一方、PdやPd合金は、同じ膜厚ではAuよりもピンホールの少ない被覆を行なうことができ、またIr、Ptなどと比較すると硬度が低いためにクラックの発生を抑えることもできる。このため、第一中間めっき層8のRhや下地となるNiめっき層6のNiよりも貴な金属としてPdやPd合金を用いて第二中間めっき層9を形成することが適しているものである。
このように、第一中間めっき層8がRh、第二中間めっき層9がPd−Niの組み合わせ、あるいは第一中間めっき層8がRh、第二中間めっき層9がPdの組み合わせでAuめっき層7とNiめっき層6の間に形成することによって、耐腐食性が高い回路3を形成することができるものである。尚、Rhからなる第一中間めっき層8の厚みは0.005〜1μm程度が好まく、より好ましくは0.01〜0.4μm程度である。またPdからなる第二中間めっき層9の厚みは0.005〜1μm程度が好ましく、より好ましくは0.01〜0.5μm程度である。さらにPd−Niからなる第二中間めっき層9の厚みは0.01〜1μm程度が好ましく、より好ましくは0.03〜0.5μm程度である。またPd−Niの合金比率は、Pd:Ni=7:3〜9:1の質量比の範囲が好ましい。
上記のように電気金めっきを行なってAuめっき層7を形成するにあたって、電気金めっきは、パルス波形の電流を用いるパルスめっきによって行なうのが好ましい。パルスめっきでは、高いパルス電流密度で微細結晶にめっきをすることができ、Auめっき層7を緻密に形成することができるものであり、ピンホールの発生を抑制することができるものである。従って、ピンホールによる回路3の腐食をより効果的に防ぐことができるものである。
またこのように回路3の最表面にAuめっき層7を形成した後、Auめっき層7の表面を封孔処理するのが好ましい。このように封孔処理をすることによって、Auめっき層7にピンホールが形成されていても、ピンホールを封じることができ、ピンホールを通して回路3が腐食されることをより効果的に防ぐことができるものである。
封孔処理に用いる封孔処理剤としては、従来から一般に提供されているものを使用することができるものであり、例えばアミノテトラゾールとメチルベンゾトリアゾールを含む封孔液(特開2001−279491号公報参照)、テトラゾール系化合物とチアゾール系化合物を含む水溶性封孔液(特開2000−282033号公報参照)、ベンゾトリアゾール系化合物、メルカプトベンゾチアゾール系化合物、トリアジン系化合物のうち1種もしくは2種以上含む水溶性封孔液(特許第2804452号公報、特許第2804453号公報参照)などを挙げることができる。封孔処理剤は親水基17aと親油基17bを有する界面活性剤17と防錆剤18とを含有するものであり、図3に示すように、界面活性剤17の作用で防錆剤18を金属表面に均一に吸着させ、Auめっき層7にピンホール14が形成されていても防錆剤18でピンホール14を封じて、Niめっき層6が腐食促進成分と接触して腐食することを防ぐことができるものである。
ここで、上記のように回路3の輪郭に沿ってレーザLを照射して、回路非形成部ロの金属薄膜2を除去することによって、回路3と同じパターンのめっき下地層4を形成するにあたって、レーザLは絶縁性基板1にも作用するので、既述の図8(a)のように絶縁性基板1の表面がダメージを受けて荒れるおそれがあり、めっき下地層4の上に回路3を作製するにあたって、回路3の側面のエッジの下側にCuめっき層5やNiめっき層6と絶縁性基板1の表面との間に微小な隙間15が既述の図8(b)のように発生し、この隙間15の部分から腐食されるおそれがある。
そこで本発明では、レーザLを照射して金属薄膜2が除去された部分の絶縁性基板1の表面の表面粗さRzが、レーザLを照射する前の表面粗さRz(すなわちレーザLが照射されない絶縁性基板1の表面粗さRz)の1.9倍未満となるように、照射条件を調整してレーザLの照射を行なうようにしている。つまり、レーザLを照射する前の絶縁性基板1の表面粗さをRz1、レーザLを照射して金属薄膜2が除去された絶縁性基板1の表面粗さをRz2とすると、Rz2/Rz1<1.9となるようにしてある。尚、表面粗さRzはJIS B0601(2001)に規定されているものである。
このように、レーザLを照射して金属薄膜2が除去された部分の絶縁性基板1の表面粗さRzが、レーザLを照射する前の表面粗さRzの1.9倍未満であれば、レーザ照射で形成されるめっき下地層4の周囲の絶縁性基板1の表面の荒れが小さく、めっき下地層4の上にめっきを施して回路3を形成するにあたって、回路3の側面のエッジの下部において図4に示すように、Cuめっき層5やNiめっき層6と絶縁性基板1の表面との間に隙間が発生することを防ぐことができるものである。従って既述の図8のように回路3の側面のエッジの下部に隙間15が形成される場合のような、隙間15からCuめっき層5やNiめっき層6が腐食される問題を未然に防ぐことができるものである。
尚、レーザLを照射して金属薄膜2が除去された部分の絶縁性基板1の表面粗さRzが、レーザLを照射する前の表面粗さRzの1.9倍未満であれば、回路3の側面のエッジの下部に隙間が形成されることを防止して回路3の腐食を防ぐことができるが、既述のような第一中間めっき層8や第二中間めっき層9をAuめっき層7とNiめっき層6の間に形成しておくことによって、この第一中間めっき層8や第二中間めっき層9の作用によっても、回路3の側面のエッジの部分からの回路3の腐食をより効果的に防ぐことができるものである。さらに、上記ように封孔処理をすることによって、回路3の側面のエッジの下部の隙間を封じることができ、回路3の腐食をより効果的に防ぐことができるものである。
上記のようにレーザLを照射して金属薄膜2が除去された部分の絶縁性基板1の表面粗さRzが、レーザLを照射する前の表面粗さRzの1.9倍未満になるようにするために、レーザ照射の際のレーザ出力条件を調整するのが好ましい。この場合、ポリフタルアミドで形成される絶縁性基板1の基材色及びレーザLの波長との関係で、レーザ出力を調整するのが好ましい。
また、上記のように回路3の輪郭に沿ってレーザLを照射して、回路非形成部ロの金属薄膜2を除去することによって、回路3と同じパターンのめっき下地層4を形成するにあたって、レーザLを回路3の輪郭に沿って等しいエネルギー密度で照射するようにするのが好ましい。例えば屈曲するパターンで回路3を形成するにあたって、図5(b)のように回路3のコーナーが角張っている場合、回路3の輪郭に沿ってレーザLを走査させる際に、回路3の角張ったコーナー部でレーザLの走査速度が遅くなって、このコーナー部(ハ矢印で示す)に照射されるレーザLのエネルギー密度が大きくなる(図4においてレーザLのスポットを「○」で図示する)。従ってこの場合には、レーザLのエネルギー密度が大きくなる回路3のコーナー部において絶縁性基板1のダメージが大きくなって表面粗さが大きくなる。一方、図5(a)のように回路3のパターンをコーナーがアールを描く円弧に形成することによって、コーナー部においてもレーザLの走査速度が一定になり、レーザLを回路3の輪郭に沿って等しいエネルギー密度で照射することができるものであり、絶縁性基板1にダメージを与えることなく、また表面粗さが大きくなることなく、レーザ照射を行なうことができるものである。
図6の実施の形態は、回路3の側面のエッジ部と絶縁性基板1の表面との間に樹脂層10を設けて、回路3の側面と絶縁性基板1の表面の境界部を、樹脂層10で被覆するようにしたものである。このように樹脂層10で被覆することによって、回路3の側面のエッジの下部に隙間があっても、この隙間を樹脂層10で封じることができるものであり、回路3の側面のエッジからの腐食をより効果的に防ぐことができるものである。尚、既述のような第一中間めっき層8や第二中間めっき層9をAuめっき層7とNiめっき層6の間に形成しておくことによって、この第一中間めっき層8や第二中間めっき層9の作用によっても、回路3の側面のエッジの下部からの回路3の腐食をより一層効果的に防ぐことができるものである。
上記の樹脂層10を形成する樹脂としては、特に制限されることなく使用することができるものであって、紫外線硬化型樹脂、現像型樹脂、熱硬化型樹脂など任意のものを用いることができ、例えば紫外線硬化型ソルダーレジストインキ(太陽インキ製造(株)製「UVR−150G NTO」)を例示することができる。
次に、本発明を実施例によって具体的に説明する。
(実施例1)
黒色に着色したポリフタルアミドをベース樹脂とする成形材料(株)クラレ製「BT1500」を用いて、絶縁性基板1を成形した(図1(a))。そしてこの絶縁性基板1の表面をプラズマ処理した後、絶縁性基板1の表面に銅をスパッタリングすることによって、膜厚0.3μmの金属薄膜2を形成した(図1(b))。
次に回路パターンの輪郭に沿って波長355nm、出力0.35WのTHG−YAGレーザLを照射して、レーザパターンニングを行なった(図1(c))。
次に、レーザパターンニングして形成されるめっき下地層4に通電し、めっき下地層4の上に銅めっきを行なってCuめっき層5を形成した(図1(d))。銅めっきは、硫酸銅・五水和物の濃度200g/L、硫酸濃度50g/L、塩素イオン濃度75mg/Lの浴組成の硫酸銅浴を用い、温度25℃、電流密度2.0A/dm、時間25分のめっき条件で行ない、膜厚10μmのCuめっき層5を形成した。
次にエッチング液として過酸化アンモニウム溶液を用い、ソフトエッチングすることによって、回路非形成部ロの金属薄膜2を除去した(図1(e))。
この後、めっき下地層4及びCuめっき層5に通電して電気めっきを行ない、Cuめっき層5の上にNiめっき層6、第二中間めっき層9、第一中間めっき層8、Auめっき層7をこの順に積層して回路3を作製し、回路基板を得た(図1(f))。
このとき、Niめっき層6を形成するためのニッケルめっきは、硫酸ニッケル300g/L、塩化ニッケル45g/L、ほう酸30g/Lの浴組成のワット浴を用い、温度50℃、電流密度1.5A/dm、時間20分のめっき条件で行ない、膜厚6μmのNiめっき層6を形成した。
また第二中間めっき層9はPd−Niめっきで形成した。このPd−Niめっきは、Pd濃度20g/L、Ni濃度8g/L、pH7.5の浴組成のPd−Niめっき浴を用い、温度45℃、電流密度5A/dm、時間20秒のめっき条件で行ない、合金比率が8:2のPd−Niで膜厚0.4μmの第二中間めっき層9を形成した。
また第一中間めっき層8はRhめっきで形成した。このRhめっきは、Rh2.0g/L、硫酸濃度45g/Lの浴組成の硫酸ロジウム浴を用い、温度45℃、電流密度2A/dm、時間45秒のめっき条件で行ない、膜厚0.1μmのRhで第一中間めっき層8を形成した。
また、Auめっき層7を形成するための金めっきは、Au濃度5g/L、Tl濃度10mg/Lの浴組成の純Auめっき浴を用い、温度60℃、電流密度0.2A/dm、時間90秒のめっき条件で行ない、膜厚0.2μmのAuめっき層7を形成した。尚、この金めっきは、温度60℃、電流密度0.2A/dm、デューティー比(ton/(ton+toff))が0.09、オンタイム(ton)10ms、オフタイム(toff)100ms、時間30分のパルスめっきで行ない、膜厚0.2μmのAuめっき層7を形成するようにしてもよい。
(実施例2)
第二中間めっき層9をPdめっきで形成し、第一中間めっき層8をRhめっきで形成するようにした他は、実施例1と同様にして、回路基板を得た。
ここで、第二中間めっき層9のPdめっきは、Pd濃度6g/L、pH0.8の浴組成のPdめっき浴を用い、温度55℃、電流密度0.75A/dm、時間25秒のめっき条件で行ない、膜厚0.1μmのPdで第二中間めっき層9を形成した。
また、Rhからなる第一中間めっき層8は、実施例1と同じ条件で形成した。
(実施例3)
第二中間めっき層9をAgめっきで形成し、第一中間めっき層8をRhめっきで形成するようにした他は、実施例1と同様にして、回路基板を得た。
ここで、第二中間めっき層9のAgめっきは、銀濃度50g/L、遊離シアン濃度1g/L、Se濃度5mL/Lの浴組成の低シアン浴を用い、温度50℃、電流密度2A/dm、時間15秒のめっき条件で行ない、膜厚0.3μmのAgで第二中間めっき層9を形成した。
また、Rhからなる第一中間めっき層8は、実施例1と同じ条件で形成した。
(比較例1)
第二中間めっき層9や第一中間めっき層8を形成しないようにした他は、実施例1と同様にして、回路基板を得た。
(比較例2)
Niめっき層6とAuめっき層7の間にPd−Niからなる中間めっき層を一層のみ設けるようにした他は、実施例1と同様にして、回路基板を得た。このPd−Niめっきは、実施例1と同じ条件で行なった。
(比較例3)
Niめっき層6とAuめっき層7の間にRhからなる中間めっき層を一層のみ設けるようにした他は、実施例1と同様にして、回路基板を得た。このRhめっきは、実施例1と同じ条件で行なった。
(比較例4)
第二中間めっき層9をRhめっきで形成し、第一中間めっき層8をPdめっきで形成するようにした他は、実施例1と同様にして、回路基板を得た。このRhめっきは実施例1と同じ条件で、Pdめっきは実施例2と同じ条件で行なった。
(比較例5)
第二中間めっき層9をRhめっきで形成し、第一中間めっき層8をPd−Niめっきで形成するようにした他は、実施例1と同様にして、回路基板を得た。このRhめっきやPd−Niめっきは実施例1と同じ条件で行なった。
上記の実施例1〜3及び比較例1〜5で得た回路基板について、人工汗による電解腐食試験を行なった。人工汗として、JIS L0848(2004)に準拠した表2に示す酸性汗とアルカリ性汗を用い、この人工汗に回路基板を浸漬して、回路3に1.2Vの直流電流を3時間通電した。
Figure 2009117542
そしてこの後に回路3を目視観察し、回路3に青錆が発生しているものを「×」、青錆が発生していないものを「○」と評価した。結果を表3に示す。
Figure 2009117542
表3にみられるように、Auに対して標準電極電位が卑な金属を有する第一中間めっき層8と、第一中間めっき層8の金属に対して標準電極電位が貴な金属を有する第二中間めっき層9とを設けた実施例1〜3では、青錆が発生していないものであり、このような第一中間めっき層8と第二中間めっき層9を設けることによって、回路3の耐久性を高めることができることが確認された。
ここで、図2(b)は比較例4における、Niめっき層6、Rhからなる第二中間めっき層9、Pdからなる第一中間めっき層8、金めっき層7の順に形成されためっき層の標準電極電位(E(V))を概念的に示すものである。このものでは、各めっき層の金属の標準電極電位は、Niめっき層6、Rhからなる第二中間めっき層9、Pdからなる第一中間めっき層8、金めっき層7の順に高くなっており、そして第二中間めっき層9のRhの標準電極電位は+0.758V、第一中間めっき層8のPdの標準電極電位は+0.915Vであって、第二中間めっき層9と第一中間めっき層8の間に電子移動を妨害する電位障壁が形成されていないため、Niめっき層6のNiが腐食される際に放出される電子(e)はAuめっき層7へと移動して還元反応によって放出され易くなっている。このため、Niの腐食反応が進行して溶出し、上記のように青錆が発生することになるものである。
一方、図2(a)は実施例2における、Niめっき層6、Pdからなる第二中間めっき層9、Rhからなる第一中間めっき層8、金めっき層7の順に形成されためっき層の標準電極電位(E(V))を概念的に示すものである。このものでは、第二中間めっき層9のPdの標準電極電位は+0.915V、第一中間めっき層8のRhの標準電極電位は+0.758Vであって、第二中間めっき層9と第一中間めっき層8の間に電子移動を妨害する電位障壁が形成されている。このため、Niめっき層6のNiが腐食される際に放出される電子(e)がAuめっき層7へと移動して還元反応によって放出されることを防ぐことができ、Niの腐食反応が進行することを抑制して、上記のように青錆が発生することを防止できるものである。
(実施例4)
絶縁性基板1として、白色に着色したポリフタルアミドをベース樹脂とする(株)クラレ製「K1400」で成形したものを用いた。また、レーザパターニングを、レーザ波長355nm、レーザ出力0.35WのTHG−YAGレーザを用いて行なった。そして第一中間めっき層8と第二中間めっき層9をめっきせずに、Niめっき層6の上にAuめっき層7を形成するようにした他は、実施例1と同様にして回路基板を得た。
(実施例5)
絶縁性基板1として、白色に着色したポリフタルアミドをベース樹脂とする(株)クラレ製「K1400」で成形したものを用いた。また、レーザパターニングを、レーザ波長533nm、レーザ出力0.45WのSHG−YAGレーザを用いて行なった。そして第一中間めっき層8と第二中間めっき層9をめっきせずに、Niめっき層6の上にAuめっき層7を形成するようにした他は、実施例1と同様にして回路基板を得た。
(実施例6)
絶縁性基板1として、着色剤を配合しないナチュラル色(乳白色の樹脂本来の色)のポリフタルアミドをベース樹脂とする(株)クラレ製「N1000A」で成形したものを用いた。また、レーザパターニングを、レーザ波長533nm、レーザ出力0.45WのSHG−YAGレーザを用いて行なった。そして第一中間めっき層8と第二中間めっき層9をめっきせずに、Niめっき層6の上にAuめっき層7を形成するようにした他は、実施例1と同様にして回路基板を得た。
(実施例7)
絶縁性基板1として、黒色に着色したポリフタルアミドをベース樹脂とする(株)クラレ製「BT1500」で成形したものを用いた。また、レーザパターニングを、レーザ波長355nm、レーザ出力0.35WのTHG−YAGレーザを用いて行なった。そして第一中間めっき層8と第二中間めっき層9をめっきせずに、Niめっき層6の上にAuめっき層7を形成するようにした他は、実施例1と同様にして回路基板を得た。
(比較例6)
絶縁性基板1として、黒色に着色したポリフタルアミドをベース樹脂とする(株)クラレ製「BT1500」で成形したものを用いた。また、レーザパターニングを、レーザ波長355nm、レーザ出力0.35WのTHG−YAGレーザを用いて行なった。そして第一中間めっき層8と第二中間めっき層9をめっきせずに、Niめっき層6の上にAuめっき層7を形成するようにした他は、実施例1と同様にして回路基板を得た。
(比較例7)
絶縁性基板1として、黒色に着色したポリフタルアミドをベース樹脂とする(株)クラレ製「BT1500」で成形したものを用いた。また、レーザパターニングを、レーザ波長355nm、レーザ出力0.56WのTHG−YAGレーザを用いて行なった。そして第一中間めっき層8と第二中間めっき層9をめっきせずに、Niめっき層6の上にAuめっき層7を形成するようにした他は、実施例1と同様にして回路基板を得た。
上記の実施例4〜7及び比較例6〜7について、プラズマ処理をした後、銅をスパッタリングして金属薄膜2を形成する前の絶縁性基板1の表面粗さRz(Rz1)を測定し、またレーザパターニングして金属薄膜2を除去した後の絶縁性基板1の表面粗さRz(Rz2)を測定した。そしてRz2/Rz1を算出した。これらの結果を表4に示す。
また、上記の実施例4〜6及び比較例6〜8で得た回路基板について、人工汗による電解腐食試験を上記と同様にして行ない、回路3を目視観察した結果を表4に示す。
Figure 2009117542
表4にみられるように、Rz2/Rz1が1.9以上の各比較例では、回路3に腐食が生じたが、Rz2/Rz1が1.9未満の各実施例では、回路3に腐食が生じず、回路3の耐食性が向上していることが確認された。
本発明の実施の形態の一例を示すものであり、(a)〜(e)は概略断面図、(f)は一部の拡大断面図である。 めっき層の標準電極電位を概念的に示す概略図であり、(a)は実施例2についての図、(b)は比較例4についての図である。 本発明の他の実施の形態を示すものであり、封孔処理した状態の拡大した概略図である。 本発明の他の実施の形態を示す一部の拡大断面図である 本発明の他の実施の形態を示すものであり、(a)(b)はそれぞれ平面図である。 本発明の他の実施の形態を示す拡大した断面図である。 従来例を示すものであり、(a)〜(e)はそれぞれ断面図、(f)は一部の拡大断面図である。 従来例を示すものであり、(a)(b)はそれぞれ一部の拡大した断面図である。
符号の説明
1 絶縁性基板
2 金属薄膜
3 回路
4 めっき下地層
5 Cuめっき層
6 Niめっき層
7 Auめっき層
8 第一中間めっき層
9 第二中間めっき層
10 樹脂層

Claims (9)

  1. 絶縁性基板の表面に被覆された金属薄膜に回路の輪郭に沿ってレーザを照射して、金属薄膜を回路の輪郭で除去することによって回路パターンのめっき下地層を形成し、めっき下地層の表面に、めっき下地層の側からCuめっき層、Niめっき層、Auめっき層の順に金属めっきを施すことによって回路を形成した回路基板において、Niめっき層とAuめっき層の間に、Auに対して標準電極電位が卑な金属を有する第一中間めっき層がAuめっき層に接して、第一中間めっき層の金属に対して標準電極電位が貴な金属を有する第二中間めっき層が第一中間めっき層に接してそれぞれ形成されていることを特徴とする回路基板。
  2. 第一中間めっき層はRhからなると共に第二中間めっき層はPd−Niからなり、あるいは第一中間めっき層はRhからなると共に第二中間めっき層はPdからなることを特徴とする請求項1に記載の回路基板。
  3. 絶縁性基板の表面に被覆された金属薄膜に回路の輪郭に沿ってレーザを照射して、金属薄膜を回路の輪郭で除去することによって回路パターンのめっき下地層を形成し、めっき下地層の表面に、めっき下地層の側からCuめっき層、Niめっき層、Auめっき層の順に金属めっきを施すことによって回路を形成した回路基板において、絶縁性基板はポリフタルアミドよりなる樹脂組成物を成形して形成されたものであり、回路の輪郭に沿ってレーザを照射して金属薄膜が除去された部分の絶縁性基板の表面の表面粗さRzが、レーザを照射する前の表面粗さRzの1.9倍未満であることを特徴とする回路基板。
  4. Auめっき層に封孔処理が施されていることを特徴とする請求項1乃至3のいずれか1項に記載の回路基板。
  5. Auめっき層はパルスめっきによって形成されていることを特徴とする請求項1乃至4のいずれか1項に記載の回路基板。
  6. 回路の輪郭に沿って等しいエネルギー密度でレーザが照射されてめっき下地層が形成されていることを特徴とする請求項1乃至5のいずれか1項に記載の回路基板。
  7. 回路の側面と絶縁性基板の表面の少なくとも境界部が、樹脂層で被覆されていることを特徴とする請求項1乃至6のいずれか1項に記載の回路基板。
  8. 絶縁性基板の表面に被覆された金属薄膜に回路の輪郭に沿ってレーザを照射して、金属薄膜を回路の輪郭で除去することによって回路パターンのめっき下地層を形成する工程と、めっき下地層の表面に、めっき下地層の側からCuめっき層、Niめっき層、第二中間めっき層、第一中間めっき層、Auめっき層の順に金属めっきを施して回路を形成する工程とを有して、請求項1又は2に記載の回路基板を製造するにあたって、第一中間めっき層を、Auに対して標準電極電位が卑な金属で、Auめっき層に接して形成すると共に、第二中間めっき層を、第一中間めっき層の金属に対して標準電極電位が貴な金属で、第一中間めっき層に接して形成する工程を有することを特徴とする回路基板の製造方法。
  9. 絶縁性基板の表面に被覆された金属薄膜に回路の輪郭に沿ってレーザを照射して、金属薄膜を回路の輪郭で除去することによって回路パターンのめっき下地層を形成する工程と、めっき下地層の表面に、めっき下地層の側からCuめっき層、Niめっき層、Auめっき層の順に金属めっきを施して回路を形成する工程とを有して、請求項3に記載の回路基板を製造するにあたって、レーザを照射して金属薄膜が除去された部分の絶縁性基板の表面の表面粗さRzが、レーザを照射する前の表面粗さRzの1.9倍未満となるように、照射条件を調整してレーザの照射を行なうことを特徴とする回路基板の製造方法。
JP2007287604A 2007-11-05 2007-11-05 回路基板及びその製造方法 Active JP4706690B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007287604A JP4706690B2 (ja) 2007-11-05 2007-11-05 回路基板及びその製造方法
US12/741,105 US8338716B2 (en) 2007-11-05 2008-11-04 Circuit board and method of manufacturing the same
EP08847958.9A EP2217044B1 (en) 2007-11-05 2008-11-04 Circuit board and method for manufacturing the same
CN2008801148403A CN101849447B (zh) 2007-11-05 2008-11-04 电路基板及其制造方法
KR1020107009340A KR101099942B1 (ko) 2007-11-05 2008-11-04 회로기판 및 그 제조방법
PCT/JP2008/070030 WO2009060821A1 (ja) 2007-11-05 2008-11-04 回路基板及びその製造方法
TW097142671A TW200934346A (en) 2007-11-05 2008-11-05 Circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007287604A JP4706690B2 (ja) 2007-11-05 2007-11-05 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009117542A true JP2009117542A (ja) 2009-05-28
JP4706690B2 JP4706690B2 (ja) 2011-06-22

Family

ID=40625712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007287604A Active JP4706690B2 (ja) 2007-11-05 2007-11-05 回路基板及びその製造方法

Country Status (7)

Country Link
US (1) US8338716B2 (ja)
EP (1) EP2217044B1 (ja)
JP (1) JP4706690B2 (ja)
KR (1) KR101099942B1 (ja)
CN (1) CN101849447B (ja)
TW (1) TW200934346A (ja)
WO (1) WO2009060821A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102632335A (zh) * 2012-04-25 2012-08-15 肖和平 表层高反射率材料的激光加工方法
WO2013094766A1 (ja) * 2011-12-22 2013-06-27 オーエム産業株式会社 めっき品及びその製造方法
JP2013131268A (ja) * 2011-12-21 2013-07-04 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP2014067892A (ja) * 2012-09-26 2014-04-17 Kyocera Corp 配線基板および電子装置
JP2015520800A (ja) * 2012-04-27 2015-07-23 ディーエスエム アイピー アセッツ ビー.ブイ. 導電性ポリアミド基材
JP2017151366A (ja) * 2016-02-26 2017-08-31 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置
JP2018182190A (ja) * 2017-04-19 2018-11-15 株式会社デンソー 配線基板、当該配線基板を用いた電子装置および当該配線基板の製造方法
WO2020004271A1 (ja) * 2018-06-26 2020-01-02 京セラ株式会社 配線基板

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US8698003B2 (en) 2008-12-02 2014-04-15 Panasonic Corporation Method of producing circuit board, and circuit board obtained using the manufacturing method
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
EP2496061A4 (en) 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
CN102143654A (zh) * 2010-01-29 2011-08-03 旭硝子株式会社 元件搭载用基板及其制造方法
CN101840988A (zh) * 2010-04-22 2010-09-22 傲迪特半导体(南京)有限公司 汽车前大灯发热pcb基台及其制作方法
CN102014580B (zh) * 2010-11-24 2012-09-05 深南电路有限公司 全板镀金板的制作工艺
US8574722B2 (en) * 2011-05-09 2013-11-05 Tyco Electronics Corporation Corrosion resistant electrical conductor
WO2013098421A1 (en) 2011-12-30 2013-07-04 Novo Nordisk A/S A medical injection device incorporating a dose sensing device and a method of providing such dose sensor
US9224550B2 (en) 2012-12-26 2015-12-29 Tyco Electronics Corporation Corrosion resistant barrier formed by vapor phase tin reflow
EP3276042B1 (en) * 2015-03-24 2024-01-31 OM Sangyo Co., Ltd. Method for producing plated article
KR20160140245A (ko) 2015-05-29 2016-12-07 삼성전기주식회사 프로브 기판 및 그 제조 방법
KR102326505B1 (ko) 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN105517321B (zh) * 2015-11-30 2018-06-19 燕山大学里仁学院 电子元件封装体的覆金属层基板结构
JP6340053B2 (ja) * 2016-10-05 2018-06-06 小島化学薬品株式会社 無電解パラジウム/金めっきプロセス
CN106488659A (zh) * 2016-12-22 2017-03-08 重庆淳祥电子科技有限公司 带防印反装置的键盘电路印刷机
KR102531762B1 (ko) * 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN109699125B (zh) * 2017-10-20 2020-07-07 庆鼎精密电子(淮安)有限公司 电路板及其制作方法
JP7310599B2 (ja) * 2019-12-26 2023-07-19 トヨタ自動車株式会社 配線基板の製造方法および配線基板
JP7354944B2 (ja) * 2020-07-06 2023-10-03 トヨタ自動車株式会社 配線基板の製造方法
JP7456330B2 (ja) 2020-08-21 2024-03-27 トヨタ自動車株式会社 配線基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250639A (ja) * 1990-02-28 1991-11-08 Asahi Chem Ind Co Ltd 微小突起電極付接続基板の製造方法
JPH04280494A (ja) * 1990-10-12 1992-10-06 General Electric Co <Ge> レーザの使用による熱効率の悪い表面上の金属の直接パターン化
JPH06260759A (ja) * 1993-03-05 1994-09-16 Meikoo:Kk プリント回路板の製造方法
JPH10168577A (ja) * 1996-12-12 1998-06-23 Sankyo Kasei Co Ltd 成形回路部品などのめっき部品の製法
JP2001279491A (ja) * 2000-03-28 2001-10-10 Matsushita Electric Works Ltd 封孔処理剤
JP2006344686A (ja) * 2005-06-07 2006-12-21 Matsushita Electric Works Ltd 立体回路基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3162512A (en) 1961-03-21 1964-12-22 Engelhard Ind Inc Immersion plating with noble metals and the product thereof
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
JP3153682B2 (ja) * 1993-08-26 2001-04-09 松下電工株式会社 回路板の製造方法
JP2804453B2 (ja) 1995-03-24 1998-09-24 日鉱金属株式会社 金めっき材の封孔処理液およびそれを用いる封孔処理方法
US5650088A (en) 1995-03-24 1997-07-22 Nippon Mining & Metals Company, Ltd. Treating solution for gold-plated material
JP2804452B2 (ja) 1995-03-24 1998-09-24 日鉱金属株式会社 金めっき材の封孔処理方法
US6127052A (en) * 1997-06-10 2000-10-03 Canon Kabushiki Kaisha Substrate and method for producing it
JP3619016B2 (ja) * 1997-06-10 2005-02-09 キヤノン株式会社 基板及びその製造方法
JP2000282033A (ja) 1999-01-25 2000-10-10 Harufusa Hiuga 金属表面処理剤及び金属層の表面処理方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6534192B1 (en) * 1999-09-24 2003-03-18 Lucent Technologies Inc. Multi-purpose finish for printed wiring boards and method of manufacture of such boards
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
KR100726241B1 (ko) * 2005-05-02 2007-06-11 삼성전기주식회사 금-구리 층을 포함하는 도전성 기판, 모터, 진동모터 및전기 접점용 금속 단자
FR2893813A1 (fr) * 2006-04-26 2007-05-25 Samsung Electro Mech Substrat conducteur, moteur, moteur a vibrations et borne metallique pour contact electrique ayant une couche d'or et de cuivre.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250639A (ja) * 1990-02-28 1991-11-08 Asahi Chem Ind Co Ltd 微小突起電極付接続基板の製造方法
JPH04280494A (ja) * 1990-10-12 1992-10-06 General Electric Co <Ge> レーザの使用による熱効率の悪い表面上の金属の直接パターン化
JPH06260759A (ja) * 1993-03-05 1994-09-16 Meikoo:Kk プリント回路板の製造方法
JPH10168577A (ja) * 1996-12-12 1998-06-23 Sankyo Kasei Co Ltd 成形回路部品などのめっき部品の製法
JP2001279491A (ja) * 2000-03-28 2001-10-10 Matsushita Electric Works Ltd 封孔処理剤
JP2006344686A (ja) * 2005-06-07 2006-12-21 Matsushita Electric Works Ltd 立体回路基板の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131268A (ja) * 2011-12-21 2013-07-04 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
WO2013094766A1 (ja) * 2011-12-22 2013-06-27 オーエム産業株式会社 めっき品及びその製造方法
JPWO2013094766A1 (ja) * 2011-12-22 2015-04-27 オーエム産業株式会社 めっき品及びその製造方法
CN102632335A (zh) * 2012-04-25 2012-08-15 肖和平 表层高反射率材料的激光加工方法
JP2015520800A (ja) * 2012-04-27 2015-07-23 ディーエスエム アイピー アセッツ ビー.ブイ. 導電性ポリアミド基材
JP2014067892A (ja) * 2012-09-26 2014-04-17 Kyocera Corp 配線基板および電子装置
JP2017151366A (ja) * 2016-02-26 2017-08-31 株式会社ジャパンディスプレイ 表示装置の製造方法、及び、表示装置
JP2018182190A (ja) * 2017-04-19 2018-11-15 株式会社デンソー 配線基板、当該配線基板を用いた電子装置および当該配線基板の製造方法
WO2020004271A1 (ja) * 2018-06-26 2020-01-02 京セラ株式会社 配線基板
KR20210003219A (ko) * 2018-06-26 2021-01-11 교세라 가부시키가이샤 배선 기판
JPWO2020004271A1 (ja) * 2018-06-26 2021-06-24 京セラ株式会社 配線基板
JP7097964B2 (ja) 2018-06-26 2022-07-08 京セラ株式会社 配線基板
KR102493591B1 (ko) * 2018-06-26 2023-01-31 교세라 가부시키가이샤 배선 기판
US11602048B2 (en) 2018-06-26 2023-03-07 Kyocera Corporation Wiring board

Also Published As

Publication number Publication date
TW200934346A (en) 2009-08-01
KR101099942B1 (ko) 2011-12-28
CN101849447A (zh) 2010-09-29
CN101849447B (zh) 2012-07-04
KR20100057917A (ko) 2010-06-01
US20100263921A1 (en) 2010-10-21
EP2217044B1 (en) 2017-07-12
US8338716B2 (en) 2012-12-25
JP4706690B2 (ja) 2011-06-22
EP2217044A4 (en) 2011-10-26
TWI369932B (ja) 2012-08-01
EP2217044A1 (en) 2010-08-11
WO2009060821A1 (ja) 2009-05-14

Similar Documents

Publication Publication Date Title
JP4706690B2 (ja) 回路基板及びその製造方法
JP5706386B2 (ja) 2層フレキシブル基板、並びに2層フレキシブル基板を基材としたプリント配線板
JP2005210058A (ja) プリント配線基板、その製造方法および回路装置
JP2006351964A (ja) 発光素子実装用基板及びその製造方法
JP5552934B2 (ja) 被覆体及び電子部品
JP2620151B2 (ja) 印刷回路用銅箔
US20160265114A1 (en) Gold plate coated material
JP4986082B2 (ja) プリント配線基板の製造方法
EP3489385B1 (en) Electroless palladium/gold plating process
US7036219B2 (en) Method for manufacturing a high-efficiency thermal conductive base board
JP5794740B2 (ja) プリント配線板の製造方法及びそのプリント配線板の製造方法を用いて得られたプリント配線板
JP2006291340A (ja) 表面処理アルミニウム板、表面処理アルミニウム板を使用した電気通電体及びヒートシンク、表面処理アルミニウム板の製造方法
TW544877B (en) Method for electroplating IC encapsulated substrate
EP1587348A1 (en) Conductive base board
JP5317099B2 (ja) 接着層形成液
JP6477386B2 (ja) めっき付パワーモジュール用基板の製造方法
JP5720827B2 (ja) 被覆体及び電子部品
JP2006269706A (ja) 積層回路基板とその製造方法
JP4345742B2 (ja) 配線基板及びその製造方法
JP3953252B2 (ja) クロメート系防錆膜の除去方法および配線基板の製造方法
JP3342479B2 (ja) 銅箔の表面処理方法
US20050221067A1 (en) High-efficiency thermal conductive base board
JP2000138335A (ja) 耐酸化処理銅材料およびその製造方法
WO2004030907A1 (ja) 安定化層を積層した銀安定化積層体

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

R151 Written notification of patent or utility model registration

Ref document number: 4706690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151